JP2013200541A - 画素回路、画素回路の駆動方法、及び有機発光表示装置 - Google Patents

Abstract

【課題】画素回路、これの駆動方法、及び有機発光表示装置を提供する。
【解決手段】画素回路１００は、有機発光ダイオードＯＬＥＤ、第１ＰＭＯＳトランジスタＰＴ１、第２ＰＭＯＳトランジスタＰＴ２、第３ＰＭＯＳトランジスタＰＴ３、第４ＰＭＯＳトランジスタＰＴ４、、第５ＰＭＯＳトランジスタＰＴ５、第１キャパシタＣ１、第２キャパシタＣ２、第３キャパシタＣ３、並びに、データラインＤＬ、スキャンラインＳＬ、から構成される。
【選択図】図１

Description

本発明は立体画像表示技術に関する。より詳細には、本発明は立体画像を表示するための画素回路、画素回路の駆動方法、及び有機発光表示装置に関する。

立体画像技術は、人が近距離で立体感を感じる最も大きな要因である両眼視差（ｂｉｎｏｃｕｌａｒ ｐａｒａｌｌａｘ）を利用して立体画像を具現する。一般的に、立体画像技術では立体画像が、左画像と右画像に分離されると、これを各々左眼と右眼に交互に提供されることによって立体画像が具現される。最近、平板表示装置が大型化されることによって、速い応答速度と低消費電力で駆動される有機発光表示ＯＬＥＤ装置が広く使われているから、有機発光表示装置で左画像と右画像を交互に表示し、これを各々左眼と右眼に交互に提供して立体画像を実現しようとする試みが行われている。

しかし、従来の有機発光表示装置は順次発光方式で左画像（即ち、左画像フレーム）と右画像（即ち、右画像フレーム）を各々表示し、左画像と右画像を分離するためのブラック（ｂｌａｃｋ）画像（即ち、ブラック画像フレーム）をその間に挿入するから、輝度が低下し、消費電力が大きくなるという問題点がある。例えば、６０ヘルツ（Ｈｚ）の立体画像を具現する場合、６０Ｈｚの左画像、ブラック画像、右画像、ブラック画像を順次に表示しなければならないので、総２４０Ｈｚの速い駆動速度が要求され、ブラック画像の挿入により発光時間が半分に減り、輝度が半分に減少するので、一般的な駆動（即ち、ブラック画像の挿入がない場合）と同じ輝度を得るためには高い消費電力が要求される。

本発明の一目的は、有機発光表示装置が同時発光方式で左画像と右画像を各々表示して立体画像を具現する時、左画像発光時に右画像データを記入し、右画像発光時に左画像データを記入できる画素回路を提供することにある。

本発明の他の目的は、有機発光表示装置が同時発光方式で左画像と右画像を各々表示して立体画像を具現する時、左画像発光時に右画像データを記入し、右画像発光時に左画像データを記入できる画素回路駆動方法を提供することにある。

本発明のまた他の目的は前記画素回路を含む有機発光表示装置を提供することにある。

なお、本発明の解決しようとする課題は、上述した課題に限定されるのではなく、本発明の思想、及び領域から逸脱しない範囲で多様に拡張される。

上記課題を解決するために、本発明のある観点によれば、画素回路は、カソード電極が第２電源電圧に接続される有機発光ダイオードと、第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、第２ノードと前記第１ノードとの間に接続される第１キャパシタと、前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、前記第３ノードと前記第３ＰＭＯＳトランジスタの前記ゲート端子との間に接続される第３キャパシタと、前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタとを含むことができる。

一実施形態において、左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることができる。

一実施形態において、前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含むことができる。

一実施形態において、前記第１発光動作と前記第２予備データ記入動作が同時に遂行され、前記第２発光動作と前記第１予備データ記入動作が同時に遂行されることができる。

一実施形態において、前記第１予備データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフ（ｔｕｒｎ−ｏｆｆ）され、前記スキャンラインを経て印加されるスキャン信号に応答して前記第５ＰＭＯＳトランジスタがターンオン（ｔｕｒｎ−ｏｎ）されると、前記データラインを経て印加される第１画像データが前記第３キャパシタに記憶されることができ、前記第２予備データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記スキャンラインを経て印加されるスキャン信号に応答して前記第５ＰＭＯＳトランジスタがターンオンされると、前記データラインを経て印加される第２画像データが前記第３キャパシタに記憶されることができる。

一実施形態において、前記第１リセット動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされて、前記第２ＰＭＯＳトランジスタもターンオフされ、前記第２電源電圧はハイ電圧（ｈｉｇｈ ｖｏｌｔａｇｅ）レベルを有し、前記第１電源電圧はロー電圧（ｌｏｗ ｖｏｌｔａｇｅ）レベルを有することができ、前記第２リセット動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタもターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有することができる。

一実施形態において、前記第１しきい電圧補償動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することができ、前記第２しきい電圧補償動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することができる。

一実施形態において、前記第１データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することができ、前記第２データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することができる。

一実施形態において、前記第１発光動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はロー電圧レベルを有し、前記第１電源電圧はハイ電圧レベルを有することができ、前記第２発光動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はロー電圧レベルを有し、前記第１電源電圧はハイ電圧レベルを有することができる。

一実施形態において、前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことができる。

一実施形態において、前記第１オフバイアス印加動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２ＰＭＯＳトランジスタもターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有することができ、前記第２オフバイアス印加動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２ＰＭＯＳトランジスタもターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有することができる。

一実施形態において、前記画素回路は前記有機発光ダイオードの前記アノード電極と前記有機発光ダイオードの前記カソード電極との間に接続される補助キャパシタをさらに含むことができる。

本発明の一目的を達成するために、本発明の実施形態に係る画素回路は、カソード電極が第２電源電圧に接続される有機発光ダイオードと、第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記アノード電極の間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、第２ノードと前記第１ノードとの間に接続される第１キャパシタと、前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、前記第３ノードと補助電源電圧の間に接続される第３キャパシタと、前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタとを含むことができる。

一実施形態において、左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることができる。

一実施形態において、前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含むことができる。

一実施形態において、前記第１発光動作と前記第２予備データ記入動作が同時に遂行され、前記第２発光動作と前記第１予備データ記入動作が同時に遂行されることができる。

一実施形態において、前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことができる。

一実施形態において、前記画素回路は前記有機発光ダイオードの前記アノード電極と前記有機発光ダイオードの前記カソード電極の間に接続される補助キャパシタをさらに含むことができる。

本発明の一目的を達成するために、本発明の実施形態に係る画素回路は、アノード電極が第１電源電圧に接続される有機発光ダイオードと、第２電源電圧と前記有機発光ダイオードのカソード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＮＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記カソード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＮＭＯＳトランジスとタ、第２ノードと前記第１ノードとの間に接続される第１キャパシタと、前記第２電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＮＭＯＳトランジスタ、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＮＭＯＳトランジスタと、前記第３ノードと前記第３ＮＭＯＳトランジスタの前記ゲート端子との間に接続される第３キャパシタと、前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＮＭＯＳトランジスタとを含むことができる。

本発明の一目的を達成するために、本発明の実施形態に係る画素回路は、アノード電極が第１電源電圧に接続される有機発光ダイオードと、第２電源電圧と前記有機発光ダイオードのカソード電極の間に接続され、ゲート端子が第１ノードに接続される第１ＮＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記カソード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＮＭＯＳトランジスタと、第２ノードと前記第１ノードとの間に接続される第１キャパシタと、前記第２電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＮＭＯＳトランジスタと、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＮＭＯＳトランジスタと、前記第３ノードと補助電源電圧との間に接続される第３キャパシタと、前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＮＭＯＳトランジスタとを含むことができる。

本発明の他の目的を達成するために、本発明の実施形態に係る有機発光表示装置は画素部、スキャン駆動部、データ駆動部、タイミング制御部、制御信号生成部、及び電源部を含むことができ、前記画素部に備わる複数の画素回路の各々は、カソード電極が第２電源電圧に接続される有機発光ダイオード、第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記アノード電極の間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、第２ノードと前記第１ノードの間に接続される第１キャパシタと、前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御を受信する第３ＰＭＯＳトランジスタと、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、前記第３ノードと前記第３ＰＭＯＳトランジスタの前記ゲート端子との間に接続される第３キャパシタと、前記データラインと前記第３ノードの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタとを含むことができる。

一実施形態において、左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることができる。

一実施形態において、前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含み、前記第１発光動作と前記第２予備データ記入動作は同時に遂行され、前記第２発光動作と前記第１予備データ記入動作は同時に遂行されることができる。

一実施形態において、前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことができる。

本発明の他の目的を達成するために、本発明の実施形態に係る有機発光表示装置は画素部、スキャン駆動部、データ駆動部、タイミング制御部、制御信号生成部、及び電源部を含むことができ、前記画素部に備わる複数の画素回路の各々は、カソード電極が第２電源電圧に接続される有機発光ダイオード、第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、第２ノードと前記第１ノードとの間に接続される第１キャパシタと、前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御を受信する第３ＰＭＯＳトランジスタと、第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、前記第３ノードと補助電源電圧との間に接続される第３キャパシタと、及び前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタとを含むことができる。

一実施形態において、左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は、各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることができる。

一実施形態において、前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含み、前記第１発光動作と前記第２予備データ記入動作は同時に遂行され、前記第２発光動作と前記第１予備データ記入動作は同時に遂行されることができる。

一実施形態において、前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことができる。

本発明のまた他の目的を達成するために、本発明の実施形態に係る画素回路駆動方法は左画像を表示するための第１表示動作と右画像を表示するための第２表示動作を交互に遂行し、前記第１表示動作と前記第２表示動作を各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行することにおいて、前記第１表示動作の第１発光動作と前記第２表示動作の第２予備データ記入動作を同時に遂行する段階と、前記第１発光動作が完了すると、前記第２表示動作の第２リセット動作、第２しきい電圧補償動作、及び第２データ記入動作を遂行する段階と、前記第２表示動作の第２発光動作と前記第１表示動作の第１予備データ記入動作を同時に遂行する段階と、前記第２発光動作が完了すると、前記第１表示動作の第１リセット動作、第１しきい電圧補償動作、及び第１データ記入動作を遂行する段階とを含むことができる。

一実施形態において、前記画素回路駆動方法は、前記第１リセット動作以前に前記第１表示動作の第１オフバイアス印加動作を遂行する段階、及び前記第２リセット動作以前に前記第２表示動作の第２オフバイアス印加動作を遂行する段階をさらに含むことができる。

本発明の実施形態に係る画素回路は、有機発光表示装置が同時発光方式で左画像と右画像を各々表示して立体画像を具現するとき、左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することによって、従来に比べて高速で動作しながらも消費電力を減少（即ち、輝度を増加）させることができる。

本発明の実施形態に係る画素回路駆動方法は有機発光表示装置が同時発光方式で左画像と右画像を各々表示して立体画像を具現するとき、それぞれの画素回路に対し左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することができる。

本発明の実施形態に係る有機発光表示装置は、同時発光方式で左画像と右画像を各々表示して立体画像を具現することにおいて、前記画素回路を含むことによって高速で動作しながらも消費電力を減少（即ち、輝度を増加）させることができる。

ただし、本発明の効果はこれに限定されるのではなく、本発明の思想、及び領域から逸脱しない範囲で多様に拡張される。

本発明の実施形態に係る画素回路を示す回路図である。 有機発光表示装置が同時発光方式で左画像と右画像を表示することによって、立体画像を具現する一例を示す図面である。 図１の画素回路を具備する有機発光表示装置で立体画像が具現される一例を示す図面である。 図１の画素回路が動作する一例を示すタイミング図である。 図１の画素回路が動作する一例を示すタイミング図である。 図１の画素回路が動作する一例を示すタイミング図である。 図１の画素回路が動作する一例を示すタイミング図である。 図１の画素回路が動作する一例を示すタイミング図である。 図１の画素回路が動作する他の例を示すタイミング図である。 本発明の実施形態に係る画素回路を示す回路図である。 本発明の実施形態に係る画素回路を示す回路図である。 図１１の画素回路が動作する一例を示すタイミング図である。 図１１の画素回路が動作する一例を示すタイミング図である。 図１１の画素回路が動作する一例を示すタイミング図である。 図１１の画素回路が動作する一例を示すタイミング図である。 図１１の画素回路が動作する一例を示すタイミング図である。 本発明の実施形態に係る画素回路を示す回路図である。 本発明の実施形態に係る画素回路駆動方法を示すフローチャートである。 本発明の実施形態に係る画素回路駆動方法を示すフローチャートである。 本発明の実施形態に係る有機発光表示装置を示すブロック図である。 図２０の有機発光表示装置を含むシャッタメガネ方式の立体画像表示システムを示す図面である。 図２０の有機発光表示装置を含むパララックスバリア方式の立体画像表示システムを示す図面である。 図２０の有機発光表示装置を含む電子機器を示すブロック図である。

本明細書に開示されている本発明の実施形態に対して、特定の構造的、機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。

本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想、及び技術範囲に含まれるすべての変更、均等物、代替物を含むと理解するべきである。

本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用しているが、これらの構成要素がこのような用語によって限定されるものではない。これらの用語は一つの構成要素を他の構成要素から区別する目的で使い、例えば、本発明の権利範囲から逸脱しなければ第１構成要素は第２構成要素と命名することができ、同様に第２構成要素も第１構成要素と命名できる。

ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及した場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含む。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及した場合には、中間に他の構成要素は存在しない。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「直接〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同様である。

本明細書で使用した用語は、単に特定の実施形態を説明するために使用したものであり、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。また、本明細書で、「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又は、これを組み合わせたものが存在するということを示すものであって、一つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品又は、これを組み合わせたものなどの存在又は、付加の可能性を、予め排除するものではない。

また、別に定義しない限り、技術的あるいは科学的用語を含み、本明細書中において使用される全ての用語は、本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解すること同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的あるいは形式的な意味として解釈してはならない。

以下、図面を参照して、本発明の望ましい実施をするための形態の具体例を詳細に説明する。図面の同一構成要素については同一参照符号を使用し、同一構成要素についての重複した説明は省略する。

図１は本発明の実施形態に係る画素回路を示す回路図である。

図１を参照すれば、画素回路１００は有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ＯＬＥＤ）、第１〜第５ＰＭＯＳ（ｐ−ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＰＴ１，…，ＰＴ５、及び、第１〜第３キャパシタＣ１，…，Ｃ３を含むことができる。前記画素回路１００は，いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）と命名できる。一実施形態において、前記画素回路１００は有機発光ダイオードＯＬＥＤのアノード電極とカソード電極との間に接続される補助キャパシタＣ４をさらに含むことができる。

有機発光ダイオードＯＬＥＤは、第２電源電圧ＥＬＶＳＳと第１ＰＭＯＳトランジスタＰＴ１との間に接続されることができる。具体的に、有機発光ダイオードＯＬＥＤのカソード電極が第２電源電圧ＥＬＶＳＳに接続され、有機発光ダイオードＯＬＥＤのアノード電極が第１ＰＭＯＳトランジスタＰＴ１の一端に接続される。これに、有機発光ダイオードＯＬＥＤは、第１ＰＭＯＳトランジスタＰＴ１により調節される電流に基づいて発光することができる。第１ＰＭＯＳトランジスタＰＴ１は、第１電源電圧ＥＬＶＤＤと有機発光ダイオードＯＬＥＤのアノード電極との間に接続され、ゲート端子が第１ノードＮ１に接続されることができる。そこで、第１ＰＭＯＳトランジスタＰＴ１は、いわゆる駆動トランジスタ（ｄｒｉｖｉｎｇ ｔｒａｎｓｉｓｔｏｒ）として、有機発光ダイオードＯＬＥＤに流れる電流を調節することができる。図１に示した通り、前記第１ノードＮ１は、第１キャパシタＣ１の一端、第２ＰＭＯＳトランジスタＰＴ２の一端、及び第１ＰＭＯＳトランジスタＰＴ１のゲート端子が互いに接続されるノードである。第２ＰＭＯＳトランジスタＰＴ２は前記第１ノードＮ１と有機発光ダイオードＯＬＥＤのアノード電極との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第２ＰＭＯＳトランジスタＰＴ２の一端が前記第１ノードＮ１に接続され、第２ＰＭＯＳトランジスタＰＴ２の他端が第１ＰＭＯＳトランジスタＰＴ１の一端に接続される。これに、第２ＰＭＯＳトランジスタＰＴ２が補償制御信号ＴＣＳに応答してターンオンされると、第１ＰＭＯＳトランジスタＰＴ１はダイオード接続（ｄｉｏｄｅ−ｃｏｕｐｌｅｄ）できる。

第１キャパシタＣ１は、第１ノードＮ１と第２ノードＮ２との間に接続されることができる。具体的に、第１キャパシタＣ１の一端は第１ノードＮ１に接続され、第１キャパシタＣ１の他端は第２ノードＮ２に接続される。この時、第１キャパシタＣ１は、しきい電圧補償キャパシタ（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ ｃｏｍｐｅｎｓａｔｉｏｎ ｃａｐａｃｉｔｏｒ）と命名できる。図１に示した通り、前記第２ノードＮ２は、第１キャパシタＣ１の一端、第２キャパシタＣ２の一端、第３ＰＭＯＳトランジスタＰＴ３の一端、及び第４ＰＭＯＳトランジスタＰＴ４の一端が互いに接続されるノードである。第２キャパシタＣ２は、第１電源電圧ＥＬＶＤＤと第２ノードＮ２との間に接続されることができる。この時、第２キャパシタＣ２は、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）と命名できる。具体的に、第２キャパシタＣ２の一端は第２ノードＮ２に接続され、第２キャパシタＣ２の他端は第１電源電圧ＥＬＶＤＤに接続される。第３ＰＭＯＳトランジスタＰＴ３はデータラインＤＬと第２ノードＮ２との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第３ＰＭＯＳトランジスタＰＴ３は一端が第２ノードＮ２に接続され、他端がデータラインＤＬに接続され、ゲート端子が第２ＰＭＯＳトランジスタＰＴ２のゲート端子に接続される。第４ＰＭＯＳトランジスタＰＴ４は第３ノードＮ３と第２ノードＮ２との間に接続され、ゲート端子が発光制御信号ＥＣＳを受信することができる。具体的に、第４ＰＭＯＳトランジスタＰＴ４は一端が第２ノードＮ２に接続され、他端が第３ノードＮ３に接続される。図１に示した通り、第３ノードＮ３は第４ＰＭＯＳトランジスタＰＴ４の一端、第５ＰＭＯＳトランジスタＰＴ５の一端、及び第３キャパシタＣ３の一端が互いに接続されるノードである。

第３キャパシタＣ３は第３ノードＮ３と第３ＰＭＯＳトランジスタＰＴ３のゲート端子との間に接続されることができる。具体的に、第３キャパシタＣ３の一端は第３ノードＮ３に接続され、第３キャパシタＣ３の他端は第３ＰＭＯＳトランジスタＰＴ３のゲート端子に接続される。第５ＰＭＯＳトランジスタＰＴ５は、データラインＤＬと第３ノードＮ３との間に接続され、ゲート端子がスキャンラインＳＬに接続されることができる。具体的に、第５ＰＭＯＳトランジスタＰＴ５の一端は、第３ノードＮ３に接続され、他端はデータラインＤＬに接続され、ゲート端子はスキャンラインＳＬに接続される。一方、データラインＤＬは有機発光表示装置のデータ駆動部に接続されてデータ信号（例えば、左画像データ、または、右画像データ）を提供し、スキャンラインＳＬは有機発光表示装置のスキャン駆動部に接続されてスキャン信号を提供することができる。上述した通り、画素回路１００は有機発光ダイオードＯＬＥＤ、第１〜第５ＰＭＯＳトランジスタＰＴ１，…，ＰＴ５、及び、第１〜第３キャパシタＣ１，…，Ｃ３に基づいて同時発光方式で左画像と右画像を各々表示することによって立体画像を実現でき、左画像が図１の画素回路１００で同時に表示される時、右画像データが図１の画素回路１００に順次に記入され、右画像が図１の画素回路１００で同時に表示されるとき、左画像データが図１の画素回路１００に順次に記入されることができる。

図１に示した通り、図１の画素回路１００は第１領域ＦＡと第２領域ＳＡに分離することができる。説明の便宜上、第１領域ＦＡは、第３キャパシタＣ３、及び第５ＰＭＯＳトランジスタＰＴ５で構成され、第２領域ＳＡは第１及び第２キャパシタＣ１、Ｃ２、並びに、第１〜第４ＰＭＯＳトランジスタＰＴ１，…，ＰＴ４で構成されることで仮定する。この時、第４ＰＭＯＳトランジスタＰＴ４がターンオン（ｔｕｒｎ−ｏｎ）状態か、または、ターンオフ（ｔｕｒｎ−ｏｆｆ）状態かによって第１領域ＦＡと第２領域ＳＡは互いに接続されることもでき、互いに分離することもできる。即ち、第４ＰＭＯＳトランジスタＰＴ４がターンオン状態の場合、第１領域ＦＡと第２領域ＳＡは接続され、第３キャパシタＣ３に記憶されたデータ信号（例えば、左画像データまたは右画像データ）が第２領域ＳＡに伝達されることができ、第４ＰＭＯＳトランジスタＰＴ４がターンオフ状態の場合、第１領域ＦＡと第２領域ＳＡは分離し、第１領域ＦＡと第２領域ＳＡが互いに独立的な動作を遂行（即ち、発光動作と予備データ記入動作を同時に遂行）することができる。例えば、発光制御信号ＥＣＳに応答して第４ＰＭＯＳトランジスタＰＴ４がターンオフ状態の場合、第１及び第２ＰＭＯＳトランジスタＰＴ１、ＰＴ２、第１及び第２キャパシタＣ１、Ｃ２、並びに、有機発光ダイオードＯＬＥＤによって第１画像（例えば、左画像または右画像）が表示される時、スキャンラインＳＬを介して入力されるスキャン信号に応答して第５ＰＭＯＳトランジスタＰＴ５がターンオンされると、データラインＤＬを介して入力される第２画像データ（例えば、右画像データまたは左画像データ）が第３キャパシタＣ３に記入されることができる。以下、前記画素回路１００の動作をより具体的に後述する。

図２は有機発光表示装置が同時発光方式で左画像と右画像を表示することによって立体画像を具現する一例を示す図面である。

図２を参照すれば、図２は有機発光表示装置が同時発光方式で左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧを表示することによって立体画像を具現することを示している。一般的に、立体画像は、左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧが交互に表示され、左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧが各々左眼と右眼に交互に提供されることによって具現される。例えば、シャッタメガネ方式の場合、左画像Ｌ＿ＩＭＧが表示される時、シャッタメガネの左シャッタが開き、右画像Ｒ＿ＩＭＧが表示される時、シャッタメガネの右シャッタが開かれる方式で立体画像が具現できる。この時、前記動作は、視聴者がその時間的差を感知できないほど非常に速く反復されるから、交互に表示される左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧが重なって立体画像に見えることになる。しかし、従来の有機発光表示装置は順次発光方式で左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧを各々表示し、左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧを分離するためのブラック画像Ｂ＿ＩＭＧをその間に挿入するから、ブラック画像Ｂ＿ＩＭＧによる輝度低下と消費電力の増加が問題となっている。これに、図１の画素回路１００を含む有機発光表示装置は、図２に示したように同時発光方式で左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧを各々表示する。その結果、左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧとの間に挿入されるブラック画像Ｂ＿ＩＭＧが表示される時間が減少できる。さらに、図１の画素回路１００は第４ＰＭＯＳトランジスタＰＴ４で分離する第１領域ＦＡと第２領域ＳＡを含む固有（ｕｎｉｑｕｅ）構造を有しているから、左画像Ｌ＿ＩＭＧの発光時に右画像データを記入し、右画像Ｒ＿ＩＭＧの発光時に左画像データを記入することによって高速で動作（即ち、駆動周波数が減少）することができる。

このように、図１の画素回路１００を含む有機発光表示装置は従来に比べてブラック画像Ｂ＿ＩＭＧが表示される時間が減少するから輝度が改善されることができて、左画像Ｌ＿ＩＭＧの発光時に右画像データが記入されて右画像Ｒ＿ＩＭＧの発光時に左画像データを記入されるから高速で動作することができる。例えば、６０Ｈｚの左画像Ｌ＿ＩＭＧ、ブラック画像Ｂ＿ＩＭＧ、右画像Ｒ＿ＩＭＧ、ブラック画像Ｂ＿ＩＭＧを順次に反復表示しなければならない従来の有機発光表示装置が総２４０Ｈｚで立体画像を実現できることに反して、図１の画素回路１００を含む有機発光表示装置はブラック画像Ｂ＿ＩＭＧが表示される時間が最小化される場合、６０Ｈｚの左画像Ｌ＿ＩＭＧと右画像Ｒ＿ＩＭＧを順次に反復表示するので、総１２０Ｈｚで立体画像を具現することができる。さらに、図１の画素回路１００を含む有機発光表示装置は従来の有機発光表示装置に比べてデータ充電時間（ｄａｔａ ｃｈａｒｇｉｎｇ ｔｉｍｅ）を２倍に確保することができ、ピーク電流（ｐｅａｋ ｃｕｒｒｅｎｔ）が半分に減少するから寿命が延び、輝度が改善されて消費電力を半分に減少させることができる。図１の画素回路１００は図２に示した同時発光方式に基づいて左画像または右画像（即ち、１つのフレーム（ｆｒａｍｅ））を表示するために、予備データ記入動作、リセット動作、しきい電圧補償動作、データ記入動作、及び発光動作を順次に遂行できる。この時、図１の画素回路１００に対して予備データ記入動作はスキャンラインＳＬ別に順次に遂行されるか、リセット動作、しきい電圧補償動作、データ記入動作、及び発光動作はすべての画素回路１００で同時に遂行される。

図３は図１の画素回路を具備する有機発光表示装置で立体画像が具現される一例を示す図面である。

図３を参照すれば、図３には第１画像（例えば、左画像）Ｌ＿ＩＭＧを表示するための第１表示動作と第２画像（例えば、右画像）Ｒ＿ＩＭＧを表示するための第２表示動作が交互に遂行され、図１の画素回路に基づいて前記第１表示動作と前記第２表示動作が各々同時発光方式で遂行されることによって、立体画像が具現されること例が具体的に図示されている。

図３に示した通り、第１画像Ｌ＿ＩＭＧを表示するための第１表示動作は、第１予備データ記入動作ＦＰＤＰ、第１リセット動作ＦＩＰ、第１しきい電圧補償動作ＦＶＰ、第１データ記入動作ＦＷＰ、及び第１発光動作ＦＥＰを含むことができ、第２画像Ｒ＿ＩＭＧを表示するための第２表示動作は第２予備データ記入動作ＳＰＤＰ、第２リセット動作ＳＩＰ、第２しきい電圧補償動作ＳＶＰ、第２データ記入動作ＳＷＰ、及び第２発光動作ＳＥＰを含むことができる。この時、第１画像Ｌ＿ＩＭＧを表示するための第１表示動作の第１発光動作ＦＥＰと第２画像Ｒ＿ＩＭＧを表示するための第２表示動作の第２予備データ記入動作ＳＰＤＰは、図１の画素回路１００で同時に遂行されることができ、第２画像Ｒ＿ＩＭＧを表示するための第２表示動作の第２発光動作ＳＥＰと第１画像Ｌ＿ＩＭＧを表示するための第１表示動作の第１予備データ記入動作ＦＰＤＰは、図１の画素回路１００で同時に遂行されることができる。即ち、第１画像Ｌ＿ＩＭＧを表示するための第１表示動作の第１発光動作ＦＥＰと第２画像Ｒ＿ＩＭＧを表示するための第２表示動作の第２予備データ記入動作ＳＰＤＰは、互いにオーバーラップ（ｏｖｅｒｌａｐ）でき、第２画像Ｒ＿ＩＭＧを表示するための第２表示動作の第２発光動作ＳＥＰと第１画像Ｌ＿ＩＭＧを表示するための第１表示動作の第１予備データ記入動作ＦＰＤＰも互いにオーバーラップされることができる。

図３に示した通り、視聴者は左画像Ｌ＿ＩＭＧ、ブラック画像Ｂ＿ＩＭＧ、右画像Ｒ＿ＩＭＧ、ブラック画像Ｂ＿ＩＭＧを順次に反復視聴するが、前記動作は視聴者がその時間的差を感知できないほど非常に速く反復されるから、視聴者はこれを立体画像と感じることになる。ただし、説明の便宜のために図３にはブラック画像Ｂ＿ＩＭＧが表示される時間が大きく示されているが、図１の画素回路１００を含む有機発光表示装置では左画像Ｌ＿ＩＭＧを表示するための第１表示動作と右画像Ｒ＿ＩＭＧを表示するための第２表示動作が、各々同時発光方式で遂行されるから、ブラック画像Ｂ＿ＩＭＧが表示される時間は、左画像Ｌ＿ＩＭＧが表示される時間と右画像が表示される時間に比べて相対的に短すぎることもある。これに、図１の画素回路１００を含む有機発光表示装置は従来に比べて輝度が改善されることができ、高速で動作（即ち、駆動周波数が減少）することができる。以下、図４〜図８を参照して、図１の画素回路１００の動作を具体的に説明する。

図４〜図８は、図１の画素回路が動作する一例を示すタイミング図である。

図４〜図８を参照すれば、第１画像（例えば、左画像）のため第１表示動作は、第１予備データ記入動作ＦＰＤＰ、第１リセット動作ＦＩＰ、第１しきい電圧補償動作ＦＶＰ、第１データ記入動作ＦＷＰ、及び第１発光動作ＦＥＰを含み、第２画像（例えば、右画像）を表示するための第２表示動作は第２予備データ記入動作ＳＰＤＰ、第２リセット動作ＳＩＰ、第２しきい電圧補償動作ＳＶＰ、第２データ記入動作ＳＷＰ、及び第２発光動作ＳＥＰを含むことができる。この時、図１の画素回路１００に対して、第１及び第２予備データ記入動作ＦＰＤＰ、ＳＰＤＰは、スキャンラインＳＬ別に順次に遂行されるか、または、第１及び第２リセット動作ＦＩＰ、ＳＩＰ、第１及び第２しきい電圧補償動作ＦＶＰ、ＳＶＰ、第１及び第２データ記入動作ＦＷＰ、ＳＷＰ、並びに、第１及び第２発光動作ＦＥＰ、ＳＥＰは、すべての画素回路１００で同時に遂行される。一方、第１予備データ記入動作ＦＰＤＰ、第１リセット動作ＦＩＰ、第１しきい電圧補償動作ＦＶＰ、第１データ記入動作ＦＷＰ、及び第１発光動作ＦＥＰは、各々第１予備データ記入区間ＰＡ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥに相応し、第２予備データ記入動作ＳＰＤＰ、第２リセット動作ＳＩＰ、第２しきい電圧補償動作ＳＶＰ、第２データ記入動作ＳＷＰ、及び第２発光動作ＳＥＰは、各々第２予備データ記入区間ＰＡ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥに相応する。ただし、説明の便宜のために、図４〜図８では第１画像を表示するための第１表示動作を基準として説明する。図４〜図８に示した通り、前記第１表示動作と前記第２表示動作が各々時間的に明確に区分されるので、シャッタメガネ方式の立体画像表示システム、パララックスバリア方式の立体画像表示システムなどに適合する。

一実施形態において、第１電源電圧ＥＬＶＤＤは複数の電圧レベルを有する反面、第２電源電圧ＥＬＶＳＳは、固定された電圧レベル（例えば、０Ｖ）を有することができる。この場合、第２電源電圧ＥＬＶＳＳが固定された電圧レベルを有するから第２電源電圧ＥＬＶＳＳを提供するための構成が単純化されるが、第１電源電圧ＥＬＶＤＤが複数の電圧レベル（例えば、負の電圧レベルが必要）を有するようにするための構成が複雑になることがある。他の実施形態において、第１電源電圧ＥＬＶＤＤは、複数の電圧レベルを有し、第２電源電圧ＥＬＶＳＳも複数の電圧レベルを有することができる。この場合、駆動波形が単純になることができるが、第１及び第２電源電圧ＥＬＶＤＤ、ＥＬＶＳＳが、各々複数の電圧レベルを有するようにするための構成が複雑になることがある。また他の実施形態において、第１電源電圧ＥＬＶＤＤは固定された電圧レベル（例えば、１２Ｖ）を有する反面、第２電源電圧ＥＬＶＳＳは複数の電圧レベルを有することができる。この場合、第１電源電圧ＥＬＶＤＤが固定された電圧レベルを有するから第１電源電圧ＥＬＶＤＤを提供するための構成が単純化されるが、第２電源電圧ＥＬＶＳＳが複数の電圧レベル（例えば、正の電圧レベルが必要）を有するようにするための構成が複雑になることがある。このように、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは、要求される条件により多様に設定されることができる。ただし、説明の便宜のために、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは、互いの関係においてハイ電圧（ｈｉｇｈ ｖｏｌｔａｇｅ）レベルとロー電圧（ｌｏｗ ｖｏｌｔａｇｅ）レベルを有することと単純化して説明する。

図４を参照すれば、第１予備データ記入区間ＰＡで第１予備データ記入動作ＦＰＤＰが遂行されることができる。上述した通り、第１画像を表示するための第１表示動作の第１予備データ記入動作ＦＰＤＰと第２画像を表示するための第２表示動作の第２発光動作ＳＥＰは同時に遂行されることができる。即ち、第１予備データ記入区間ＰＡで図１の画素回路１００に第１画像データＤＡＴＡが記入されると同時に、図１の画素回路１００に記入されていた第２画像データに基づいて第２画像が出力されることができる。具体的に、第１予備データ記入区間ＰＡで、図１の画素回路１００に印加される第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳはロー電圧レベルを有する。また、発光制御信号ＥＣＳは、ハイ電圧レベルを有し、しきい電圧補償信号ＴＣＳはハイ電圧レベルを有する。これに、図１の画素回路１００で、第３及び第４ＰＭＯＳトランジスタＰＴ３、ＰＴ４はターンオフされる。特に、第４ＰＭＯＳトランジスタＰＴ４がターンオフされるから、図１の画素回路１００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは、互いに独立的な動作を遂行できる。その結果、第１領域ＦＡではスキャンラインＳＬを経て印加されるスキャン信号に応答して、第５ＰＭＯＳトランジスタＰＴ５がターンオンされると、データラインを経て印加される第１画像データＤＡＴＡが第３キャパシタＣ３に記憶されることができる。また、第２領域ＳＡでは有機発光ダイオードＯＬＥＤが、ハイ電圧レベルの第１電源電圧ＥＬＶＤＤからロー電圧レベルの第２電源電圧ＥＬＶＳＳに流れる電流に基づいて発光することができる。

図４に示した通り、有機発光表示装置に含まれる図１の画素回路１００に第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、発光制御信号ＥＣＳ、及びしきい電圧補償信号ＴＣＳは、同時に（即ち、一括的に）印加される反面、第１画像データＤＡＴＡは、図１の画素回路１００に順次に（即ち、図１の画素回路１００の各々でスキャン信号がロー電圧レベルを有して第５ＰＭＯＳトランジスタＰＴ５がターンオンされる時）印加される。即ち、第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、発光制御信号ＥＣＳ、及びしきい電圧補償信号ＴＣＳは、全区間で図１の画素回路１００に同時に印加される反面、第１画像データＤＡＴＡは、第１予備データ記入区間ＰＡで図１の画素回路１００に順次に印加され、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥでは同時に印加される。従って、第１画像を表示するための第１表示動作の第１予備データ記入動作ＦＰＤＰは、有機発光表示装置に含まれる図１の画素回路１００で順次に遂行され、第２画像を表示するための第２表示動作の第２発光動作ＳＥＰは有機発光表示装置に含まれる図１の画素回路１００で同時に遂行される。このように、図１の画素回路１００を含む有機発光表示装置では、図１の画素回路１００が第２画像（即ち、右画像または左画像）を表示する時、第１画像データＤＡＴＡ（即ち、左画像データまたは右画像データ）が図１の画素回路１００の各々に含まれる第３キャパシタＣ３に順次に記入され、図１の画素回路１００が第１画像（即ち、左画像または右画像）を表示する時、第２画像データ（即ち、右画像データまたは左画像データ）が図１の画素回路１００の各々に含まれる第３キャパシタＣ３に順次に記入されることができる。

図５を参照すれば、第１リセット区間ＰＢで第１リセット動作ＦＩＰが遂行されることができる。具体的に、第１リセット区間ＰＢで、図１の画素回路１００に印加される第１電源電圧ＥＬＶＤＤはロー電圧レベルを有し、第２電源電圧ＥＬＶＳＳはハイ電圧レベルを有する。また、発光制御信号ＥＣＳはハイ電圧レベルを有し、しきい電圧補償信号ＴＣＳもハイ電圧レベルを有する。これに、図１の画素回路１００で、第３及び第４ＰＭＯＳトランジスタＰＴ３、ＰＴ４はターンオフされる。特に、第４ＰＭＯＳトランジスタＰＴ４がターンオフされるから、図１の画素回路１００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。この時、第２電源電圧ＥＬＶＳＳが第１電源電圧ＥＬＶＤＤよりさらに大きいから、第２領域ＳＡでは第１リセット動作ＦＩＰが遂行されることができ、有機発光ダイオードＯＬＥＤのアノード電極は、第２電源電圧ＥＬＶＳＳで初期化されることができる。即ち、図１の画素回路１００は、第１リセット区間ＰＢで有機発光ダイオードＯＬＥＤが発光しないように初期化及びリセットできる。図５に示した通り、有機発光表示装置に含まれる図１の画素回路１００に第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、発光制御信号ＥＣＳ、及びしきい電圧補償信号ＴＣＳは同時に（即ち、一括的に）印加される。従って、第１画像を表示するための第１表示動作の第１リセット動作ＦＩＰは、有機発光表示装置に含まれる図１の画素回路１００で同時に遂行される。

図６を参照すれば、第１しきい電圧補償区間ＰＣで第１しきい電圧補償動作ＦＶＰが遂行されることができる。具体的に、第１しきい電圧補償区間ＰＣで、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳも同様にハイ電圧レベルを有する。一方、発光制御信号ＥＣＳは、ハイ電圧レベルを有する反面、しきい電圧補償信号ＴＣＳはロー電圧レベルを有する。これに、図１の画素回路１００で、第２及び第３ＰＭＯＳトランジスタＰＴ２、ＰＴ３はターンオンされ、第４及び第５ＰＭＯＳトランジスタＰＴ４、ＰＴ５はターンオフされる。特に、第４ＰＭＯＳトランジスタＰＴ４がターンオフされるから、図１の画素回路１００は、第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。その結果、第１ＰＭＯＳトランジスタＰＴ１のゲート端子は第１電源電圧ＥＬＶＤＤから第１ＰＭＯＳトランジスタＰＴ１のしきい電圧Ｖｔｈを減した電圧ＥＬＶＤＤ−Ｖｔｈができ、第２キャパシタＣ２には任意の高電圧、即ち、第１電圧Ｖ_Ｏが記憶されることができる。図６に示した通り、有機発光表示装置に含まれる図１の画素回路１００に第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、発光制御信号ＥＣＳ、及びしきい電圧補償信号ＴＣＳは、同時に（即ち、一括的に）印加される。従って、第１画像を表示するための第１表示動作の第１しきい電圧補償動作ＦＶＰは、有機発光表示装置に含まれる図１の画素回路１００で同時に遂行される。

図７を参照すれば、第１データ記入区間ＰＤで第１データ記入動作ＦＷＰが遂行されることができる。具体的に、第１データ記入区間ＰＤで第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳもハイ電圧レベルを有する。一方、発光制御信号ＥＣＳはロー電圧レベルを有する反面、しきい電圧補償信号ＴＣＳはハイ電圧レベルを有する。これに、図１の画素回路１００で第４及び第５ＰＭＯＳトランジスタＰＴ４、ＰＴ５はターンオンされ、第２及び第３ＰＭＯＳトランジスタＰＴ２、ＰＴ３は、ターンオフされる。この時、第４ＰＭＯＳトランジスタＰＴ４がターンオンされるから、図１の画素回路１００で第１領域ＦＡと第２領域ＳＡが互いに接続されることができる。このように、図１の画素回路１００で第１領域ＦＡと第２領域ＳＡが互いに接続されるから、第１予備データ記入区間ＰＡで第１予備データ記入動作ＦＰＤＰによって第３キャパシタＣ３に記憶された第１画像データＤＡＴＡが第２領域ＳＡに伝達されることができる。その結果、第３キャパシタＣ３に記憶された第１画像データＤＡＴＡによって第１ＰＭＯＳトランジスタＰＴ１のゲート端子（即ち、第１ノードＮ１）の電圧は変更されることができる。具体的に、第３キャパシタＣ３に記憶された第１画像データＤＡＴＡが第２領域ＳＡで印加される場合、第１ＰＭＯＳトランジスタＰＴ１のゲート端子（即ち、第１ノードＮ１）の電圧は下記の数式（１）及び数式（２）で示した通りである。

（Ｖ_ｅｆｆは有効データに相応する電圧であり、Ｃ_ＨＯＬＤは第３キャパシタＣ３のキャパシタであり、Ｖ_ＤＡＴＡは第１画像データＤＡＴＡに相応する電圧であり、Ｃ_ＳＴは第２キャパシタＣ２のキャパシタであり、Ｃ_ＶＴＨは第１キャパシタＣ１のキャパシタであり、Ｖ_Ｏは第２キャパシタＣ２に記憶された第１電圧である。）

（Ｖ_Ｇ，Ｔ１は第１ＰＭＯＳトランジスタＰＴ１のゲート端子の電圧であり、Ｖ_{ＥＬＶＤＤ}は第１電源電圧ＥＬＶＤＤに相応する電圧であり、Ｖ_ＴＨは第１ＰＭＯＳトランジスタＰＴ１のしきい電圧である。）

図８を参照すれば、第１発光区間ＰＥで第１発光動作ＦＥＰが遂行されることができる。具体的に、第１発光区間ＰＥで、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有する反面、第２電源電圧ＥＬＶＳＳはロー電圧レベルを有する。一方、発光制御信号ＥＣＳは、ハイ電圧レベルを有し、しきい電圧補償信号ＴＣＳもハイ電圧レベルを有する。これに、図１の画素回路１００で第３及び第４ＰＭＯＳトランジスタＰＴ３、ＰＴ４はターンオフされる。特に、第４ＰＭＯＳトランジスタＰＴ４がターンオフされるから、図１の画素回路１００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。図４と同様に、第２画像を表示するための第２表示動作の第２予備データ記入動作ＳＰＤＰと第１画像を表示するための第１表示動作の第１発光動作ＦＥＰは同時に遂行されることができる。即ち、第１発光区間ＰＥで図１の画素回路１００に記入されていた第１画像データＤＡＴＡに基づいて第１画像が出力されることと同時に、図１の画素回路１００に第２画像データが記入されることができる。その結果、第１領域ＦＡではスキャンラインＳＬを経て印加されるスキャン信号に応答して第５ＰＭＯＳトランジスタＰＴ５がターンオンされると、データラインを経て印加される第２画像データが第３キャパシタＣ３に記憶できる。また、第２領域ＳＡでは有機発光ダイオードＯＬＥＤがハイ電圧レベルの第１電源電圧ＥＬＶＤＤでロー電圧レベルの第２電源電圧ＥＬＶＳＳに流れる電流に基づいて発光することができる。

図８に示した通り、有機発光表示装置に含まれる図１の画素回路１００に第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、発光制御信号ＥＣＳ、及びしきい電圧補償信号ＴＣＳは、同時に（即ち、一括的に）印加される反面、第２画像データは図１の画素回路１００に順次に（即ち、図１の画素回路１００各々でスキャン信号がロー電圧レベルを有して第５ＰＭＯＳトランジスタＰＴ５がターンオンされる時）印加される。従って、第１画像を表示するための第１表示動作の第１発光動作ＦＥＰは、有機発光表示装置に含まれる図１の画素回路１００で同時に遂行され、第２画像を表示するための第２表示動作の第２予備データ記入動作ＳＰＤＰは、有機発光表示装置に含まれる図１の画素回路１００で順次に遂行される。一方、有機発光ダイオードＯＬＥＤに流れる電流は第１ＰＭＯＳトランジスタＰＴ１のゲート端子の電圧に基づいて決定されるが、実質的に前記有効データＶｅｆｆと第２キャパシタＣ２に記憶された第１電圧Ｖ_Ｏに基づいて決定されることができる。具体的に、有機発光表示装置はこれに含まれる図１の画素回路１００が同時に発光する同時発光方式で動作でき、図１の画素回路１００の各々で有機発光ダイオードＯＬＥＤに流れる電流は次に数式（３）で示した通りである。

（Ｉ_Ｄは有機発光ダイオードＯＬＥＤに流れる電流であり、

は固有定数であり、Ｖ_ＧＳは第１ＰＭＯＳトランジスタＰＴ１のゲート端子とソース端子との間の電圧差であり、Ｖ_ＴＨは第１ＰＭＯＳトランジスタＰＴ１のしきい電圧であり、Ｖ_ｅｆｆは有効データに相応する電圧であり、Ｖ_Ｏは第２キャパシタＣ２に記憶された第１電圧である。）

以上、図４〜図８を参照して第１画像を表示するための第１表示動作（即ち、第１予備データ記入区間ＰＡ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥ）、並びに、第２画像を表示するための第２表示動作（即ち、第２予備データ記入区間ＰＡ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥ）を説明しているが、図４〜図８に示した信号波形は説明の便宜のために簡略化しており、図１の画素回路１００の動作に要求される信号波形はこれに限定されない。従って、該当技術分野の当業者であれば、図４〜図８に示した信号波形は簡略化されているが、図１の画素回路１００の動作にはより多様に細分化された信号波形が適用できることを理解するはずである。

図９は図１の画素回路が動作する他の例を示すタイミング図である。

図９を参照すれば、第１画像（例えば、左画像）のための第１表示動作の区間は、第１予備データ記入区間ＰＡ、第１オフバイアス印加区間ＰＦ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥを含み、第２画像（例えば、右画像）のための第２表示動作の区間は、第２予備データ記入区間ＰＡ、第２オフバイアス印加区間ＰＦ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥを含むことができる。ただし、説明の便宜のために、図９では第１画像を表示するための第１表示動作を基準として説明する。また、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは、要求される条件によって多様に設定されるが、説明の便宜のために、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは、互いの関係において、ハイ電圧レベルとロー電圧レベルを有することと単純化して説明する。一方、第１予備データ記入区間ＰＡ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥに対しては上述したことがあるので、それに対する重複する説明は省略する。

図９に示した通り、第１画像（例えば、左画像）のため第１表示動作の区間は第１リセット区間ＰＢ以前に第１オフバイアス印加区間ＰＦを含むことができる。この時、第１オフバイアス印加区間ＰＦは、図１の画素回路１００にオフバイアス（ｏｆｆ−ｂｉａｓ）を印加することによって、階段状応答波形を改善するための区間として、前記第１オフバイアス印加区間ＰＦによって有機発光表示装置のクロストーク（ｃｒｏｓｓｔａｌｋ）が減少することができる。即ち、第１オフバイアス印加区間ＰＦは第１ＰＭＯＳトランジスタＰＴ１、即ち、駆動トランジスタの特性曲線のヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）即ち、シフト（ｓｈｉｆｔ）による階段状応答波形を改善するために設定されることができるが、第１ＰＭＯＳトランジスタＰＴ１のしきい電圧を補償する以前に特性曲線の位置を固定（即ち、特性曲線をリセット）させることができる。その結果、以前フレームのデータ信号（例えば、左画像データまたは右画像データ）と関係なく特性曲線の位置が固定されることができる。具体的に、第１オフバイアス印加区間ＰＦでは、図１の画素回路１００に印加される発光制御信号ＥＣＳはハイ電圧レベルを有し、しきい電圧補償信号ＴＣＳはロー電圧レベルを有する。また、第２電源電圧ＥＬＶＳＳはロー電圧レベルを有する反面、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有するが、ロー電圧レベルに変更されることができる。その結果、第４ＰＭＯＳトランジスタＰＴ４はターンオフされ、第２及び第３ＰＭＯＳトランジスタＰＴ２、ＰＴ３はターンオンできる。特に、第４ＰＭＯＳトランジスタＰＴ４がターンオフされるから、図１の画素回路１００は、第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。この時、第２及び第３ＰＭＯＳトランジスタＰＴ２、ＰＴ３がターンオンされた状態で、第２電源電圧ＥＬＶＳＳが第１電源電圧ＥＬＶＤＤより一定時間大きな状態に維持されるから、第２領域ＳＡでは第１オフバイアス印加動作が遂行されることができる。

一方、図９には示さなかったが、第１オフバイアス印加区間ＰＦと第１リセット区間ＰＢとの間に第２電源電圧ＥＬＶＳＳがハイ電圧レベルを有し、第１電源電圧ＥＬＶＤＤもハイ電圧レベルを有する所定の区間が存在することができる。または、第１オフバイアス印加区間ＰＦと第１リセット区間ＰＢとの間に第２電源電圧ＥＬＶＳＳがロー電圧レベルを有し、第１電源電圧ＥＬＶＤＤもロー電圧レベルを有する所定の区間が存在することができる。これは第１画像を表示するための第１表示動作において、第１オフバイアス印加動作と第１リセット動作との間の干渉を防止することができる。一方、図９を参照して第１画像を表示するための第１表示動作（即ち、第１予備データ記入区間ＰＡ、第１オフバイアス印加区間ＰＦ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥ）、並びに、第２画像を表示するための第２表示動作（即ち、第２予備データ記入区間ＰＡ、第２オフバイアス印加区間ＰＦ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥ）が説明されているが、図９に示した信号波形は説明の便宜のために簡略化しており、図１の画素回路１００の動作に要求される信号波形はこれに限定されない。従って、該当技術分野の当業者であれば、図９に示した信号波形は簡略化されているが、図１の画素回路１００の動作には、より多様に細分化された信号波形が適用されることができることを理解するはずである。

図１０は本発明の実施形態に係る画素回路を示す回路図である。

図１０を参照すれば、画素回路２００は有機発光ダイオードＯＬＥＤ、第１〜第５ＰＭＯＳトランジスタＰＴ１，…，ＰＴ５、及び第１〜第３キャパシタＣ１，…，Ｃ３を含むことができる。前記画素回路２００は、いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）と命名できる。一実施形態において、前記画素回路２００は、有機発光ダイオードＯＬＥＤのアノード電極とカソード電極との間に接続される補助キャパシタＣ４をさらに含むことができる。

有機発光ダイオードＯＬＥＤは、第２電源電圧ＥＬＶＳＳと第１ＰＭＯＳトランジスタＰＴ１との間に接続されることができる。具体的に、有機発光ダイオードＯＬＥＤのカソード電極が第２電源電圧ＥＬＶＳＳに接続され、有機発光ダイオードＯＬＥＤのアノード電極が第１ＰＭＯＳトランジスタＰＴ１の一端に接続される。これに、有機発光ダイオードＯＬＥＤは、第１ＰＭＯＳトランジスタＰＴ１により調節される電流に基づいて発光することができる。第１ＰＭＯＳトランジスタＰＴ１は、第１電源電圧ＥＬＶＤＤと有機発光ダイオードＯＬＥＤのアノード電極との間に接続され、ゲート端子が第１ノードＮ１に接続されることができる。ここで、第１ＰＭＯＳトランジスタＰＴ１は、いわゆる駆動トランジスタとして、有機発光ダイオードＯＬＥＤに流れる電流を調節することができる。図１０に示した通り、前記第１ノードＮ１は第１キャパシタＣ１の一端、第２ＰＭＯＳトランジスタＰＴ２の一端、及び第１ＰＭＯＳトランジスタＰＴ１のゲート端子が互いに接続されるノードである。第２ＰＭＯＳトランジスタＰＴ２は前記第１ノードＮ１と有機発光ダイオードＯＬＥＤのアノード電極の間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第２ＰＭＯＳトランジスタＰＴ２の一端が前記第１ノードＮ１に接続され、第２ＰＭＯＳトランジスタＰＴ２の他端が第１ＰＭＯＳトランジスタＰＴ１の一端に接続される。これに、第２ＰＭＯＳトランジスタＰＴ２が補償制御信号ＴＣＳに応答してターンオンされると、第１ＰＭＯＳトランジスタＰＴ１はダイオード接続されることができる。

第１キャパシタＣ１は、第１ノードＮ１と第２ノードＮ２との間に接続されることができる。具体的に、第１キャパシタＣ１の一端は第１ノードＮ１に接続され、第１キャパシタＣ１の他端は第２ノードＮ２に接続される。この時、第１キャパシタＣ１はしきい電圧補償キャパシタと命名できる。図１０に示した通り、前記第２ノードＮ２は、第１キャパシタＣ１の一端、第２キャパシタＣ２の一端、第３ＰＭＯＳトランジスタＰＴ３の一端、及び第４ＰＭＯＳトランジスタＰＴ４の一端が互いに接続されるノードである。第２キャパシタＣ２は、第１電源電圧ＥＬＶＤＤと第２ノードＮ２との間に接続されることができる。この時、第２キャパシタＣ２はストレージキャパシタと命名できる。具体的に、第２キャパシタＣ２の一端は第２ノードＮ２に接続され、第２キャパシタＣ２の他端は第１電源電圧ＥＬＶＤＤに接続される。第３ＰＭＯＳトランジスタＰＴ３は、データラインＤＬと第２ノードＮ２との間に接続されて、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第３ＰＭＯＳトランジスタＰＴ３は一端が第２ノードＮ２に接続され、他端がデータラインＤＬに接続され、ゲート端子が第２ＰＭＯＳトランジスタＰＴ２のゲート端子に接続される。第４ＰＭＯＳトランジスタＰＴ４は、第３ノードＮ３と第２ノードＮ２との間に接続され、ゲート端子が発光制御信号ＥＣＳを受信することができる。具体的に、第４ＰＭＯＳトランジスタＰＴ４は、一端が第２ノードＮ２に接続され、他端が第３ノードＮ３に接続される。図１０に示した通り、第３ノードＮ３は、第４ＰＭＯＳトランジスタＰＴ４の一端、第５ＰＭＯＳトランジスタＰＴ５の一端、及び第３キャパシタＣ３の一端が互いに接続されるノードである。

第３キャパシタＣ３は、第３ノードＮ３と補助電源電圧ＶＳＵＳとの間に接続されることができる。具体的に、第３キャパシタＣ３の一端は第３ノードＮ３に接続され、第３キャパシタＣ３の他端は補助電源電圧ＶＳＵＳに接続される。図１とは違って、図１０では第３キャパシタＣ３に補助電源電圧ＶＳＵＳが印加されるから、第３キャパシタＣ３に記憶されているデータ信号（例えば、左画像データまたは右画像データ）の変動（ｆｌｕｃｔｕａｔｉｏｎ）が防止されることができる。第５ＰＭＯＳトランジスタＰＴ５は、データラインＤＬと第３ノードＮ３との間に接続され、ゲート端子がスキャンラインＳＬに接続されることができる。具体的に、第５ＰＭＯＳトランジスタＰＴ５の一端は、第３ノードＮ３に接続され、他端はデータラインＤＬに接続され、ゲート端子はスキャンラインＳＬに接続される。一方、データラインＤＬは有機発光表示装置のデータ駆動部に接続されてデータ信号（例えば、左画像データまたは右画像データ）を提供し、スキャンラインＳＬは有機発光表示装置のスキャン駆動部に接続されてスキャン信号を提供することができる。上述した通り、画素回路２００は有機発光ダイオードＯＬＥＤ、第１〜第５ＰＭＯＳトランジスタＰＴ１，…，ＰＴ５、及び、第１〜第３キャパシタＣ１，…，Ｃ３に基づいて同時発光方式で左画像と右画像を各々表示することによって立体画像を実現でき、左画像が図１０の画素回路２００で同時に表示される時、右画像データが図１０の画素回路２００に順次に記入され、右画像が図１０の画素回路２００で同時に表示される時、左画像データが図１０の画素回路２００に順次に記入されることができる。

図１０に示した通り、図１０の画素回路２００は、第１領域ＦＡと第２領域ＳＡで分離することができる。説明の便宜上、第１領域ＦＡは、第３キャパシタＣ３及び第５ＰＭＯＳトランジスタＰＴ５で構成され、第２領域ＳＡは第１及び第２キャパシタＣ１、Ｃ２、並びに、第１〜第４ＰＭＯＳトランジスタＰＴ１，…，ＰＴ４で構成されることで仮定する。この時、第４ＰＭＯＳトランジスタＰＴ４がターンオン状態またはターンオフ状態かによって第１領域ＦＡと第２領域ＳＡは、互いに接続されることもでき、互いに分離することもできる。即ち、第４ＰＭＯＳトランジスタＰＴ４がターンオン状態の場合、第１領域ＦＡと第２領域ＳＡは接続され、第３キャパシタＣ３に記憶されたデータ信号（例えば、左画像データまたは右画像データ）が第２領域ＳＡに伝達されることができ、第４ＰＭＯＳトランジスタＰＴ４がターンオフ状態の場合、第１領域ＦＡと第２領域ＳＡは分離し、第１領域ＦＡと第２領域ＳＡが互いに独立的な動作を遂行（即ち、発光動作と予備データ記入動作を同時に遂行）することができる。例えば、発光制御信号ＥＣＳに応答して第４ＰＭＯＳトランジスタＰＴ４がターンオフ状態の場合、第１及び第２ＰＭＯＳトランジスタＰＴ１、ＰＴ２、第１及び第２キャパシタＣ１、Ｃ２、並びに、有機発光ダイオードＯＬＥＤによって第１画像（例えば、左画像または右画像）が表示される時、スキャンラインＳＬを介して入力されるスキャン信号に応答して第５ＰＭＯＳトランジスタＰＴ５がターンオンされると、データラインＤＬを介して入力される第２画像データ（例えば、右画像データまたは左画像データ）が第３キャパシタＣ３に記入されることができる。

図１１は本発明の実施形態に係る画素回路を示す回路図である。

図１１を参照すれば、画素回路３００は有機発光ダイオードＯＬＥＤ、第１〜第５ＮＭＯＳ（ｎ−ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタＮＴ１，…，ＮＴ５、及び、第１〜第３キャパシタＣ１，…，Ｃ３を含むことができる。前記画素回路３００は、いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）と命名できる。一実施形態において、前記画素回路３００は有機発光ダイオードＯＬＥＤのアノード電極とカソード電極との間に接続される補助キャパシタＣ４をさらに含むことができる。

有機発光ダイオードＯＬＥＤは第１電源電圧ＥＬＶＤＤと第１ＮＭＯＳトランジスタＮＴ１との間に接続されることができる。具体的に、有機発光ダイオードＯＬＥＤのアノード電極が第１電源電圧ＥＬＶＤＤに接続され、有機発光ダイオードＯＬＥＤのカソード電極が第１ＮＭＯＳトランジスタＮＴ１の一端に接続される。これに、有機発光ダイオードＯＬＥＤは第１ＮＭＯＳトランジスタＮＴ１により調節される電流に基づいて発光することができる。第１ＮＭＯＳトランジスタＮＴ１は、第２電源電圧ＥＬＶＳＳと有機発光ダイオードＯＬＥＤのカソード電極との間に接続され、ゲート端子が第１ノードＮ１に接続されることができる。ここで、第１ＮＭＯＳトランジスタＮＴ１は、いわゆる駆動トランジスタとして、有機発光ダイオードＯＬＥＤに流れる電流を調節することができる。図１１に示した通り、前記第１ノードＮ１は第１キャパシタＣ１の一端、第２ＮＭＯＳトランジスタＮＴ２の一端、及び第１ＮＭＯＳトランジスタＮＴ１のゲート端子が互いに接続されるノードである。第２ＮＭＯＳトランジスタＮＴ２は、前記第１ノードＮ１と有機発光ダイオードＯＬＥＤのカソード電極との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第２ＮＭＯＳトランジスタＮＴ２の一端が前記第１ノードＮ１に接続され、第２ＮＭＯＳトランジスタＮＴ２の他端が第１ＮＭＯＳトランジスタＮＴ１の一端に接続される。これに、第２ＮＭＯＳトランジスタＮＴ２が補償制御信号ＴＣＳに応答してターンオンされると、第１ＮＭＯＳトランジスタＮＴ１はダイオード接続されることができる。

第１キャパシタＣ１は第１ノードＮ１と第２ノードＮ２の間に接続されることができる。具体的に、第１キャパシタＣ１の一端は第１ノードＮ１に接続され、第１キャパシタＣ１の他端は第２ノードＮ２に接続される。この時、第１キャパシタＣ１はしきい電圧補償キャパシタと命名できる。図１１に示した通り、前記第２ノードＮ２は第１キャパシタＣ１の一端、第２キャパシタＣ２の一端、第３ＮＭＯＳトランジスタＮＴ３の一端、及び第４ＮＭＯＳトランジスタＮＴ４の一端が互いに接続されるノードである。第２キャパシタＣ２は、第２電源電圧ＥＬＶＳＳと第２ノードＮ２との間に接続されることができる。この時、第２キャパシタＣ２はストレージキャパシタと命名できる。具体的に、第２キャパシタＣ２の一端は、第２ノードＮ２に接続され、第２キャパシタＣ２の他端は第２電源電圧ＥＬＶＳＳに接続される。第３ＮＭＯＳトランジスタＮＴ３は、データラインＤＬと第２ノードＮ２との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第３ＮＭＯＳトランジスタＮＴ３は一端が第２ノードＮ２に接続され、他端がデータラインＤＬに接続され、ゲート端子が第２ＮＭＯＳトランジスタＮＴ２のゲート端子に接続される。第４ＮＭＯＳトランジスタＮＴ４は、第３ノードＮ３と第２ノードＮ２との間に接続され、ゲート端子が発光制御信号ＥＣＳを受信することができる。具体的に、第４ＮＭＯＳトランジスタＮＴ４は一端が第２ノードＮ２に接続され、他端が第３ノードＮ３に接続される。図１１に示した通り、第３ノードＮ３は、第４ＮＭＯＳトランジスタＮＴ４の一端、第５ＮＭＯＳトランジスタＮＴ５の一端、及び第３キャパシタＣ３の一端が互いに接続されるノードである。

第３キャパシタＣ３は、第３ノードＮ３と第３ＮＭＯＳトランジスタＮＴ３のゲート端子との間に接続されることができる。具体的に、第３キャパシタＣ３の一端は第３ノードＮ３に接続され、第３キャパシタＣ３の他端は第３ＮＭＯＳトランジスタＮＴ３のゲート端子に接続される。第５ＮＭＯＳトランジスタＮＴ５はデータラインＤＬと第３ノードＮ３との間に接続され、ゲート端子がスキャンラインＳＬに接続されることができる。具体的に、第５ＮＭＯＳトランジスタＮＴ５の一端は第３ノードＮ３に接続され、他端はデータラインＤＬに接続され、ゲート端子はスキャンラインＳＬに接続される。一方、データラインＤＬは有機発光表示装置のデータ駆動部に接続されてデータ信号（例えば、左画像データまたは右画像データ）を提供し、スキャンラインＳＬは有機発光表示装置のスキャン駆動部に接続されてスキャン信号を提供することができる。上述した通り、画素回路３００は有機発光ダイオードＯＬＥＤ、第１〜第５ＮＭＯＳトランジスタＮＴ１，…，ＮＴ５、並びに、第１〜第３キャパシタＣ１，…，Ｃ３に基づいて同時発光方式で左画像と右画像を各々表示することによって立体画像を実現できて、左画像が図１１の画素回路３００で同時に表示される時、右画像データが図１１の画素回路３００に順次に記入され、右画像が図１１の画素回路３００で同時に表示される時、左画像データが図１１の画素回路３００に順次に記入されることができる。

図１１に示した通り、図１１の画素回路３００は第１領域ＦＡと第２領域ＳＡに分離することができる。説明の便宜上、第１領域ＦＡは、第３キャパシタＣ３及び第５ＮＭＯＳトランジスタＮＴ５で構成され、第２領域ＳＡは第１及び第２キャパシタＣ１、Ｃ２、並びに、第１〜第４ＮＭＯＳトランジスタＮＴ１，…，ＮＴ４で構成されることと仮定する。この時、第４ＮＭＯＳトランジスタＮＴ４がターンオン状態か、または、ターンオフ状態かによって第１領域ＦＡと第２領域ＳＡは、互いに接続されることもでき、互いに分離することもできる。即ち、第４ＮＭＯＳトランジスタＮＴ４がターンオン状態の場合、第１領域ＦＡと第２領域ＳＡは接続され、第３キャパシタＣ３に記憶されたデータ信号（例えば、左画像データまたは右画像データ）が第２領域ＳＡに伝達されることができ、第４ＮＭＯＳトランジスタＮＴ４がターンオフ状態の場合、第１領域ＦＡと第２領域ＳＡは分離されて、第１領域ＦＡと第２領域ＳＡが互いに独立的な動作を遂行（即ち、発光動作と予備データ記入動作を同時に遂行）することができる。例えば、発光制御信号ＥＣＳに応答して第４ＮＭＯＳトランジスタＮＴ４がターンオフ状態の場合、第１及び第２ＮＭＯＳトランジスタＮＴ１、ＮＴ２、第１及び第２キャパシタＣ１、Ｃ２、並びに、有機発光ダイオードＯＬＥＤによって第１画像（例えば、左画像または右画像）が表示される時、スキャンラインＳＬを介して入力されるスキャン信号に応答して第５ＮＭＯＳトランジスタＮＴ５がターンオンされると、データラインＤＬを介して入力される第２画像データ（例えば、右画像データまたは左画像データ）が第３キャパシタＣ３に記入されることができる。以下、前記画素回路３００の動作をより具体的に後述する。

図１２〜図１６は、図１１の画素回路が動作する一例を示すタイミング図である。

図１２〜図１６を参照すれば、第１画像（例えば、左画像）のため第１表示動作は、第１予備データ記入動作ＦＰＤＰ、第１リセット動作ＦＩＰ、第１しきい電圧補償動作ＦＶＰ、第１データ記入動作ＦＷＰ、及び第１発光動作ＦＥＰを含み、第２画像（例えば、右画像）を表示するための第２表示動作は、第２予備データ記入動作ＳＰＤＰ、第２リセット動作ＳＩＰ、第２しきい電圧補償動作ＳＶＰ、第２データ記入動作ＳＷＰ、及び第２発光動作ＳＥＰを含むことができる。この時、図１１の画素回路３００に対して、第１及び第２予備データ記入動作ＦＰＤＰ、ＳＰＤＰは、スキャンラインＳＬ別に順次に遂行されるが、第１及び第２リセット動作ＦＩＰ、ＳＩＰ、第１及び第２しきい電圧補償動作ＦＶＰ、ＳＶＰ、第１及び第２データ記入動作ＦＷＰ、ＳＷＰ、並びに、第１及び第２発光動作ＦＥＰ、ＳＥＰは、全ての画素回路１００で同時に遂行される。一方、第１予備データ記入動作ＦＰＤＰ、第１リセット動作ＦＩＰ、第１しきい電圧補償動作ＦＶＰ、第１データ記入動作ＦＷＰ、及び第１発光動作ＦＥＰは、各々第１予備データ記入区間ＰＡ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥに相応し、第２予備データ記入動作ＳＰＤＰ、第２リセット動作ＳＩＰ、第２しきい電圧補償動作ＳＶＰ、第２データ記入動作ＳＷＰ、及び第２発光動作ＳＥＰは、各々第２予備データ記入区間ＰＡ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥに相応する。ただし、説明の便宜のために、図１２〜図１６では第１画像を表示するための第１表示動作を基準として説明する。一方、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは、要求される条件によって多様に設定されるが、説明の便宜のために、第１電源電圧ＥＬＶＤＤと第２電源電圧ＥＬＶＳＳは互いの関係においてハイ電圧レベルとロー電圧レベルを有することと単純化して説明する。

図１２を参照すれば、第１予備データ記入区間ＰＡで第１予備データ記入動作ＦＰＤＰが遂行されることができる。上述した通り、第１画像を表示するための第１表示動作の第１予備データ記入動作ＦＰＤＰと第２画像を表示するための第２表示動作の第２発光動作ＳＥＰは同時に遂行されることができる。即ち、第１予備データ記入区間ＰＡで図１１の画素回路３００に第１画像データＤＡＴＡが記入されるということと同時に、図１１の画素回路３００に記入されていた第２画像データに基づいて第２画像が出力されることができる。具体的に、第１予備データ記入区間ＰＡで、図１１の画素回路３００に印加される第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳはロー電圧レベルを有する。また、発光制御信号ＥＣＳはロー電圧レベルを有し、しきい電圧補償信号ＴＣＳはロー電圧レベルを有する。これに、図１１の画素回路３００で、第３及び第４ＮＭＯＳトランジスタＮＴ３、ＮＴ４はターンオフされる。特に、第４ＮＭＯＳトランジスタＮＴ４がターンオフされるから、図１１の画素回路３００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。その結果、第１領域ＦＡではスキャンラインＳＬを経て印加されるスキャン信号に応答して第５ＮＭＯＳトランジスタＮＴ５がターンオンされると、データラインを経て印加される第１画像データＤＡＴＡが第３キャパシタＣ３に記憶されることができる。また、第２領域ＳＡでは有機発光ダイオードＯＬＥＤがハイ電圧レベルの第１電源電圧ＥＬＶＤＤでロー電圧レベルの第２電源電圧ＥＬＶＳＳに流れる電流に基づいて発光することができる。上述した通り、図１１の画素回路３００を含む有機発光表示装置では、図１１の画素回路３００が第２画像（即ち、右画像または左画像）を表示する時、第１画像データＤＡＴＡ（即ち、左画像データまたは右画像データ）が図１１の画素回路３００各々に含まれる第３キャパシタＣ３に順次に記入され、図１１の画素回路３００が第１画像（即ち、左画像または右画像）を表示する時、第２画像データ（即ち、右画像データまたは左画像データ）が図１１の画素回路３００の各々に含まれる第３キャパシタＣ３に順次に記入されることができる。

図１３を参照すれば、第１リセット区間ＰＢで第１リセット動作ＦＩＰが遂行されることができる。具体的に、第１リセット区間ＰＢで、図１１の画素回路３００に印加される第１電源電圧ＥＬＶＤＤはロー電圧レベルを有し、第２電源電圧ＥＬＶＳＳはハイ電圧レベルを有する。また、発光制御信号ＥＣＳはロー電圧レベルを有し、しきい電圧補償信号ＴＣＳもロー電圧レベルを有する。これに、図１１の画素回路３００で、第３及び第４ＮＭＯＳトランジスタＮＴ３、ＮＴ４は、ターンオフされる。特に、第４ＮＭＯＳトランジスタＮＴ４がターンオフされるから、図１１の画素回路３００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。この時、第２電源電圧ＥＬＶＳＳが第１電源電圧ＥＬＶＤＤよりさらに大きいから、第２領域ＳＡでは第１リセット動作ＦＩＰが遂行されることができる。図１４を参照すれば、第１しきい電圧補償区間ＰＣで第１しきい電圧補償動作ＦＶＰが遂行されることができる。具体的に、第１しきい電圧補償区間ＰＣで、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳも同様にハイ電圧レベルを有する。一方、発光制御信号ＥＣＳはロー電圧レベルを有する反面、しきい電圧補償信号ＴＣＳはハイ電圧レベルを有する。これに、図１１の画素回路３００で、第２及び第３ＮＭＯＳトランジスタＮＴ２、ＮＴ３はターンオンされ、第４及び第５ＮＭＯＳトランジスタＮＴ４、ＮＴ５はターンオフされる。特に、第４ＮＭＯＳトランジスタＮＴ４がターンオフされるから、図１１の画素回路３００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。この時、第２及び第３ＮＭＯＳトランジスタＮＴ２、ＮＴ３がターンオンされるから、第２領域ＳＡでは第１しきい電圧補償動作ＦＶＰが遂行されることができる。

図１５を参照すれば、第１データ記入区間ＰＤで第１データ記入動作ＦＷＰが遂行されることができる。具体的に、第１データ記入区間ＰＤで、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有し、第２電源電圧ＥＬＶＳＳもハイ電圧レベルを有する。一方、発光制御信号ＥＣＳはハイ電圧レベルを有する反面、しきい電圧補償信号ＴＣＳはロー電圧レベルを有する。これに、図１１の画素回路３００で、第４及び第５ＮＭＯＳトランジスタＮＴ４、ＮＴ５はターンオンされ、第２及び第３ＮＭＯＳトランジスタＮＴ２、ＮＴ３はターンオフされる。この時、第４ＮＭＯＳトランジスタＮＴ４がターンオンされるから、図１１の画素回路３００で第１領域ＦＡと第２領域ＳＡが互いに接続されることができる。これと共に、図１１の画素回路３００で第１領域ＦＡと第２領域ＳＡが互いに接続されるから、第１予備データ記入区間ＰＡで第１予備データ記入動作ＦＰＤＰにより第３キャパシタＣ３に記憶された第１画像データＤＡＴＡが第２領域ＳＡに伝達されることができる。その結果、第３キャパシタＣ３に記憶された第１画像データＤＡＴＡによって第１ＮＭＯＳトランジスタＮＴ１のゲート端子（即ち、第１ノードＮ１）の電圧は変更されることができる。図１６を参照すれば、第１発光区間ＰＥで第１発光動作ＦＥＰが遂行されることができる。具体的に、第１発光区間ＰＥで、第１電源電圧ＥＬＶＤＤはハイ電圧レベルを有する反面、第２電源電圧ＥＬＶＳＳはロー電圧レベルを有する。一方、発光制御信号ＥＣＳはロー電圧レベルを有し、しきい電圧補償信号ＴＣＳもロー電圧レベルを有する。これに、図１１の画素回路３００で、第３及び第４ＮＭＯＳトランジスタＮＴ３、ＮＴ４はターンオフされる。特に、第４ＮＭＯＳトランジスタＮＴ４がターンオフされるから、図１１の画素回路３００は第１領域ＦＡと第２領域ＳＡに分離し、第１領域ＦＡと第２領域ＳＡは互いに独立的な動作を遂行できる。図１２と同様に、第２画像を表示するための第２表示動作の第２予備データ記入動作ＳＰＤＰと第１画像を表示するための第１表示動作の第１発光動作ＦＥＰは同時に遂行されることができる。即ち、第１発光区間ＰＥで図１１の画素回路３００に記入されていた第１画像データＤＡＴＡに基づいて第１画像が出力されるということと同時に、図１１の画素回路３００に第２画像データが記入されることができる。その結果、第１領域ＦＡではスキャンラインＳＬを経て印加されるスキャン信号に応答して第５ＮＭＯＳトランジスタＮＴ５がターンオンされると、データラインを経て印加される第２画像データが第３キャパシタＣ３に記憶されることができる。また、第２領域ＳＡでは有機発光ダイオードＯＬＥＤがハイ電圧レベルの第１電源電圧ＥＬＶＤＤでロー電圧レベルの第２電源電圧ＥＬＶＳＳに流れる電流に基づいて発光することができる。

以上、図１２〜図１６を参照して第１画像を表示するための第１表示動作（即ち、第１予備データ記入区間ＰＡ、第１リセット区間ＰＢ、第１しきい電圧補償区間ＰＣ、第１データ記入区間ＰＤ、及び第１発光区間ＰＥ）、並びに、第２画像を表示するための第２表示動作（即ち、第２予備データ記入区間ＰＡ、第２リセット区間ＰＢ、第２しきい電圧補償区間ＰＣ、第２データ記入区間ＰＤ、及び第２発光区間ＰＥ）を説明しているが、図１２〜図１６に示した信号波形は、説明の便宜のために簡略化しており、図１１の画素回路３００の動作に要求される信号波形はこれに限定されない。従って、該当技術分野の当業者であれば、図１２〜図１６に示した信号波形は簡略化されているが、図１１の画素回路３００の動作にはより多様に細分化された信号波形が適用されることができると理解するはずである。

図１７は本発明の実施形態に係る画素回路を示す回路図である。

図１７を参照すれば、画素回路４００は有機発光ダイオードＯＬＥＤ、第１〜第５ＮＭＯＳトランジスタＮＴ１，…，ＮＴ５、及び、第１〜第３キャパシタＣ１，…，Ｃ３を含むことができる。前記画素回路４００は、いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）と命名できる。一実施形態において、前記画素回路４００は有機発光ダイオードＯＬＥＤのアノード電極とカソード電極との間に接続される補助キャパシタＣ４をさらに含むことができる。

有機発光ダイオードＯＬＥＤは第１電源電圧ＥＬＶＤＤと第１ＮＭＯＳトランジスタＮＴ１との間に接続されることができる。具体的に、有機発光ダイオードＯＬＥＤのアノード電極が第１電源電圧ＥＬＶＤＤに接続され、有機発光ダイオードＯＬＥＤのカソード電極が第１ＮＭＯＳトランジスタＮＴ１の一端に接続される。これに、有機発光ダイオードＯＬＥＤは第１ＮＭＯＳトランジスタＮＴ１によって調節される電流に基づいて発光することができる。第１ＮＭＯＳトランジスタＮＴ１は第２電源電圧ＥＬＶＳＳと有機発光ダイオードＯＬＥＤのカソード電極の間に接続され、ゲート端子が第１ノードＮ１に接続されることができる。ここで、第１ＮＭＯＳトランジスタＮＴ１は、いわゆる駆動トランジスタとして、有機発光ダイオードＯＬＥＤに流れる電流を調節することができる。図１７に示した通り、前記第１ノードＮ１は、第１キャパシタＣ１の一端、第２ＮＭＯＳトランジスタＮＴ２の一端、及び第１ＮＭＯＳトランジスタＮＴ１のゲート端子が互いに接続されるノードである。第２ＮＭＯＳトランジスタＮＴ２は前記第１ノードＮ１と有機発光ダイオードＯＬＥＤのカソード電極との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第２ＮＭＯＳトランジスタＮＴ２の一端が前記第１ノードＮ１に接続され、第２ＮＭＯＳトランジスタＮＴ２の他端が第１ＮＭＯＳトランジスタＮＴ１の一端に接続される。これに、第２ＮＭＯＳトランジスタＮＴ２が補償制御信号ＴＣＳに応答してターンオンされると、第１ＮＭＯＳトランジスタＮＴ１はダイオード接続されることができる。

第１キャパシタＣ１は第１ノードＮ１と第２ノードＮ２との間に接続されることができる。具体的に、第１キャパシタＣ１の一端は第１ノードＮ１に接続され、第１キャパシタＣ１の他端は第２ノードＮ２に接続される。この時、第１キャパシタＣ１はしきい電圧補償キャパシタと命名できる。図１７に示した通り、前記第２ノードＮ２は第１キャパシタＣ１の一端、第２キャパシタＣ２の一端、第３ＮＭＯＳトランジスタＮＴ３の一端、及び第４ＮＭＯＳトランジスタＮＴ４の一端が互いに接続されるノードである。第２キャパシタＣ２は第２電源電圧ＥＬＶＳＳと第２ノードＮ２との間に接続されることができる。この時、第２キャパシタＣ２はストレージキャパシタと命名できる。具体的に、第２キャパシタＣ２の一端は第２ノードＮ２に接続され、第２キャパシタＣ２の他端は第２電源電圧ＥＬＶＳＳに接続される。第３ＮＭＯＳトランジスタＮＴ３はデータラインＤＬと第２ノードＮ２との間に接続され、ゲート端子が補償制御信号ＴＣＳを受信することができる。具体的に、第３ＮＭＯＳトランジスタＮＴ３は一端が第２ノードＮ２に接続され、他端がデータラインＤＬに接続され、ゲート端子が第２ＮＭＯＳトランジスタＮＴ２のゲート端子に接続される。第４ＮＭＯＳトランジスタＮＴ４は第３ノードＮ３と第２ノードＮ２との間に接続され、ゲート端子が発光制御信号ＥＣＳを受信することができる。具体的に、第４ＮＭＯＳトランジスタＮＴ４は、一端が第２ノードＮ２に接続され、他端が第３ノードＮ３に接続される。図１７に示した通り、第３ノードＮ３は第４ＮＭＯＳトランジスタＮＴ４の一端、第５ＮＭＯＳトランジスタＮＴ５の一端、及び第３キャパシタＣ３の一端が互いに接続されるノードである。

第３キャパシタＣ３は、第３ノードＮ３と補助電源電圧ＶＳＵＳとの間に接続されることができる。具体的に、第３キャパシタＣ３の一端は、第３ノードＮ３に接続され、第３キャパシタＣ３の他端は補助電源電圧ＶＳＵＳに接続される。図１１とは違って、図１７では第３キャパシタＣ３に補助電源電圧ＶＳＵＳが印加されるから、第３キャパシタＣ３に記憶されているデータ信号（例えば、左画像データまたは右画像データ）の変動が防止されることができる。第５ＮＭＯＳトランジスタＮＴ５はデータラインＤＬと第３ノードＮ３との間に接続され、ゲート端子がスキャンラインＳＬに接続されることができる。具体的に、第５ＮＭＯＳトランジスタＮＴ５の一端は第３ノードＮ３に接続され、他端はデータラインＤＬに接続され、ゲート端子はスキャンラインＳＬに接続される。一方、データラインＤＬは有機発光表示装置のデータ駆動部に接続されてデータ信号（例えば、左画像データまたは右画像データ）を提供し、スキャンラインＳＬは有機発光表示装置のスキャン駆動部に接続されてスキャン信号を提供することができる。上述した通り、画素回路４００は有機発光ダイオードＯＬＥＤ、第１〜第５ＮＭＯＳトランジスタＮＴ１，…，ＮＴ５、並びに、第１〜第３キャパシタＣ１，…，Ｃ３に基づいて同時発光方式で左画像と右画像を各々表示することによって立体画像を実現でき、左画像が図１７の画素回路４００で同時に表示される時、右画像データが図１７の画素回路４００に順次に記入され、右画像が図１７の画素回路４００で同時に表示される時、左画像データが図１７の画素回路４００に順次に記入されることができる。

図１７に示した通り、図１７の画素回路４００は第１領域ＦＡと第２領域ＳＡに分離することができる。説明の便宜上、第１領域ＦＡは第３キャパシタＣ３及び第５ＮＭＯＳトランジスタＮＴ５で構成され、第２領域ＳＡは第１及び第２キャパシタＣ１、Ｃ２、並びに、第１〜第４ＮＭＯＳトランジスタＮＴ１，…，ＮＴ４で構成されることと仮定する。この時、第４ＮＭＯＳトランジスタＮＴ４がターンオン状態か、または、ターンオフ状態かによって第１領域ＦＡと第２領域ＳＡは互いに接続されることもでき、互いに分離することもできる。即ち、第４ＮＭＯＳトランジスタＮＴ４がターンオン状態の場合、第１領域ＦＡと第２領域ＳＡは接続され、第３キャパシタＣ３に記憶されたデータ信号（例えば、左画像データまたは右画像データ）が第２領域ＳＡに伝達されることができ、第４ＮＭＯＳトランジスタＮＴ４がターンオフ状態の場合、第１領域ＦＡと第２領域ＳＡは分離して、第１領域ＦＡと第２領域ＳＡが互いに独立的な動作を遂行（即ち、発光動作と予備データ記入動作を同時に遂行）することができる。例えば、発光制御信号ＥＣＳに応答して第４ＮＭＯＳトランジスタＮＴ４がターンオフ状態の場合、第１及び第２ＮＭＯＳトランジスタＮＴ１、ＮＴ２、第１及び第２キャパシタＣ１、Ｃ２、並びに、有機発光ダイオードＯＬＥＤによって第１画像（例えば、左画像または右画像）が表示される時、スキャンラインＳＬを介して入力されるスキャン信号に応答して第５ＮＭＯＳトランジスタＮＴ５がターンオンされると、データラインＤＬを介して入力される第２画像データ（例えば、右画像データまたは左画像データ）が第３キャパシタＣ３に記入されることができる。

図１８及び図１９は本発明の実施形態に係る画素回路駆動方法を示すフローチャートである。

図１８及び図１９を参照すれば、画素回路駆動方法は左画像を表示するための第１表示動作と右画像を表示するための第２表示動作を交互に遂行し、前記第１表示動作と前記第２表示動作を各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行することにおいて、第１表示動作の第１発光動作と第２表示動作の第２予備データ記入動作を同時に遂行（ステップＳ１２０）と、第１発光動作が完了すると、第２表示動作の第２リセット動作、第２しきい電圧補償動作、及び第２データ記入動作を遂行（ステップＳ１４０）した後、第２表示動作の第２発光動作と第１表示動作の第１予備データ記入動作を同時に遂行（ステップＳ１６０）することができる。以後、第２発光動作が完了すれば、第１表示動作の第１リセット動作、第１しきい電圧補償動作、及び第１データ記入動作を遂行（ステップＳ１８０）することができる。さらに、実施形態により、画素回路駆動方法は第２リセット動作以前に、第２表示動作の第２オフバイアス印加動作を遂行（ステップＳ１３０）することができ、第１リセット動作以前に第１表示動作の第１オフバイアス印加動作を遂行（ステップＳ１７０）することができる。このために、本発明の画素回路は、有機発光ダイオード、第１〜第５ＰＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含む、いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）を有することができる。または、本発明の画素回路は有機発光ダイオード、第１〜第５ＮＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含むいわゆる５Ｔ−３Ｃ構造を有することができる。ただし、これに対しては、図１、図１０、図１１、及び図１７で説明したので、それに対する重複する説明は省略する。

図２０は本発明の実施形態に係る有機発光表示装置を示すブロック図である。

図２０を参照すれば、有機発光表示装置５００は画素部５１０、スキャン駆動部５２０、データ駆動部５３０、タイミング制御部５４０、制御信号生成部５５０、及び電源部５６０を含むことができる。実施形態により、スキャン駆動部５２０、データ駆動部５３０、タイミング制御部５４０、制御信号生成部５５０、及び電源部５６０は、１つの集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ；ＩＣ）チップで具現されることができる。

画素部５１０は複数のスキャンラインＳＬ１，…，ＳＬｎを介してスキャン駆動部５２０と接続されることができ、複数のデータラインＤＬ１，…，ＤＬｍを介してデータ駆動部５３０に接続され、複数の制御ライン（図示せず）を介して制御信号生成部５５０に接続されることができる。また、画素部５１０は電源部５６０から第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳを供給されることができる。一実施形態において、画素部５１０は電源部５６０から補助電源電圧ＶＳＵＳまでさらに供給されることができる。図２０に具体的に示していないが、画素部５１０は複数の画素回路を含み、複数の画素回路の各々はスキャン信号を印加するスキャンライン、データ信号（例えば、左画像データまたは右画像データ）を印加するデータライン、並びに、発光制御信号ＥＣＳと補償制御信号ＴＣＳを印加する制御ラインに接続されることができる。また、複数の画素回路の各々は、第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳを供給されることができ、実施形態により、補助電源電圧ＶＳＵＳをさらに供給されることができる。一方、複数の画素回路は、複数のスキャンラインＳＬ１，…，ＳＬｎと複数のデータラインＤＬ１，…，ＤＬｍとの交差点に位置することができるから、画素部５１０は、ｎ×ｍ個の画素回路を含むことができる。一方、タイミング制御部５４０は、複数のタイミング制御信号ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＣＴＬ４を生成してスキャン駆動部５２０、データ駆動部５３０、制御信号生成部５５０、及び電源部５６０に供給することによってこれらを制御することができる。

上述した通り、ｎ×ｍ個の画素回路の各々は第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、スキャン信号、データ信号、発光制御信号ＥＣＳ、補償制御信号ＴＣＳ、及び／または、補助電源電圧ＶＳＵＳに基づいて動作することができる。具体的に、ｎ×ｍ個の画素回路の各々は有機発光ダイオード、第１〜第５ＰＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含むか、または、有機発光ダイオード、第１〜第５ＮＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含む、いわゆる５Ｔ−３Ｃ構造（即ち、５個のトランジスタと３個のキャパシタで構成された構造）を有し、それに基づいて左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することができる。ｎ×ｍ個の画素回路の各々が第１画像（例えば、左画像）のための第１表示動作と第２画像（例えば、右画像）を表示するための第２表示動作を交互に遂行するから、有機発光表示装置５００で立体画像が具現されることができる。前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含むことができる。この時、前記第１表示動作と前記第２表示動作が交互に遂行されるということにおいて、前記第１表示動作の第１発光動作と前記第２表示動作の第２予備データ記入動作は、各画素回路で同時に遂行されることができ、前記第２表示動作の第２発光動作と前記第１表示動作の第１予備データ記入動作は、各画素回路で同時に遂行されることができる。

一方、各画素回路に対して第１及び第２予備データ記入動作は、スキャンラインＳＬ１，…，ＳＬｎ別に順次に遂行されるか、第１及び第２リセット動作、第１及び第２しきい電圧補償動作、第１及び第２データ記入動作、並びに、第１及び第２発光動作はすべての画素回路で同時に遂行される。上述した通り、有機発光表示装置５００では、画素部５１０に含まれる複数の画素回路が第２画像（即ち、右画像または左画像）を表示する時、第１画像データＤＡＴＡ（即ち、左画像データまたは右画像データ）が複数の画素回路に順次に記入され、画素部５１０に含まれる複数の画素回路が第１画像（即ち、左画像または右画像）を表示する時、第２画像データ（即ち、右画像データまたは左画像データ）が複数の画素回路に順次に記入されることができる。その結果、有機発光表示装置５００は、同時発光方式で左画像と右画像を各々表示し立体画像を具現するにおいて、それぞれの画素回路に対して左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することによって、従来に比べて高速で動作しながらも消費電力を減少（即ち、輝度を増加）させることができる。

図２１は図２０の有機発光表示装置を含むシャッタメガネ方式の立体画像表示システムを示す図面である。

図２１を参照すれば、立体画像表示システム６００は有機発光表示装置５００、及びシャッタメガネ６２０を含むことができる。

有機発光表示装置５００は、立体画像を具現するために、左画像（即ち、左画像フレーム）と右画像（即ち、右画像フレーム）を交互に表示することができる。この時、有機発光表示装置５００は左画像と右画像を左眼と右眼に交互に提供するための同期信号を生成し、前記同期信号を左画像と右画像に各々同期させることができる。シャッタメガネ６２０は、有機発光表示装置５００が左画像と右画像を交互に表示すると、これらに同期して左シャッタと右シャッタを開閉させることができる。例えば、シャッタメガネ６２０は同期信号に基づいて有機発光表示装置５００が左画像を表示すると左シャッタを開放し、有機発光表示装置５００が右画像を表示すると右シャッタを開放することができる。実施形態により、有機発光表示装置５００は、前記同期信号を有線または無線でシャッタメガネ６２０に提供することができる。上述した通り、有機発光表示装置５００に備わる複数の画素回路の各々が有機発光ダイオード、第１〜第５ＰＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含むか、または、有機発光ダイオード、第１〜第５ＮＭＯＳトランジスタ、及び第１〜第３キャパシタを含む、いわゆる５Ｔ−３Ｃ構造を有し、それに基づいて左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することができる。従って、有機発光表示装置５００は従来に比べて高速で動作しながらも消費電力を減少（即ち、輝度を増加）させることができる。

図２２は図２０の有機発光表示装置を含むパララックスバリア方式の立体画像表示システムを示す図面である。

図２２を参照すれば、立体画像表示システム７００は有機発光表示装置５００、及びパララックスバリア７２０を含むことができる。

有機発光表示装置５００は、立体画像を具現するために、左画像（即ち、左画像フレーム）と右画像（即ち、右画像フレーム）を交互に表示することができる。この時、有機発光表示装置５００は左画像と右画像を、左眼と右眼に交互に提供するための同期信号を生成し、前記同期信号を左画像と右画像に各々同期させることができる。有機発光表示装置５００が左画像と右画像を交互に表示されると、パララックスバリア７２０は、それをサブピクセル単位で交互に表示することができる。

一実施形態において、パララックスバリア７２０は、開口部及び遮断部の位置を変更することによって、左画像と右画像を各々左眼と右眼に提供することができる。上述した通り、有機発光表示装置５００に備わる複数の画素回路の各々が有機発光ダイオード、第１〜第５ＰＭＯＳトランジスタ、並びに、第１〜第３キャパシタを含むか、または、有機発光ダイオード、第１〜第５ＮＭＯＳトランジスタ、及び第１〜第３キャパシタを含む、いわゆる５Ｔ−３Ｃ構造を有し、それに基づいて左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することができる。従って、有機発光表示装置５００は従来に比べて高速で動作しながらも消費電力を減少させることができる。

図２３は図２０の有機発光表示装置を含む電子機器を示すブロック図である。

図２３を参照すれば、電子機器１０００は、プロセッサ１０１０、メモリ装置１０２０、記憶装置１０３０、入出力装置１０４０、パワーサプライ１０５０、及び有機発光表示装置１０６０を含むことができる。この時、有機発光表示装置１０６０は、図２０の有機発光表示装置５００に相応することができる。さらに、電子機器１０００は、ビデオカード、サウンドカード、メモリカード、ＵＳＢ装置などと通信したり、または、他のシステムと通信できる色々なポート（ｐｏｒｔ）をさらに含むことができる。

プロセッサ１０１０は特定計算またはタスク（ｔａｓｋ）を遂行できる。実施形態により、プロセッサ１０１０は、マイクロプロセッサ（ｍｉｃｒｏ ｐｒｏｃｅｓｓｏｒ）、中央処理装置（ＣＰＵ）などであってもよい。プロセッサ１０１０はアドレスバス（ａｄｄｒｅｓｓ ｂｕｓ）、制御バス（ｃｏｎｔｒｏｌ ｂｕｓ）、及びデータバス（ｄａｔａ ｂｕｓ）などを介して他の構成要素に接続されることができる。実施形態により、プロセッサ１０１０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスのような拡張バスにも接続されることができる。メモリ装置１０２０は、電子機器１０００の動作に必要なデータを記憶することができる。例えば、メモリ装置１０２０は、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＮＦＧＭ（Ｎａｎｏ Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ｍｅｍｏｒｙ）、ＰｏＲＡＭ（Ｐｏｌｙｍｅｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのような非揮発性メモリ装置、及び／または、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、モバイルＤＲＡＭなどのような揮発性メモリ装置を含むことができる。記憶装置１０３０は、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ−ＲＯＭなどを含むことができる。

入出力装置１０４０は、キーボード、キーパッド、タッチパッド、タッチスクリーン、マウスなどのような入力手段、及びスピーカー、プリンタなどのような出力手段を含むことができる。実施形態により、有機発光表示装置１０６０は、入出力装置１０４０内に備わることもできる。パワーサプライ１０５０は、電子機器１０００の動作に必要なパワーを供給することができる。有機発光表示装置１０６０は、前記バスまたは他の通信リンクを介して他の構成要素に接続されることができる。上述した通り、有機発光表示装置１０６０は、立体画像を具現するために左画像（即ち、左画像フレーム）と右画像（即ち、右画像フレーム）を視聴者の左眼と右眼に交互に提供することができる。この時、有機発光表示装置１０６０に備わる複数の画素回路の各々が有機発光ダイオード、第１〜第５ＰＭＯＳトランジスタ、及び第１〜第３キャパシタを含むか、または、有機発光ダイオード、第１〜第５ＮＭＯＳトランジスタ、及び第１〜第３キャパシタを含む、いわゆる５Ｔ−３Ｃ構造を有し、それに基づいて左画像の発光時に右画像データを記入し、右画像の発光時に左画像データを記入することができる。従って、有機発光表示装置５００は従来に比べて高速で動作しながらも消費電力を減少させることができる。ただし、これに対しては上述したことがあるので、それに対する重複する説明は省略する。一方、有機発光表示装置１０６０は、シャッタメガネ方式の立体画像表示システム、パララックスバリア方式の立体画像表示システムなどのような立体画像表示装置を具備するすべてのシステムに適用することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明は有機発光表示装置を具備するすべてのシステムに適用することができる。例えば、本発明はテレビ、コンピュータモニタ、ノートパソコン、デジタルカメラ、携帯電話、スマートフォン、ＰＤＡ、ＰＭＰ、ＭＰ３プレーヤー、ナビゲーション、ビデオフォンなどに適用することができる。

１００、２００、３００、４００ 画素回路
ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４、ＰＴ５ 第１〜第５ＰＭＯＳトランジスタ
ＮＴ１、ＮＴ２、ＮＴ３、ＮＴ４、ＮＴ５ 第１〜第５ＮＭＯＳトランジスタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４ 第１〜第４キャパシタ

Claims (30)

1. カソード電極が第２電源電圧に接続される有機発光ダイオードと、
   第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、
   前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、
   第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
   前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
   データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、
   第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、
   前記第３ノードと前記第３ＰＭＯＳトランジスタの前記ゲート端子との間に接続される第３キャパシタと、
   前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタと、を含むことを特徴とする画素回路。
2. 左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることを特徴とする請求項１に記載の画素回路。
3. 前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含むことを特徴とする請求項２に記載の画素回路。
4. 前記第１発光動作と前記第２予備データ記入動作が同時に遂行され、前記第２発光動作と前記第１予備データ記入動作が同時に遂行されることを特徴とする請求項３に記載の画素回路。
5. 前記第１予備データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフ（ｔｕｒｎ−ｏｆｆ）され、前記スキャンラインを経て印加されるスキャン信号に応答して前記第５ＰＭＯＳトランジスタがターンオン（ｔｕｒｎ−ｏｎ）されると、前記データラインを経て印加される第１画像データが前記第３キャパシタに記憶され、
   前記第２予備データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記スキャンラインを経て印加されるスキャン信号に応答して前記第５ＰＭＯＳトランジスタがターンオンされると、前記データラインを経て印加される第２画像データが前記第３キャパシタに記憶されることを特徴とする請求項４に記載の画素回路。
6. 前記第１リセット動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタもターンオフされ、前記第２電源電圧はハイ電圧（ｈｉｇｈ ｖｏｌｔａｇｅ）レベルを有し、前記第１電源電圧はロー電圧（ｌｏｗ ｖｏｌｔａｇｅ）レベルを有し、
   前記第２リセット動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタもターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有することを特徴とする請求項５に記載の画素回路。
7. 前記第１しきい電圧補償動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有し、
   前記第２しきい電圧補償動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することを特徴とする請求項６に記載の画素回路。
8. 前記第１データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有し、
   前記第２データ記入動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオンされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧もハイ電圧レベルを有することを特徴とする請求項７に記載の画素回路。
9. 前記第１発光動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はロー電圧レベルを有し、前記第１電源電圧はハイ電圧レベルを有し、
   前記第２発光動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオフされ、前記第２ＰＭＯＳトランジスタはターンオフされ、前記第２電源電圧はロー電圧レベルを有し、前記第１電源電圧はハイ電圧レベルを有することを特徴とする請求項８に記載の画素回路。
10. 前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことを特徴とする請求項３に記載の画素回路。
11. 前記第１オフバイアス印加動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２ＰＭＯＳトランジスタもターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有し、
    前記第２オフバイアス印加動作が遂行される時、前記第４ＰＭＯＳトランジスタはターンオフされ、前記第３ＰＭＯＳトランジスタはターンオンされ、前記第２ＰＭＯＳトランジスタもターンオンされ、前記第２電源電圧はハイ電圧レベルを有し、前記第１電源電圧はロー電圧レベルを有することを特徴とする請求項１０に記載の画素回路。
12. 前記有機発光ダイオードの前記アノード電極と前記有機発光ダイオードの前記カソード電極との間に接続される補助キャパシタをさらに含むことを特徴とする請求項１に記載の画素回路。
13. カソード電極が第２電源電圧に接続される有機発光ダイオードと、
    第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、
    前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、
    第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
    データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、
    第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、
    前記第３ノードと補助電源電圧との間に接続される第３キャパシタと、
    前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタと、を含むことを特徴とする画素回路。
14. 左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は、各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることを特徴とする請求項１３に記載の画素回路。
15. 前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含むことを特徴とする請求項１４に記載の画素回路。
16. 前記第１発光動作と前記第２予備データ記入動作が同時に遂行され、前記第２発光動作と前記第１予備データ記入動作が同時に遂行されることを特徴とする請求項１５に記載の画素回路。
17. 前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことを特徴とする請求項１５に記載の画素回路。
18. 前記有機発光ダイオードの前記アノード電極と前記有機発光ダイオードの前記カソード電極との間に接続される補助キャパシタをさらに含むことを特徴とする請求項１３に記載の画素回路。
19. アノード電極が第１電源電圧に接続される有機発光ダイオードと、
    第２電源電圧と前記有機発光ダイオードのカソード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＮＭＯＳトランジスタと、
    前記第１ノードと前記有機発光ダイオードの前記カソード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＮＭＯＳトランジスタと、
    第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第２電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
    データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＮＭＯＳトランジスタと、
    第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＮＭＯＳトランジスタと、
    前記第３ノードと前記第３ＮＭＯＳトランジスタの前記ゲートとの間に接続される第３キャパシタと、
    前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＮＭＯＳトランジスタと、を含むことを特徴とする画素回路。
20. アノード電極が第１電源電圧に接続される有機発光ダイオードと、
    第２電源電圧と前記有機発光ダイオードのカソード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＮＭＯＳトランジスタと、
    前記第１ノードと前記有機発光ダイオードの前記カソード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＮＭＯＳトランジスタと、
    第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第２電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
    データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＮＭＯＳトランジスタと、
    第３ノードと前記第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＮＭＯＳトランジスタと、
    前記第３ノードと補助電源電圧との間に接続される第３キャパシタと、
    前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＮＭＯＳトランジスタと、を含むことを特徴とする画素回路。
21. 画素部、スキャン駆動部、データ駆動部、タイミング制御部、制御信号生成部、及び電源部を含む有機発光表示装置において、前記画素部に備わる複数の画素回路の各々は、
    カソード電極が第２電源電圧に接続される有機発光ダイオードと、
    第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、
    前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、
    第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
    データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、
    第３ノードと第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、
    前記第３ノードと前記第３ＰＭＯＳトランジスタの前記ゲート端子との間に接続される第３キャパシタと、
    前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタと、を含むことを特徴とする有機発光表示装置。
22. 左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は、各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることを特徴とする請求項２１に記載の有機発光表示装置。
23. 前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含み、前記第１発光動作と前記第２予備データ記入動作は同時に遂行され、前記第２発光動作と前記第１予備データ記入動作は同時に遂行されることを特徴とする請求項２２に記載の有機発光表示装置。
24. 前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことを特徴とする請求項２３に記載の有機発光表示装置。
25. 画素部、スキャン駆動部、データ駆動部、タイミング制御部、制御信号生成部、及び電源部を含む有機発光表示装置において、前記画素部に備わる複数の画素回路の各々は、
    カソード電極が第２電源電圧に接続される有機発光ダイオードと、
    第１電源電圧と前記有機発光ダイオードのアノード電極との間に接続され、ゲート端子が第１ノードに接続される第１ＰＭＯＳトランジスタと、
    前記第１ノードと前記有機発光ダイオードの前記アノード電極との間に接続され、ゲート端子が補償制御信号を受信する第２ＰＭＯＳトランジスタと、
    第２ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１電源電圧と前記第２ノードとの間に接続される第２キャパシタと、
    データラインと前記第２ノードとの間に接続され、ゲート端子が前記補償制御信号を受信する第３ＰＭＯＳトランジスタと、
    第３ノードと第２ノードとの間に接続され、ゲート端子が発光制御信号を受信する第４ＰＭＯＳトランジスタと、
    前記第３ノードと補助電源電圧との間に接続される第３キャパシタと、
    前記データラインと前記第３ノードとの間に接続され、ゲート端子がスキャンラインに接続される第５ＰＭＯＳトランジスタと、を含むことを特徴とする有機発光表示装置。
26. 左画像を表示するための第１表示動作と右画像を表示するための第２表示動作が交互に遂行され、前記第１表示動作と前記第２表示動作は、各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行されることを特徴とする請求項２５に記載の有機発光表示装置。
27. 前記第１表示動作は、第１予備データ記入動作、第１リセット動作、第１しきい電圧補償動作、第１データ記入動作、及び第１発光動作を含み、前記第２表示動作は、第２予備データ記入動作、第２リセット動作、第２しきい電圧補償動作、第２データ記入動作、及び第２発光動作を含み、前記第１発光動作と前記第２予備データ記入動作は同時に遂行され、前記第２発光動作と前記第１予備データ記入動作は同時に遂行されることを特徴とする請求項２６に記載の有機発光表示装置。
28. 前記第１表示動作は、第１オフバイアス印加動作をさらに含み、前記第２表示動作は、第２オフバイアス印加動作をさらに含むことを特徴とする請求項２７に記載の有機発光表示装置。
29. 左画像を表示するための第１表示動作と右画像を表示するための第２表示動作を交互に遂行し、前記第１表示動作と前記第２表示動作を各々同時発光（ｓｉｍｕｌｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）方式で遂行する画素回路駆動方法において、
    前記第１表示動作の第１発光動作と前記第２表示動作の第２予備データ記入動作を同時に遂行する段階と、
    前記第１発光動作が完了すると、前記第２表示動作の第２リセット動作、第２しきい電圧補償動作、及び第２データ記入動作を遂行する段階と、
    前記第２表示動作の第２発光動作と前記第１表示動作の第１予備データ記入動作を同時に遂行する段階と、
    前記第２発光動作が完了すれば、前記第１表示動作の第１リセット動作、第しきい電圧補償動作、及び第１データ記入動作を遂行する段階と、を含むことを特徴とする画素回路駆動方法。
30. 前記第１リセット動作以前に前記第１表示動作の第１オフバイアス印加動作を遂行する段階と、
    前記第２リセット動作以前に前記第２表示動作の第２オフバイアス印加動作を遂行する段階と、をさらに含むことを特徴とする請求項２９に記載の画素回路駆動方法。

Images