KR20140064508A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20140064508A
KR20140064508A KR1020120131913A KR20120131913A KR20140064508A KR 20140064508 A KR20140064508 A KR 20140064508A KR 1020120131913 A KR1020120131913 A KR 1020120131913A KR 20120131913 A KR20120131913 A KR 20120131913A KR 20140064508 A KR20140064508 A KR 20140064508A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
period
data signal
video data
Prior art date
Application number
KR1020120131913A
Other languages
English (en)
Other versions
KR102026473B1 (ko
Inventor
한상면
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120131913A priority Critical patent/KR102026473B1/ko
Priority to US13/853,564 priority patent/US9117390B2/en
Publication of KR20140064508A publication Critical patent/KR20140064508A/ko
Application granted granted Critical
Publication of KR102026473B1 publication Critical patent/KR102026473B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치와 그 구동 방법에 관한 것으로서, 표시 장치는 한 프레임 동안 데이터 선을 통해 전달된 소정의 온 바이어스 전압을 인가받고, 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 영상 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 화소를 복수 개 포함하는 표시 패널을 구비하고, 상기 한 프레임 중 상기 제1 영상 데이터 신호가 저장되는 제1 기간과 상기 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 제2 기간은 서로 중첩되는 것을 특징으로 한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
최근 들어 표시 패널이 대형화 및 경량화되고, 3차원 입체 영상이 구현되도록 표시 장치의 고집적화 및 고정밀도가 요구됨과 동시에 정확하고 선명한 영상을 표시하기 위하여 프레임의 안정적인 구동 방법이 개발되고 있다.
특히 대형화된 표시 패널을 포함하는 표시 장치이거나 3차원 입체 영상의 구동을 위해서 고속 프레임 구동이 필요한데, 이러한 고속 구동 방식에 의하면 데이터 전압의 초기화, 구동 트랜지스터의 문턱 전압의 보상, 데이터 기입, 및 발광이 이루어지는 각 기간이 충분히 확보되지 않아 정확한 휘도의 영상을 구현하는 데 어려움이 있다.
또한 이러한 문제를 해결하기 위해 화소 회로의 구조, 구동 방식, 휘도 보상의 면에서 다양한 연구와 개발이 이루어지고 있으나, 화소 회로 구조가 복잡해지고 휘도 보상이나 구동 방식에 따라서는 소비전력이 상승할 수 있어 생산 원가가 증가하고 휘도 불균일은 개선되지 않는 역효과가 발생할 수 있다.
따라서, 화소 회로와 배선의 간소화와 레이아웃의 간단한 배치, 각 구동 단계의 충분한 기간 확보, 표시 패널의 제작 수율과 개구율 확보 등의 다각적인 부분에서 개량된 표시 장치와 그 구동 방법에 대한 연구가 필요하다.
본 발명의 실시 예를 통해 해결하려는 과제는 표시 장치의 각 구동 단계가 충분히 확보되면서 화소 회로의 응답 파형이 개선된 표시 패널을 제공하는 것이다.
또한 표시 장치에서 별도의 전압 배선 회로를 추가하지 않아 상대적으로 레이아웃의 배치가 간단하여 궁극적으로 개구율 확보와 표시 패널의 제작 수율 확보에 유리한 표시 장치를 제공하는데 목표가 있다.
아울러, 본 발명의 실시 예를 통해 해결하려는 과제는 표시 장치의 구동 과정에서 충분한 트랜지스터의 문턱 전압 보상 시간을 확보하고, 데이터의 기입과 발광의 시간을 충분히 확보함으로써, 표시 장치가 정확한 휘도와 고품질로 영상을 구현하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 표시 장치는 한 프레임 동안 데이터 선을 통해 전달된 소정의 온 바이어스 전압을 인가받고, 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 영상 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 화소를 복수 개 포함하는 표시 패널을 구비한다. 이때, 상기 한 프레임 중 상기 제1 영상 데이터 신호가 저장되는 제1 기간과 상기 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 제2 기간은 서로 중첩될 수 있다.
상기 한 프레임은, 상기 복수의 화소 각각의 구동 트랜지스터에 소정의 온 바이어스 전압이 전달되는 온 바이어스 기간, 상기 데이터 선을 통해 상기 구동 트랜지스터의 게이트 전극에 소정의 리셋 전압을 전달하는 리셋 기간, 전원 공급부에서 제1 전원전압을 제1 레벨로 인가하여 상기 화소의 구동 트랜지스터의 드레인 전극 전압을 상기 제1 레벨로 설정하는 초기화 기간, 상기 복수의 화소 각각의 구동 트랜지스터의 문턱 전압을 동시에 보상하는 보상 기간, 상기 제2 영상 데이터 신호에 따른 데이터 전압에 대응하는 제1 전압을 상기 구동 트랜지스터의 게이트 전극에 전달하는 데이터 전달 기간, 상기 복수의 화소 각각에 순차적으로 전달되는 주사 신호에 응답하여 상기 제1 영상 데이터 신호를 기입하는 데이터 기입 기간, 및 상기 데이터 기입 기간과 중첩되어, 상기 복수의 화소 각각의 유기 발광 다이오드가 상기 데이터 전달 기간에 전달된 상기 제1 전압에 따라 동시에 발광하는 발광 기간을 포함한다.
상기 온 바이어스 전압 및 상기 제1 레벨의 전압은 각 화소의 구성 소자를 턴 온 시키는 게이트 온 전압 레벨의 전압값을 가질 수 있다.
상기 리셋 전압은 영상 데이터 신호에 따른 데이터 전압의 최저값 내지 최고값 사이의 전압값으로 설정될 수 있다.
상기 제1 전압은, 상기 제2 영상 데이터 신호에 따른 데이터 전압에 상기 구동 트랜지스터의 게이트 전극에 연결된 저장 소자의 용량비에 따른 전압 변화량이 반영된다.
상기 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간, 및 데이터 전달 기간 동안 상기 복수의 화소는 모두 발광하지 않는 것을 특징으로 한다.
상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고, 상기 제2 영상 데이터 신호는, 상기 이전 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이며, 상기 제1 영상 데이터 신호와 상기 제2 영상 데이터 신호의 시점은 서로 다를 수 있다.
상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고, 상기 해당 프레임의 다음 프레임의 발광 기간 동안 상기 복수의 화소에서 상기 제1 영상 데이터 신호에 대응하는 구동 전류에 따라 동시에 발광할 수 있다.
상기 제1 기간은 상기 제2 기간과 같거나 작은 것을 특징으로 한다.
상기 복수의 화소 각각은, 유기 발광 다이오드, 상기 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터, 복수의 주사 신호 중 대응하는 주사 신호에 따라 상기 제1 트랜지스터의 게이트 전극으로 상기 제1 영상 데이터 신호에 따른 데이터 전압을 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 드레인 전극 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제3 트랜지스터,상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극의 전위차를 조정하는 제4 트랜지스터, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제5 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 소스 전극 사이에 구비되어 상기 양 전극의 전위차에 따른 전압을 저장하는 저장 커패시터, 상기 제1 트랜지스터의 게이트 전극과 상기 저장 커패시터 사이에 구비되어 제1 트랜지스터의 게이트 전극 전압을 소정의 대응하는 전압값으로 유지하는 보상 커패시터, 및 상기 데이터 선을 통해 전달되는 상기 제1 영상 데이터 신호 또는 상기 제2 영상 데이터 신호에 따른 데이터 전압을 저장하는 유지 커패시터를 포함한다.
상기 유지 커패시터는 상기 저장된 제1 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 다음 프레임의 데이터 전달 기간까지 저장하고, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 데이터 전달 기간까지 저장할 수 있다.
상기 제1 트랜지스터의 소스 전극에 인가되는 제1 전원전압은 초기화 기간 동안 로우 레벨로 전달된다.
상기 제1 트랜지스터의 드레인 전극에 연결되는 제2 전원전압은 발광 기간 동안 로우 레벨로 전달된다.
상기 복수의 주사 신호는 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간 동안 동시에 게이트 온 전압 레벨로 전달되고, 데이터 기입 기간 동안 순차적으로 화소 라인별로 게이트 온 전압 레벨로 전달된다.
상기 제3 트랜지스터의 게이트 전극에 전달되는 제1 제어 신호는 보상 기간 동안 게이트 온 전압 레벨로 전달된다.
상기 제4 트랜지스터의 게이트 전극에 전달되는 제2 제어 신호는 온 바이어스 기간, 리셋 기간, 보상 기간, 데이터 전달 기간 동안 게이트 온 전압 레벨로 전달된다.
상기 제5 트랜지스터의 게이트 전극에 전달되는 제3 제어 신호는 데이터 전달 기간, 데이터 기입 기간 및 발광 기간 동안 게이트 온 전압 레벨로 전달된다.
상기 제2 트랜지스터와 상기 제4 트랜지스터가 턴 온 된 기간 중 온 바이어스 기간 동안 상기 제2 트랜지스터의 소스 전극에 연결된 데이터 선을 통해 소정의 온 바이어스 전압이 인가된다.
상기 제2 트랜지스터와 상기 제4 트랜지스터가 턴 온 된 기간 중 리셋 기간 동안 상기 제2 트랜지스터의 소스 전극에 연결된 데이터 선을 통해 소정의 리셋 전압이 인가되고, 상기 리셋 전압은 상기 온 바이어스 전압보다 높은 전압이다.
일례로, 상기 제5 트랜지스터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점과 상기 유지 커패시터 사이에 구비되고, 상기 유지 커패시터는 상기 제5 트랜지스터에 연결된 일전극 및 소정의 기준 전압을 전달하는 전원 공급부에 연결된 타전극을 포함할 수 있다.
또한 다른 예로서, 상기 유지 커패시터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점에 연결된 일전극 및 상기 제5 트랜지스터에 연결된 타전극을 포함하고, 상기 제5 트랜지스터는 상기 유지 커패시터와 소정의 기준 전압을 전달하는 전원 공급부 사이에 구비될 수 있다.
한편 복수의 화소 구조에 대한 다른 실시 예로서, 상기 복수의 화소 각각은, 유기 발광 다이오드, 상기 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터, 상기 데이터 선을 통해 인가되는 전압을 상기 제1 트랜지스터의 게이트 전극으로 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 드레인 전극 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제3 트랜지스터, 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극의 전위차를 조정하는 제4 트랜지스터, 복수의 주사 신호 중 대응하는 주사 신호에 따라 상기 해당 프레임의 제1 영상 데이터 신호에 따른 데이터 전압을 전달하거나, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제5 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 소스 전극 사이에 구비되어 상기 양 전극의 전위차에 따른 전압을 저장하는 저장 커패시터, 상기 제1 트랜지스터의 게이트 전극과 상기 저장 커패시터 사이에 구비되어 제1 트랜지스터의 게이트 전극 전압을 소정의 대응하는 전압값으로 유지하는 보상 커패시터, 및 상기 데이터 선을 통해 전달되는 상기 제1 영상 데이터 신호 또는 상기 제2 영상 데이터 신호에 따른 데이터 전압을 저장하는 유지 커패시터를 포함한다.
이때 상기 제1 트랜지스터의 소스 전극에 인가되는 제1 전원전압은 초기화 기간 동안 로우 레벨로 전달된다.
상기 제1 트랜지스터의 드레인 전극에 연결되는 제2 전원전압은 발광 기간 동안 로우 레벨로 전달된다.
상기 복수의 주사 신호는 데이터 전달 기간 동안 동시에 상기 제5 트랜지스터의 게이트 전극에 게이트 온 전압 레벨로 전달되고, 데이터 기입 기간 동안 순차적으로 화소 라인별로 상기 제5 트랜지스터의 게이트 전극에 게이트 온 전압 레벨로 전달된다.
상기 제3 트랜지스터의 게이트 전극에 전달되는 제1 제어 신호는 보상 기간 동안 게이트 온 전압 레벨로 전달된다.
상기 제4 트랜지스터의 게이트 전극에 전달되는 제2 제어 신호는 온 바이어스 기간, 리셋 기간, 보상 기간, 데이터 전달 기간 동안 게이트 온 전압 레벨로 전달된다.
상기 제2 트랜지스터의 게이트 전극에 전달되는 제3 제어 신호는 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간, 데이터 기입 기간 및 발광 기간 동안 게이트 온 전압 레벨로 전달된다.
일례로, 상기 제5 트랜지스터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점과 상기 유지 커패시터 사이에 구비되고, 제5 트랜지스터의 게이트 전극은 상기 대응하는 주사 신호를 전달하는 주사선에 연결되며, 상기 유지 커패시터는 상기 제5 트랜지스터에 연결된 일전극 및 소정의 기준 전압을 전달하는 전원 공급부에 연결된 타전극을 포함할 수 있다.
다른 예로서, 상기 유지 커패시터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점에 연결된 일전극 및 상기 제5 트랜지스터에 연결된 타전극을 포함하고, 상기 제5 트랜지스터는 상기 유지 커패시터와 소정의 기준 전압을 전달하는 전원 공급부 사이에 구비되고, 상기 제5 트랜지스터의 게이트 전극은 상기 대응하는 주사 신호를 전달하는 주사선에 연결될 수 있다.
상기 표시 장치는, 상기 복수의 화소의 구동을 활성화하는 복수의 주사 신호를 생성하여 전달하는 주사 구동부, 상기 데이터 선을 통해 상기 소정의 온 바이어스 전압 또는 상기 복수의 화소에 대응하는 영상 데이터 신호에 따른 데이터 전압을 전달하는 데이터 구동부, 상기 복수의 화소에 공급되는 구동 전원전압과 기준 전압을 제어하는 전원 제어부, 상기 한 프레임에 포함된 기간에 따라 상기 복수의 화소 각각에 포함된 트랜지스터의 개폐를 제어하기 위한 제1 제어 신호, 제2 제어 신호, 및 제3 제어 신호를 생성하여 전달하는 보상 제어 신호부, 및 외부 영상 신호를 처리하여 프레임에 대응하는 영상 데이터 신호를 생성하여 상기 데이터 구동부에 전달하고, 상기 주사 구동부, 데이터 구동부, 전원 제어부, 및 보상 제어 신호부의 구동을 제어하는 타이밍 제어부를 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법은, 데이터 선을 통해 전달된 소정의 온 바이어스 전압을 인가받고, 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 영상 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 화소를 복수 개 포함하는 표시 패널을 구비하는 표시 장치의 구동 방법에 관한 것이다.
구체적으로, 상기 구동 방법은 상기 복수의 화소 각각의 구동 트랜지스터에 소정의 온 바이어스 전압이 전달되는 온 바이어스 단계, 상기 데이터 선을 통해 상기 구동 트랜지스터의 게이트 전극에 소정의 리셋 전압을 전달하는 리셋 단계, 전원 공급부에서 제1 전원전압을 제1 레벨로 인가하여 상기 화소의 구동 트랜지스터의 드레인 전극 전압을 상기 제1 레벨로 설정하는 초기화 단계, 상기 복수의 화소 각각의 구동 트랜지스터의 문턱 전압을 동시에 보상하는 보상 단계, 상기 제2 영상 데이터 신호에 따른 데이터 전압에 대응하는 제1 전압을 상기 구동 트랜지스터의 게이트 전극에 전달하는 데이터 전달 단계, 상기 복수의 화소 각각에 순차적으로 전달되는 주사 신호에 응답하여 상기 제1 영상 데이터 신호를 기입하는 데이터 기입 단계, 및 상기 데이터 기입 기간과 중첩되어, 상기 복수의 화소 각각의 유기 발광 다이오드가 상기 데이터 전달 기간에 전달된 상기 제1 전압에 따라 동시에 발광하는 발광 단계를 포함할 수 있다.
본 발명에 따르면 표시 장치의 데이터 전압의 초기화, 트랜지스터의 문턱 전압 보상, 데이터 기입, 발광 등의 각 구동 단계를 충분히 확보할 수 있어 표시 패널에서 영상의 균일도와 정확한 휘도 표현을 제공할 수 있다.
특히 기존의 표시 장치는 화소 회로의 구동 트랜지스터에 온 바이어스 전압의 인가가 어려운데 비하여 본 발명의 실시 예에 따른 표시 장치는 별도의 배선을 추가하지 않고서도 기존의 설계에 이용된 배선을 이용하여 구동 트랜지스터에 온 바이어스 전압을 인가하는 화소 회로를 포함함으로써 응답 파형 개선에 유리하다.
또한 본 발명의 실시 예에 따르면 대형의 고해상도, 고속 구동이 가능한 표시 장치의 구동 방법을 제공할 수 있다.
도 1은 기존의 표시 장치의 구동 방식을 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 구동 방식을 나타낸 도면.
도 3은 본 발명의 일 실시 예에 따른 표시 장치를 나타낸 블록도.
도 4는 도 3의 표시 장치에 포함된 화소 구조의 일 실시 예를 나타낸 회로도.
도 5는 상기 도 4의 화소에 대한 구동 파형도.
도 6은 상기 도 4의 화소 구조의 일부를 변경한 실시 예에 따른 화소 회로도.
도 7은 도 3의 표시 장치에 포함된 화소 구조의 다른 일 실시 예를 나타낸 회로도.
도 8은 상기 도 7의 화소에 대한 구동 파형도.
도 9는 상기 도 7의 화소 구조의 일부를 변경한 실시 예에 따른 화소 회로도.
도 10은 본 발명의 다른 일 실시 예에 따른 표시 장치의 구동 방식을 나타낸 도면.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명의 실시 예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 기존의 표시 장치의 구동 방식을 나타낸 도면이다.
도 1에 도시된 기존 표시 장치의 구동 방식은 다양한 종래 표시 장치의 구동 방식 중 일례를 나타낸 것이다. 특히 도 1은 3차원 입체 영상을 구현하는 구동 방식으로써, 한 프레임(60Hz)을 제1 시점(視點) 영상 구간(LI)과 제2 시점(視點) 영상 구간(RI)으로 나누어 구동하는 것을 보여준다.
상기 제1 시점은 좌(우)안 시점이고, 상기 제2 시점은 우(좌)안 시점일 수 있다.
한 프레임 동안 동일한 사물에 대하여 제1 시점과 제2 시점으로 나눈 영상 데이터 신호를 전달하여 표시함으로써 사용자로 하여금 3차원 입체감을 느낄 수 있도록 표시한다.
그래서, 제1 시점(視點) 영상 구간(LI)과 제2 시점(視點) 영상 구간(RI)은 각각 표시 패널 전체 화소를 구동시켜 각 시점에 대한 영상을 표시할 수 있도록 스캔 구간(scanL, scanR)과 발광 기간(L, R)을 포함한다.
즉, 제1 시점(視點) 영상 구간(LI)은 제1 시점 영상 데이터 신호를 표시 패널의 전체 화소에 기입할 수 있도록 순차적으로 화소 각각을 활성화시키는 제1 시점 주사 기간(T1)과, 상기 제1 시점 영상 데이터 신호에 따른 영상을 표시하는 제1 시점 발광 기간(T2)를 포함한다. 또한, 제2 시점(視點) 영상 구간(RI)은 제2 시점 영상 데이터 신호를 표시 패널의 전체 화소에 기입할 수 있도록 순차적으로 화소 각각을 활성화시키는 제2 시점 주사 기간(T3)과, 상기 제2 시점 영상 데이터 신호에 따른 영상을 표시하는 제2 시점 발광 기간(T4)를 포함한다.
도 1의 기존의 표시 장치의 구동 방식에 따르면 입체 영상 구동일 경우 한 프레임(60Hz) 동안 제1 시점 영상과 제2 시점 영상을 표시하기 위하여 적어도 각각 주사 기간과 발광 기간을 가져야 하므로, 각각 1/4 프레임(240Hz)의 속도로 처리되어야 한다.
또한 도 1과 같이 표시 패널의 전체 화소에 대한 주사 기간과 영상 데이터 신호에 따른 발광 기간을 분리하고, 발광 기간 동안 전체 화소에서 동시에 영상을 표시하게 되면 모션 블러(Motion blur) 현상을 개선하고 3차원 입체 영상의 구현 등에는 유리할 수 있으나, 발광 기간이 한 프레임의 절반 이하로 제한되어 정확한 휘도 표현이 어려운 문제가 있다. 그래서 3차원 입체 영상의 구동이 아닌 경우에도 발광 비율을 높이지 못하여 평균 휘도 확보를 위해 발광 휘도를 최대한 높여야 하므로 구동 전압이 상승하고 소비전력이 상승하는 문제가 발생한다. 뿐만 아니라 발광 시 전류도 상승하게 되어 IR Drop에 의한 휘도 불균일도 상대적으로 증가하게 된다.
따라서, 본 발명은 일반 영상 구동 또는 3차원 입체 영상의 구동에 관계없이 영상 표현 시 전체 표시 패널의 화소 회로를 충분히 리셋하고 트랜지스터의 문턱 전압을 보상한 후 데이터를 기입하여 발광시키기 위한 구충분한 표시 장치의 구동 방법을 제안하고자 한다. 도 2는 본 발명의 일 실시 예에 따른 표시 장치의 구동 방식을 나타낸 도면이다.
도 2의 구동 방식은 일반적인 2차원 영상을 구현하는 방법을 나타낸 것이다.
도 2는 동일한 시간의 경과 속에서 표시 패널에 포함된 각 화소의 구동 트랜지스터의 문턱 전압을 보상하고 데이터를 기입하는 과정을 나타낸 제1 그래프(Graph 1)와 표시 패널의 발광 과정을 나타낸 제2 그래프(Graph 2)를 나타내었다.
도 2의 실시 예에 따른 표시 패널은 전체 1080개의 화소 라인을 포함하는 것으로 예시하였으나 이에 반드시 제한되는 것은 아니다.
그리고, 도 2에서 시간이 경과함에 따라 제1 프레임(1 Frame)부터 순차적으로 매 프레임이 구동된다.
도 2에 따른 본 발명의 표시 장치의 구동 방식은 복수의 프레임 각각이 리셋 기간(1), 문턱전압 보상 기간(2), 데이터 기입 기간(3), 및 발광 기간(4)을 포함한다. 이중 데이터 기입 기간(3) 및 발광 기간(4)은 동시에 진행된다. 그러나 이러한 구동 방식은 하나의 실시형태일 뿐이고, 본 발명의 표시 장치의 구동 방식은 좀더 다양한 방식으로 구동될 수 있다. 즉, 리셋 기간(1) 전에 화소의 광 응답 특성을 개선하기 위하여 구동 트랜지스터에 온 바이어스 전압을 인가하는 온 바이어스 기간을 더 포함시킬 수 있다.
또한, 리셋 기간(1) 이후에 화소의 구동 트랜지스터의 게이트 전극 전압을 안정적으로 초기화 시키기 위한 초기화 기간을 더 포함시킬 수 있다.
그리고, 문턱전압 보상 기간(2)과 데이터 기입 기간(3) 사이에 화소의 구동 트랜지스터의 게이트 전극으로 영상 신호에 따른 데이터 전압을 정확하게 전달하기 위한 데이터 전달 기간을 더 포함시킬 수 있다.
구체적으로 도 2의 실시 예에 따른 본 발명의 표시 장치의 기본적인 구동 과정을 기준하여 각 기간의 동작을 설명하기로 한다. 먼저, 제1 프레임(1 Frame) 중 리셋 기간(P11)에 전체 표시 패널의 화소 회로가 동시에 리셋된다. 여기서 화소 회로의 리셋은 이전 프레임에 각 화소 회로에 입력된 데이터 신호에 따른 전압을 소정의 기준 전압(리셋 전압)으로 설정하는 것을 의미한다. 즉, 화소 회로의 저장 커패시터에 충전되었던 이전 프레임의 각 데이터 신호에 따른 데이터 전압을 충전 또는 방전시켜 소정의 리셋 전압이 유지되도록 하는 것을 의미한다.
그런 다음 제1 프레임 중 문턱전압 보상 기간(P12) 동안 전체 표시 패널의 화소 회로에 포함된 각 구동 트랜지스터의 문턱 전압을 동시에 보상한다. 표시 패널의 제작 공정의 요인 혹은 재료 특성에 따라 표시 패널에 구비된 각 화소 회로의 구동 트랜지스터는 문턱 전압이 각각 상이하므로 문턱 전압의 편차로 인해 정확한 화소의 휘도 표현에 어려움이 있다. 따라서, 문턱전압 보상 기간(P12)에서는 각 화소의 구동 트랜지스터의 문턱 전압 편차에 따른 휘도 불균일을 개선하기 위하여 일괄적으로 전체 화소의 구동 트랜지스터의 문턱 전압을 보상한다.
다른 실시 예에 따라서는 상기 리셋 기간(P11)과 상기 문턱전압 보상 기간(P12) 사이에 초기화 구간(도면 미도시)을 더 포함할 수 있다. 초기화 구간은 표시 패널의 각 화소에 인가된 이전 프레임 데이터 전압에 대한 리셋을 더 확실하게 수행하기 위하여 각 화소의 저장 커패시터에 초기화 전압을 인가하는 구간이다.
상기 제1 프레임(1 Frame)의 리셋 기간(P11)과 문턱전압 보상 기간(P12)은 전체 화소 모두가 빛을 방출하지 않는 비발광 기간(PN1)에 해당한다.
리셋 기간 동안 전체 표시 패널의 화소 회로가 리셋되고, 문턱전압 보상 기간 동안 전체 표시 패널의 구동 트랜지스터의 문턱 전압이 보상되고 난 후, 데이터 기입 기간 동안 전체 표시 패널의 화소 각각에 라인별로 순차적으로 해당 프레임의 다음 프레임에 대응하는 영상 데이터 신호가 전달된다. 즉, 도 2에서 제1 프레임(1 Frame)의 데이터 기입 기간(P13) 동안에 다음 프레임인 제2 프레임(2 Frame)에 대응하는 영상 데이터 신호(Nth-d)가 순차적으로 기입된다.
제1 프레임(1 Frame)의 데이터 기입 기간(P13) 동안 제2 프레임(2 Frame)에 대응하는 영상 데이터 신호(Nth-d)가 화소 각각에 쓰여지고 난 후 전체 표시 패널의 화소는 제2 프레임(2 Frame)의 발광 기간(PE2)에 상기 영상 데이터 신호에 따른 영상을 동시에 표시한다.
도 2에서 제1 프레임(1 Frame)의 데이터 기입 기간(P13)에 제2 프레임(2 Frame)에 대응하는 영상 데이터 신호(Nth-d)가 순차적으로 표시 패널의 각 화소에 기입되는 것과 동시에 상기 표시 패널의 전체 화소는 이전 프레임에서 기입되었던 영상 데이터 신호(N-1th-d)에 대응하는 빛으로 제1 프레임(1 Frame)의 발광 기간(PE1) 동안 발광한다.
제1 프레임에 이어지는 제2 프레임(2 Frame) 동안에도 마찬가지로 이전의 제1 프레임에서 기입되었던 영상 데이터 신호(Nth-d)에 따른 데이터 전압을 리셋하는 리셋 기간(P21), 표시 패널의 각 화소의 구동 트랜지스터의 문턱전압을 보상하는 문턱전압 보상 기간(P22), 및 제2 프레임(2 Frame)에 대응하는 영상 데이터 신호(N+1th-d)가 순차적으로 표시 패널의 각 화소에 기입되는 데이터 기입 기간(P23)이 연속적으로 이어진다.
이러한 본 발명의 표시 장치의 구동 방법의 일 실시 예에 따르면 소정의 프레임에 대한 데이터 기입과 발광이 분리되며, 데이터 기입은 전체 화소의 라인별로 순차적으로 이루어지고 발광은 전체 화소에서 동시에 이루어진다.
이러한 본 발명의 표시 장치의 구동 방법을 다르게 표현하면, 한 프레임 동안 표시 패널의 전체 화소는 순차적으로 해당 프레임에 대응하는 영상 데이터 신호가 기입되는 동작과 상기 해당 프레임의 이전 프레임에 기입된 대응하는 영상 데이터 신호에 따른 구동전류로 동시에 발광하는 동작이 시간적으로 분리되지 않고 함께 일어난다. 따라서, 데이터 기입 시간을 거의 한 프레임 기간과 같도록 확보할 수 있으며, 발광 시간 역시 데이터 기입 시간과 상관없이 한 프레임 내에서 자유롭게 시작 시점과 종료 시점을 정할 수 있다.
이러한 본 발명의 표시 장치의 구동 방법을 적용하기 위한 표시 장치의 구성은 도 3의 블록도에 도시하였다.
도 3의 실시 예에 따른 표시 장치는, 표시 패널(10), 주사 구동부(20), 데이터 구동부(30), 타이밍 제어부(40), 전원 제어부(50), 및 보상 제어 신호부(60)를 포함한다.
표시 패널(10)은 외부 영상 신호(DATA1)에 대응하는 영상 데이터 신호(DATA2)에 따라 발광함으로써 영상을 표시하는 화소(70)를 복수 개 포함한다. 상기 화소(70)는 복수의 데이터 신호(data(1)-data(n))를 전달하는 복수의 데이터 선 중 대응하는 데이터 선과, 복수의 주사 신호(scan(1)-scan(n))를 전달하는 복수의 주사선 중 대응하는 주사선에 연결되어 있다. 상기 복수의 데이터 신호(data(1)-data(n))는 상기 외부 영상 신호에 대한 휘도 보정 등의 영상 처리 과정을 거쳐 생성된 영상 데이터 신호로서, 각 화소에 대응하는 영상 데이터 신호이다. 또한 상기 복수의 주사 신호(scan(1)-scan(n))는 표시 패널에 포함된 복수의 화소 각각이 대응하는 데이터 신호에 따른 영상을 표시할 수 있도록 복수의 화소 각각을 활성화시키는 신호이다.
또한 화소(70)는 구동 전원전압(ELVDD, ELVSS)과 기준 전압(Vref)을 전달하는 복수의 전원선에 연결된다.
그리고, 화소(70)는 복수의 제1 제어 신호(GC)를 전달하는 복수의 제1 제어 신호선 중 대응하는 제1 제어 신호선, 복수의 제2 제어 신호(GW)를 전달하는 복수의 제2 제어 신호선 중 대응하는 제2 제어 신호선, 복수의 제3 제어 신호(sus)를 전달하는 복수의 제3 제어 신호선 중 대응하는 제3 제어 신호선에 각각 연결되어 있다.
상기 복수의 제1 제어 신호(GC)는 표시 패널에 포함된 전체 화소의 구동 트랜지스터의 문턱전압 편차로 인한 휘도 불균일을 개선하기 위해서 구동 트랜지스터의 문턱전압을 보상하기 위하여 각 화소에 전달되는 신호이다. 또한 상기 복수의 제2 제어 신호(GW)는 표시 패널에 포함된 전체 화소의 초기화 과정과 전체 화소의 구동 트랜지스터의 문턱전압 보상 과정, 및 전체 화소의 데이터 전달 과정에 관여하여 각 화소의 동작을 제어하기 위한 신호이다. 그리고 상기 복수의 제3 제어 신호(sus)는 본 발명의 표시 장치의 구동 방법에 따라 발광 기간과 별도로 해당 화소에 영상 데이터 신호에 따른 데이터 전압을 전달하고 데이터를 기입하는 과정에 관여하여 각 화소의 동작을 제어하기 위한 신호이다.
상기 제1 제어 신호(GC), 상기 제2 제어 신호(GW), 및 제3 제어 신호(sus)와 상기 구동 전원전압 및 기준 전압의 레벨 조정, 및 상기 주사 신호와 상기 데이터 신호의 전달 과정은 본 발명의 일 실시 예에 따른 구동 과정에 대한 이하의 도면에서 구체적으로 후술하도록 한다.
주사 구동부(20)는 주사 제어 신호(CONT2)에 따라 복수의 주사 신호(scan(1)-scan(n))를 생성하여 표시 패널에 연결된 복수의 주사선에 전달한다. 상기 주사 제어 신호(CONT2)는 본 발명의 표시 장치의 구동 방법에 따른 구동 기간 중 상기 도 2의 데이터 기입 기간(3) 동안 표시 패널에 포함된 복수의 화소 각각에 화소 라인별로 순차적으로 대응하는 주사 신호를 전달할 수 있도록 제어한다.
데이터 구동부(30)는 데이터 제어 신호(CONT1)에 따라 외부 영상 신호(DATA1)에 대응하는 영상 데이터 신호(DATA2)를 복수의 데이터 선(Data(1)-Data(m))을 통해 표시 패널의 복수의 화소 각각에 전달한다. 상기 데이터 제어 신호(CONT1)는 본 발명의 표시 장치의 구동 방법에 따른 상기 도 2의 데이터 기입 기간(3) 동안 주사 신호에 의해 활성화된 복수의 화소 각각에 순차적으로 대응하는 영상 데이터 신호를 전달할 수 있도록 제어한다. 그러면 주사 신호에 의해 활성화된 복수의 화소 각각은 대응하는 영상 데이터 신호에 따른 데이터 전압을 저장함으로써 데이터를 기입하게 된다.
또한 본 발명의 일 실시 예에 따른 데이터 구동부(30)는 상기 데이터 제어 신호(CONT1)의 제어에 따라, 영상 데이터 신호에 따른 데이터 전압을 전달하기 이전에 복수의 화소 각각에 소정의 전압을 동시에 전달할 수 있다.
이때 상기 소정의 전압은 표시 장치의 구동 방식의 실시 형태에 따라 다른 전압값(온 바이어스 전압, 리셋 전압)으로 설정될 수 있다.
구체적으로 각 화소의 구동 트랜지스터에 온 바이어스 전압을 전달하는 기간 동안에 데이터 구동부(30)는 로우 레벨의 온 바이어스 전압을 전달할 수 있다. 또한, 각 화소의 구동 트랜지스터에 이미 기입된 전압을 리셋하는 리셋 기간 동안에는 데이터 구동부(30)는 상기 온 바이어스 전압보다 높은 레벨의 리셋 전압을 전달할 수 있다. 상기 리셋 전압은, 각 화소의 구동 트랜지스터의 게이트, 소스, 드레인 전극이 소정의 전압값으로 설정되는 초기화 기간까지 데이터 구동부(30)에서 대응하는 데이터 선을 통해 전달될 수 있다.
전원 제어부(50)는 전원 제어 신호(CONT3)에 따라 표시 패널의 복수의 화소 각각에 연결된 전원선을 통해 각 화소를 구동시키는 구동 전원전압과 각 화소의 구동 과정에 관련되어 안정적으로 동작하기 위한 소정의 기준 전압(Vref)을 공급한다.
특히 이하의 도면에서 설명될 것이지만, 상기 소정의 기준 전압(Vref)은 각 화소의 유지 커패시터(Chold)의 일측 전극에 고정적으로 인가됨으로써, 각 화소에서 영상 데이터 신호에 따른 대응하는 데이터 전압을 유지하게 한다.
한편 상기 구동 전원전압은 소정의 하이 레벨 전압인 제1 전원전압(ELVDD)과 소정의 로우 레벨 전압인 제2 전원전압(ELVSS)을 포함한다.
상기 전원 제어 신호(CONT3)는 상기 전원 제어부(50)에서 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 및 기준 전압(Vref)의 전압 레벨을 각 구동 과정에 대응하여 조정할 수 있도록 제어한다. 즉, 도 2에 제시된 본 발명의 일 실시 예에 따른 구동 과정으로서, 리셋 기간(1), 문턱전압 보상 기간(2), 데이터 기입 기간(3), 및 발광 기간(4)에 따라 상기 전원 제어 신호(CONT3)에 의해 상기 전원 제어부(50)는 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 및 기준 전압(Vref)의 레벨을 결정하여 전원선에 공급한다.
보상 제어 신호부(60)는 보상 제어 신호(CONT4)에 따라 표시 패널의 복수의 화소에 복수의 제1 제어 신호(GC), 복수의 제2 제어 신호(GW), 복수의 제3 제어 신호(sus)를 생성하여 전달한다. 실시 예에 따라서 상기 보상 제어 신호(CONT4)는 본 발명의 구동 방법에 따른 구동 기간에 대응하여 상기 복수의 제1 제어 신호(GC)의 펄스 전압 레벨을 결정하는 제1 보상 제어 신호, 상기 복수의 제2 제어 신호(GW)의 펄스 전압 레벨을 결정하는 제2 보상 제어 신호, 및 상기 복수의 제3 제어 신호(sus)의 펄스 전압 레벨을 결정하는 제3 보상 제어 신호를 포함할 수 있다.
타이밍 제어부(40)는 외부 영상 신호(DATA1)로부터 대응하는 영상 데이터 신호(DATA2)를 생성하고, 표시 장치의 각 구성의 기능과 구동을 제어한다. 구체적으로 타이밍 제어부(40)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(DATA1)를 구분하고, 수평 동기 신호(Hsync)에 따라 화소 라인(주사 라인) 단위로 영상 신호(DATA1)를 구분하여, 외부 영상 신호(DATA1)를 처리하여 영상 데이터 신호(DATA2)를 생성한다. 상기 영상 데이터 신호(DATA2)는 데이터 구동부(30)로 데이터 제어 신호(CONT1)와 함께 전송된다.
영상 신호(DATA1) 및 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 메인 클록 신호(MCLK)의 동기 신호는 외부 입력 신호로부터 처리된다.
영상 신호(DATA1)는 외부 입력 신호를 각 프레임 단위로 구분하고 해당 프레임에 대응하는 영상 신호로 처리된 신호이다. 경우에 따라서 영상 신호(DATA1)는 3차원 입체 영상 구현을 위한 좌안 시점과 우안 시점에 대응하는 영상 신호를 포함할 수 있다. 이러한 실시 예일 경우, 타이밍 제어부(40)는 외부 입력 신호에서 제1 시점(좌안 또는 우안) 영상 데이터 신호와 제2 시점(우안 또는 좌안) 영상 데이터 신호를 수직 동기, 수평 동기에 따라 배열하여 영상 데이터 신호를 생성할 수 있다.
상기 도 2에 나타낸 본 발명의 구동 방식의 일 실시 예에 따르면 표시 패널에서 데이터 기입과 발광을 동시에 수행하기 때문에, 표시 패널에 대한 전체 주사 시간이 데이터 기입 시간(3)으로서 거의 한 프레임(60Hz)에 가까운 시간 동안 일어날 수 있다. 그러므로 수직 동기 신호(Vsync)는 한 프레임에 가까운 주사 시간마다 전달될 수 있다. 또한 수평 동기 신호(Hsync)는 한 프레임 기간 중 주사 구간인 데이터 기입 기간(3)에 따라 결정되는 주파수로서, 데이터 기입 기간(3) 동안 전체 화소를 화소 라인을 따라 활성화시키기 위하여 필요한 주파수로 설정될 수 있다.
메인 클록 신호(MCLK)는 외부 입력 신호 안에 포함된 기본 주파수를 가지는 클록 신호이거나, 적절한 전처리에 의해 생성된 클록 신호 중 하나일 수 있다.
도 4는 도 3의 표시 장치에 포함된 화소(70)의 구조를 나타낸 회로도이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 표시 장치의 표시 패널(10)에 포함된 화소(70)는 영상 데이터 신호에 따른 빛을 방출하는 유기 발광 다이오드(OLED)와 구동 회로로 이루어진다. 구동 회로는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5)로 구성된 5개의 트랜지스터와, 저장 커패시터(Cst), 보상 커패시터(Cth), 유지 커패시터(Chold)로 구성된 3개의 커패시터를 포함한다.
일반적으로 표시 장치의 구동 기술을 적용하기 위해서 화소 회로가 5개 내지 8개의 트랜지스터와 2개 내지 3개의 커패시터로 구성될 수 있다. 그리고, 데이터 전압을 한 프레임 동안 저장하기 위하여 커패시터의 기준 전압 또는 초기화 전압을 인가하기 위한 전원 배선의 추가적인 확보가 요구될 수 있다. 이러한 기존의 복잡한 화소 회로 구조와 표시 장치의 추가적인 전원 배선에 의해 표시 장치의 생산 수율이 떨어지고 개구율 확보가 불리하게 된다. 또한 전원 배선을 통해 안정적이고 원활하게 전압이 공급되지 않을 경우 표시 패널의 표시 영상의 화면 균일도가 저하되기도 한다.
따라서, 이러한 문제점을 개선하고 상기 도 2의 실시 예에 따른 구동 방식을 적용하기 위하여 본 발명의 표시 장치는 5개의 트랜지스터와 3개의 커패시터로 구성된 도 4의 화소 회로를 제안한다. 특히 도 4의 화소 회로 구조에 따르면 데이터 전압을 인가하는 데이터 배선을 이용하여 화소의 구동 트랜지스터에 온 바이어스 전압을 인가할 수 있어서 종래의 화소 회로보다 응답 파형 개선에 유리하여, 신뢰성 있는 고품질의 영상을 표현할 수 있는 장점이 있다.
도 4에 도시된 화소(70)는 표시 패널의 전체 화소 중 n번째 화소 라인에 포함된 화소를 대표적으로 도시한 것이다. 따라서, 도 4에는 도시하지 않았으나, 화소(70)는 n번째 화소 행에 대응하는 주사선과 n번째 화소 행에 해당하는 화소들 중에서 소정의 화소 열(이하 m번째 화소 열로 가정함)에 대응하는 데이터 선에 연결되어 있다.
도 4를 참조하면 화소(70)의 제1 트랜지스터(M1)는 유기 발광 다이오드(OLED)의 애노드 전극이 연결되어 있는 드레인 전극, 제3 트랜지스터(M3)의 일전극이 연결된 제3 노드(N3)에 연결되어 있는 게이트 전극, 및 제1 전원전압(ELVDD)에 연결되어 있는 소스 전극을 포함하는 구동 트랜지스터이다. 구동 트랜지스터(M1)는 각 화소에 대응하는 영상 데이터 신호에 따른 전류로서 유기 발광 다이오드(OLED)에 공급되는 구동 전류를 제어한다.
제2 트랜지스터(M2)는 상기 m번째 화소 열에 대응하는 데이터 선에 연결된 소스 전극, 상기 n번째 화소 행에 대응하는 주사선에 연결된 게이트 전극, 및 제5 트랜지스터(M5)가 연결된 제1 노드(N1)에 연결된 드레인 전극을 포함하는 스위칭 트랜지스터이다. 스위칭 트랜지스터(M2)는 게이트 전극에 인가되는 대응하는 주사 신호(Scna(n))에 응답하여 해당 화소를 활성화시킨다. 즉, 상기 스위칭 트랜지스터(M2)의 게이트 전극에는 대응하는 주사 신호(Scan(n))가 입력되고, 이로 인해 활성화된 화소의 스위칭 트랜지스터(M2)의 소스 전극을 통해 데이터 선으로부터 대응하는 영상 데이터 신호(Data(t))가 전달된다.
제3 트랜지스터(M3)는 제1 제어 신호(GC)가 전달되는 제1 제어 신호선에 연결된 게이트 전극 및 제1 트랜지스터(M1)의 드레인 전극 및 게이트 전극 각각에 연결되어 있는 두 전극을 포함하는 소자로서, 제1 트랜지스터(M1)의 문턱전압을 보상하는 보상 트랜지스터이다. 보상 트랜지스터(M3)는 본 발명의 일 실시 예에 따른 구동 방법에 있어서 구동 트랜지스터의 문턱 전압을 보상하는 기간 동안 소정의 펄스 전압 레벨로 전달되는 제1 제어 신호(GC)에 응답하여 구동 트랜지스터(M1)의 드레인 전극과 게이트 전극을 다이오드 연결한다.
제4 트랜지스터(M4)는 제2 제어 신호(GW)가 전달되는 제2 제어 신호선에 연결된 게이트 전극 및 상기 제1 노드(N1)에 연결된 소스 전극, 및 저장 커패시터(Cst) 및 보상 커패시터(Cth)의 각 전극이 연결된 제2 노드(N2)에 연결된 드레인 전극을 포함한다. 제4 트랜지스터(M4)는 본 발명의 일 실시 예에 따른 구동 방법에 있어서 초기화 기간, 문턱전압 보상 기간, 데이터 전달 기간에 소정의 펄스 전압 레벨로 전달되는 제2 제어 신호(GW)에 응답하여 제1 노드(N1)에 인가된 전압을 제2 노드(N2)에 전달하는 기능을 수행한다.
제5 트랜지스터(M5)는 제3 제어 신호(sus)가 전달되는 제3 제어 신호선에 연결된 게이트 전극, 상기 제1 노드(N1)와 유지 커패시터(Chold)의 일 전극에 각각 연결된 두 전극을 포함한다. 제5 트랜지스터(M5)는 본 발명의 일 실시 예에 따른 구동 방법에 있어서 각 구동 구간에 대응하여 소정의 펄스 전압 레벨로 조정된 제3 제어 신호(sus)에 응답하여 유지 커패시터(Chold)에 저장된 전압을 상기 제1 노드에 전달한다.
상기 도 4에 도시된 화소 회로의 트랜지스터는 모두 PMOS 타입으로 구성되었으나, 이에 제한되는 것은 아니며 NMOS 타입의 트랜지스터로 구성될 수 있다.
한편, 도 4에 도시된 화소(70)의 저장 커패시터(Cst)는 상기 제2 노드(N2)에 연결된 일전극 및 제1 전원전압(ELVDD)을 공급하는 공급원에 연결된 타전극을 포함한다. 저장 커패시터(Cst)는 상기 일전극이 연결된 제2 노드(N2)에 공통적으로 하나의 전극이 연결된 보상 커패시터(Cth)와 병렬로 연결된다. 저장 커패시터(Cst)는 데이터 기입 기간 동안 제2 노드(N2)에 인가되는 데이터 전압을 상기 보상 커패시터(Cth)와의 병렬 연결에 따른 전압 분배에 대응하는 소정의 전압값으로 저장한다. 상기 제2 노드(N2)에 인가되는 데이터 전압은 유지 커패시터(Chold)에 저장되었던 영상 데이터 신호에 대응하는 데이터 전압값이고, 데이터 전달 기간 동안 제5 트랜지스터(M5)와 제4 트랜지스터(M4)를 거쳐 제2 노드(N2)에 인가된다.
저장 커패시터(Cst)는, 소정의 프레임의 이전 프레임에 대응하는 영상 데이터 신호에 따른 구동 전류로 유기 발광 다이오드가 발광하는 동안, 상기 소정의 프레임에 대응하는 영상 데이터 신호에 따른 데이터 전압을 병렬 연결된 보상 커패시터(Cth)의 커패시턴스 비에 대응하는 전압값으로 기입하여 저장한다.
보상 커패시터(Cth)는 상기 제2 노드(N2)에 연결된 일전극 및 제1 트랜지스터(M1)의 게이트 전극이 연결된 제3 노드(N3)에 연결된 타전극을 포함한다. 보상 커패시터(Cth)는 본 발명의 구동 방식에 따른 문턱전압 보상 기간 동안 제1 트랜지스터(M1)의 게이트 전극이 연결된 제3 노드(N3)에 인가되는 전압값, 즉 제1 트랜지스터(M1)의 문턱전압이 고려된 전압값을 유지한다.
한편, 유지 커패시터(Chold)는 소정의 기준 전압(Vref)을 공급하는 공급원에 연결된 일전극 및 제5 트랜지스터(M5)의 일전극에 연결된 타전극을 포함한다. 유지 커패시터(Chold)는 각 화소의 유기 발광 다이오드(OLED)가 영상 데이터 신호에 따른 구동 전류로 발광하는 동안, 다음 프레임에 표시될 영상 데이터 신호에 따른 데이터 전압을 기입한다.
이하에서는 도 4에 도시된 화소(70)에 포함된 각 회로 소자의 기능과 동작을 도 5의 구동 파형도를 이용하여 표시 장치의 구동 방법에 따라 각 구동 기간별로 설명하기로 한다.
도 5는 본 발명의 표시 장치의 구동 방법에 따라 각 구동 기간별로 각 화소를 동작시키기 위해 전원선이나 신호 배선들을 통해 전달되는 구동 전원전압의 전압 레벨과 신호들의 펄스 전압 레벨을 도시하였다.
도 5는, 한 프레임 동안 각 화소에 전달되는 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 제1 제어 신호(GC), 제2 제어 신호(GW), 제3 제어 신호(sus)의 전압 파형을 나타낸다. 그리고 전체 화소에 화소 라인에 따라 순차적으로 전달되는 주사 신호(Scan(1)-Scan(n))와 해당 화소에 대응하는 데이터 선을 통해 전달되는 데이터 전압(Data)을 나타낸다.
도 5의 실시 예에 따른 구동 방식은 상기 도 2에 나타낸 구동 방식과 구동 순서와 과정이 유사하나, 상기 도 2와 달리 리셋 기간(Pr) 이전에 온 바이어스 기간(Pb)을 더 포함하고, 리셋 기간(Pr)과 문턱전압 보상 기간(Pv) 사이에 초기화 구간(Pi)를 더 포함한 것이다. 또한, 문턱전압 보상 기간(Pv)과 데이터 기입 기간(Ps) 사이에 데이터 전달 기간(Ptr)을 더 포함한 것이다.
먼저 도 5에서 시점 t1 내지 시점 t2의 구간은 온 바이어스 기간(Pb)이다. 이때 모든 화소에 각각 전달되는 대응하는 주사 신호(Scan(1)-Scan(n))는 동시에 로우 레벨의 펄스 전압으로 전달된다. 그리고, 제2 제어 신호(GW) 역시 로우 레벨의 펄스 전압으로 하강하여 전달된다.
그러면, 스위칭 트랜지스터인 제2 트랜지스터(M2)와 제4 트랜지스터(M4)가 턴 온 되고, 각 화소에 연결된 데이터 선과 제2 노드(N2) 배선을 전기적으로 연결한다. 이 기간(Pb) 동안 각 화소에 연결된 데이터 선을 통해 소정의 로우 레벨의 온 바이어스 전압(Von)이 인가되고, 상기 로우 레벨의 온 바이어스 전압(Von)은 상기 제2 트랜지스터(M2)와 제4 트랜지스터(M4)를 거쳐 제2 노드(N2)에 전달된다. 이때 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS)은 모두 하이 레벨인 상태이므로 구동 트랜지스터인 제1 트랜지스터(M1)에는 상기 로우 레벨의 온 바이어스 전압(Von)이 인가된다. 상기 온 바이어스 전압(Von)의 전압값은 특별히 제한되지 않으나, 대략 0V의 수준일 수 있다. 제1 트랜지스터(M1)에 인가된 상기 소정의 온 바이어스 전압으로 인해 각 화소의 응답 파형을 개선할 수 있다.
온 바이어스 기간(Pb)은 각 화소에 연결된 데이터 선을 통해 인가되는 전압(Data)이 하이 레벨로 상승되는 시점 t2에 종료된다.
온 바이어스 기간(Pb)이 종료된 시점 t2 내지 시점 t3의 구간은 리셋 기간(Pr)이다. 리셋 기간(Pr) 동안에도 여전히 주사 신호(Scan(1)-Scan(n))와 제2 제어 신호(GW)는 로우 레벨의 펄스 전압을 유지하면서 전달된다.
리셋 기간(Pr)에 각 화소에 연결된 데이터 선을 통해 인가되는 전압(Data)이 하이 레벨로 상승되는데, 상기 상승된 전압은 리셋 전압(Vreset)으로서 제2 노드(N2)와 제3 노드(N3)에 전달되어 구동 트랜지스터(M1)의 게이트 전극 전압을 리셋시키게 된다. 상기 하이 레벨의 리셋 전압(Vreset)의 전압값은 특별히 제한되지 않으나, 영상 데이터 신호에 따른 전압 범위 내의 값으로서, 대략 6V 내지 13V의 전압값일 수 있다.
다음으로 시점 t3에 제2 제어 신호(GW)가 하이 레벨로 상승한다. 그리고 동시에 제1 전원전압(ELVDD)이 로우 레벨로 변화하여 전달된다. 제1 전원전압(ELVDD)의 로우 레벨 전압값은 특별히 제한되지 않으나, 대략 0V일 수 있다.
시점 t3 내지 시점 5의 구간은 초기화 기간(Pi)이다. 이 기간 동안 제2 제어 신호(GW)가 하이 레벨로 상승하면, 제4 트랜지스터(M4)가 턴 오프 되고, 로우 레벨로 인가되는 제1 전원전압(ELVDD)에 의해 제2 노드(N2)와 제3 노드(N3)의 전압값이 모두 낮아지게 된다. 그러면 제3 노드(N3)에 게이트 전극이 연결된 구동 트랜지스터(M1)가 턴 온 되어 제4 노드(N4)의 전압이 상기 제1 전원전압(ELVDD)의 로우 레벨 전압으로 낮아지게 된다.
초기화 기간(Pi) 중 시점 t4에 제1 제어 신호(GC)가 로우 레벨로 하강하여 전달된다. 그러면 보상 트랜지스터인 제3 트랜지스터(M3)가 턴 온 된다. 그래서 구동 트랜지스터(M1)의 드레인 전극과 게이트 전극을 다이오드 연결한다.
그러한 상태에서 시점 t5에 제2 제어 신호(GW)는 다시 로우 레벨로 하강하고, 제1 전원전압(ELVDD)의 전압 레벨은 하이 상태로 변화한다. 상기 하이 레벨의 제1 전원전압(ELVDD)의 전압값은 특별히 제한되지 않으나, 대략 12V 수준일 수 있다.
상기 시점 t5 내지 시점 t6의 구간은 문턱전압 보상 기간(Pv)이다. 이 기간 동안, 여전히 주사 신호(Scan(1)-Scan(n))는 로우 레벨로 전달된다.
문턱전압 보상 기간(Pv) 동안 턴 온 된 상태인 보상 트랜지스터(M3)로 인해 구동 트랜지스터(M1)의 드레인 전극이 연결된 제4 노드(N4)와 구동 트랜지스터(M1)의 게이트 전극이 연결된 제3 노드(N3)가 다이오드 연결되고, 제3 노드(N3)와 제4 노드(N4)의 전압은 구동 트랜지스터(M1)의 문턱전압(이하 Vth라 함)과 제1 전원전압(ELVDD)의 전압값이 고려된 값으로 유지된다.
즉, 제3 노드(N3)와 제4 노드(N4)의 전압은 턴 온 된 상태인 구동 트랜지스터(M1)와 보상 트랜지스터(M3)로 인해 하이 레벨의 제1 전원전압(ELVDD)과 문턱전압(Vth)의 합(ELVDD+Vth)으로 유지된다.
시점 t5에 로우 레벨로 천이되어 전달되는 제2 제어 신호(GW)로 인해 제4 트랜지스터(M4)는 턴 온 되므로, 제2 노드(N2)의 전압은 각 화소의 데이터 배선에 인가되는 소정의 하이 레벨의 리셋 전압(Vreset)으로 유지될 수 있다.
다음으로, 시점 t6 내지 시점 t7의 구간은 데이터 전달 기간(Ptr)이다.
시점 t6에 제1 제어 신호(GC)와 주사 신호(Scan(1)-Scan(n))는 하이 레벨로 상승하고, 제3 제어 신호(sus)는 이전 기간 동안 하이 상태였다가 시점 t6에 로우 레벨로 하강하여 전달된다. 제2 제어 신호(GW)는 여전히 로우 상태로 전달된다. 그러면, 제4 트랜지스터(M4)가 턴 온 되어 있는 상태에서 제3 트랜지스터(M3), 제2 트랜지스터(M2)가 턴 오프 되고, 제5 트랜지스터(M5)가 턴 온 된다. 상기 제5 트랜지스터(M5)를 통해 이전 프레임에 유지 커패시터(Chold)에 저장되었던 영상 데이터 신호에 따른 전압이 제1 노드(N1)에 인가된다. 설명의 편의상 현재 프레임에 기입되는 영상 데이터 신호에 따른 데이터 전압을 Vdata로 하고, 이전 프레임에 기입되어 유지 커패시터(Chold)에 저장된 영상 데이터 신호에 따른 데이터 전압을 Vdata_0으로 한다.
따라서, 상기 제5 트랜지스터(M5)를 통해 제1 노드(N1)에 인가되는 이전 프레임의 데이터 전압(Vdata_0)는 턴 온 된 제4 트랜지스터(M4)를 통해 제2 노드(N2)에 전달되어야 하나, 상기 제2 노드(N2)에 병렬로 연결된 저장 커패시터(Cst)와 보상 커패시터(Cth)로 인해 다음의 수학식과 같은 전압으로 인가된다.
Figure pat00001
여기서, α = C_hold/(C_hold+Cx)
Cx= C_st + C_th
C_st는 저장 커패시터의 커패시턴스,
C_th는 보상 커패시터의 커패시턴스, 및
C_hold는 유지 커패시터의 커패시턴스임.
리셋 기간(Pr)을 거쳐 제2 노드(N2)의 전압은 데이터 선을 통해 각 화소에 전달되는 리셋 전압(Vreset)으로 인가되는데, 제2 노드(N2)의 전압이 이전 프레임에 저장되었던 데이터 전압(Vdata_0)와의 차이값만큼 변동할 때, 유지 커패시터(Chold)에서 제2 노드(N2)에 공통적으로 연결된 저장 커패시터(Cst), 보상 커패시터(Cth), 유지 커패시터(Chold)의 각 커패시턴스의 비가 반영되어 변화량이 결정된다.
그리고, 제3 노드(N3)의 전압은 구동 트랜지스터의 문턱전압(Vth)에서 하이 레벨의 제1 전원전압(ELVDD)만큼 상승한 전압(ELVDD+Vth)으로 유지되다가 제2 노드(N2)의 전압 변화량이 반영되어 변하게 된다.
제3 노드(N3)의 전압은 다음의 수식과 같다.
Figure pat00002
(다른 기생 커패시터의 커패시턴스는 무시하기로 함)
여기서, α = C_hold/(C_hold+Cx), Cx= C_st + C_th
이어서, 제3 제어 신호(sus)의 펄스 전압이 로우 레벨인 상태에서, 시점 t8부터 전체 화소의 제2 트랜지스터(M2) 각각에 주사 신호(Scan(1)-Scan(n)) 중 대응하는 주사 신호가 화소 라인별로 순차적으로 로우 레벨로 변화하면서 전달된다. 시점 t8 내지 시점 t9의 구간은 화소 라인별로 순차적을 주사 신호(Scan(1)-Scan(n))가 전달되면서 각 화소를 활성화시키고 해당 프레임의 영상 데이터 신호에 따른 데이터 전압(Vdata)을 기입하는 데이터 기입 기간(PS)이다.
구체적으로 각 화소의 라인별로 첫 번째 주사 신호(Scan(1))부터 마지막 주사 신호(Scan(n))까지 로우 레벨의 펄스 전압으로 바뀌면서 각 화소의 제2 트랜지스터(M2)에 전달되는데, 각 화소의 제2 트랜지스터(M2)는 순차적으로 턴 온 되면서 해당 프레임의 영상 데이터 신호에 따른 데이터 전압(Vdata)을 제2 트랜지스터(M2)의 소스 전극이 연결된 데이터 선을 통해 전달받게 된다. 그래서 턴 온 상태의 제5 트랜지스터(M5)를 통해 상기 영상 데이터 신호에 따른 데이터 전압(Vdata)을 유지 커패시터(Chold)에 저장한다.
한편, 데이터 기입 기간(PS)보다 같거나 긴 기간 동안 각 화소는 이전 프레임에 기입되었던 영상 데이터 신호에 따른 데이터 전압(Vdata_0)에 대응하는 구동전류로 영상을 표시한다. 즉 본 발명의 일 실시 예에 따른 구동 방법에서 각 화소의 발광 기간과 데이터 기입 기간은 동시에 진행된다.
도 5를 참조하면, 이전 프레임에 기입되었던 영상 데이터 신호에 따른 구동 전류로 각 화소가 동시에 발광하는 발광 기간(PE)은 해당 프레임의 영상 데이터 신호가 기입되는 데이터 기입 기간(PS)보다 기간이 긴 것을 알 수 있다. 경우에 따라서 상기 발광 기간(PE)과 상기 데이터 기입 기간(PS)은 동일한 시기에 존재할 수도 있다.
구체적으로 발광 기간(PE)은 데이터 기입 기간(PS)가 개시되는 시점 t8 이전에 제2 전원전압(ELVSS)의 전압 레벨이 로우 레벨로 변환됨으로써 개시된다. 상기 제2 전원전압(ELVSS)의 로우 레벨 전압은 특별히 제한되지 않으나, 0V 이하일 수 있다.
그러면 제2 전원전압(ELVSS)이 인가되는 유기 발광 다이오드의 캐소드 전극의 전압이 로우 레벨로 변환되는 것이어서, 표시 장치의 표시 패널 전체의 화소 각각에 포함된 유기 발광 다이오드(OLED) 쪽으로 구동 전류가 흐르게 된다. 상기 구동 전류는 이전 프레임에서 전달된 영상 데이터 신호의 데이터 전압(Vdata_0)에 대응한다. 그러면 발광 기간(PE) 동안 표시 패널의 전체에서 이전 프레임에 전달된 영상 데이터 신호에 따른 영상을 동시에 표현할 수 있다.
상기 발광 기간(PE) 동안 유기 발광 다이오드(OLED) 쪽으로 흐르는 구동 전류(I_OLED)는 다음 수식과 같다.
Figure pat00003
여기서, k는 구동 트랜지스터의 재료 특성에 따른 비례상수임.
상기 수학식 3에 의하면 발광 기간(PE) 동안 표시 패널의 전체 화소에서 동시에 발광하는 표시 영상은 구동 트랜지스터의 문턱 전압(Vth)과 제1 전원전압(ELVDD)의 전압 레벨에 영향을 받지 않으며, 영상 데이터 신호에 따른 구동 전류가 흐르게 되어서 균일하게 표시된다.
이처럼 본 발명의 일 실시 예에 따른 구동 과정은, 한 프레임에서 발광과 데이터 기입이 동시에 이루어지므로 고속 구동을 위하여 거의 240Hz 로 스캔 하지 않고, 한 프레임의 시간에 걸쳐 60Hz에 가까운 속도로 스캔이 가능하므로 동시발광을 하면서도 데이터 기입 시간을 확보할 수 있다. 만일 입체 영상 표시의 구동인 경우라면 각 시점 영상을 구현하기 위한 주사 기간은 120Hz에 가까운 속도로 확보될 수 있다.
그리고 5개 트랜지스터와 3개의 커패시터로 이루어진 종래의 화소 회로 구조에 비하여 본 발명의 실시 예에 따른 화소 회로는 데이터 선을 통해 인가되는 전압을 이용하여 구동 트랜지스터(M1)에 낮은 온 바이어스 전압을 인가할 수 있으므로 종래 화소 회로보다 응답 파형의 개선에 유리하다.
도 6은 상기 도 4의 화소 구조의 일부를 변경한 실시 예에 따른 화소(70')에 대한 회로도이다.
도 6의 화소(70')의 구조는 유기 발광 다이오드(OLED)와 구동 회로로 이루어지고, 구동 회로는 도 4의 회로 구조와 마찬가지로 제1 내지 제5 트랜지스터(M10-M50)와 저장 커패시터(Cst), 보상 커패시터(Cth), 유지 커패시터(Chold)를 포함한다.
다만, 도 6의 화소는 도 4의 구조에서 유지 커패시터(Chold)와 제5 트랜지스터(M50)의 위치를 서로 바꾼 구조이다. 즉, 유지 커패시터(Chold)의 일전극이 제5 트랜지스터(M50)의 제1 전극에 연결되고, 타전극이 제1 노드(N10)에 연결된다. 그리고 제5 트랜지스터(M50)는 제3 제어 신호(sus)를 전달하는 제3 제어 신호선에 연결된 게이트 전극과, 상기 유지 커패시터(Chold)의 일전극에 연결된 제1 전극, 및 기준 전압(Vref)을 공급하는 전원 배선에 연결된 제2 전극을 포함한다.
도 6의 화소의 구동 파형은 상기 도 5의 구동 타이밍도와 동일하며, 도 4의 화소의 구동과 동일하게 온 바이어스 기간(Pb), 리셋 기간(Pr), 초기화 기간(Pi), 문턱전압 보상 기간(Pv), 데이터 전달 기간(Ptr), 데이터 기입 기간(PS), 및 발광 기간(PE)을 거쳐 동작하므로 이에 대한 설명은 생략하기로 한다.
한편, 본 발명의 다른 실시 예에 따른 표시 장치의 화소 구조와 화소의 구동 파형도를 도 7과 도 8에 도시하였다. 도 7에 도시된 화소(70")에 포함된 각 회로 소자의 기능과 동작을 도 8의 구동 파형도를 이용하여 각 구동 기간별로 설명하기로 한다.
그런데, 도 7의 실시 예에 따른 화소(70")의 구조는 상기 도 4의 화소 구조를 일부 변경한 것일 뿐 대부분의 회로 소자의 구성과 연결이 유사하다. 즉, 도 7의 실시 예에 따른 화소(70")의 구조는 유기 발광 다이오드(OLED)와 구동 회로로 이루어지고, 상기 구동 회로는 도 4의 회로 구조와 마찬가지로 제1 내지 제5 트랜지스터(A1-A5)와 저장 커패시터(Cst), 보상 커패시터(Cth), 유지 커패시터(Chold)를 포함한다.
다만, 도 7의 화소(70")는 도 4의 화소 구조에서 제3 제어 신호(sus)를 전달하는 제3 제어 신호선과 주사 신호를 전달하는 주사선에 연결된 트랜지스터가 서로 바뀐 구조이다. 즉, 도 7의 화소에서 제2 트랜지스터(A2)의 게이트 전극이 제3 제어 신호(sus)를 전달하는 제3 제어 신호선에 연결되고, 제5 트랜지스터(A5)의 게이트 전극이 대응하는 주사 신호(Scan(n))를 전달하는 대응하는 주사선에 연결된다.
도 7의 화소에서 상기 제2 트랜지스터(A2)의 게이트 전극 및 제5 트랜지스터(A5)의 게이트 전극이 연결된 배선을 제외한 나머지 회로 소자의 구성과 연결은 상기 도 4의 구조와 동일하므로 구체적인 설명은 생략하기로 한다.
도 7의 화소(70")의 구동 과정은 도 8의 파형도를 통해 설명할 수 있는데, 도 8을 참조하여 알 수 있듯이, 도 7의 화소 역시 온 바이어스 기간(Tb), 리셋 기간(Tr), 초기화 기간(Ti), 문턱전압 보상 기간(Tv), 데이터 전달 기간(Ttr), 데이터 기입 기간(TS), 및 발광 기간(TE)을 거쳐 동작하고, 각 기간에서의 신호 또는 전원전압의 파형은 상기 도 4의 화소 구동 파형을 나타낸 도 5의 파형도와 대부분 동일하다. 다만, 상기 제2 트랜지스터(A2)의 게이트 전극 및 제5 트랜지스터(A5)의 게이트 전극에 연결된 신호 배선이 바뀌었으므로, 각 화소에 전달되는 주사 신호(Scan(1)-Scan(n)) 및 제3 제어 신호(sus)의 펄스 파형에 차이가 있다. 이하 차이가 있는 부분만을 중심으로 설명하기로 한다.
제2 트랜지스터(A2)의 게이트 전극에 인가되는 제3 제어 신호(sus)는 온 바이어스 기간(Tb), 리셋 기간(Tr), 초기화 기간(Ti), 및 문턱전압 보상 기간(Tv) 동안 로우 레벨 상태를 유지하다가 시점 t16 내지 시점 t17의 데이터 전달 기간(Ttr) 동안 하이 레벨로 상승한다. 그리고 다시 데이터 기입 기간(TS) 및 발광 기간(TE) 동안 로우 레벨로 하강한 상태를 유지한다.
각 화소의 제5 트랜지스터(A5)의 게이트 전극에 인가되는 주사 신호(Scan(1)-Scan(n))는 온 바이어스 기간(Tb), 리셋 기간(Tr), 초기화 기간(Ti), 및 문턱전압 보상 기간(Tv) 동안 하이 레벨 상태를 유지하다가, 시점 t16 내지 시점 t17의 데이터 전달 기간(Ttr) 동안 로우 레벨로 하강한다. 그리고, 시점 t18 내지 시점 t19의 데이터 기입 기간(TS) 동안 화소 라인별로 각 화소에 순차적으로 로우 레벨의 펄스 전압을 전달한다.
온 바이어스 기간(Tb), 리셋 기간(Tr), 초기화 기간(Ti), 및 문턱전압 보상 기간(Tv) 동안 턴 온 된 제2 트랜지스터(A2)는, 제2 트랜지스터(A2)의 소스 전극에 연결된 데이터 선을 통해 소정의 온 바이어스 전압(Von)과 리셋 전압(Vreset)을 전달받아 제2 노드(Q2)에 전달한다.
그리고 데이터 전달 기간(Ttr) 동안 제2 트랜지스터(A2)는 턴 오프 되고, 이 기간 동안 턴 온 된 제5 트랜지스터(A5)를 통해 이전 프레임에 기입되어 유지 커패시터(Chold)에 저장되었던 데이터 전압(Vdata_0)을 제2 노드(Q2)에 전달한다.
한편, 데이터 기입 기간(TS) 동안에 해당 프레임의 영상 데이터 신호에 따른 데이터 전압(Vdata)이 유지 커패시터(Chold)에 화소 라인별로 각 화소에 순차적으로 기입 및 저장된다. 즉, 데이터 기입 기간(TS) 동안 로우 레벨로 유지되어 인가되는 제3 제어 신호(sus)에 따라 제2 트랜지스터(A2)는 턴 온 상태를 유지한다. 또한 화소 라인별로 각 화소에 순차로 로우 레벨로 인가되는 주사 신호(Scan(1)-Scan(n))에 응답하여 턴 온 되는 제5 트랜지스터(A5)는 데이터 선을 통해 제1 노드(Q1)에 전달되는 상기 데이터 전압(Vdata)을 유지 커패시터(Chold)에 저장한다.
도 7 및 도 8의 실시 예에 따라 각 화소에서 발광하는 구동 전류량은 상기 수학식 1 내지 수학식 3과 같은 과정을 거쳐 동일한 값으로 산출되므로 중복되는 설명은 생략한다.
도 9는 상기 도 7의 화소 구조의 일부를 변경한 실시 예에 따른 화소 회로도이다.
도 9의 화소(70"') 구조는 유기 발광 다이오드(OLED)와 구동 회로로 이루어지고, 구동 회로는 도 7의 회로 구조와 마찬가지로 제1 내지 제5 트랜지스터(A10-A50)와 저장 커패시터(Cst), 보상 커패시터(Cth), 유지 커패시터(Chold)를 포함한다.
다만, 도 9의 화소는 도 7의 구조에서 유지 커패시터(Chold)와 제5 트랜지스터(A50)의 위치를 서로 바꾼 구조이다. 즉, 유지 커패시터(Chold)의 일전극이 제5 트랜지스터(A50)의 제1 전극에 연결되고, 타전극이 제1 노드(Q10)에 연결된다. 그리고 제5 트랜지스터(A50)는 대응하는 주사 신호(Scan(n))를 전달하는 대응하는 주사선에 연결된 게이트 전극과, 상기 유지 커패시터(Chold)의 일전극에 연결된 제1 전극, 및 기준 전압(Vref)을 공급하는 전원 배선에 연결된 제2 전극을 포함한다.
도 9의 화소의 구동 파형은 상기 도 8의 구동 타이밍도와 동일하며, 도 7의 화소의 구동과 동일하게 온 바이어스 기간(Pb), 리셋 기간(Pr), 초기화 기간(Pi), 문턱전압 보상 기간(Pv), 데이터 전달 기간(Ptr), 데이터 기입 기간(PS), 및 발광 기간(PE)을 거쳐 동작하므로 이에 대한 설명은 생략한다.
도 10은 본 발명의 다른 일 실시 예에 따른 표시 장치의 구동 방식을 나타낸 것으로서, 특히 3차원 입체 영상을 표시하는 구동 방식을 나타낸 도면이다.
도 10은 상기 도 2의 구동 방식과 마찬가지로, 동일한 시간의 흐름 속에서 문턱전압의 보상과 데이터 기입 과정 등을 보여주는 Graph 10과 발광 과정을 보여주는 Graph 20으로 나누어 도시하였다.
도 10에서 한 프레임마다 하나의 시점(좌안 또는 우안) 영상을 표시한다. 그러나 이는 일 실시 형태일 뿐이고, 이에 제한되지 않는다. 즉, 한 프레임 내에 서로 다른 시점 영상을 한꺼번에 표시하도록 구동될 수도 있다. 이러한 고속의 입체 영상 구동 방식에서도 본 발명의 일 실시 예에 따른 구동 방법이 동일하게 적용될 수 있다.
도 10을 참조하면, 복수의 프레임 각각은 리셋 기간(1), 문턱전압 보상 기간(2), 데이터 기입 기간(3), 및 발광 기간(4)을 포함하고, 상기 데이터 기입 기간(3) 및 발광 기간(4)은 동시에 진행된다. 즉, 보상 및 데이터 기입의 관점에서 표시한 Graph 10을 참조하면, 연속되는 프레임 동안 리셋 기간(1), 문턱전압 보상 기간(2), 및 제1 시점(좌안 또는 우안) 영상 데이터 신호에 따른 데이터 전압을 기입하는 데이터 기입 기간(3)과, 리셋 기간(1), 문턱전압 보상 기간(2), 및 제2 시점(우안 또는 좌안) 영상 데이터 신호에 따른 데이터 전압을 기입하는 데이터 기입 기간(3)이 반복된다.
다른 실시 형태로서 상술한 바와 같이 온 바이어스 기간과 초기화 기간, 데이터 전달 기간이 상술한 구동 과정 중에 더 포함될 수 있다.
한편, 발광의 관점에서 표시한 Graph 20을 참조하면, 연속되는 프레임 동안 비발광 기간 및 제1 시점(좌안 또는 우안) 영상 데이터 신호에 따른 구동 전류로 동시에 전체 화소가 발광되는 발광 기간과, 비발광 기간 및 제2 시점(우안 또는 좌안) 영상 데이터 신호에 따른 구동 전류로 동시에 전체 화소가 발광되는 발광 기간이 반복된다.
구체적으로 도 10의 실시 예에 따르면, 구동 시간에 따라 프레임별로 좌안 영상과 우안 영상이 표시된다.
먼저, 제1 프레임(1 Frame) 중 리셋 기간(PL11)에 전체 표시 패널의 화소 회로가 동시에 리셋된다. 이어서 문턱전압 보상 기간(PL12) 동안 전체 표시 패널의 화소 회로에 포함된 각 구동 트랜지스터의 문턱 전압을 동시에 보상한다. 상기 제1 프레임(1 Frame)의 리셋 기간(PL11)과 문턱전압 보상 기간(PL12)은 비발광 기간(PNR1)에 해당한다.
그런 다음, 제1 프레임(1 Frame)의 데이터 기입 기간(PL13) 동안에 다음 프레임인 제2 프레임(2 Frame)의 발광 기간(PEL2)에 표시될 좌안 영상 데이터 신호(Nth_L-d)가 순차적으로 기입된다. 이와 동시에 전체 표시 패널의 화소는 제1 프레임(1 Frame)의 발광 기간(PER1)에 이미 각 화소에 저장되었던 이전 프레임의 우안 영상 데이터 신호(N-1th_R-d)에 따른 영상을 전체 패널의 모든 화소에서 동시에 표시한다.
제1 프레임에 이어지는 제2 프레임(2 Frame) 동안에도 마찬가지로 상기 제1 프레임에서 기입되었던 좌안 영상 데이터 신호(Nth_L-d)에 따른 데이터 전압을 리셋하는 리셋 기간(PR21), 표시 패널의 각 화소의 구동 트랜지스터의 문턱전압을 보상하는 문턱전압 보상 기간(PR22), 및 제2 프레임(2 Frame)에 대응하는 우안 영상 데이터 신호(Nth_R-d)가 순차적으로 표시 패널의 각 화소에 기입되는 데이터 기입 기간(PR23)이 연속적으로 이어진다.
상술한 바와 같이 상기 제2 프레임(2 Frame)의 데이터 기입 기간(PR23)과 동시에 발광 기간(PEL2)에서는 제1 프레임(1 Frame)의 데이터 기입 기간(PL13)에 저장되었던 좌안 데이터 신호에 따른 구동 전류로 전체 화소가 발광한다.
제2 프레임(2 Frame)의 데이터 기입 기간(PR23)에 순차로 기입된 우안 영상 데이터 신호(Nth_R-d)는 제3 프레임(3 Frame)의 발광 기간(PER3)에서 전체 화소에서 대응하는 구동 전류에 따라 동시에 발광한다.
따라서, 제2 프레임(2 Frame)의 발광 기간(PEL2)과 제3 프레임(3 Frame)의 발광 기간(PER3)이 연속적으로 이어지면서 각각 좌안 영상과 우안 영상을 표시하게 되어 화면에 3차원 입체 영상을 구현할 수 있게 된다.
도 10의 입체 영상 구동 방식에 따르면, 좌안 영상 데이터 신호와 우안 영상 데이터 신호가 순서대로 교번하여 기입되고, 각 입력된 좌안 영상 데이터와 우안 영상 데이터를 다음 프레임에서 차례대로 동시에 발광하여 3차원 이미지를 표현하게 된다. 이때 발광 유지 기간은 표시 패널의 각 화소의 스캔에 상관없이 자유롭게 설정 가능하다. 따라서 입체 표시 장치의 셔터 안경의 액정 셔터의 응답속도 등에 최적화 하여 각 시점(視點, view point) 이미지 간의 시간 간격을 설정할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
10: 표시 패널 20: 주사 구동부
30: 데이터 구동부 40: 타이밍 제어부
50: 전원 제어부 60: 보상 제어 신호부
70: 화소

Claims (30)

  1. 한 프레임 동안 데이터 선을 통해 전달된 소정의 온 바이어스 전압을 인가받고, 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 영상 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 화소를 복수 개 포함하는 표시 패널을 구비하고,
    상기 한 프레임 중 상기 제1 영상 데이터 신호가 저장되는 제1 기간과 상기 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 제2 기간은 서로 중첩되는 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 한 프레임은,
    상기 복수의 화소 각각의 구동 트랜지스터에 소정의 온 바이어스 전압이 전달되는 온 바이어스 기간,
    상기 데이터 선을 통해 상기 구동 트랜지스터의 게이트 전극에 소정의 리셋 전압을 전달하는 리셋 기간,
    전원 공급부에서 제1 전원전압을 제1 레벨로 인가하여 상기 화소의 구동 트랜지스터의 드레인 전극 전압을 상기 제1 레벨로 설정하는 초기화 기간,
    상기 복수의 화소 각각의 구동 트랜지스터의 문턱 전압을 동시에 보상하는 보상 기간,
    상기 제2 영상 데이터 신호에 따른 데이터 전압에 대응하는 제1 전압을 상기 구동 트랜지스터의 게이트 전극에 전달하는 데이터 전달 기간,
    상기 복수의 화소 각각에 순차적으로 전달되는 주사 신호에 응답하여 상기 제1 영상 데이터 신호를 기입하는 데이터 기입 기간, 및
    상기 데이터 기입 기간과 중첩되어, 상기 복수의 화소 각각의 유기 발광 다이오드가 상기 데이터 전달 기간에 전달된 상기 제1 전압에 따라 동시에 발광하는 발광 기간을 포함하는 표시 장치.
  3. 제 2항에 있어서,
    상기 온 바이어스 전압 및 상기 제1 레벨의 전압은 각 화소의 구성 소자를 턴 온 시키는 게이트 온 전압 레벨의 전압값을 가지는 것을 특징으로 하는 표시 장치.
  4. 제 2항에 있어서,
    상기 리셋 전압은 영상 데이터 신호에 따른 데이터 전압의 최저값 내지 최고값 사이의 전압값으로 설정되는 것을 특징으로 하는 표시 장치.
  5. 제 2항에 있어서,
    상기 제1 전압은, 상기 제2 영상 데이터 신호에 따른 데이터 전압에 상기 구동 트랜지스터의 게이트 전극에 연결된 저장 소자의 용량비에 따른 전압 변화량이 반영된 것을 특징으로 하는 표시 장치.
  6. 제 2항에 있어서,
    상기 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간, 및 데이터 전달 기간 동안 상기 복수의 화소는 모두 발광하지 않는 것을 특징으로 하는 표시 장치.
  7. 제 1항에 있어서,
    상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고,
    상기 제2 영상 데이터 신호는, 상기 이전 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이며,
    상기 제1 영상 데이터 신호와 상기 제2 영상 데이터 신호의 시점은 서로 다른 것을 특징으로 하는 표시 장치.
  8. 제 1항에 있어서,
    상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고,
    상기 해당 프레임의 다음 프레임의 발광 기간 동안 상기 복수의 화소에서 상기 제1 영상 데이터 신호에 대응하는 구동 전류에 따라 동시에 발광하는 것을 특징으로 하는 표시 장치.
  9. 제 1항에 있어서,
    상기 제1 기간은 상기 제2 기간과 같거나 작은 것을 특징으로 하는 표시 장치.
  10. 제 1항에 있어서,
    상기 복수의 화소 각각은,
    유기 발광 다이오드,
    상기 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터,
    복수의 주사 신호 중 대응하는 주사 신호에 따라 상기 제1 트랜지스터의 게이트 전극으로 상기 제1 영상 데이터 신호에 따른 데이터 전압을 전달하는 제2 트랜지스터,
    상기 제1 트랜지스터의 게이트 전극과 드레인 전극 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제3 트랜지스터,
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극의 전위차를 조정하는 제4 트랜지스터,
    상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제5 트랜지스터,
    상기 제1 트랜지스터의 게이트 전극과 소스 전극 사이에 구비되어 상기 양 전극의 전위차에 따른 전압을 저장하는 저장 커패시터,
    상기 제1 트랜지스터의 게이트 전극과 상기 저장 커패시터 사이에 구비되어 제1 트랜지스터의 게이트 전극 전압을 소정의 대응하는 전압값으로 유지하는 보상 커패시터, 및
    상기 데이터 선을 통해 전달되는 상기 제1 영상 데이터 신호 또는 상기 제2 영상 데이터 신호에 따른 데이터 전압을 저장하는 유지 커패시터를 포함하는 표시 장치.
  11. 제 10항에 있어서,
    상기 유지 커패시터는 상기 저장된 제1 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 다음 프레임의 데이터 전달 기간까지 저장하고, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 데이터 전달 기간까지 저장하는 것을 특징으로 하는 표시 장치.
  12. 제 10항에 있어서,
    상기 제1 트랜지스터의 소스 전극에 인가되는 제1 전원전압은 초기화 기간 동안 로우 레벨로 전달되고,
    상기 제1 트랜지스터의 드레인 전극에 연결되는 제2 전원전압은 발광 기간 동안 로우 레벨로 전달되고,
    상기 복수의 주사 신호는 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간 동안 동시에 게이트 온 전압 레벨로 전달되고, 데이터 기입 기간 동안 순차적으로 화소 라인별로 게이트 온 전압 레벨로 전달되며,
    상기 제3 트랜지스터의 게이트 전극에 전달되는 제1 제어 신호는 보상 기간 동안 게이트 온 전압 레벨로 전달되고,
    상기 제4 트랜지스터의 게이트 전극에 전달되는 제2 제어 신호는 온 바이어스 기간, 리셋 기간, 보상 기간, 데이터 전달 기간 동안 게이트 온 전압 레벨로 전달되며,
    상기 제5 트랜지스터의 게이트 전극에 전달되는 제3 제어 신호는 데이터 전달 기간, 데이터 기입 기간 및 발광 기간 동안 게이트 온 전압 레벨로 전달되는 표시 장치.
  13. 제 10항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터가 턴 온 된 기간 중 온 바이어스 기간 동안 상기 제2 트랜지스터의 소스 전극에 연결된 데이터 선을 통해 소정의 온 바이어스 전압이 인가되는 것을 특징으로 하는 표시 장치.
  14. 제 13항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터가 턴 온 된 기간 중 리셋 기간 동안 상기 제2 트랜지스터의 소스 전극에 연결된 데이터 선을 통해 소정의 리셋 전압이 인가되고, 상기 리셋 전압은 상기 온 바이어스 전압보다 높은 전압인 것을 특징으로 하는 표시 장치.
  15. 제 10항에 있어서,
    상기 제5 트랜지스터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점과 상기 유지 커패시터 사이에 구비되고,
    상기 유지 커패시터는 상기 제5 트랜지스터에 연결된 일전극 및 소정의 기준 전압을 전달하는 전원 공급부에 연결된 타전극을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 10항에 있어서,
    상기 유지 커패시터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점에 연결된 일전극 및 상기 제5 트랜지스터에 연결된 타전극을 포함하고,
    상기 제5 트랜지스터는 상기 유지 커패시터와 소정의 기준 전압을 전달하는 전원 공급부 사이에 구비되는 것을 특징으로 하는 표시 장치.
  17. 제 1항에 있어서,
    상기 복수의 화소 각각은,
    유기 발광 다이오드,
    상기 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터,
    상기 데이터 선을 통해 인가되는 전압을 상기 제1 트랜지스터의 게이트 전극으로 전달하는 제2 트랜지스터,
    상기 제1 트랜지스터의 게이트 전극과 드레인 전극 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제3 트랜지스터,
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 구비되어 상기 제1 트랜지스터의 게이트 전극의 전위차를 조정하는 제4 트랜지스터,
    복수의 주사 신호 중 대응하는 주사 신호에 따라 상기 해당 프레임의 제1 영상 데이터 신호에 따른 데이터 전압을 전달하거나, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제5 트랜지스터,
    상기 제1 트랜지스터의 게이트 전극과 소스 전극 사이에 구비되어 상기 양 전극의 전위차에 따른 전압을 저장하는 저장 커패시터,
    상기 제1 트랜지스터의 게이트 전극과 상기 저장 커패시터 사이에 구비되어 제1 트랜지스터의 게이트 전극 전압을 소정의 대응하는 전압값으로 유지하는 보상 커패시터, 및
    상기 데이터 선을 통해 전달되는 상기 제1 영상 데이터 신호 또는 상기 제2 영상 데이터 신호에 따른 데이터 전압을 저장하는 유지 커패시터를 포함하는 표시 장치.
  18. 제 17항에 있어서,
    상기 유지 커패시터는 상기 저장된 제1 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 다음 프레임의 데이터 전달 기간까지 저장하고, 상기 이전 프레임에 기입된 제2 영상 데이터 신호에 따른 데이터 전압을 해당 프레임의 데이터 전달 기간까지 저장하는 것을 특징으로 하는 표시 장치.
  19. 제 17항에 있어서,
    상기 제1 트랜지스터의 소스 전극에 인가되는 제1 전원전압은 초기화 기간 동안 로우 레벨로 전달되고,
    상기 제1 트랜지스터의 드레인 전극에 연결되는 제2 전원전압은 발광 기간 동안 로우 레벨로 전달되고,
    상기 복수의 주사 신호는 데이터 전달 기간 동안 동시에 상기 제5 트랜지스터의 게이트 전극에 게이트 온 전압 레벨로 전달되고, 데이터 기입 기간 동안 순차적으로 화소 라인별로 상기 제5 트랜지스터의 게이트 전극에 게이트 온 전압 레벨로 전달되며,
    상기 제3 트랜지스터의 게이트 전극에 전달되는 제1 제어 신호는 보상 기간 동안 게이트 온 전압 레벨로 전달되고,
    상기 제4 트랜지스터의 게이트 전극에 전달되는 제2 제어 신호는 온 바이어스 기간, 리셋 기간, 보상 기간, 데이터 전달 기간 동안 게이트 온 전압 레벨로 전달되며,
    상기 제2 트랜지스터의 게이트 전극에 전달되는 제3 제어 신호는 온 바이어스 기간, 리셋 기간, 초기화 기간, 보상 기간, 데이터 기입 기간 및 발광 기간 동안 게이트 온 전압 레벨로 전달되는 표시 장치.
  20. 제 17항에 있어서,
    상기 제5 트랜지스터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점과 상기 유지 커패시터 사이에 구비되고, 제5 트랜지스터의 게이트 전극은 상기 대응하는 주사 신호를 전달하는 주사선에 연결되며,
    상기 유지 커패시터는 상기 제5 트랜지스터에 연결된 일전극 및 소정의 기준 전압을 전달하는 전원 공급부에 연결된 타전극을 포함하는 것을 특징으로 하는 표시 장치.
  21. 제 17항에 있어서,
    상기 유지 커패시터는 상기 제2 트랜지스터와 제4 트랜지스터의 접점에 연결된 일전극 및 상기 제5 트랜지스터에 연결된 타전극을 포함하고,
    상기 제5 트랜지스터는 상기 유지 커패시터와 소정의 기준 전압을 전달하는 전원 공급부 사이에 구비되고, 상기 제5 트랜지스터의 게이트 전극은 상기 대응하는 주사 신호를 전달하는 주사선에 연결되는 것을 특징으로 하는 표시 장치.
  22. 제 1항에 있어서,
    상기 표시 장치는,
    상기 복수의 화소의 구동을 활성화하는 복수의 주사 신호를 생성하여 전달하는 주사 구동부,
    상기 데이터 선을 통해 상기 소정의 온 바이어스 전압 또는 상기 복수의 화소에 대응하는 영상 데이터 신호에 따른 데이터 전압을 전달하는 데이터 구동부,
    상기 복수의 화소에 공급되는 구동 전원전압과 기준 전압을 제어하는 전원 제어부,
    상기 한 프레임에 포함된 기간에 따라 상기 복수의 화소 각각에 포함된 트랜지스터의 개폐를 제어하기 위한 제1 제어 신호, 제2 제어 신호, 및 제3 제어 신호를 생성하여 전달하는 보상 제어 신호부, 및
    외부 영상 신호를 처리하여 프레임에 대응하는 영상 데이터 신호를 생성하여 상기 데이터 구동부에 전달하고, 상기 주사 구동부, 데이터 구동부, 전원 제어부, 및 보상 제어 신호부의 구동을 제어하는 타이밍 제어부를 더 포함하는 것을 특징으로 하는 표시 장치.
  23. 데이터 선을 통해 전달된 소정의 온 바이어스 전압을 인가받고, 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 영상 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하는 화소를 복수 개 포함하는 표시 패널을 구비하는 표시 장치의 구동 방법에 있어서,
    상기 복수의 화소 각각의 구동 트랜지스터에 소정의 온 바이어스 전압이 전달되는 온 바이어스 단계,
    상기 데이터 선을 통해 상기 구동 트랜지스터의 게이트 전극에 소정의 리셋 전압을 전달하는 리셋 단계,
    전원 공급부에서 제1 전원전압을 제1 레벨로 인가하여 상기 화소의 구동 트랜지스터의 드레인 전극 전압을 상기 제1 레벨로 설정하는 초기화 단계,
    상기 복수의 화소 각각의 구동 트랜지스터의 문턱 전압을 동시에 보상하는 보상 단계,
    상기 제2 영상 데이터 신호에 따른 데이터 전압에 대응하는 제1 전압을 상기 구동 트랜지스터의 게이트 전극에 전달하는 데이터 전달 단계,
    상기 복수의 화소 각각에 순차적으로 전달되는 주사 신호에 응답하여 상기 제1 영상 데이터 신호를 기입하는 데이터 기입 단계, 및
    상기 데이터 기입 기간과 중첩되어, 상기 복수의 화소 각각의 유기 발광 다이오드가 상기 데이터 전달 기간에 전달된 상기 제1 전압에 따라 동시에 발광하는 발광 단계를 포함하는 표시 장치의 구동 방법.
  24. 제 23항에 있어서,
    상기 데이터 기입 단계가 수행되는 기간은 상기 발광 단계가 수행되는 기간과 같거나 작은 것을 특징으로 하는 표시 장치의 구동 방법.
  25. 제 23항에 있어서,
    상기 온 바이어스 전압 및 상기 제1 레벨의 전압은 각 화소의 구성 소자를 턴 온 시키는 게이트 온 전압 레벨의 전압값을 가지는 것을 특징으로 하는 표시 장치의 구동 방법.
  26. 제 23항에 있어서,
    상기 리셋 전압은 영상 데이터 신호에 따른 데이터 전압의 최저값 내지 최고값 사이의 전압값으로 설정되는 것을 특징으로 하는 표시 장치의 구동 방법.
  27. 제 23항에 있어서,
    상기 제1 전압은, 상기 제2 영상 데이터 신호에 따른 데이터 전압에 상기 구동 트랜지스터의 게이트 전극에 연결된 저장 소자의 용량비에 따른 전압 변화량이 반영된 것을 특징으로 하는 표시 장치의 구동 방법.
  28. 제 23항에 있어서,
    상기 온 바이어스 단계, 리셋 단계, 초기화 단계, 보상 단계, 및 데이터 전달 단계에서 상기 복수의 화소는 모두 발광하지 않는 것을 특징으로 하는 표시 장치의 구동 방법.
  29. 제 23항에 있어서,
    상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고,
    상기 제2 영상 데이터 신호는, 상기 이전 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이며,
    상기 제1 영상 데이터 신호와 상기 제2 영상 데이터 신호의 시점은 서로 다른 것을 특징으로 하는 표시 장치의 구동 방법.
  30. 제 23항에 있어서,
    상기 제1 영상 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점 영상 데이터 신호 또는 제2 시점 영상 데이터 신호이고,
    상기 해당 프레임의 다음 프레임의 발광 기간 동안 상기 복수의 화소에서 상기 제1 영상 데이터 신호에 대응하는 구동 전류에 따라 동시에 발광하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020120131913A 2012-11-20 2012-11-20 표시 장치 및 그 구동 방법 KR102026473B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120131913A KR102026473B1 (ko) 2012-11-20 2012-11-20 표시 장치 및 그 구동 방법
US13/853,564 US9117390B2 (en) 2012-11-20 2013-03-29 Display device and driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131913A KR102026473B1 (ko) 2012-11-20 2012-11-20 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140064508A true KR20140064508A (ko) 2014-05-28
KR102026473B1 KR102026473B1 (ko) 2019-09-30

Family

ID=50727493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131913A KR102026473B1 (ko) 2012-11-20 2012-11-20 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9117390B2 (ko)
KR (1) KR102026473B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015192470A1 (zh) * 2014-06-17 2015-12-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR20150144882A (ko) * 2014-06-17 2015-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160060312A (ko) * 2014-11-20 2016-05-30 경희대학교 산학협력단 화소와 이를 이용한 유기발광 표시장치 및 그 구동 방법
KR20170020661A (ko) * 2015-08-13 2017-02-23 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20170036934A (ko) * 2015-09-24 2017-04-04 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR20180135321A (ko) * 2017-06-12 2018-12-20 엘지디스플레이 주식회사 전계 발광 표시장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
US9275577B2 (en) * 2013-04-28 2016-03-01 Boe Technology Group Co., Ltd. Frame scanning pixel display driving unit and driving method thereof, display apparatus
KR20140142002A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150116520A (ko) * 2014-04-07 2015-10-16 삼성디스플레이 주식회사 유기전계발광 표시장치의 구동방법
CN103985350B (zh) * 2014-04-29 2016-09-07 上海天马有机发光显示技术有限公司 一种像素电路、显示面板、显示装置和驱动方法
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6036936B2 (ja) * 2014-07-18 2016-11-30 コニカミノルタ株式会社 光書込装置および画像形成装置
KR102230928B1 (ko) * 2014-10-13 2021-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN105047139B (zh) * 2015-09-22 2018-07-13 深圳市华星光电技术有限公司 Oled显示装置的数字驱动方法
KR102493555B1 (ko) * 2016-03-16 2023-02-01 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
US10235952B2 (en) * 2016-07-18 2019-03-19 Samsung Display Co., Ltd. Display panel having self-refresh capability
US10755640B2 (en) * 2016-09-23 2020-08-25 Apple Inc. Threshold voltage hysteresis compensation
KR102480426B1 (ko) * 2018-03-15 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20200057204A (ko) * 2018-11-16 2020-05-26 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN112669752B (zh) * 2020-12-28 2023-07-14 武汉天马微电子有限公司 显示面板的驱动方法和显示装置
CN113741848B (zh) * 2021-09-15 2024-02-23 Oppo广东移动通信有限公司 图像显示方法、ddic、显示屏模组及终端
CN116153264A (zh) * 2023-02-20 2023-05-23 武汉天马微电子有限公司 一种显示面板的驱动方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060115203A (ko) * 2005-05-04 2006-11-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20120026984A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치, ｅｌ 표시 장치의 구동 방법 및 전자 기기

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944414B2 (en) * 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
KR100688800B1 (ko) * 2004-11-17 2007-03-02 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100962768B1 (ko) * 2005-05-24 2010-06-10 가시오게산키 가부시키가이샤 표시 장치 및 그 구동 제어 방법
KR100703429B1 (ko) 2005-08-01 2007-04-03 삼성에스디아이 주식회사 화소 및 이를 이용한 유기 발광 표시장치
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
KR101171188B1 (ko) * 2005-11-22 2012-08-06 삼성전자주식회사 표시 장치 및 그 구동 방법
JP5080248B2 (ja) * 2005-11-29 2012-11-21 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
KR100754140B1 (ko) * 2005-12-21 2007-08-31 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP1939847B1 (en) * 2006-12-27 2016-08-10 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) Ambient light sensor circuit and flat panel display device having the same
JP5157467B2 (ja) * 2008-01-18 2013-03-06 ソニー株式会社 自発光型表示装置およびその駆動方法
JP5146090B2 (ja) * 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR101319340B1 (ko) * 2008-08-04 2013-10-16 엘지디스플레이 주식회사 액정표시장치
JP5657198B2 (ja) * 2008-08-07 2015-01-21 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニーＧｌｏｂａｌ Ｏｌｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ｌｌｃ． 表示装置
KR101296908B1 (ko) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
TWI428890B (zh) * 2010-10-08 2014-03-01 Au Optronics Corp 具電源電壓降補償功能之畫素電路與發光面板
KR101706235B1 (ko) 2010-10-26 2017-02-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20120062499A (ko) 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20120065139A (ko) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101874953B1 (ko) * 2011-11-02 2018-07-06 삼성디스플레이 주식회사 입체 영상 표시 장치 및 그 구동 방법
KR101997792B1 (ko) * 2011-11-18 2019-07-09 삼성디스플레이 주식회사 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR101978808B1 (ko) * 2012-08-28 2019-05-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101969514B1 (ko) * 2012-09-11 2019-04-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060115203A (ko) * 2005-05-04 2006-11-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20120026984A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치, ｅｌ 표시 장치의 구동 방법 및 전자 기기

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015192470A1 (zh) * 2014-06-17 2015-12-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR20150144882A (ko) * 2014-06-17 2015-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치
US9953566B2 (en) 2014-06-17 2018-04-24 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display device
KR20160060312A (ko) * 2014-11-20 2016-05-30 경희대학교 산학협력단 화소와 이를 이용한 유기발광 표시장치 및 그 구동 방법
KR20170020661A (ko) * 2015-08-13 2017-02-23 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20170036934A (ko) * 2015-09-24 2017-04-04 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR20180135321A (ko) * 2017-06-12 2018-12-20 엘지디스플레이 주식회사 전계 발광 표시장치
US11915651B2 (en) 2017-06-12 2024-02-27 Lg Display Co., Ltd. Electroluminescent display

Also Published As

Publication number Publication date
US9117390B2 (en) 2015-08-25
KR102026473B1 (ko) 2019-09-30
US20140139505A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
KR102026473B1 (ko) 표시 장치 및 그 구동 방법
KR102093664B1 (ko) 표시 장치 및 그 구동 방법
KR101985501B1 (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
CN101989403B (zh) 有机发光显示器及其驱动方法
US9489875B2 (en) Pixel, stereoscopic image display device, and driving method thereof
US9159266B2 (en) Pixel, display device including the same, and driving method thereof
KR101813192B1 (ko) 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR102141238B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101783898B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN101989404B (zh) 有机发光显示器及其驱动方法
US9418597B2 (en) Pixel, display device and driving method thereof
KR101969514B1 (ko) 표시 장치 및 그 구동 방법
US8432388B2 (en) Organic light emitting display device
US8610701B2 (en) Organic light emitting display device with pixel configured to be driven during frame period and driving method thereof
KR20180112909A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20140132504A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20140134048A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101351247B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20150006145A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20120072098A (ko) 화소 및 이를 이용한 유기 발광 표시 장치
KR20120062499A (ko) 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
US20140071028A1 (en) Pixel, display device comprising the same and driving method thereof
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant