TW201316392A - 半導體基板之分斷方法 - Google Patents

半導體基板之分斷方法 Download PDF

Info

Publication number
TW201316392A
TW201316392A TW101127620A TW101127620A TW201316392A TW 201316392 A TW201316392 A TW 201316392A TW 101127620 A TW101127620 A TW 101127620A TW 101127620 A TW101127620 A TW 101127620A TW 201316392 A TW201316392 A TW 201316392A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
substrate
groove
line
scribing
Prior art date
Application number
TW101127620A
Other languages
English (en)
Inventor
Murakami Kenji
Original Assignee
Mitsuboshi Diamond Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Ind Co Ltd filed Critical Mitsuboshi Diamond Ind Co Ltd
Publication of TW201316392A publication Critical patent/TW201316392A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明之課題在於藉由刻劃及分斷而以格子狀分斷半導體基板之情形時，減少割斷面之突起、破損。於對半導體基板10進行刻劃及分斷而分斷成晶片之情形時，預先於刻劃預定線之下方形成V字形之槽12。然後，沿著刻劃預定線形成刻劃線14，利用分斷裝置進行分斷。如此，半導體晶片之背面不易產生突起、破損，而能夠提高垂直剖面性。

Description

半導體基板之分斷方法
本發明係關於一種將半導體基板分斷之分斷方法。
先前，於將半導體基板、例如矽基板、SiC基板等呈格子狀分斷為特定大小之晶片之情形時，通常考慮利用切片機分斷成格子狀。然而，當晶片尺寸較小時等，視用途而言，亦存在利用切片機並不佳之情形。該情形時，係利用專利文獻1等所示之刻劃裝置，預先於矽基板上形成刻劃線。其後，可沿著刻劃線利用分斷裝置進行分斷而予以分離。矽基板藉由將割斷面之結晶方位設為(110)面，可利用刻劃及分斷而於短時間內容易地予以割斷。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-148098號公報
圖1(a)、(b)表示如下次序，即，利用上述方法，使用刻劃裝置將刻劃輪102壓接於矽基板101並轉動，而於矽基板101上形成刻劃線103，然後，沿著刻劃線103進行分斷。然而，於利用該方法進行分斷之情形時存在如下問題，即，如圖1(c)所示，於解理面104之下端、即矽基板101之背面部，劈開方向上容易產生不規則之斜方向之突起105、破損106等，晶片尺寸大多情形時會不均。尤其係於 晶片尺寸較小之情形時，亦存在不規則突起、破損之影響較大，而會有分斷後之搬送步驟等半導體製造步驟中造成阻礙之問題。
本發明係著眼於此種先前問題點而成者，其技術性課題在於，刻劃並分斷半導體基板時，基板背面不會產生不規則之突起、破損，能夠不對分斷後之製造步驟造成阻礙地進行分斷。
為了解決上述問題，本發明之半導體基板之分斷方法係於半導體基板表面形成刻劃線，沿著該刻劃線將上述半導體基板分斷，於上述半導體基板之背面沿著刻劃預定線形成槽，於上述半導體基板之表面沿著刻劃預定線形成刻劃線，並沿著上述刻劃線將上述半導體基板分斷。
此處，上述半導體基板上形成之槽可為剖面為V字形之槽。
此處，上述半導體基板上形成之槽可為剖面為U字形之槽。
此處，上述半導體基板可為矽基板，上述割斷面之結晶方位可為(110)面。
根據具有此種特徵之本發明，於半導體基板之背面沿著刻劃預定線預先形成槽，因此分斷後於刻劃面之相反方向不易產生不規則之傾斜破損，故分離性、垂直剖面之直線性提高。又，由於突起、破損變少，晶片尺寸之尺寸不均 變小，因此能獲得於搬送等後續步驟中之作業性提高之優異效果。
圖2係利用本發明之實施形態之分斷方法進行分斷前之矽基板之上表面之圖。圖3(a)係矽基板10之側視圖。該矽基板10具有於中央之正方形之部分11以格子狀形成有特定半導體電路圖案之多個功能區域，如圖所示，沿著刻劃預定線將各功能區域分斷成晶片狀。圖3(a)中，矽基板10之結晶方位係表面為(100)面、割斷面(xz面及yz面)之結晶方位為(110)面。而且，如圖3(b)之剖面圖所示，將該剖面之上表面中央之與y軸平行之線設為刻劃予定線，沿著該線利用切片機而於基板10之背面形成V字形之槽12。此時，如圖2所示，不僅於y軸方向上，且於x軸方向上亦依序形成平行之多個槽12。
接著，如圖3(c)所示，自矽基板10之表面開始，利用刻劃裝置壓接並轉動刻劃輪13而形成刻劃線14。該情形時，於圖2所示之x軸方向，y軸方向上亦依序形成平行之多個刻劃線14。雖亦取決於基板、刻劃輪之種類等因素，但刻劃時刻劃負載例如較佳為1~5 N，且刻劃速度較佳設為50~300 mm/秒左右。刻劃輪之刀尖之角度較小之情形、矽基板10之厚度較薄之情形時，刻劃負載亦需要減小，例如考慮當刀尖角度為100~120°時，刻劃負載設為1~2 N。例如考慮當刀尖角度為130~150°時，刻劃負載設為2~4 N。
接下來，如圖3(d)所示，利用分斷裝置沿著該刻劃線14 進行分斷。分斷時，於矽基板10之背面貼附黏著片15，將矽基板10反轉後利用支持部16a、16b保持刻劃線14左右，並自上部壓抵刀片17而進行分斷。該分斷例如可利用日本專利特開2010-173251號記載之分斷裝置。如此，分離性、分離品質提高，晶片尺寸之直線性得到改善。
再者，本實施形態係於矽基板之背面形成槽，然後自表面開始形成刻劃線，但亦可先於表面形成刻劃線，然後於其背面形成槽而進行分斷。
又，本實施形態中預先形成於矽基板背面之槽為V字形，但亦可以形成U字形之槽，或亦可為僅槽底部為V字形之槽。
進而，本實施形態係以矽基板為對象，但本發明亦可以應用於SiC基板等其他半導體基板。本發明對於晶片尺寸較小之半導體基板、例如5 mm以下之晶片尺寸基板尤其有效。
[實施例]
(實施例1)
實施例1中，作為要分斷之基板，使用0.4 mm厚度之矽基板。該矽基板之表面係結晶方位為(100)面，且於刻劃預定線之背面形成深度為50 μm之V字形之槽。然後，藉由外徑為2 mmΦ、刀尖角度145°之標準刀尖之刻劃輪進行刻劃。刻劃負載為2~3 N，刻劃速度為100 mm/s。繼而，進行分斷，分斷成1.5 mm×1.5 mm之正方形之多個晶片。
針對以此種方式分斷後獲得之20個樣品晶片測定突起、 破損。該測定係針對如圖4(a)所示分斷後之矽基板晶片20，自四方開始測定伴隨其兩端分斷之突起、破損。由於實施例1係預先於背面形成V字形之槽，因此不考慮下方之槽部分，如圖4(b)所示對自割斷面突出之部分a、較割斷面於內側產生破損之部分b進行測定，並以其絕對值作為評估對象。如此，如圖4(b)~(d)所示，將針對1個半導體晶片自4個方向觀察左右各兩個割斷面之下端、即a，b、c，d、e，f、g，h這8個割斷面之突起、破損之絕對值作為剖面直線性而測定。然後，算出20個樣品之晶片之測定結果之平均值、最高值、最低值。此時剖面垂直性之最低值為3 μm，最高值為29 μm，平均值為16.4 μm。而且不均3σ為17.9 μm。
(實施例2)
實施例2係於與上述實施例1相同之條件下，僅將槽形狀變更為U字形者。其他方面與實施例1相同，該情形時亦對20個樣品晶片進行測定。以此方式測定出之20個樣品晶片之剖面垂直性之最低值為6 μm，最高值為36 μm，平均值為21.5 μm。而且不均3σ為17.5 μm。
(實施例3)
實施例3係將晶片尺寸設為2.0 mm，槽形狀設為V字形。其他方面與實施例1相同，該情形時亦對20個樣品晶片進行測定。測定出之20個樣品晶片之剖面垂直性之最低值為4 μm，最高值為28 μm，平均值為11.1 μm。而且不均3σ為14.7 μm。
(比較例1)
比較例1針對與實施例1相同之矽基板，不形成槽而進行與實施例1相同之刻劃及分斷。該情形時亦對20個樣品晶片進行測定。此時，20個樣品晶片之剖面垂直性之最低值為15 μm，最高值為60 μm，平均值為30.9 μm。而且上述不均3σ為28.4 μm。
(比較例2)
比較例2係針對與實施例3相同之矽基板，不形成槽而進行與實施例3相同之刻劃及分斷。該情形時亦對20個樣品晶片進行測定。測定出之20個樣品晶片之剖面垂直性之最低值為10 μm、最高值為42 μm、平均值為24.8 μm。而且上述不均3σ為22.5 μm。
將上述實施例1~3、比較例1、2之結果彙總表示於圖5及圖6中。再者，圖5之小圓點表示平均值。如該等實施例及比較例所示，於背面設置有V字形或U字形之槽之情形時，可提高剖面垂直性。而且，能獲得可減小不均3σ之效果。
[工業上之可利用性]
本發明於刻劃及分斷半導體基板而分斷成格子狀之情形時，藉由預先施加槽加工而可提高剖面垂直性，對於半導體基板之製造步驟有用。
10‧‧‧矽基板
12‧‧‧V字形槽
13‧‧‧刻劃輪
14‧‧‧刻劃線
15‧‧‧黏著片
16a‧‧‧支持部
16b‧‧‧支持部
17‧‧‧刀片
20‧‧‧矽基板晶片
100‧‧‧結晶面
101‧‧‧矽基板
102‧‧‧刻劃輪
103‧‧‧刻劃線
104‧‧‧解理面
105‧‧‧突起
106‧‧‧破損
圖1(a)-(c)係表示先前刻劃並分斷矽基板時之處理之圖。
圖2係表示本發明之實施形態之分斷前之矽基板之圖。
圖3(a)-(d)係表示本發明之實施形態之矽基板之分斷之步驟之圖。
圖4(a)-(d)係表示實施例之分斷後之半導體晶片及其側面之突起、破損之圖。
圖5係表示本發明之實施例及比較例之突起之最大值、最小值及平均值之一例之圖表。
圖6係表示本發明之實施例及比較例之突起不均之變化之圖表。
10‧‧‧矽基板
12‧‧‧V字形槽
13‧‧‧刻劃輪
14‧‧‧刻劃線
15‧‧‧黏著片
16a‧‧‧支持部
16b‧‧‧支持部
17‧‧‧刀片
100‧‧‧結晶面

Claims (4)

  1. 一種半導體基板之分斷方法，其係於半導體基板之表面形成刻劃線，沿著該刻劃線將上述半導體基板分斷者，且於上述半導體基板之背面沿著刻劃預定線形成槽，於上述半導體基板之表面沿著刻劃預定線形成刻劃線，沿著上述刻劃線將上述半導體基板分斷。
  2. 如請求項1之半導體基板之分斷方法，其中形成於上述半導體基板上之槽係剖面為V字形之槽。
  3. 如請求項1之半導體基板之分斷方法，其中形成於上述半導體基板上之槽係剖面為U字形之槽。
  4. 如請求項1之半導體基板之分斷方法，其中上述半導體基板係矽基板，且上述割斷面之結晶方位為(110)面。
TW101127620A 2011-10-13 2012-07-31 半導體基板之分斷方法 TW201316392A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225684A JP2013089622A (ja) 2011-10-13 2011-10-13 半導体基板のブレイク方法

Publications (1)

Publication Number Publication Date
TW201316392A true TW201316392A (zh) 2013-04-16

Family

ID=48062992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127620A TW201316392A (zh) 2011-10-13 2012-07-31 半導體基板之分斷方法

Country Status (4)

Country Link
JP (1) JP2013089622A (zh)
KR (1) KR20130040120A (zh)
CN (1) CN103050391B (zh)
TW (1) TW201316392A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615365B (zh) * 2013-10-25 2018-02-21 Mitsuboshi Diamond Ind Co Ltd 裂斷裝置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140030B2 (ja) * 2013-08-21 2017-05-31 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法
JP6185792B2 (ja) * 2013-08-29 2017-08-23 三星ダイヤモンド工業株式会社 半導体ウエハの分断方法
JP6115438B2 (ja) * 2013-10-16 2017-04-19 三星ダイヤモンド工業株式会社 破断装置及び分断方法
JP2015191999A (ja) * 2014-03-28 2015-11-02 三星ダイヤモンド工業株式会社 シリコン基板の分断方法
US10927031B2 (en) * 2014-03-31 2021-02-23 Mitsuboshi Diamond Industrial Co., Ltd. Method for dividing brittle-material substrate
JP6323173B2 (ja) * 2014-05-29 2018-05-16 Tdk株式会社 電子デバイスの個片化方法
JP6365056B2 (ja) * 2014-07-22 2018-08-01 三星ダイヤモンド工業株式会社 貼り合わせ基板の分断方法およびブレーク刃
JP5913489B2 (ja) * 2014-09-03 2016-04-27 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成及び分断方法並びにスクライブライン形成及び分断装置
JP6005708B2 (ja) * 2014-10-23 2016-10-12 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法及び分断装置
JP6589358B2 (ja) * 2015-04-30 2019-10-16 三星ダイヤモンド工業株式会社 脆性材料基板の分断方法
JP6561565B2 (ja) * 2015-04-30 2019-08-21 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2017204549A (ja) * 2016-05-11 2017-11-16 サムコ株式会社 半導体基板およびその製造方法
EP3703107A4 (en) * 2017-10-27 2021-08-25 Mitsuboshi Diamond Industrial Co., Ltd. METHOD OF SEGMENTING A SUBSTRATE WITH METAL FILM
WO2023058509A1 (ja) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 ＳｉＣ半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861991B2 (ja) * 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JP3723347B2 (ja) * 1998-06-04 2005-12-07 ローム株式会社 半導体発光素子の製法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method
JP2006179790A (ja) * 2004-12-24 2006-07-06 Canon Inc レーザ割断方法および該方法により割断可能な被割断部材
WO2009148073A1 (ja) * 2008-06-05 2009-12-10 三星ダイヤモンド工業株式会社 スクライビングホイール及び脆性材料基板のスクライブ方法
JP5330845B2 (ja) * 2009-01-30 2013-10-30 三星ダイヤモンド工業株式会社 基板ブレーク装置
JP5281542B2 (ja) * 2009-10-29 2013-09-04 三星ダイヤモンド工業株式会社 チップホルダユニット
JP5281544B2 (ja) * 2009-10-30 2013-09-04 三星ダイヤモンド工業株式会社 ブレイク装置
JP2011222623A (ja) * 2010-04-06 2011-11-04 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615365B (zh) * 2013-10-25 2018-02-21 Mitsuboshi Diamond Ind Co Ltd 裂斷裝置

Also Published As

Publication number Publication date
CN103050391B (zh) 2016-12-21
KR20130040120A (ko) 2013-04-23
CN103050391A (zh) 2013-04-17
JP2013089622A (ja) 2013-05-13

Similar Documents

Publication Publication Date Title
TW201316392A (zh) 半導體基板之分斷方法
TWI436871B (zh) 脆性材料基板之分斷分法
TWI589420B (zh) Metal multilayer ceramic substrate breaking method and trench processing tools
TWI620634B (zh) Expander, breaking device and breaking method
TW201515802A (zh) 斷裂裝置及分斷方法
TWI545636B (zh) Fracture with a brittle material substrate and its cutting method
KR101286847B1 (ko) 스크라이브 방법 및 스크라이빙 휠
JP6244431B2 (ja) スクライブ装置
TW201622041A (zh) 基板之分斷方法及分斷裝置
JP2013161944A (ja) ダイシング方法
TWI474981B (zh) 伴隨表面壓縮應力控制，切割一強化玻璃基板之方法
TWI619588B (zh) 脆性材料基板之裂斷方法及裂斷裝置
TW201815540A (zh) 鑽石工具及其劃線方法
JP6191108B2 (ja) 積層セラミックス基板の分断方法
JP6191109B2 (ja) 積層セラミックス基板の分断方法
CN107108322B (zh) 脆性衬底的分断方法
WO2023243557A1 (ja) ＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法
JP6056575B2 (ja) スクライブ方法及びスクライブ装置
JP6005571B2 (ja) 金属膜積層セラミックス基板溝加工用ツール
TW201536504A (zh) 矽基板之分斷方法
TWI555623B (zh) Method of cutting ceramic substrate
KR20200112655A (ko) 취성 재료 기판의 브레이크 장치 및 브레이크 방법
JPWO2015182297A1 (ja) 脆性基板の分断方法
CN118077035A (zh) 半导体装置
KR20180025173A (ko) 다이아몬드 툴