TW201314774A - 強介電體薄膜之製造方法 - Google Patents

強介電體薄膜之製造方法 Download PDF

Info

Publication number
TW201314774A
TW201314774A TW101117402A TW101117402A TW201314774A TW 201314774 A TW201314774 A TW 201314774A TW 101117402 A TW101117402 A TW 101117402A TW 101117402 A TW101117402 A TW 101117402A TW 201314774 A TW201314774 A TW 201314774A
Authority
TW
Taiwan
Prior art keywords
thin film
ferroelectric thin
layer
control layer
forming
Prior art date
Application number
TW101117402A
Other languages
English (en)
Other versions
TWI613725B (zh
Inventor
Toshiaki Watanabe
Hideaki Sakurai
Nobuyuki Soyama
Toshihiro Doi
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of TW201314774A publication Critical patent/TW201314774A/zh
Application granted granted Critical
Publication of TWI613725B publication Critical patent/TWI613725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本發明提供一種可不須設置種晶層或緩衝層，而簡便製得於(110)面優先控制結晶配向的強介電體薄膜之強介電體薄膜製造方法。在具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上塗佈強介電體薄膜形成用組成物，並進行加熱使其結晶化藉此於下部電極上製造強介電體薄膜的方法中，強介電體薄膜包含於(110)面被優先控制結晶配向的配向控制層，且使結晶化後的配向控制層之厚度形成在5nm~30nm的範圍內。

Description

強介電體薄膜之製造方法
本發明為關於簡單製造於(110)面上優先控制結晶配向的強介電體薄膜之方法。
近年來，由於要求電子元件大小能更縮小，所以廣泛開發強介電體薄膜作為電容器或壓電元件。
鋯鈦酸鉛(PZT)具有鈣鈦礦型結構，為顯示優秀介電特性的強介電體。以此PZT作為介電體薄膜材料製成薄膜冷凝器，成膜過程為價格低廉，由於基板面內可得到均一的膜組成，故使用溶膠-凝膠液的CSD(chemical solution deposition)法受到矚目。
透過使用如此般溶膠-凝膠液的CSD法來成膜強介電體薄膜時，藉由在基板上形成結晶面係配向於(111)軸方向之鉑或銥作為下部電極，並於該下部電極上形成強介電體薄膜，因而依存於下部電極之(111)軸方向，有可能獲得在(111)面經優先結晶配向之強介電體薄膜。此種優先於(111)面產生結晶配向的強介電體薄膜，由於保有高度絕緣耐壓與高度壽命信賴性，適用於IPD(Integrated Passive Device)或不揮發性記憶體等用途。
另外，於(111)軸方向配向的下部電極上，為使於(100)面或(110)面優先結晶配向，已知有利用與強介電體薄膜不同之物質作為種晶層，或者引入與強介電體薄膜不 同之物質作為難以影響下部電極的緩衝層。優先於(100)面上使結晶配向之強介電體薄膜為保有大的e31壓電係數，適用於驅動器等用途。更，優先於(110)面上使結晶配向之強介電體薄膜由於保有大的介電率，適用於電容器等用途。
作為引入緩衝層之技術，已公開有強介電體膜的製造方法(例如參考專利文獻1：日本特開2011-29399號公報。請求項7、段落[0003]、[0022]~[0026]、[0039]、圖1)。該強介電體膜的製造方法具備有於基板上特定的結晶面配向之底膜形成步驟，與底膜上形成碳膜步驟，與碳膜上形成含有強介電體材料之非晶質薄膜步驟，與經加熱非晶質薄膜使結晶化後，在底膜上形成強介電體膜的步驟。透過該方法所製得之強介電體膜，配向於與特定結晶面不同結晶面；強介電體材料為選自鈣鈦礦及鉍層狀結構氧化物、超傳導氧化物、鎢青銅結構氧化物、CaO、BaO、PbO、ZnO、MgO、B2O3、Al2O3、Y2O3、La2O3、Cr2O3、Bi2O3、Ga2O3、ZrO2、TiO2、HfO2、NbO2、MoO2、MoO3、WO3及V2O5等群中至少1種之材料，上述至少1種材料中為含有SiO2之材料，並且，上述至少1種材料中含有SiO2及GeO2至少1種之材料所成。上述專利文獻1中，調整作為緩衝層所形成的碳膜膜厚度，可控制形成於該碳膜上的強介電體膜結晶配向性。具體而言，碳膜的DLC(鑽石結晶碳)膜的膜厚度x為0 nm<x<10 nm時，PZT的配向性為(111)面+(001)面配向；DLC膜的膜厚度 x為x=10 nm時，PZT配向性為(001)面配向；DLC膜的膜厚度x為10 nm<x<100 nm時，PZT的配向性為(001)面+(110)面配向；DLC膜的膜厚度x為x=100 nm時，PZT配向性為(110)面配向；以及DLC膜的膜厚度x為100 nm<x時，PZT配向性為弱(110)面配向，顯示可控制其結晶配向性。
另外上述專利文獻1中記載，於配向為(111)的底層電極上，使用強烈自身配向為(001)方向的LaNiO3堆積層作為緩衝層，藉此可於其上部得到(001)配向的PZT膜。
但是，上述專利文獻1所示之方法，必須進行導入種晶層或緩衝層等複雜的步驟，並由於含有該等種晶層或緩衝層，可能會有強介電體薄膜特性劣化，或產生污染之危險性。
還有已公開之作為強介電體薄膜結晶配向性控制方法，其特徵是於結晶面為於(111)軸方向配向的白金基板上塗佈PZT或PLZT的前驅體溶液，加熱後形成強介電體薄膜的方法，該前驅體溶液塗佈於基板上後，先藉由在可達成所希望的結晶配向之150~550℃溫度範圍進行熱處理，之後經過550~800℃燒成結晶化，根據熱處理溫度使薄膜結晶面優先配向為特定軸方向(例如參考專利文獻2：特開平6-116095號公報。專利請求項1~4，段落[0005]、[0006]、圖1)。該專利文獻2中，利用相當於預燒成的熱處理溫度範圍來控制強介電體薄膜的結晶配向性，不導入種晶層或緩衝層，於下部電極上直接形成控制結 晶配向性的強介電體薄膜。具體而言，150~250℃的熱處理優先配向於(111)面，250~350℃的熱處理優先配向於(111)面與(100)面，以及450~550℃的熱處理優先配向於(100)面與(200)面，顯示控制其結晶配向性。
不過，上述專利文獻2所公開的方法，無法於下部電極上形成具有優先含有(110)面結晶配向的強介電體薄膜。
並且，當含Pb之鈣鈦礦型強介電體薄膜之膜厚度薄時，結晶核的產生密度降低，結晶有異常粒成長之情形，難以控制結晶粒徑。如此般異常粒成長的強介電體薄膜之絕緣特性可能有所劣化，造成品質問題。
本發明之目的係提供一種可不設置種晶層或緩衝層而可簡便地獲得於(110)面優先控制結晶配向之強介電體薄膜之強介點體薄膜之製造方法。
本發明之另一目的係提供一種可配合其用途而任意調整於(110)面優先控制結晶配向之強介電體薄膜之膜厚之強介電體薄膜之製造方法。
本發明之再一目的係提供一種可控制於(110)面優先控制結晶配向之強介電體薄膜之結晶粒徑之強介電體薄膜之製造方法。
發明要旨
本發明作者等人針對上述以往優先配向之強介電體薄膜積極檢討，分別發現在使用溶膠凝膠法形成強介電體薄膜時，藉由使在具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上，塗佈強介電體薄膜形成用組成物，經乾燥．預燒成獲得之凝膠膜經正式燒成並結晶化之層厚在某特定範圍內，可不設置種晶層或緩衝層，且不依存於下部電極之(111)軸方向，即可簡便地獲得於(110)面優先控制結晶配向之強介電體薄膜，且，使用上述獲得之於(110)面優先控制結晶配向之強介電體薄膜作為底層，在該底層上進一步形成強介電體薄膜時，可無關膜厚地，獲得具有與底層之結晶配向相同之結晶配向之強介電體薄膜，進而，在形成於(110)面上優先控制結晶配向之強介電體薄膜之前，藉由導入結晶粒徑控制層作為提高核之發生密度之層，可抑制結晶之異常粒成長，可獲得微細之結晶組織且於(110)面優先控制結晶配向之強介電體薄膜，因而完成本發明。
本發明之第一樣態為一種強介電體薄膜之製造方法，其為在具有基板本體及結晶面於(111)軸方向配向之下部電極之基板的前述下部電極上，塗布強介電體薄膜形成用組成物，經預燒後，經燒成予以結晶化，而於前述下部電極上製造強介電體薄膜之方法，其特徵為於前述下部電極上塗佈強介電體薄膜形成用組成物、經預燒、燒成而形成 配向控制層，且以使前述配向控制層之結晶化後之層厚成為5nm~30nm之範圍內之方式設定前述強介電體薄膜形成用組成物之塗佈量，使前述配向控制層之優先結晶配向位於(110)面。
上述第一樣態中，亦可重複複數次強介電體薄膜形成用組成物之塗佈與預燒後，進行燒成，而形成配向控制層。
上述第一樣態中，前述基板本體亦可為矽基板或藍寶石基板。前述下部電極亦可為由Pt、Ir、Ru選出之至少一種之金屬所組成者。
本發明之第二樣態之強介電體薄膜之製造方法係前述第一樣態之強介電體薄膜之製造方法中，用以形成前述配向控制層之預燒溫度在180℃~300℃之範圍內。
本發明之第三樣態之強介電體薄膜之製造方法係前述第一樣態之強介電體薄膜之製造方法中，形成前述配向控制層之前，於前述下部電極上形成結晶粒徑控制層，且於前述結晶粒徑控制層上形成前述配向控制層。上述第三樣態中，前述結晶粒徑控制層亦可為由鈦酸鉛、鈦酸鋯酸鉛、鋯酸鉛所選出之至少一種化合物所組成者。
本發明之第四樣態之強介電體薄膜之製造方法係前述第一至第三樣態中任一樣態之強介電體薄膜之製造方法中，在形成前述配向控制層之後，進而具有於前述配向控制層上塗佈強介電體薄膜形成用組成物，經預燒、燒成，而形成具有與前述配向控制層之結晶配向相同之結晶配向之 膜厚度調整層之步驟。
上述第四樣態中之形成前述膜厚度調整層之步驟中，亦可進行數次前述強介電體薄膜形成用組成物之塗佈、預燒、燒成。例如，亦可在重複複數次之組成物之塗佈與預燒後，進行燒成。且，亦可在重複前述之塗佈與預燒後重複複數次之進行燒成之步驟。前述膜厚度調整層之形成所用之組成物亦可為與前述配向控制層之形成所用之組成物相同者。或者，亦可使用經結晶化之成分之濃度與前述膜厚度調整層之形成所用之組成物(第一組成物)不同之組成物(第二組成物)。
本發明之第五樣態之強介電體薄膜之製造方法係前述第四樣態之強介電體薄膜之製造方法中，形成前述膜厚度調整層之步驟中，前述預燒溫度係在300℃~450℃之範圍內。
本發明之第六樣態之強介電體薄膜之製造方法係前述第一至第五樣態中任一樣態之強介電體薄膜之製造方法中，前述強介電體薄膜係由含有Pb之鈣鈦礦型氧化物所成，前述強介電體薄膜形成用組成物包含β-二酮類及多元醇類。
本發明之第七樣態之強介電體薄膜之製造方法係前述第六樣態之強介電體薄膜之製造方法中，前述β-二酮類為乙醯基丙酮，前述多元醇類為丙二醇。
本發明之第八樣態為一種強介電體薄膜，其係以前述第一至第七樣態中任一樣態之方法製造之於(110)面上優 先結晶配向之強介電體薄膜。
本發明之第九樣態為一種複合電子零件，係具有前述第八樣態之強介電體薄膜之複合電子零件，且為薄膜電容、電容器、IPD、DRAM記憶體用之電容、層合電容、電晶體之閘極絕緣體、不揮發性記憶體、焦電型紅外線檢測元件、壓電元件、電光學元件、驅動器、共振元件、超音波馬達、或LC雜訊濾波元件之任一種設備之複合電子零件。
本發明的第一樣態中，在具有基板本體及結晶面於(111)軸方向配向之下部電極之基板之下部電極上塗佈強介電體薄膜形成用組成物，經預燒後，經燒成予以結晶化而於下部電極上製造強介電體薄膜的方法，將強介電體薄膜形成用組成物塗佈於下部電極上，預燒、燒成而形成配向控制層，使強介電體薄膜形成用組成物塗佈量設定為配向控制層結晶化後的層厚度可在5 nm~30 nm的範圍內，而使配向控制層優先結晶配向於(110)面。利用形成配向控制層結晶化後之層厚度如上述般較薄的範圍內，不需設置種晶層或緩衝層，即可簡單得到在(110)面優先控制結晶配向的強介電體薄膜。
本發明的第二樣態中，將形成配向控制層的預燒溫度設定於180℃~300℃的範圍內，透過配向控制層，可更加安定形成在(110)面優先控制結晶配向的強介電體薄 膜。
本發明的第三樣態中，形成配向控制層前，先在下部電極上形成結晶粒徑控制層，經由配向控制層形成於結晶粒徑控制層上，可抑制配向控制層的結晶異常粒成長，對結果來說，可得到(110)面優先控制結晶配向、微細結晶組織之配向控制層。
本發明的第四樣態中，形成配向控制層後，塗佈強介電體薄膜形成用組成物於配向控制層上，經預燒、燒成後形成具有與配向控制層結晶配向相同的膜厚度調整層，可得依附配向控制層結晶配向性，且在(110)面優先控制結晶配向的膜厚度調整層。因此，能依照強介電體薄膜之用途，任意調整在(110)面優先控制結晶配向的強介電體薄膜之膜厚度。
本發明的第五樣態中，形成膜厚度調整層之步驟，由塗佈強介電體薄膜形成用組成物後之預燒溫度控制在300℃~450℃範圍內，可使依附膜厚度調整層結晶配向性，在(110)面優先控制結晶配向的強介電體薄膜更加安定地形成。
[實施發明的形態] 希望實施樣態
本發明為於具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上塗佈強介電體薄膜形成用組成物，經加熱並結晶化，藉此於前述下部電極上製造強介電體薄 膜之方法之改良。
本發明之強介電體薄膜包含配向控制層(第一強介電體層)。形成前述配向控制層之步驟包含於下部電極上直接或透過結晶粒徑控制層塗佈強介電體膜形成用組成物，並形成塗膜之步驟，預燒(乾燥及預燒成)前述塗膜而形成凝膠膜之步驟，及燒成(正式燒成)前述凝膠膜而結晶化之步驟。前述強介電體薄膜形成用組成物之塗佈量係以使前述配向控制層之結晶化後之層厚落在5nm~30nm之範圍內之方式設定。藉此，可使作為多結晶膜而形成之前述配向控制層之優先結晶配向位於(110)面。例如，以X射線繞射測定前述配向控制層之結晶方位時，構成配向控制層之結晶的結晶面之繞射強度中，(110)面之繞射強度變得最大。強介電體薄膜亦可為由上述配向控制層所成者。或者，亦可進一步包含於上述配向控制層上形成之膜厚度調整層。形成膜厚度調整層之步驟包含於前述配向控制層上塗佈強介電體薄膜形成用組成物而形成塗膜之步驟，預燒前述塗膜而形成凝膠膜之步驟，及燒成前述凝膠膜並結晶化之步驟。由於形成配向控制層作為底層，故於配向控制層上形成之膜厚度調整層(第二強介電體層)成為於(110)面優先控制結晶配向之多結晶膜。
形成結晶粒徑控制層時，於下部電極上形成厚度為1~10 nm左右之凝膠膜做為結晶粒徑控制層，於前述結晶粒徑控制層上形成配向控制層。形成結晶粒徑控制層步驟包括塗佈結晶粒徑控制層用組成物以形成塗膜之步驟，以 及前述預燒圖以形成凝膠膜之步驟。
形成自前述配向控制層，或是配向控制層及膜厚度調整層之強介電體薄膜，最好是由選自PZT、PLZT、PMnZT、PNbZT之含有Pb鈣鈦礦型氧化物形成。結晶粒徑控制層可由選自鈦酸鉛、鋯鈦酸鉛、鋯酸鉛等氧化物所形成。強介電體薄膜形成用組成物及結晶粒徑控制層用組成物均可為含有機溶媒，與前述溶解於有機溶媒之有機金屬化合物。
上述所說明形成配向控制層、膜厚度調整層之各步驟中，預燒、燒成、或形成結晶粒徑控制層步驟之預燒，可將形成塗膜之基板於特定溫度、特定環境下進行熱處理而行之。
以下針對本發明之實施型態，對照圖面進行說明。
圖1，表示本發明第1實施型態所形成結構之概略剖面圖。如圖1所示，第1實施型態中，結晶面方向為(111)軸方向之下部電極11形成於基板本體10上，強介電體薄膜進而形成於下部電極11上。
本發明中，強介電體薄膜包括優先於(110)面控制結晶配向之配向控制層13(第1強介電體層)，前述配向控制層13於結晶後之層厚為5 nm~30 nm範圍內。如此般形成配向控制層13結晶後層厚度為5 nm~30 nm範圍內，即可不設置種晶層或緩衝層，簡單得到優先控制(110)面結晶配向之強介電體薄膜。如此般將結晶後層厚度形成為上述範圍內，能得到配向控制層13使得優先於(110)面優先 結晶配向，是由於表面能量達最小而產生自我配向的緣故。配向控制層13結晶後層厚度為5 nm~30 nm範圍。若膜厚未達5 nm時會形成島嶼狀而無法形成膜故不佳；超過30 nm時無法形成(110)配向，而形成其他配向亦不佳。最佳形成狀態為20 nm~30 nm。希望此範圍之理由為：當未達20 nm時依據溫度條件會形成其他配向，超過30 nm時會也形成其他配向故不佳。
使用矽基板或藍寶石基板等耐熱性基板做為製造強介電體薄膜時之基板本體10。於此基板本體10上形成結晶面方向為(110)軸方向之下部電極11。下部電極由具有導電性，不與強介電體薄膜反應之材料做成。例如，下部電極可由選自Pt、Ir、Ru中至少一種金屬作成。並且，「結晶面為(111)軸方向配向」，換句話說，即構成下部電極結晶之結晶面為以(111)軸為基準線配向之結晶面。可於基板本體上利用濺鍍法等方法作成上述下部電極。
以含有Pb鈣鈦礦型氧化物(具鈣鈦礦構造之含有Pb氧化物)形成製得之強介電體薄膜者最適宜，例如PZT(lead zirconate titanate)或PLZT(lanthanum-doped lead zirconate titanate)、PMnZT(manganese-doped lead zirconate titanate)、PNbZT(niobium-doped lead zirconate titanate)等。
強介電體薄膜形成用組合物構成綜合金屬氧化物之原料為使能以希望之金屬原子比例調和，為來自溶解於有機溶媒中之有機金屬化合物溶液。
綜合金屬氧化物原料以Pb、La、Zr、Ti各金屬元素上，藉由氧氣或氮原子結合有機基團之化合物為佳。例如，選自金屬烷氧化物、金屬二醇螯合物、金屬三醇螯合物、金屬羧酸鹽、金屬β-二酮螯合物、金屬β-二酮酯螯合物、金屬β-亞氨基酮螯合物、及金屬胺基螯合物等群中1種或2種以上者。尤其最佳化合物為金屬烷氧化物、其部分加水分解產物、有機酸鹽類。在此當中，以醋酸鹽(醋酸鉛：Pb(OAc)2、醋酸鑭：La(OAc)3)、二異丙氧基鉛：Pb(OiPr)2、三異丙氧基鑭：La(OiPr)3等作為Pb化合物、La化合物。四乙氧基鈦：Ti(OEt)4、四異丙氧基鈦：Ti(OiPr)4、四正丁氧基鈦：Ti(OnBu)4、四異丁氧基鈦：Ti(OiBu)4、叔丁醇鈦：Ti(OtBu)4、二甲氧基二異丙基鈦：Ti(OMe)2(OiPr)2等烷氧化物作為Ti化合物。Zr化合物與上述Ti化合物為同樣的烷氧化物類為佳，例如，可用四乙氧基鋯：Zr(OEt)4、四異丙氧基鋯：Zr(OiPr)4、四正丁氧基鋯：Zr(OnBu)4、四異丙氧基鋯：Zr(OiBu)4、叔丁醇鋯：Zr(OtBu)4、二甲氧基二異丙基鋯：Zr(OMe)2(OiPr)2等烷氧化物作為鋯化合物。
可直接使用金屬烷氧化物，亦可使用該部分加水分解物以促進分解。
調製強介電體薄膜形成用組成物時，依相當所需求強介電體薄膜組成之比率，將該等原料溶解於適當溶媒，調製適於塗佈之濃度。
最具典型之該調製為依如下之液態合成流程，可得強 介電體薄膜形成用組成物之前驅溶液。於反應容器中置入Zr源(例如：四正丁氧基鋯)和Ti源(例如：異丙氧基鈦)、及安定劑(例如：乙醯丙酮)，在氮氣環境中迴流。接著迴流後化合物中加入Pb源(例如醋酸鉛三水化合物)，同時添加溶劑(例如：丙二醇)，於氮氣環境中迴流，減壓濃縮並去除副產物後，繼續添加丙二醇於該溶液以調整濃度，接著添加正丁醇於該溶液。結果得到所需強介電體薄膜形成用組成物。
在此所使用之強介電體薄膜形成用組成物之溶媒，依照所使用之原料決定適當溶媒，但一般來說，可用羧酸、酒精(例如：多元醇之丙二醇)、酯類、酮類(例如：丙酮、甲基乙基酮)、醚類(例如：二甲基醚、二乙基醚)、環烷類(例如：環己烷)、環烷醇類(例如：環己醇)、芳香族類(例如：苯、甲苯、二甲苯)、其他如四氫呋喃等，或該等其中2種以上之混合溶媒。
具體來說，最佳使用之羧酸為：丁酸、α-甲基丁酸、i-戊酸、2-乙基丁酸、2,2-二甲基丁酸、3,3-二甲基丁酸、2,3-二甲基丁酸、3-甲基戊酸、4-甲基戊酸、2-乙基戊酸、3-乙基戊酸、2,2-二甲基戊酸、3,3-二甲基戊酸、2,3-二甲基戊酸、2-甲基己酸、3-乙基己酸。
另外，最佳使用之酯類為：乙酸乙酯、乙酸丙酯、乙酸正丁酯、乙酸第二丁酯、乙酸叔丁酯、乙酸異丁基酯、乙酸正戊酯、乙酸第二戊酯、乙酸叔戊酯、乙酸異戊酯；而最佳使用之酒精類為：1-丙醇、2-丙醇、1-丁醇、2-丁 醇、異丁醇、1-戊醇、2-戊醇、2-甲基-2戊醇、2-甲氧基乙醇。
並且強介電體薄膜形成用組成物之有機金屬化合物溶液中，有機金屬化合物合計濃度以金屬氧化物換算量為0.1~20質量%之程度為佳。
該有機金屬化合物溶液中，必要時添加之安定劑有：β-二酮(例如：乙醯丙酮、七氟化正丁醯戊醯甲烷、二戊醯甲烷、三氟乙醯丙酮、苯甲醯丙酮等)、β-酮酸類(例如：乙醯乙酸、丙醯乙酸、苯醯乙酸等)、β-酮酯類(例如：上述酮酸之甲基、丙基、丁基等低階烷基酯類)、氫氧酸類(例如：乳酸、乙醇酸、α-羥基丁酸、水楊酸等)、上述氫氧酸之低階烷基酯類、氫氧酮類(例如：二丙酮醇、乙偶姻等)、二醇、三醇、高級羧酸、烷醇胺類(例如：二乙醇胺、三乙醇胺、乙醇胺)、多元胺等，可添加(安定劑分子數)/(金屬原子數)為0.2~3左右。
強介電體薄膜形成用組成物以含有β-二酮類及多元醇為佳。在此當中，β-二酮類特別以乙醯丙酮，而多元醇以丙二醇為佳。
上述所調製之有機金屬化合物溶液經過濾處理等去除微粒，粒徑0.5μm以上(特別是0.3μm以上，更特別是0.2μm以上)之微粒個數以每1mL溶液中含50個以下(50個/mL以下)為佳。當有機金屬化合物溶液中粒徑0.5μm以上微粒個數超過50個/mL以上時，長期保存安定性會變差。該有機金屬化合物溶液中粒徑0.5μm以上之微粒個 數越少越佳，尤其30個/mL以下最適宜。
為達到上述微粒個數標準，不限定調製後有機金屬化合物溶液之處理方法，但可使用如下之方法：第1種方法為使用市售0.2μm孔徑之濾膜，以針筒壓送之過濾法。第2種方法為組合市售0.05μm孔徑濾膜和加壓筒之加壓過濾法。第3種方法為組合上述第2種方法中所使用濾膜和溶液循環槽之循環過濾法。
不論使用哪一種方法，依照溶液壓送壓力，濾膜對微粒之捕捉率會有所不同。一般來說已知壓力越低捕捉率越高，尤其是第1種方法、第2種方法，為使粒徑0.5μm以上微粒個數能達到50個以下之條件，溶液須以低壓並且非常緩慢地通過濾膜為佳。
利用強介電體薄膜形成用組成物以形成構成強介電體薄膜之強介電體層時，將上述組成物利用旋轉塗佈、浸漬塗佈、LSMCD(Liquid Source Misted Chemical Deposition)法等塗佈法進行塗佈於(111)軸方向配向之下部電極上，以平板加熱器等進行乾燥/預燒成來形成凝膠層，接著於正式燒成前使前述凝膠層結晶。亦可重複數次上述自塗佈到乾燥/預燒成之凝膠層製作步驟，形成希望範圍內層厚度之凝膠膜後，一次進行正式燒成。由此步驟可形成所希望厚度之強介電體層。圖1所示第1實施形態即以上述方法，將配向控制層13(第一強介電體層)直接製膜於下部電極11表面上。
實施乾燥/預燒成是為了在去除溶媒的同時，使有機 金屬化合物產生熱分解或加水分解而轉化為綜合氧化物，所以在空氣中、氧化環境中、或是含水蒸氣環境中進行此步驟。空氣中之加熱也必須確保空氣中濕氣含有足夠加水分解時所必要之水分。此加熱步驟亦可分為除去溶媒之低溫加熱，和使有機金屬化合物分解之高溫加熱等2階段進行。
正式燒成為利用結晶溫度以上之溫度使乾燥/預燒成所得之薄膜燒成結晶之步驟，經此步驟得到強介電體薄膜。此結晶化步驟之燒成環境以O2、N2、Ar、N2O或H2等，又或是該等之混合氣體等為佳。
乾燥/預燒成以150~550℃、1~10分鐘左右進行，正式燒成以450~800℃、1~60分鐘左右進行。正式燒成亦可進行急速加熱處理(RTA處理)。以RTA處理進行正式燒成時，其昇溫速度以10~100℃/秒為佳。
圖2表示實施形態2所構成之概略剖面圖。如圖2所示，形成配向控制層13之前，形成結晶粒徑控制層12於基板10之下部電極11上，於該結晶粒徑控制層12上形成配向控制層13為適宜。因依如此方法設置結晶粒徑控制層12，可使核產生密度增高，所以能抑制配向控制層13之結晶異常粒成長。以結果來說，可得具微細結晶組織優先於(110)面結晶配向之配向控制層13。
結晶粒徑控制層12之材料可為：鈦酸鉛、鋯鈦酸鉛、鋯酸鉛等。另外結晶粒徑控制層12之層厚度以1 nm~10 nm為適宜。結晶粒徑控制層12之層厚度設定為上 述範圍內之理由為：當層厚度超過10 nm以上時，無法增加核產生密度之效果，結果無法得到微細結晶組織。
結晶粒徑控制層12利用與形成上述配向控制層13時相同方法，將結晶粒徑控制層用組成物利用旋轉塗佈、浸漬塗佈、LSMCD(Liquid Source Misted Chemical Deposition)法等塗佈於(111)軸方向配向之下部電極上，以平板加熱器等於大氣環境中，進行150~550℃，1~10分鐘之乾燥/預燒成，可進行1次或重複數次從塗佈到乾燥/預燒成之步驟，可形成所希望範圍內層厚度之凝膠膜(凝膠層)。設置此結晶粒徑控制層12時，配向控制層13形成於結晶粒徑控制層12上。於正式燒成以形成配向控制層13時，也使前述凝膠膜結晶。另外，可利用和上述強介電體薄膜形成用組成物相同的調製方法以調製結晶粒徑控制層用組成物，但對應希望之膜厚度，調整相對於有機溶媒之有機金屬氧化物濃度。舉例來說，強介電體薄膜形成用組成物換算為金屬氧化物量為2~12質量%，或者5~12質量%之濃度時，結晶粒徑控制層用組成物換算為金屬氧化物量可為1~2質量%濃度。
不論在實施形態1或者實施形態2，形成配向控制層13後，以該配向控制層13作為底層，在底層上進而形成與底層結晶配向為相同之膜厚度調整層14為佳。底層上形成膜厚度調整層14時，模擬配向控制層13之優先配向面，可形成和配向控制層13具相同傾向之結晶配向面，故透過該膜厚度調整層14，而可能依據其用途，任意調 整經配向控制層優先控制於(110)面結晶配向之強介電體薄膜膜厚度。
膜厚度調整層14為和配向控制層13同種含Pb鈣鈦礦型強介電體薄膜。膜厚度調整層14之層厚度不足5000 nm為佳。由於膜厚度調整層14厚度為5000 nm以上時，流程時間變長而模擬配向控制層13之優先配向面傾向降低，結果(110)面配向度變小，故設定膜厚度調整層14之層厚度於上述範圍內。
膜厚度調整層14和形成上述配向控制層13時相同，利用旋轉塗佈、浸漬塗佈、LSMCD(Liquid Source Misted Chemical Deposition)法等塗佈法將膜厚度調整用組成物進行塗佈於配向控制層13上，於大氣環境下利用平板加熱器等進行150~550℃、1~10分鐘之乾燥/預燒成，重複塗佈至乾燥/預燒成之步驟，當達到形成所希望範圍膜厚度之凝膠膜後，於氧氣環境中進行450~800℃、1~60分鐘之正式燒成而得。可和配向控制層相同，使用上述說明之強介電體薄膜形成用組成物作為膜厚度調整層用組成物。亦可使用同樣之強介電體薄膜形成用組成物形成配向控制層13與膜厚度調整層14。或者，亦可使用氧化物成分濃度不同之強介電體薄膜形成用組成物，作為用於形成配向控制層13之組成物，和用於形成膜厚度調整層14之組成物。
依此所製造本發明之強介電體薄膜為(110)面上優先控制結晶配向之產物，具有大介電率。
例如：利用X光繞射測定以上述方法所製造之強介電體薄膜時，強介電體結晶之(100)面繞射強度當作I100、(110)面繞射強度當作I110、(111)面繞射強度當作I111時，I110/(I100+I110+I111)所顯示之配向度顯示，強介電體薄膜形成自配向性控制膜時配向度為0.77以上，強介電體薄膜形成自配向控制層和膜厚度調整層時亦得0.70以上(例如0.70~0.91)之高值。
另外，本發明之強介電體薄膜可使用作為薄膜冷凝器、電容器、IPD、DRAM記憶體用冷凝器、積層冷凝器、電晶體之閘極絕緣體、不揮發性記憶體、熱釋紅外線探測器、壓電元件、電光元件、驅動器、共振器、超音波馬達、或LC雜訊濾波器元件等綜合電子元件之組成材料。
[實施例]
以下同時詳細說明本發明的實施例與比較例。
〈結晶粒徑控制層用組成物、配向控制層用組成物及膜厚度調整層用組成物的調製〉
首先，在反應容器中添加異丙氧基鈦和作為安定劑的乙醯丙酮，在氮氣下以150℃溫度迴流。接著，加入醋酸鉛3水合物與作為溶媒的丙二醇，在氮氣氛下以150℃溫度迴流。之後，以150℃減壓蒸餾去除副產物，接著添加稀釋酒精調整為所希望的各個濃度，得到以氧化物換算各 金屬比為Pb/Ti=125/100含有金屬化合物的結晶粒徑控制層用組成物。如表1所示，利用上述的調製方法，準備結晶粒徑控制層用組成物，其金屬化合物濃度為換算成鈦酸鉛(PT)成分量濃度各為1質量%、2質量%。
首先，在反應容器中添加四正丁氧基鋯和作為安定劑的乙醯丙酮，在氮氣氛下以150℃溫度迴流。於該反應容器中添加異丙氧基鈦和作為安定劑的乙醯丙酮，在氮氣氛下150℃溫度迴流。接著，加入醋酸鉛3水合物與作為溶媒的丙二醇，在氮氣氛下以150℃迴流。之後以150℃減壓蒸餾去除副產物，接著添加稀釋酒精調整為所希望的各個濃度，得到以氧化物換算各金屬比為Pb/Zr/Ti=110/52/48含有金屬化合物的強介電體薄膜形成用組成物。
如表1、2所示，利用上述調製方法準備5種強介電體薄膜形成用組成物，其金屬化合物濃度換算為PZT成分量，各為2質量%、5質量%、7質量%、10質量%、12質量%，作為配向控制層用組成物。並且調製如同上述，準備強介電體薄膜形成用組成物含有以氧化物換算各金屬比為Pb/Zr/Ti=110/52/48之金屬化合物，金屬化合物濃度換算為PZT成分量為12質量%，以作為膜厚度調整層用組成物。
形成上述結晶粒徑控制層用組成物、配向控制層用組成物、以及膜厚度調整層用組成物之各種有機金屬化合物溶液，使用市售0.2 μm孔徑之膜過濾器，以針筒壓送過濾，各溶液粒徑0.5 μm以上個數大約每1mL各為1個、 2個、1個。
〈強介電體薄膜之製膜〉
準備11片表面以濺鍍法形成Pt下部電極膜之6吋矽基板做為基板。在各基板之Pt下部電極膜上使用如上所述調製之組成物，以各種不同之製膜條件，進行實施例1~8、比較例1~3之強介電體薄膜製膜。表1表示實施例1~實施例8、比較例1~比較例3之強介電體薄膜各種製膜條件。採用旋轉塗佈進行組成物塗佈。表中塗佈次數表示重複進行組成物塗佈和預燒之次數、迴轉速度與迴轉時間表示塗佈組成物時旋轉塗佈之迴轉速度與迴轉時間。另外，不論為任一塗佈條件均於500 rpm的3秒鐘迴轉後，才以表中所示條件進行旋轉塗佈之迴轉。每一預燒(乾燥以及預燒成)均以平板加熱器於大氣環境下進行。形成配向控制層、膜厚度調整層之步驟時，進行1次或數次之組成物塗佈與預燒後，進行1次正式燒成。任一正式燒成均於氧氣環境中，以10℃/秒之昇溫速度在氧氣環境下加熱至700℃，於700℃加熱1分鐘之方法進行，使預燒後之膜形成結晶。配向控制層、膜厚度調整層、結晶粒徑控制層之具體製膜過程範例，各記載於實施例1、2、7之說明。
<實施例1>
使用旋轉塗佈法於基板之Pt下部電極膜上，以3秒500 rpm，其後20秒2000 rpm之條件，塗佈上述所調製5質量%濃度之配向控制層用組成物。接著，用平板加熱器在大氣環境下，以180℃加熱5分鐘進行乾燥/預燒後，在氧氣環境中以10℃/秒昇溫速度加熱至700℃，以1分鐘700℃加熱進行正式燒成結晶化，獲得層厚20 nm的配向控制層。此為實施例1之強介電體薄膜。
<實施例2>
除了在基板之Pt下部電極膜上進行乾燥/預燒之預燒溫度為200℃以外，其餘條件和實施例1同樣，而形成層厚20 nm的配向控制層。接著，使用旋轉塗佈法於配向控制層上，以3秒500 rpm，其後20秒2000 rpm之條件，塗佈上述所調製12質量%濃度之膜厚度調整層用組成物。接著，用平板加熱器在大氣環境下，以300℃加熱5分鐘進行乾燥/預燒。重複進行4次該膜厚度調整層用組成物之塗佈、預燒步驟後，在氧氣環境中以10℃/秒昇溫速度加熱至700℃，以1分鐘700℃加熱進行正式燒成結晶化，獲得層厚300 nm的膜厚度調整層。此為實施例2之強介電體薄膜。
<實施例3、4、5、6>
實施例3、4、5、6中，以表1所表示之條件於基板 之Pt下部電極膜上製膜為配向控制層，接著於配向控制層上製膜為膜厚度調整層，獲得強介電體薄膜。各層之層厚表示於表2。
<實施例7、8>
使用旋轉塗佈法於基板之Pt下部電極膜上，以3秒500 rpm，其後20秒2000 rpm之條件，塗佈上述所調製1質量%濃度之結晶粒徑控制層用組成物。接著，用平板加熱器在大氣環境下，以200℃加熱5分鐘進行乾燥/預燒，獲得層厚2 nm之結晶粒徑控制層。接著，以表1所表示之條件，於結晶粒徑控制層上形成配向控制層，再於配向控制層上形成膜厚度調整層，獲得實施例7之強介電體薄膜。實施例8則於使用濃度7%配向控制層用組成物以外，其餘和實施例7相同，而獲得強介電體薄膜。各層之層厚表示於表2。
<比較例1、2、3>
比較例1中除了使用濃度10%之配向控制層用組成物以外，其餘和實施例4相同，而獲得層厚35 nm配向控制層，及層厚300 nm膜厚度調整層之強介電體薄膜。
比較例2中除了使用濃度12%之配向控制層用組成物以外，其餘和實施例4相同，而獲得層厚75 nm配向控制層，及層厚300 nm膜厚度調整層之強介電體薄膜。
比較例3以表1所示之條件，重複進行6次配向控制 層用組成物之塗佈與乾燥/預燒後，進行正式燒成，於基板之Pt下部電極膜上，形成層厚270 nm配向控制層，以此為強介電體薄膜。
<比較試驗>
對得自實施例1~8及比較例1~3之強介電體薄膜利用以下之方法，求出各層層厚、優先配向面、配向度、平均粒子徑。其結果各表示於表2。另外，分別表示實施例1、2、3、5、6、8之XRD圖型於圖3；比較例1~3之XRD圖型表示於圖4；實施例2之表面SEM像(倍率10000倍)表示於圖5；實施例7之表面SEM像(倍率50000倍)表示於圖6。
(1)層厚測定：以SE全光譜橢偏儀(J.A.Woollam公司製：M-2000)測定強介電體薄膜之各層層厚，分別求出「結晶粒徑控制層與配向控制層之合計層厚」、「配向控制層層厚」、「膜厚度調整層層厚」。另外「結晶粒徑控制層層厚」由「結晶粒徑控制層與配向控制層之合計層厚」減去「配向控制層層厚」計算求得。
(2)優先配向面：介電體結晶之優先配向面為利用X光繞射裝置(XRD；Bruker公司製：MXP18HF)測定強介電體薄膜，從所得繞射結果中採用強度最高者為優先配向面。
(3)配向度：介電體結晶(110)面之配向度為上述(2)所得繞射結果，以(110)面強度/((100)面強度+(110)面 強度+(111)面強度)之計算而求得。
(4)平均粒子徑：介電體結晶之平均粒子徑為利用掃描式電子顯微鏡(SEM；HITACHI公司製：S-900)拍攝強介電體薄膜表面，並對於拍攝到的電子顯微鏡影像(表面像)之任意30個結晶粒子，使用游標尺測量結晶粒子之粒徑(最長徑與最短徑)，由該等測定結果算出平均粒子徑。
如同表2及圖3、圖4所示，配向控制層厚度為5 nm~30 nm範圍內之實施例1~8，可製得以高配向度0.70~0.91，於(110)面優先控制結晶配向之強介電體薄膜。還有 ，設有膜厚度調整層之實施例2~8也由(110)面為結晶配向優先得知，膜厚度調整層維持和配向控制層之優先配向面相同之結晶配向面，及可利用此膜厚度調整層任意調整於(110)面被優先控制結晶配向之強介電體薄膜之厚度。
另一方面，配向控制層之厚度為35 nm之比較例1及75 nm之比較例2，各(110)面被優先配向，而配向控制層厚度為270 nm之比較例3則(111)面被優先配向。
並且，從圖5、圖6中可知，相較於實施例1~6未設置結晶粒徑控制層所形成之強介電體薄膜，於實施例7、8之設置結晶粒徑控制層，並於其上所形成之強介電體薄膜，係最表層之平均粒子徑為非常微細之結晶組織。
利用本發明之製造方法，不需設定種晶層或緩衝層，可簡易製得於(110)面優先結晶配向之強介電體薄膜，並且所得之(110)面優先配向PZT膜等含有Pb鈣鈦礦型強介電體薄膜具有大介電率，可用於薄膜冷凝器或電容器。
10‧‧‧基板本體
11‧‧‧下部電極
12‧‧‧結晶粒徑控制層
13‧‧‧配向控制層
14‧‧‧膜厚度調整層
圖1：說明本發明第1實施型態製造方法之剖面圖。
圖2：說明本發明第2實施型態製造方法之剖面圖。
圖3：實施例1、2、3、5、6及8的XRD圖型示意圖。
圖4：比較例1、2、3的XRD圖型示意圖。
圖5：實施例2的表面SEM像(倍率10000倍)。
圖6：實施例7的表面SEM像(倍率50000倍)。
10‧‧‧基板本體
11‧‧‧下部電極
13‧‧‧配向控制層
14‧‧‧膜厚度調整層

Claims (13)

  1. 一種強介電體薄膜之製造方法，其為在具有基板本體及結晶面於(111)軸方向配向之下部電極之基板的前述下部電極上，塗布強介電體薄膜形成用組成物，經預燒後，經燒成予以結晶化，而於前述下部電極上製造強介電體薄膜之方法，其特徵為於前述下部電極上塗佈強介電體薄膜形成用組成物，經預燒、燒成而形成配向控制層，且以使前述配向控制層之結晶化後之層厚成為5nm~30nm之範圍內之方式設定前述強介電體薄膜形成用組成物之塗佈量，使前述配向控制層之優先結晶配向位於(110)面。
  2. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中用以形成前述配向控制層之預燒溫度在180℃~300℃之範圍內。
  3. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中形成前述配向控制層之前，於前述下部電極上形成結晶粒徑控制層，且於前述結晶粒徑控制層上形成前述配向控制層。
  4. 如申請專利範圍第1至3項中任一項之強介電體薄膜之製造方法，其在形成前述配向控制層之後，進而具有於前述配向控制層上塗佈強介電體薄膜形成用組成物，經預燒、燒成，而形成具有與前述配向控制層之結晶配向相同之結晶配向之膜厚度調整層之步驟。
  5. 如申請專利範圍第4項之強介電體薄膜之製造方法 ，其中形成前述膜厚度調整層之步驟中，前述預燒溫度係在300℃~450℃之範圍內。
  6. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述強介電體薄膜為含有Pb之鈣鈦礦(perovskite)型氧化物，前述強介電體薄膜形成用組成物包含β-二酮類及多元醇類。
  7. 如申請專利範圍第6項之強介電體薄膜之製造方法，其中前述β-二酮類為乙醯基丙酮，前述多元醇類為丙二醇。
  8. 一種強介電體薄膜，其係以如申請專利範圍第1至7項中任一項之方法製造之於(110)面上優先結晶配向者。
  9. 一種複合電子零件，係具有如申請專利範圍第8項之強介電體薄膜之薄膜電容、電容器、IPD、DRAM記憶體用之電容、層合電容、電晶體之閘極絕緣體、不揮發性記憶體、焦電型紅外線檢測元件、壓電元件、電光學元件、驅動器(actuator)、共振元件、超音波馬達、或LC雜訊濾波元件之複合電子零件。
  10. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述基板為矽基板或藍寶石基板。
  11. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述下部電極係由選自Pt、Ir、Ru之至少一種金屬所構成。
  12. 如申請專利範圍第3項之強介電體薄膜之製造方法，其中前述結晶粒徑控制層係由鈦酸鉛、鈦酸鋯酸鉛、 鋯酸鉛所選出之至少一種化合物所組成。
  13. 如申請專利範圍第4項之強介電體薄膜之製造方法，其中於形成前述膜厚度調整層之步驟中，在進行多次前述強介電體薄膜形成用組成物之塗佈及預燒後，至少進行一次燒成步驟。
TW101117402A 2011-05-17 2012-05-16 強介電體薄膜之製造方法 TWI613725B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-110682 2011-05-17
JP2011110682 2011-05-17
JP2012073404A JP5828293B2 (ja) 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法
JP2012-073404 2012-03-28

Publications (2)

Publication Number Publication Date
TW201314774A true TW201314774A (zh) 2013-04-01
TWI613725B TWI613725B (zh) 2018-02-01

Family

ID=46208301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117402A TWI613725B (zh) 2011-05-17 2012-05-16 強介電體薄膜之製造方法

Country Status (6)

Country Link
US (2) US8951603B2 (zh)
EP (1) EP2525393B1 (zh)
JP (1) JP5828293B2 (zh)
KR (1) KR101926194B1 (zh)
CN (1) CN102787356B (zh)
TW (1) TWI613725B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615899B (zh) * 2013-05-13 2018-02-21 Mitsubishi Materials Corp 附強介電體膜之矽基板
TWI648887B (zh) * 2014-03-27 2019-01-21 日商三菱綜合材料股份有限公司 摻雜Ｃｅ之ＰＺＴ系壓電體膜

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102245513B (zh) * 2010-01-21 2015-10-14 友技科株式会社 Pbnzt强电介质膜、溶胶凝胶溶液、成膜方法及强电介质膜的制造方法
JP2015065430A (ja) * 2013-08-27 2015-04-09 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
JP5754539B2 (ja) * 2013-10-15 2015-07-29 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
TWI650774B (zh) 2014-03-27 2019-02-11 日商三菱綜合材料股份有限公司 摻雜Ｍｎ之ＰＺＴ系壓電體膜形成用組成物及摻雜Ｍｎ之ＰＺＴ系壓電體膜
CN106233480B (zh) * 2014-04-23 2019-02-15 柯尼卡美能达株式会社 压电元件、压电元件的制造方法、压电促动器、喷墨头及喷墨打印机
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN104311007A (zh) * 2014-09-29 2015-01-28 中国科学院声学研究所 具有微结构锆钛酸铅pzt厚膜的制备方法
BR112018068168A2 (pt) 2016-03-16 2019-02-12 Xaar Technology Limited ?elemento de filme fino piezoelétrico e método para a fabricação do dito elemento?
EP3220431B1 (en) 2016-03-16 2019-10-30 Xaar Technology Limited A piezoelectric thin film element
CN108475523B (zh) * 2016-04-12 2021-10-19 复旦大学 大电流读出铁电单晶薄膜存储器及其制备方法和操作方法
JP6665673B2 (ja) * 2016-05-12 2020-03-13 三菱マテリアル株式会社 強誘電体薄膜の製造方法
CN105932152B (zh) * 2016-05-20 2018-09-25 济南大学 一种提高铁电薄膜抗击穿能力的方法
US10618285B2 (en) 2016-06-17 2020-04-14 Canon Kabushiki Kaisha Piezoelectric substrate and method of manufacturing the piezoelectric substrate, and liquid ejection head
JP6910812B2 (ja) * 2016-06-17 2021-07-28 キヤノン株式会社 圧電体基板の製造方法
CN107464970A (zh) * 2017-08-16 2017-12-12 广东工业大学 一种铁电微波滤波器
JP7192262B2 (ja) * 2018-06-22 2022-12-20 三菱マテリアル株式会社 Ｋｎｎ膜形成用液組成物及びこの液組成物を用いたｋｎｎ膜の形成方法
JP7166866B2 (ja) * 2018-10-03 2022-11-08 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド
US11352699B2 (en) * 2019-05-23 2022-06-07 University Of Connecticut Tungsten bronze thin films and method of making the same
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
JP2022026591A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 圧電デバイス、液体噴射ヘッド、液体噴射装置及び圧電デバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3021930B2 (ja) * 1991-02-13 2000-03-15 三菱マテリアル株式会社 強誘電体薄膜の結晶配向性制御方法
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
JP4146533B2 (ja) * 1997-08-21 2008-09-10 ローム株式会社 強誘電体膜形成用溶液および強誘電体膜の形成法
JP2000164818A (ja) * 1998-09-25 2000-06-16 Sharp Corp 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
US6376090B1 (en) * 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP4122430B2 (ja) * 2003-03-26 2008-07-23 独立行政法人産業技術総合研究所 強誘電体膜
CN1779926A (zh) * 2005-10-13 2006-05-31 苏州科技学院 控制锆钛酸铅铁电薄膜择优取向的方法
JP4396860B2 (ja) * 2006-05-26 2010-01-13 セイコーエプソン株式会社 圧電体層の製造方法
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5228158B2 (ja) * 2007-06-08 2013-07-03 国立大学法人豊橋技術科学大学 半導体基板上の積層構造
JP5391395B2 (ja) * 2007-10-15 2014-01-15 日立金属株式会社 圧電薄膜付き基板及び圧電素子
JP5655272B2 (ja) * 2009-03-12 2015-01-21 三菱マテリアル株式会社 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615899B (zh) * 2013-05-13 2018-02-21 Mitsubishi Materials Corp 附強介電體膜之矽基板
TWI648887B (zh) * 2014-03-27 2019-01-21 日商三菱綜合材料股份有限公司 摻雜Ｃｅ之ＰＺＴ系壓電體膜

Also Published As

Publication number Publication date
CN102787356B (zh) 2016-10-05
EP2525393A2 (en) 2012-11-21
JP2012256851A (ja) 2012-12-27
JP5828293B2 (ja) 2015-12-02
US20150104637A1 (en) 2015-04-16
TWI613725B (zh) 2018-02-01
KR20120128567A (ko) 2012-11-27
US20120295100A1 (en) 2012-11-22
CN102787356A (zh) 2012-11-21
EP2525393B1 (en) 2020-10-21
EP2525393A3 (en) 2014-07-09
KR101926194B1 (ko) 2018-12-06
US8951603B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
TWI613725B (zh) 強介電體薄膜之製造方法
TWI588895B (zh) 強介電體薄膜之製造方法
JP2013211329A (ja) Ｐｚｔ系強誘電体薄膜及びその製造方法
TWI601706B (zh) ＰＮｂＺＴ強介電體薄膜之製造方法
TW201522273A (zh) ＰＮｂＺＴ薄膜的製造方法
TW201546831A (zh) 摻雜Ｍｎ之ＰＺＴ系壓電體膜形成用組成物及摻雜Ｍｎ之ＰＺＴ系壓電體膜
TW201601359A (zh) 摻雜Ｍｎ及Ｎｂ之ＰＺＴ系壓電體膜形成用組成物
JP2002047011A (ja) 緻密質ペロブスカイト型金属酸化物薄膜の形成方法及び緻密質ペロブスカイト型金属酸化物薄膜
TW201344724A (zh) 鐵電體薄膜之製造方法
TW201428850A (zh) 強介電質薄膜之製造方法
US20140293505A1 (en) Pzt-based ferroelectric thin film and method of forming the same
JP5644975B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
TW201603338A (zh) 摻雜Ｃｅ之ＰＺＴ系壓電體膜