JP2012256851A - 強誘電体薄膜の製造方法 - Google Patents

強誘電体薄膜の製造方法 Download PDF

Info

Publication number
JP2012256851A
JP2012256851A JP2012073404A JP2012073404A JP2012256851A JP 2012256851 A JP2012256851 A JP 2012256851A JP 2012073404 A JP2012073404 A JP 2012073404A JP 2012073404 A JP2012073404 A JP 2012073404A JP 2012256851 A JP2012256851 A JP 2012256851A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
control layer
layer
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012073404A
Other languages
English (en)
Other versions
JP5828293B2 (ja
Inventor
Toshiaki Watanabe
敏昭 渡辺
Hideaki Sakurai
英章 桜井
Nobuyuki Soyama
信幸 曽山
Toshihiro Doi
利浩 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012073404A priority Critical patent/JP5828293B2/ja
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to US13/471,845 priority patent/US8951603B2/en
Priority to EP12168091.2A priority patent/EP2525393B1/en
Priority to CN201210150587.5A priority patent/CN102787356B/zh
Priority to KR1020120051457A priority patent/KR101926194B1/ko
Priority to TW101117402A priority patent/TWI613725B/zh
Publication of JP2012256851A publication Critical patent/JP2012256851A/ja
Priority to US14/576,757 priority patent/US20150104637A1/en
Application granted granted Critical
Publication of JP5828293B2 publication Critical patent/JP5828293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

【課題】（１１０）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることが可能な、強誘電体薄膜の製造方法を提供する。
【解決手段】結晶面が（１１１）軸方向に配向した下部電極を有する基板の下部電極上に、強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極上に強誘電体薄膜を製造する方法の改良であり、強誘電体薄膜が（１１０）面に優先的に結晶配向が制御された配向制御層により構成され、配向制御層を結晶化後の層厚を５ｎｍ〜３０ｎｍの範囲内にすることにより形成することを特徴とする。
【選択図】図１

Description

本発明は、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を簡便に製造する方法に関する。
近年、電子デバイスサイズの更なる縮小化の要求から、強誘電体薄膜をキャパシタや圧電素子として用いた開発が盛んである。
ジルコン酸チタン酸鉛（ＰＺＴ）はペロブスカイト構造を有し、優れた誘電特性を示す強誘電体である。このＰＺＴを誘電体薄膜材料とした薄膜キャパシタを得るためには、成膜プロセスが安価であり、基板面内で均一な膜組成が得られるため、ゾルゲル液を用いたＣＳＤ（chemical solution deposition）法が注目されている。
このような強誘電体薄膜をゾルゲル液を用いたＣＳＤ法により成膜するにあたって、基板上に、結晶面が（１１１）軸方向に配向した白金やイリジウムを下部電極として形成し、この下部電極の上に強誘電体薄膜を形成することで、下部電極の（１１１）軸方向に依存して、（１１１）面を優先的に結晶配向させた強誘電体薄膜を得ることが可能であった。このような（１１１）面を優先的に結晶配向させた強誘電体薄膜は、高い絶縁耐圧と高い寿命信頼性を保有するため、ＩＰＤ（Integrated Passive Device）や不揮発性メモリ等の用途に適する。
また、（１１１）軸方向に配向した下部電極の上に、（１００）面や（１１０）面を優先的に結晶配向させるためには、強誘電体薄膜とは異なる物質をシード層として用いたり、強誘電体薄膜とは異なる物質を下部電極の影響を受け難くするバッファ層として導入したりすることが知られている。（１００）面を優先的に結晶配向させた強誘電体薄膜は、大きなｅ31圧電定数を保有するため、アクチュエータ等の用途に適する。更に（１１０）面を優先的に結晶配向させた強誘電体薄膜は、大きな誘電率を保有するため、キャパシタ等の用途に適する。
バッファ層を導入する技術として、強誘電体膜の製造方法が開示されている（例えば、特許文献１参照。）。この強誘電体膜の製造方法は、基板上に所定の結晶面に配向した下地膜を形成する工程と、下地膜上に炭素膜を形成する工程と、炭素膜上に強誘電体材料を含むアモルファス薄膜を形成する工程と、アモルファス薄膜を加熱して結晶化することにより、下地膜上に強誘電体膜を形成する工程と、を具備する。この方法により製造された強誘電体膜は、所定の結晶面と異なる結晶面に配向され、強誘電体材料は、ペロブスカイト及びビスマス層状構造酸化物、超伝導酸化物、タングステンブロンズ構造酸化物、ＣａＯ、ＢａＯ、ＰｂＯ、ＺｎＯ、ＭｇＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、Ｙ2Ｏ3、Ｌａ2Ｏ3、Ｃｒ2Ｏ3、Ｂｉ2Ｏ3、Ｇａ2Ｏ3、ＺｒＯ2、ＴｉＯ2、ＨｆＯ2、ＮｂＯ2、ＭｏＯ3、ＷＯ3及びＶ2Ｏ5からなる群から選択される少なくとも１種の材料、少なくとも１種の材料にＳｉＯ2を含む材料、及び、少なくとも１種の材料にＳｉＯ2及びＧｅＯ2を含む材料の少なくとも１つからなる。上記特許文献１では、バッファ層として形成された炭素膜の膜厚を調整することで、この炭素膜の上に形成する強誘電体膜の結晶配向性を制御している。具体的には、炭素膜であるＤＬＣ（ダイヤモンドライクカーボン）膜の膜厚ｘが０ｎｍ＜ｘ＜１０ｎｍのとき、ＰＺＴの配向性が（１１１）面＋（００１）面配向、ＤＬＣ膜の膜厚ｘがｘ＝１０ｎｍのとき、ＰＺＴの配向性が（００１）面配向、ＤＬＣ膜の膜厚ｘが１０ｎｍ＜ｘ＜１００ｎｍのとき、ＰＺＴの配向性が（００１）面＋（１１０）面配向、ＤＬＣ膜の膜厚ｘがｘ＝１００ｎｍのとき、ＰＺＴの配向性が（１１０）面配向、及びＤＬＣ膜の膜厚ｘが１００ｎｍ＜ｘのとき、ＰＺＴの配向性が弱い（１１０）面配向と、その結晶配向性を制御していることが示されている。
また、上記特許文献１には、（１１１）配向させた下地電極の上に、（００１）方向に強く自己配向するＬａＮｉＯ3を積層したものをバッファ層として用いることで、その上部に（００１）配向したＰＺＴ膜を得ることができると記載されている。
しかしながら、上記特許文献１に示される方法では、シード層やバッファ層を導入するなど、複雑な工程を踏まなければならず、また、このようなシード層やバッファ層が含まれることで、強誘電体薄膜の特性を劣化させたり、汚染等を生じるおそれがあった。
また、強誘電体薄膜の結晶配向性を制御する方法として、結晶面が（１１１）軸方向に配向した白金基板上にＰＺＴ又はＰＬＺＴの前駆体溶液を塗布し、加熱して強誘電体薄膜を形成する方法において、該前駆体溶液を基板上に塗布した後、まず所望の結晶配向をもたらす１５０〜５５０℃の温度範囲で熱処理を行い、その後５５０〜８００℃で焼成して結晶化させることにより、薄膜の結晶面を熱処理温度に従った特定軸方向に優先的に配向させることを特徴とする強誘電体薄膜の結晶配向性制御方法が開示されている（例えば、特許文献２参照。）。この特許文献２では、仮焼成に相当する熱処理の温度範囲によって、強誘電体薄膜の結晶配向性を制御し、下部電極上に結晶配向性を制御した強誘電体薄膜をシード層やバッファ層を導入することなく、直接形成している。具体的には、１５０〜２５０℃の熱処理で（１１１）面が優先的に配向、２５０〜３５０℃の熱処理で（１１１）面と（１００）面が優先的に配向、及び４５０〜５５０℃の熱処理で（１００）面と（２００）面が優先的に配向と、その結晶配向性を制御していることが示されている。
また、Ｐｂ含有ペロブスカイト型強誘電体薄膜の膜厚が薄い場合、結晶核の発生密度が少なくなって、結晶が異常粒成長する場合があり、結晶粒径を制御することは困難であった。このように異常粒成長した強誘電体薄膜は絶縁特性に劣る場合があり、その品質に問題があった。
特開２０１１−２９３９９号公報（請求項７、段落［０００３］，［００２２］〜［００２６］，［００３９］、図１） 特開平６−１１６０９５号公報（請求項１〜４、段落［０００５］，［０００６］、図１）
しかし、上記特許文献２に示される方法では、下部電極上に（１１０）面を優先的に含む結晶配向を有する強誘電体薄膜を形成することができない。
本発明の目的は、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることが可能な、強誘電体薄膜の製造方法を提供することにある。
本発明の別の目的は、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜の膜厚をその用途に合わせて任意に調整することが可能な、強誘電体薄膜の製造方法を提供することにある。
本発明の更に別の目的は、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜の結晶粒径を制御することが可能な、強誘電体薄膜の製造方法を提供することにある。
本発明者等は、上記従来の優先配向させた強誘電体薄膜について鋭意検討し、強誘電体薄膜をゾルゲル法を用いて形成する際、結晶面が（１１１）軸方向に配向した下部電極を有する基板の下部電極上に、強誘電体薄膜形成用組成物を塗布し、乾燥・仮焼成して得られたゲル膜を本焼成して結晶化させた膜厚を、ある特定の範囲内にすることで、シード層やバッファ層を設けることなく、下部電極の（１１１）軸方向に依存しない、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を簡便に得ることができること、また、上記得られた（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を下地層として用い、この下地層の上に更に強誘電体薄膜を形成すると、膜厚に関わらず、下地層の結晶配向と同じ結晶配向を有する強誘電体薄膜を得ることができること、更に、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を形成する前に、核の発生密度を高める層として、結晶粒径制御層を導入することで、結晶の異常粒成長を抑制し、微細な結晶組織で（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を得ることができること、をそれぞれ見出し、本発明を完成させた。
本発明の第１の観点は、図1に示すように、結晶面が（１１１）軸方向に配向した下部電極１１を有する基板１０の下部電極１１上に、強誘電体薄膜形成用組成物を塗布し、仮焼した後、焼成して結晶化させることにより下部電極１１上に強誘電体薄膜１３を製造する方法において、強誘電体薄膜形成用組成物を下部電極１１上に塗布、仮焼、焼成して配向制御層１３を形成し、強誘電体薄膜形成用組成物の塗布量を配向制御層１３の結晶化後の層厚が５ｎｍ〜３０ｎｍの範囲内になるように設定して配向制御層１３の優先的な結晶配向を（１１０）面にすることを特徴とする。
本発明の第２の観点は、第１の観点に基づく観点であって、に示すように、配向制御層１３を形成するための仮焼温度が１８０℃〜３００℃の範囲内にあることを特徴とする。
本発明の第３の観点は、第１の観点に基づく発明であって、図２に示すように、配向制御層１３を形成する前に、下部電極１１上に結晶粒径制御層１２を形成し、結晶粒径制御層１２の上に配向制御層１３を形成することを特徴とする。
本発明の第４の観点は、第１ないし３の観点のいずれかに基づく観点であって、強誘電体薄膜形成用組成物の一部を下部電極１１上に塗布、仮焼、焼成して配向制御層１３を形成した後に、強誘電体薄膜形成用組成物の残部を配向制御層１３上に塗布、仮焼、焼成して配向制御層１３の結晶配向と同じ結晶配向を有する膜厚調整層１４を形成することを特徴とする。
本発明の第５の観点は、第１の観点に基づく観点であって、強誘電体薄膜形成用組成物の残部を塗布した後の膜厚調整層１４を形成するための仮焼温度が３００℃〜４５０℃の範囲内にあることを特徴とする。
本発明の第６の観点は、第１の観点に基づく発明であって、更に強誘電体薄膜がＰｂ含有ペロブスカイト型酸化物であり、強誘電体薄膜形成用組成物がβ−ジケトン類及び多価アルコール類を含んでいることを特徴とする。
本発明の第７の観点は、第４の観点に基づく発明であって、更にβ−ジケトン類がアセチルアセトンであり、多価アルコール類がプロピレングリコールであることを特徴とする。
本発明の第８の観点は、第１ないし７の観点のいずれかの観点に基づく方法により製造された（１１０）面に優先的に結晶配向した強誘電体薄膜である。
本発明の第９の観点は、第８の観点に基づく強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品である。
本発明の第１の観点では、結晶面が（１１１）軸方向に配向した下部電極を有する基板の下部電極上に、強誘電体薄膜形成用組成物を塗布し、仮焼した後、焼成して結晶化させることにより下部電極上に強誘電体薄膜を製造する方法において、強誘電体薄膜形成用組成物を下部電極上に塗布、仮焼、焼成して配向制御層を形成し、強誘電体薄膜形成用組成物の塗布量を配向制御層の結晶化後の層厚が５ｎｍ〜３０ｎｍの範囲内になるように設定して配向制御層の優先的な結晶配向を（１１０）面にすることを特徴とする。このように、形成する配向制御層の結晶化後の層厚を上記のような比較的薄い範囲内にしても、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることができる。
本発明の第２の観点では、配向制御層を形成するための仮焼温度が１８０℃〜３００℃の範囲内にすることで、配向制御層により、（１１０）面に優先的に結晶配向が制御された強誘電体の薄膜をより一層安定して形成することができる。
本発明の第３の観点では、配向制御層を形成する前に、下部電極上に結晶粒径制御層を形成し、結晶粒径制御層の上に配向制御層を形成することで、配向制御層の結晶以上成長を抑制することができ、結果として、微細な結晶組織で（１１０）面に優先的に結晶配向した配向制御層を得ることができる。
本発明の第４の観点では、強誘電体薄膜形成用組成物の一部を下部電極上に塗布、仮焼、焼成して配向制御層を形成した後に、強誘電体薄膜形成用組成物の残部を配向制御層上に塗布、仮焼、焼成して配向制御層の結晶配向と同じ結晶配向を有する膜厚調整層を形成することで、配向制御層により（１１０）面に優先的に結晶配向が制御された強誘電体薄膜の膜厚を強誘電体薄膜の用途に合わせて任意に調整することが可能となる。
本発明の第５の観点では、強誘電体薄膜形成用組成物の残部を塗布した後の膜厚調整層１４を形成するための仮焼温度が３００℃〜４５０℃の範囲内にすることで、膜厚調整層により、（１１０）面に優先的に結晶配向が制御された強誘電体の薄膜をより一層安定して形成することができる。
本発明の第１の実施形態の製造方法を説明するための断面図である。 本発明の第２の実施形態の製造方法を説明するための断面図である。 実施例１，２，４，５及び７のＸＲＤパターンを示す図である。 比較例１，２のＸＲＤパターンを示す図である。 実施例２の表面ＳＥＭ像（倍率１００００倍）である。 実施例７の表面ＳＥＭ像（倍率５００００倍）である。
次に本発明を実施するための形態を図面に基づいて説明する。
本発明は、図１に示すように、結晶面が（１１１）軸方向に配向した下部電極１１を有する基板１０の下部電極１１上に、強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極１１上に強誘電体薄膜１３を製造する方法の改良である。
本発明の特徴ある構成は、強誘電体薄膜が（１１０）面に優先的に結晶配向が制御された配向制御層１３により構成され、配向制御層１３を結晶化後の層厚を５ｎｍ〜３０ｎｍの範囲内にすることにより形成するところにある。このように、形成する配向制御層１３の結晶化後の層厚を５ｎｍ〜３０ｎｍの範囲内にすることで、（１１０）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることができる。このように、結晶化後の層厚を上記範囲内にすることで、得られる配向制御層１３を（１１０）面に優先的に結晶配向させることができるのは、表面エネルギーが最小になるように自己配向することによるものと推察される。配向制御層１３の結晶化後の層厚は５ｎｍ〜３０ｎｍである。５ｎｍ未満では膜が形成されずアイランド状になるため好ましくなく、３０ｎｍを超えると（１１０）配向とならず、他の配向となるため好ましくないからである。更に好ましくは２０ｎｍ〜３０ｎｍである。この好ましい範囲の理由は、２０ｎｍ未満では温度条件により他の配向となり好ましくなく、３０ｎｍを超えると他の配向となり好ましくないからである。
強誘電体薄膜を製造する基板１０としては、シリコン基板やサファイア基板などの耐熱性基板が用いられる。また、この基板１０上に形成する結晶面が（１１１）軸方向に配向した下部電極１１としては、ＰｔやＩｒ、Ｒｕなどの導電性を有し、強誘電体薄膜と反応しない材料が用いられる。製造する強誘電体薄膜はＰｂ含有ペロブスカイト型酸化物であることが好適であり、ＰＺＴやＰＬＺＴ、ＰＭｎＺＴ、ＰＮｂＺＴなどが挙げられる。
強誘電体薄膜形成用組成物は、複合金属酸化物を構成するための原料が所望の金属原子比を与えるような割合となるように、有機溶媒中に溶解している有機金属化合物溶液からなる。
複合金属酸化物原料は、Ｐｂ、Ｌａ、Ｚｒ及びＴｉの各金属元素に、有機基がその酸素又は窒素原子を介して結合している化合物が好適である。例えば、金属アルコキシド、金属ジオール錯体、金属トリオール錯体、金属カルボン酸塩、金属β−ジケトネート錯体、金属β−ジケトエステル錯体、金属β−イミノケト錯体、及び金属アミノ錯体からなる群より選ばれた１種又は２種以上が例示される。特に好適な化合物は、金属アルコキシド、その部分加水分解物、有機酸塩である。このうち、Ｐｂ化合物、Ｌａ化合物としては、酢酸塩（酢酸鉛：Ｐｂ(ＯＡｃ）2、酢酸ランタン：Ｌａ(ＯＡｃ）3）、鉛ジイソプロポキシド：Ｐｂ(ＯｉＰｒ）2、ランタントリイソプロポキシド：Ｌａ(ＯｉＰｒ）3などが挙げられる。Ｔｉ化合物としては、チタンテトラエトキシド：Ｔｉ(ＯＥｔ）4、チタンテトライソプロポキシド：Ｔｉ(ＯｉＰｒ）4、チタンテトラｎ−ブトキシド：Ｔｉ(ＯｎＢｕ）4、チタンテトライソブトキシド：Ｔｉ(ＯｉＢｕ）4、チタンテトラｔ−ブトキシド：Ｔｉ(ＯｉＢｕ）4、チタンジメトキシジイソプロポキシド：Ｔｉ(ＯＭｅ）2(ＯｉＰｒ）2などのアルコキシドが挙げられる。Ｚｒ化合物としては、上記Ｔｉ化合物と同様なアルコキシド類が好ましい。金属アルコキシドはそのまま使用しても良いが、分解を促進させるためにその部分加水分解物を使用しても良い。
強誘電体薄膜形成用組成物を調製するには、これらの原料を所望の強誘電体薄膜組成に相当する比率で適当な溶媒に溶解して、塗布に適した濃度に調製する。
この調整は、典型的には、以下のような液合成フローによって、前駆溶液となる強誘電体薄膜形成用組成物を得ることができる。反応容器に、Ｚｒ源（例えばＺｒテトラｎ−ブトキシド）と、Ｔｉ源（例えばＴｉイソプロポキシド）と、安定化剤（例えばアセチルアセトン）を入れて、窒素雰囲気中で還流する。その次に還流後の化合物にＰｂ源（例えば酢酸鉛三水和物）とを添加するとともに、溶剤（例えばプロピレングリコール）を添加し、窒素雰囲気中で還流し、減圧蒸留して副生成物を除去した後、この溶液に更にプロピレングリコールを添加して濃度を調節し、更に、この溶液にｎ−ブタノールを添加する。この結果、当該強誘電体薄膜形成用組成物を得る。
ここで用いる強誘電体薄膜形成用組成物の溶媒は、使用する原料に応じて適宜決定されるが、一般的には、カルボン酸、アルコール（例えば、多価アルコールであるプロピレングリコール）、エステル、ケトン類（例えば、アセトン、メチルエチルケトン）、エーテル類（例えば、ジメチルエーテル、ジエチルエーテル）、シクロアルカン類（例えば、シクロヘキサン、シクロヘキサノール）、芳香族系（例えば、ベンゼン、トルエン、キシレン）、その他テトラヒドロフランなど、或いはこれらの２種以上の混合溶媒を用いることができる。
カルボン酸としては、具体的には、ｎ−酪酸、α−メチル酪酸、ｉ−吉草酸、２−エチル酪酸、２，２−ジメチル酪酸、３，３−ジメチル酪酸、２，３−ジメチル酪酸、３−メチルペンタン酸、４−メチルペンタン酸、２−エチルペンタン酸、３−エチルペンタン酸、２，２−ジメチルペンタン酸、３，３−ジメチルペンタン酸、２，３−ジメチルペンタン酸、２−エチルヘキサン酸、３−エチルヘキサン酸を用いるのが好ましい。
また、エステルとしては、酢酸エチル、酢酸プロピル、酢酸ｎ−ブチル、酢酸ｓｅｃ−ブチル、酢酸ｔｅｒｔ−ブチル、酢酸イソブチル、酢酸ｎ−アミル、酢酸ｓｅｃ−アミル、酢酸ｔｅｒｔ−アミル、酢酸イソアミルを用いるのが好ましく、アルコールとしては、１−プロパノール、２−プロパノール、１−ブタノール、２−ブタノール、イソ−ブチルアルコール、１−ペンタノール、２−ペンタノール、２−メチル−２−ペンタノール、２−メトキシエタノールを用いるのが好適である。
なお、強誘電体薄膜形成用組成物の有機金属化合物溶液中の有機金属化合物の合計濃度は、金属酸化物換算量で０．１〜２０質量％程度とすることが好ましい。
この有機金属化合物溶液中には、必要に応じて安定化剤として、β−ジケトン類（例えば、アセチルアセトン、ヘプタフルオロブタノイルピバロイルメタン、ジピバロイルメタン、トリフルオロアセチルアセトン、ベンゾイルアセトン等）、β−ケトン酸類（例えば、アセト酢酸、プロピオニル酢酸、ベンゾイル酢酸等）、β−ケトエステル類（例えば、上記ケトン酸のメチル、プロピル、ブチル等の低級アルキルエステル類）、オキシ酸類（例えば、乳酸、グリコール酸、α−オキシ酪酸、サリチル酸等）、上記オキシ酸の低級アルキルエステル類、オキシケトン類（例えば、ジアセトンアルコール、アセトイン等）、ジオール、トリオール、高級カルボン酸、アルカノールアミン類（例えば、ジエタノールアミン、トリエタノールアミン、モノエタノールアミン）、多価アミン等を、（安定化剤分子数）／（金属原子数）で０．２〜３程度添加しても良い。
強誘電体薄膜形成用組成物はβ−ジケトン類及び多価アルコール類を含んでいることが好適である。このうち、β−ジケトン類としてはアセチルアセトンが、多価アルコール類としてはプロピレングリコールが特に好ましい。
上記調製された有機金属化合物溶液を濾過処理等によって、パーティクルを除去して、粒径０．５μｍ以上（特に０．３μｍ以上とりわけ０．２μｍ以上）のパーティクルの個数が溶液１ｍＬ当り５０個以下（５０個／ｍＬ以下）とするのが好ましい。有機金属化合物溶液中の粒径０．５μｍ以上のパーティクルの個数が５０個／ｍＬを越えると、長期保存安定性が劣るものとなる。この有機金属化合物溶液中の粒径０．５μｍ以上のパーティクルの個数は少ない程好ましく、特に３０個／ｍＬ以下であることが好ましい。
上記パーティクル個数となるように、調製後の有機金属化合物溶液を処理する方法は特に限定されるものではないが、例えば、次のような方法が挙げられる。第１の方法としては、市販の０．２μｍ孔径のメンブランフィルターを使用し、シリンジで圧送する濾過法である。第２の方法としては、市販の０．０５μｍ孔径のメンブランフィルターと加圧タンクを組み合せた加圧濾過法である。第３の方法としては、上記第２の方法で使用したフィルターと溶液循環槽を組み合せた循環濾過法である。
いずれの方法においても、溶液圧送圧力によって、フィルターによるパーティクル捕捉率が異なる。圧力が低いほど捕捉率が高くなることは一般的に知られており、特に、第１の方法、第２の方法について、粒径０．５μｍ以上のパーティクルの個数を５０個以下とする条件を実現するためには、溶液を低圧で非常にゆっくりとフィルターに通すのが好ましい。
強誘電体薄膜形成用組成物を用いて強誘電体薄膜を形成するには、（１１１）軸方向に配向した下部電極の上に、上記組成物をスピンコート、ディップコート、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等の塗布法を用いて塗布し、ホットプレートなどを用いて乾燥・仮焼成を行い、塗布から乾燥・仮焼成までの工程を繰り返して、所望の範囲内の膜厚のゲル膜を形成してから、一括で本焼成することにより得られる。
乾燥・仮焼成は、溶媒を除去するとともに有機金属化合物を熱分解又は加水分解して複合酸化物に転化させるために行うことから、空気中、酸化雰囲気中、又は含水蒸気雰囲気中で行う。空気中での加熱でも、加水分解に必要な水分は空気中の湿気により十分に確保される。この加熱は、溶媒の除去のための低温加熱と、有機金属化合物の分解のための高温加熱の２段階で実施しても良い。
本焼成は、乾燥・仮焼成で得られた薄膜を結晶化温度以上の温度で焼成して結晶化させるための工程であり、これにより強誘電体薄膜が得られる。この結晶化工程の焼成雰囲気はＯ2、Ｎ2、Ａｒ、Ｎ2Ｏ又はＨ2等或いはこれらの混合ガス等が好適である。
乾燥・仮焼成は、１５０〜５５０℃で１〜１０分間程度行われ、本焼成は４５０〜８００℃で１〜６０分間程度行われる。本焼成は、急速加熱処理（ＲＴＡ処理）で行っても良い。ＲＴＡ処理で本焼成する場合、その昇温速度を１０〜１００℃／秒とすることが好ましい。
また、図２に示すように、配向制御層１３を形成する前に、基板１０の下部電極１１上に結晶粒径制御層１２を形成し、この結晶粒径制御層１２の上に配向制御層１３を形成することが好適である。このように結晶粒径制御層１２を設けることによって、核の発生密度が高められるので、配向制御層１３の結晶の異常粒成長を抑制することができ、結果として、微細な結晶組織で（１１０）面に優先的に結晶配向した配向制御層１３を得ることができる。
結晶粒径制御層１２としては、チタン酸鉛、チタン酸ジルコン酸鉛、ジルコン酸鉛等が挙げられる。また、結晶粒径制御層１２の層厚は１ｎｍ〜１０ｎｍが好ましい。結晶粒径制御層１２の層厚を上記範囲内としたのは、１０ｎｍを超えると、核の発生密度の向上効果が得られず、結果として微細な結晶組織が得られないためである。
結晶粒径制御層１２は、上述した配向制御層１３を形成するのと同様に、（１１１）軸方向に配向した下部電極の上に、結晶粒径制御層用組成物をスピンコート、ディップコート、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等の塗布法を用いて塗布し、ホットプレートなどを用いて大気雰囲気中、１５０〜５５０℃、１〜１０分間乾燥・仮焼成を行い、塗布から乾燥・仮焼成までの工程を繰り返して、所望の範囲内の膜厚のゲル膜を形成することにより得られる。この結晶粒径制御層１２を設ける場合には、配向制御層１３は結晶粒径制御層１２の上に形成される。
また、配向制御層１３を形成した後に、この配向制御層１３を下地層として、下地層の上に更に下地層の結晶配向と同じ結晶配向を有する膜厚調整層１４を形成することが好適である。下地層の上に膜厚調整層１４を形成することで、配向制御層１３の優先配向面に倣って、配向制御層１３と同じ傾向の結晶配向面が形成されるため、この膜厚調整層１４によって、配向制御層により（１１０）面に優先的に結晶配向が制御された強誘電体薄膜の膜厚をその用途に合わせて任意に調整することが可能となる。
膜厚調整層１４は、配向制御層１３と同種のＰｂ含有ペロブスカイト型強誘電体膜である。膜厚調整層１４の膜厚は５０００ｎｍ未満が好ましい。膜厚調整層１４の膜厚を上記範囲内としたのは、５０００ｎｍ以上ではプロセス時間が長くなることと、配向制御層１３の優先配向面に倣う傾向が小さくなり、結果として、（１１０）面の配向度が小さくなるためである。
膜厚調整層１４は、上述した配向制御層１３を形成するのと同様に、配向制御層１３の上に、膜厚調整層用組成物をスピンコート、ディップコート、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等の塗布法を用いて塗布し、ホットプレートなどを用いて大気雰囲気中、１５０〜５５０℃、１〜１０分間乾燥・仮焼成を行い、塗布から乾燥・仮焼成までの工程を繰り返して、所望の範囲内の膜厚のゲル膜を形成してから、酸素雰囲気中、４５０〜８００℃、１〜６０分間本焼成することにより得られる。
このようにして製造された本発明の強誘電体薄膜は、（１１０）面に優先的に結晶配向が制御されたものとなり、大きな誘電率をもつ。
また、本発明の強誘電体薄膜は、薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品における構成材料として使用することができる。
次に本発明の実施例を比較例とともに詳しく説明する。
＜結晶粒径制御層用組成物、配向制御層用組成物及び膜厚調整層用組成物の調製＞
先ず、反応容器にチタニウムテトライソプロポキシドと安定化剤としてアセチルアセトンを添加し、窒素雰囲気下、１５０℃の温度で還流した。次いで、これに酢酸鉛３水和物と溶媒としてプロピレングリコールを添加し、窒素雰囲気下、１５０℃の温度で還流した。その後、１５０℃で減圧蒸留して副生成物を除去し、更に、希釈アルコールを添加することで、以下の表１に示す各濃度に調整された、酸化物換算で各金属比がＰｂ／Ｔｉ＝１２５／１００の金属化合物を含有する結晶粒径制御層用組成物を得た。
先ず、反応容器にジルコニウムテトラｎ−ブトキシドと安定化剤としてアセチルアセトンを添加し、窒素雰囲気下、１５０℃の温度で還流した。これにチタニウムテトライソプロポキシドと安定化剤としてアセチルアセトンを添加し、窒素雰囲気下、１５０℃の温度で還流した。次いで、これに酢酸鉛３水和物と溶媒としてプロピレングリコールを添加し、窒素雰囲気下、１５０℃の温度で還流した。その後、１５０℃で減圧蒸留して副生成物を除去し、更に、希釈アルコールを添加することで、以下の表１に示す所望の濃度に調整された、酸化物換算で各金属比がＰｂ／Ｚｒ／Ｔｉ＝１１０／５２／４８の金属化合物を含有する配向制御層用組成物を得た。
先ず、反応容器にジルコニウムテトラｎ−ブトキシドと安定化剤としてアセチルアセトンを添加し、窒素雰囲気下、１５０℃の温度で還流した。これにチタニウムテトライソプロポキシドと安定化剤としてアセチルアセトンを添加し、窒素雰囲気下、１５０℃の温度で還流した。次いで、これに酢酸鉛３水和物と溶媒としてプロピレングリコールを添加し、窒素雰囲気下、１５０℃の温度で還流した。その後、１５０℃で減圧蒸留して副生成物を除去し、更に、希釈アルコールを添加することで、以下の表１に示す所望の濃度に調整された、酸化物換算で各金属比がＰｂ／Ｚｒ／Ｔｉ＝１１０／５２／４８の金属化合物を含有する膜厚調整層用組成物を得た。
上記結晶粒径制御層用組成物、配向制御層用組成物及び膜厚調整用組成物を構成する各有機金属化合物溶液は、市販の０．２μｍ孔径のメンブランフィルターを使用し、シリンジで圧送して濾過することにより粒径０．５μｍ以上の個数がそれぞれ溶液１ｍＬ当たり１個、２個及び１個であった。
＜実施例１＞
基板として表面にスパッタリング法にてＰｔ下部電極膜を形成した６インチシリコン基板を用意した。この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した５質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、１８０℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２０ｎｍの配向制御層を得た。これを実施例１の強誘電体薄膜とした。
＜実施例２＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した５質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例２の強誘電体薄膜とした。
＜実施例３＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した５質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２５０℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例３の強誘電体薄膜とした。
＜実施例４＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した５質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例４の強誘電体薄膜とした。
＜実施例５＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した２質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚５ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３５０℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例５の強誘電体薄膜とした。
＜実施例６＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した７質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、４５０℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例６の強誘電体薄膜とした。
＜実施例７＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１質量％濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行い、層厚２ｎｍの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した５質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例７の強誘電体薄膜とした。
＜実施例８＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した２質量％濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行い、層厚５ｎｍの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した７質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行い、層厚３０ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを実施例８の強誘電体薄膜とした。
＜比較例１＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１０質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３５ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを比較例１の強誘電体薄膜とした。
＜比較例２＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚７５ｎｍの配向制御層を得た。次に、配向制御層上に、スピンコート法により、５００ｒｐｍで３秒間、その後２０００ｒｐｍで２０秒間の条件で、上記調製した１２質量％濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、３００℃で５分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を４回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚３００ｎｍの膜厚調整層を得た。これを比較例２の強誘電体薄膜とした。
＜比較例３＞
実施例１と同様の基板を用意し、この基板のＰｔ下部電極膜上に、スピンコート法により、５００ｒｐｍで３秒間、その後３０００ｒｐｍで２０秒間の条件で、上記調製した１０質量％濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、２００℃で５分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を６回繰り返した後、昇温速度１０℃／秒で酸素雰囲気中７００℃、１分間加熱する本焼成を行って結晶化させ、層厚２７０ｎｍの配向制御層を得た。これを比較例３の強誘電体薄膜とした。
＜比較試験＞
実施例１〜８及び比較例１〜３で得られた強誘電体薄膜について、以下の手法により、各層の層厚、優先配向面、配向度、平均粒子径を求めた。その結果を次に表２にそれぞれ示す。また、実施例１、２、４、５、７のＸＲＤパターンを図３に、比較例１〜３のＸＲＤパターンを図４に、実施例２の表面ＳＥＭ像（倍率１００００倍）を図５に、実施例７の表面ＳＥＭ像（倍率５００００倍）を図６にそれぞれ示す。
(1) 層厚測定：各層の層厚は、強誘電体薄膜を分光エリプソメーター（Ｊ．Ａ．Ｗｏｏｌｌａｍ社製：Ｍ−２０００）により測定して、「結晶粒径制御層と配向制御層の合算の層厚」、「配向制御層の層厚」及び「膜厚調整層の層厚」をそれぞれ求めた。また「結晶粒径制御層の層厚」は、「結晶粒径制御層と配向制御層の合算の層厚」から「配向制御層の層厚」を減することにより算出した。
(2) 優先配向面：誘電体結晶の優先配向面は、強誘電体薄膜をＸ線回折装置（ＸＲＤ；Ｂｒｕｋｅｒ社製：ＭＸＰ１８ＨＦ）により測定し、得られた回折結果のうち、最も強度の高い配向面を優先配向面とした。
(3) 配向度：誘電体結晶の（１１０）面における配向度は、上記(2)で得られた回折結果から、（１１０）面の強度／（（１００）面の強度＋（１１０）面の強度＋（１１１）面の強度）を計算することにより算出した。
(4) 平均粒子径：誘電体結晶の平均粒子径は、強誘電体薄膜表面を走査型電子顕微鏡（ＳＥＭ；ＨＩＴＡＣＨＩ社製：Ｓ−９００）により撮影し、電子顕微鏡写真（表面像）に写っている、任意の結晶粒子３０個に対して、結晶粒子の粒径（最長径と最短径）をノギスを用いて測定し、これらの測定結果から平均粒子径を算出した。
表２及び図３，図４から明らかなように、配向制御層の厚さを５ｎｍ〜３０ｎｍの範囲内とした実施例１〜８では、０．７０〜０．９１と高い配向度で（１１０）面に優先的に結晶配向が制御された強誘電体薄膜を得ることができた。また、膜厚調整層を設けた実施例２〜８でも、（１１０）面が優先的に結晶配向していることから、膜厚調整層は配向制御層の優先配向面と同じ結晶配向面が維持されていること、この膜厚調整層によって（１１０）面に優先的に結晶配向が制御された強誘電体薄膜の厚さを任意に調整することが可能であることが確認された。
一方、配向制御層の厚さが３５ｎｍの比較例１及び７５ｎｍの比較例２ではそれぞれ（１００）面が優先配向されてしまい、また配向制御層の厚さが２７０ｎｍの比較例３では（１１１）面が優先配向されていた。
また、図５，図６からも明らかなように、実施例１〜６の結晶粒径制御層を設けずに形成した強誘電体薄膜に比べて、実施例７、８の結晶粒径制御層を設け、その上に形成した強誘電体薄膜は、最表層における平均粒子径が非常に微細な結晶組織になることが確認された。
本発明の製造方法では、（１１０）面に優先的に結晶配向した強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることができ、また得られた（１１０）面優先配向のＰＺＴ膜などのＰｂ含有ペロブスカイト型強誘電体薄膜は、大きな誘電率をもち、薄膜コンデンサやキャパシタとして用いることができる。
１０ 基板
１１ 下部電極
１２ 結晶粒径制御層
１３ 配向制御層（下地層）
１４ 膜厚調整層

Claims (9)

  1. 結晶面が（１１１）軸方向に配向した下部電極を有する基板の前記下部電極上に、強誘電体薄膜形成用組成物を塗布し、仮焼した後、焼成して結晶化させることにより前記下部電極上に強誘電体薄膜を製造する方法において、
    前記強誘電体薄膜形成用組成物を前記下部電極上に塗布、仮焼、焼成して配向制御層を形成し、
    前記強誘電体薄膜形成用組成物の塗布量を前記配向制御層の結晶化後の層厚が５ｎｍ〜３０ｎｍの範囲内になるように設定して前記配向制御層の優先的な結晶配向を（１１０）面にすることを特徴とする強誘電体薄膜の製造方法。
  2. 前記配向制御層を形成するための仮焼温度が１８０℃〜３００℃の範囲内にある請求項１記載の強誘電体薄膜の製造方法。
  3. 前記配向制御層を形成する前に、前記下部電極上に結晶粒径制御層を形成し、前記結晶粒径制御層の上に前記配向制御層を形成する請求項１記載の強誘電体薄膜の製造方法。
  4. 前記強誘電体薄膜形成用組成物の一部を前記下部電極上に塗布、仮焼、焼成して配向制御層を形成した後に、前記強誘電体薄膜形成用組成物の残部を前記配向制御層上に塗布、仮焼、焼成して前記配向制御層の結晶配向と同じ結晶配向を有する膜厚調整層を形成する請求項１ないし３いずれか１項に記載の強誘電体薄膜の製造方法。
  5. 前記強誘電体薄膜形成用組成物の残部を塗布した後の前記膜厚調整層を形成するための仮焼温度が３００℃〜４５０℃の範囲内にある請求項１記載の強誘電体薄膜の製造方法。
  6. 前記強誘電体薄膜がＰｂ含有ペロブスカイト型酸化物であり、前記強誘電体薄膜形成用組成物がβ−ジケトン類及び多価アルコール類を含んでいる請求項１記載の強誘電体薄膜の製造方法。
  7. 前記β−ジケトン類がアセチルアセトンであり、前記多価アルコール類がプロピレングリコールである請求項４記載の強誘電体薄膜の製造方法。
  8. 請求項１ないし７いずれか１項に記載の方法により製造された（１１０）面に優先的に結晶配向した強誘電体薄膜。
  9. 請求項８記載の強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品。
JP2012073404A 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法 Active JP5828293B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012073404A JP5828293B2 (ja) 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法
EP12168091.2A EP2525393B1 (en) 2011-05-17 2012-05-15 Method for producing ferroelectric thin film
CN201210150587.5A CN102787356B (zh) 2011-05-17 2012-05-15 铁电薄膜的制造方法
KR1020120051457A KR101926194B1 (ko) 2011-05-17 2012-05-15 강유전체 박막의 제조 방법
US13/471,845 US8951603B2 (en) 2011-05-17 2012-05-15 Method for producing ferroelectric thin film
TW101117402A TWI613725B (zh) 2011-05-17 2012-05-16 強介電體薄膜之製造方法
US14/576,757 US20150104637A1 (en) 2011-05-17 2014-12-19 Method for producing ferroelectric thin film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011110682 2011-05-17
JP2011110682 2011-05-17
JP2012073404A JP5828293B2 (ja) 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2012256851A true JP2012256851A (ja) 2012-12-27
JP5828293B2 JP5828293B2 (ja) 2015-12-02

Family

ID=46208301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073404A Active JP5828293B2 (ja) 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法

Country Status (6)

Country Link
US (2) US8951603B2 (ja)
EP (1) EP2525393B1 (ja)
JP (1) JP5828293B2 (ja)
KR (1) KR101926194B1 (ja)
CN (1) CN102787356B (ja)
TW (1) TWI613725B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030064A1 (ja) * 2013-08-27 2015-03-05 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
EP2942804A1 (en) 2014-05-08 2015-11-11 Flosfia Inc. Crystalline multilayer structure and semiconductor device
KR20160138417A (ko) 2014-03-27 2016-12-05 미쓰비시 마테리알 가부시키가이샤 Mn 도프의 PZT 계 압전체막 형성용 조성물 및 Mn 도프의 PZT 계 압전체막
JP2017228760A (ja) * 2016-06-17 2017-12-28 キヤノン株式会社 圧電体基板及びその製造方法、ならびに液体吐出ヘッド
JP2019220638A (ja) * 2018-06-22 2019-12-26 三菱マテリアル株式会社 Ｋｎｎ膜形成用液組成物及びこの液組成物を用いたｋｎｎ膜の形成方法
JP2020057713A (ja) * 2018-10-03 2020-04-09 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102245513B (zh) * 2010-01-21 2015-10-14 友技科株式会社 Pbnzt强电介质膜、溶胶凝胶溶液、成膜方法及强电介质膜的制造方法
JP6167657B2 (ja) * 2013-05-13 2017-07-26 三菱マテリアル株式会社 強誘電体膜付きシリコン基板
JP5754539B2 (ja) * 2013-10-15 2015-07-29 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
JP6237399B2 (ja) * 2014-03-27 2017-11-29 三菱マテリアル株式会社 ＣｅドープのＰＺＴ系圧電体膜
CN106233480B (zh) * 2014-04-23 2019-02-15 柯尼卡美能达株式会社 压电元件、压电元件的制造方法、压电促动器、喷墨头及喷墨打印机
CN104311007A (zh) * 2014-09-29 2015-01-28 中国科学院声学研究所 具有微结构锆钛酸铅pzt厚膜的制备方法
BR112018068168A2 (pt) 2016-03-16 2019-02-12 Xaar Technology Limited ?elemento de filme fino piezoelétrico e método para a fabricação do dito elemento?
EP3220431B1 (en) 2016-03-16 2019-10-30 Xaar Technology Limited A piezoelectric thin film element
CN108475523B (zh) * 2016-04-12 2021-10-19 复旦大学 大电流读出铁电单晶薄膜存储器及其制备方法和操作方法
JP6665673B2 (ja) * 2016-05-12 2020-03-13 三菱マテリアル株式会社 強誘電体薄膜の製造方法
CN105932152B (zh) * 2016-05-20 2018-09-25 济南大学 一种提高铁电薄膜抗击穿能力的方法
US10618285B2 (en) 2016-06-17 2020-04-14 Canon Kabushiki Kaisha Piezoelectric substrate and method of manufacturing the piezoelectric substrate, and liquid ejection head
CN107464970A (zh) * 2017-08-16 2017-12-12 广东工业大学 一种铁电微波滤波器
US11352699B2 (en) * 2019-05-23 2022-06-07 University Of Connecticut Tungsten bronze thin films and method of making the same
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
JP2022026591A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 圧電デバイス、液体噴射ヘッド、液体噴射装置及び圧電デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06116095A (ja) * 1991-02-13 1994-04-26 Mitsubishi Materials Corp 強誘電体薄膜の結晶配向性制御方法
JP2004292218A (ja) * 2003-03-26 2004-10-21 National Institute Of Advanced Industrial & Technology 強誘電体膜
JP2008071825A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2008306009A (ja) * 2007-06-08 2008-12-18 Toyohashi Univ Of Technology 半導体基板上の積層構造
JP2010208915A (ja) * 2009-03-12 2010-09-24 Mitsubishi Materials Corp 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
JP4146533B2 (ja) * 1997-08-21 2008-09-10 ローム株式会社 強誘電体膜形成用溶液および強誘電体膜の形成法
JP2000164818A (ja) * 1998-09-25 2000-06-16 Sharp Corp 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
US6376090B1 (en) * 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
CN1779926A (zh) * 2005-10-13 2006-05-31 苏州科技学院 控制锆钛酸铅铁电薄膜择优取向的方法
JP4396860B2 (ja) * 2006-05-26 2010-01-13 セイコーエプソン株式会社 圧電体層の製造方法
JP5391395B2 (ja) * 2007-10-15 2014-01-15 日立金属株式会社 圧電薄膜付き基板及び圧電素子
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06116095A (ja) * 1991-02-13 1994-04-26 Mitsubishi Materials Corp 強誘電体薄膜の結晶配向性制御方法
JP2004292218A (ja) * 2003-03-26 2004-10-21 National Institute Of Advanced Industrial & Technology 強誘電体膜
JP2008071825A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2008306009A (ja) * 2007-06-08 2008-12-18 Toyohashi Univ Of Technology 半導体基板上の積層構造
JP2010208915A (ja) * 2009-03-12 2010-09-24 Mitsubishi Materials Corp 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030064A1 (ja) * 2013-08-27 2015-03-05 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
JP2015065430A (ja) * 2013-08-27 2015-04-09 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
KR20160138417A (ko) 2014-03-27 2016-12-05 미쓰비시 마테리알 가부시키가이샤 Mn 도프의 PZT 계 압전체막 형성용 조성물 및 Mn 도프의 PZT 계 압전체막
US10411183B2 (en) 2014-03-27 2019-09-10 Mitsubishi Materials Corporation Composition for forming Mn-doped PZT-based piezoelectric film and Mn-doped PZT-based piezoelectric film
EP2942804A1 (en) 2014-05-08 2015-11-11 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9590050B2 (en) 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP2017228760A (ja) * 2016-06-17 2017-12-28 キヤノン株式会社 圧電体基板及びその製造方法、ならびに液体吐出ヘッド
JP2019220638A (ja) * 2018-06-22 2019-12-26 三菱マテリアル株式会社 Ｋｎｎ膜形成用液組成物及びこの液組成物を用いたｋｎｎ膜の形成方法
WO2019244673A1 (ja) * 2018-06-22 2019-12-26 三菱マテリアル株式会社 Ｋｎｎ膜形成用液組成物及びこの液組成物を用いたｋｎｎ膜の形成方法
JP7192262B2 (ja) 2018-06-22 2022-12-20 三菱マテリアル株式会社 Ｋｎｎ膜形成用液組成物及びこの液組成物を用いたｋｎｎ膜の形成方法
JP2020057713A (ja) * 2018-10-03 2020-04-09 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド
JP7166866B2 (ja) 2018-10-03 2022-11-08 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド

Also Published As

Publication number Publication date
CN102787356B (zh) 2016-10-05
EP2525393A2 (en) 2012-11-21
JP5828293B2 (ja) 2015-12-02
US20150104637A1 (en) 2015-04-16
TWI613725B (zh) 2018-02-01
KR20120128567A (ko) 2012-11-27
US20120295100A1 (en) 2012-11-22
TW201314774A (zh) 2013-04-01
CN102787356A (zh) 2012-11-21
EP2525393B1 (en) 2020-10-21
EP2525393A3 (en) 2014-07-09
KR101926194B1 (ko) 2018-12-06
US8951603B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
JP5828293B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
JP5613910B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
JP2013211329A (ja) Ｐｚｔ系強誘電体薄膜及びその製造方法
KR102007543B1 (ko) PNbZT 강유전체 박막의 제조 방법
JP2015065430A (ja) ＰＮｂＺＴ薄膜の製造方法
US9040312B2 (en) Method for producing ferroelectric thin film
JP6787172B2 (ja) Ｐｚｔ系強誘電体薄膜及びその製造方法
JP5644975B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
JP2010235402A (ja) 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP6237399B2 (ja) ＣｅドープのＰＺＴ系圧電体膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R150 Certificate of patent or registration of utility model

Ref document number: 5828293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150