TW201250882A - Fabrication of through-silicon vias on silicon wafers - Google Patents

Fabrication of through-silicon vias on silicon wafers Download PDF

Info

Publication number
TW201250882A
TW201250882A TW100145067A TW100145067A TW201250882A TW 201250882 A TW201250882 A TW 201250882A TW 100145067 A TW100145067 A TW 100145067A TW 100145067 A TW100145067 A TW 100145067A TW 201250882 A TW201250882 A TW 201250882A
Authority
TW
Taiwan
Prior art keywords
gas
layer
substrate
holes
deposited
Prior art date
Application number
TW100145067A
Other languages
English (en)
Inventor
Nagarajan Rajagopalan
Ji-Ae Park
Ryan Yamase
Shamik Patel
Thomas Nowak
Li-Qun Xia
Bok Hoen Kim
Ran Ding
Jim Baldino
Mehul Naik
Sesh Ramaswami
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201250882A publication Critical patent/TW201250882A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

201250882 六、發明說明： 【發明所屬之技術領域】 本發明之實施例係關於用於電子電路中之直通矽穿孔 之製造。 【先前技術】 正在開發具有愈來愈小的主動及被動特徵結構之諸如 積體電路、顯示電路'記憶體電路、電力電路，及光電 電路之電子電路。電子電路之三維（Three_dimensi〇nai; 3D)結構係藉由以多層堆疊結構垂直堆疊複數個基板形 成該等基板中之每一者在該基板上具有特徵結構。不 同基板之特徵結構利用位於基板之周邊邊緣外部的習知 線結合彼此連接。然而，因為線結合延伸至堆疊基板之 外部，所以所得之3D電路結構覆蓋較大區域，如此增 加了電路尺寸並且降低了電路之區域密度。 正在使用直通矽穿孔（Through-silicon via; TSV)以將 垂直女置之層中之電路的特徵結構電氣連接，以提供具 有較南區域在、度且無側接線之3 d電路結構。在τ S V製 造中，在諸如矽晶圓或具有矽層之玻璃面板之含矽基板 中#刻穿孔，該含石夕基板可能已具有預製電路。钱刻穿 孔充滿電導體，例如，包含諸如銅（Cu)、銀（Ag)、金（Au)、 鎢（W)，及焊料之金屬之金屬導體；或例如多晶矽之摻 雜半導體。諸如氧化矽層及氮化矽層之介電層亦可用以 在將金屬導體沉積於穿孔中之前對穿孔之側壁加襯墊以 201250882 作為擴散阻障層、密封層，及其他絕緣層、擴散阻障層 或滲透減少層。然後堆疊多個基板並且由TSV形成垂直 電連接以將所得之三維電路之上層或下層特徵結構及各 部分連接。該等3D結構通常被稱為3D封裝、系統級封 穿或日日片堆唛多晶片模組（multichip module; MCM)。 與線接合方法相&較，TSV允許在較小區域「佔地面積」 中增加功能並且TSV亦可藉由顯著縮短在垂直堆疊之 上層電路之間的電氣路徑提供更快操作速度。 在某些TSV製造製程中，將包含諸如石夕晶圓之石夕板之 土板接&至諸如玻璃面板之支撐面板，以在之製造 期間保護易損壞之矽晶圓 '然而，通常使用在㈣以 上的溫度下劣化之接合黏著劑將矽晶圓接合至支撐面 板。尤其介電質沉積方法夕；^ #必丨# 顸乃沄之將材枓沉積至TSV特徵結構 中之習知製程係在比黏著接合材料之劣化溫度高的溫度 下進行。因此’接合黏著劑在處理期間熱降解，從而產 生正在製造之TSV電路之破壞、損壞或失效。在Tsv 製造中之溫度降解問題尚未由習知處理方法解決。 因此，由於包括該等及其他不足之各種原因，並且儘 管開發了將介電質及其他材料沉積於TSV特徵結構中 之各種方法，仍需要在Tsv㈣結構之製造中不斷尋求 進一步改良。 【發明内容】 直通石夕穿孔製造方法包含以下步驟：在石夕板中钱刻複 201250882 數個直通孔，該等直通孔包含側壁及底壁。藉由以下步 驟將氧化物襯沉積在直通孔之側壁及底壁上：在包含處 理電極及氣體分配器之處理區中提供矽板；將沉積氣體 引入處理區中，該沉積氣體包含包括四乙氧基矽烷之含 矽氣體，以及包括氧氣之氧前驅物；以及藉由以第一頻 率在自大約200瓦至大約15〇〇瓦之功率位準下將電流施 加於處理電極來激發沉積氣體以形成電漿。然後在直 通孔中沉積金屬導體。 【實施方式】 直通矽穿孔（TSV)通常使用數個不同循序執行之製程 在匕3矽板20之基板18中製造，如例如在第以圖至 第1Q圖中所示。石夕板20為直通石夕穿孔之容器且可為例 如：多晶矽；由單晶矽組成之矽晶圓；或其他結晶矽或 非晶矽形式。在本文中描述示例性直通矽穿孔製造製 程’其中在第2圖中圖示說明性實例。然而，亦可使用 將對-般技術者顯而易見之其他製程，並且所有該等製 程之Μ合皆屬於本發明之範圍。此外，在不背離本申情 專利範圍之料之情況下，本文描述之示例性處理步驟 了以不同次序執行，用其他處理步驟代替，或完全消除。 因此，中請專利範圍不應限於本文描述之示例性且說 性之製程及設備。 22—ί例性實施财，基板18包括料Μ，該石夕板 ”有刖表面21及後表面23,該前表面21中具有特徵 5 201250882 構22中之—或多者，如第1A圖所示。按照第2圖， 特徵結構22可能已切板2G上製造，或以後製造。特 :結^可包括，例如：諸如積體電路、記憶體晶片： ’曰不态、光伏打電池，或其他電路之電子電路；諸如電 :曰體之主動特徵結構；及諸如電阻器及電容器之被動特 徵結構。在所示之實例中’在前表面U上形成特徵結構 22以向下延伸至矽板20中。亦可在矽板20之前表面21 形成I 3互連線、接觸孔及/或其他導電特徵結構之薄 導體層（未圖示）’以連接至特徵結構22或用於其他連 接應用。 將矽板20翻轉且安裝在載體24上以將矽板2〇之後表 面23曝露’如第⑺圖中所示。載體24在製造直通石夕 穿孔期間支撐矽板20。適合之載體24可為，例如，玻 ter物陶竟’或半導體板；或可由其他材料製造。 在一實施例中，載體24為矽晶圓或玻璃板中之任一者。 矽板20之前表面21可按照第2圖利用在矽板2〇與載 體24之間的黏著層28接合至載體24，以將矽板2〇之 後表面23曝露，該矽板20之後表面23現在成為所得基 板18之曝露處理表面23<)適合之黏著層28包括，例如， 諸如可紫外線（Ultra Violet; UV)固化或可熱固化之熱塑 性樹脂之熱塑性黏著劑。適合之黏著層28係由Missouri
之 Rolla 的 Brewer Science 或 Minnesota 之 St. Paul 的 3M
Corp.製造。某些熱塑性樹脂在小於35〇〇c，或甚至小於 25 0°C，乃至在大約200°C之溫度下流動且固化。 201250882 氮化石夕純化層 在一可選處理步驟中，將氮化矽鈍化層26沉積在基板 18之曝露表面23上，如第10：圖中所示。在矽板⑽接 合至載體24之後’當基板18顯示出諸如翹曲或其他變 形之形狀變形時，將氮化矽鈍化層26用作應力補償層。 當已知基板18在稍後處理步驟中遭受形狀變形時，亦可 將氮化矽鈍化層26用作預防應力補償層。氮化矽鈍化層 26藉由抵消誘發至基板18中之應力而調整基板之形 狀，該應力原本會將基板18之形狀翹曲或變形。例如， 在翹曲狀態中，基板18可形成弓形並且沿著基板18之 周邊邊緣部分向内彎曲，以界定凸形或凹形表面，其中 基板18之中心部分高於或低於基板18之周邊邊緣。輕 曲可在該等製程中之任—者中之接合或加熱階段或移除 矽板20之一部分之研磨或拋光步驟期間發生，所有該等 製程或步驟可產生在矽板2〇與下層載體24之間形成的 不均勻應力。氮化碎鈍化層26減小該形狀變形並且亦可 作為防潮阻障，並且甚至可將下層特徵結構22密封而與 環境隔離。 按照第2圖，在包含氣體分配器36及處理電極38a、 3 8b之沉積腔室34之沉積區3〇中的基板18之曝露表面 23上，沉積氮化矽鈍化層26。在一實施例中，將基板 傳送至沉積區3〇中並且離氣體分配器36之表面保持 固定間距，例如，自大約7.5 mm(300密耳）至大約2〇 mm(大約750密耳）之固定間距。將沉積氣體40引入腔 201250882 室34中，該沉積氣體40包含諸如矽烷（siH4)之含矽氣 體及諸如氨氣（NH3)之含氮氣體。亦可將稀釋劑氣體添加 至處理氣體，該稀釋劑氣體可安定化電漿或橫跨基板18 產生更均勻沉積厚度。適合之稀釋劑氣體包括氮氣 (N2)、氦氣（He)，或氬氣（Ar)。在一實施例中，沉積氣體 40 s .發烧’該碎烧之流速自大約5〇 sccm至大約1〇〇〇 seem (例如，大約65〇 sccm );氨氣，該氨氣之流速自 大約100 seem至大約1000 sccm ;及包含氮氣之稀釋劑 氣體’該稀釋劑氣體之流速自大約500 sccm至大約 25,000 sccm (例如，大約22 〇〇〇 sccm)。將在沉積區 中之沉積氣體保持為自大約2托至大約55托（例如， 大約3.5托）之壓力。在沉積製程期間，將基板18保持 在自大』100 c至大約220 c (例如，大約180〇c )之溫 度。有利地，低壓沉積製程降低用以將矽板2〇結合至下 ('層28之熔化或回流。電漿可藉由在自 約1600瓦（例如，大約1100瓦）之功 1100瓦）之功
層載體24之黏著層 大約500瓦至大約 率位準下，以13.6 電極38a、38b來4 201250882 約1 〇微米之厚度。 如上所述之氮化矽沉積製程具有若干優點及益處。首 先，已發現沉積氮化矽鈍化層26之内在應力位準可調 諧。特定言之，可選擇施加於沉積區3〇中之處理電極 38a、38b之主要頻率（HF)電流之功率位準以調整在沉 積鈍化層26中之應力之位準。例如，第3圖圖示沉積氮 化矽鈍化層26之應力位準之變化，用於增加施加於處理 電極38a、38b之HFt流之功率位準。可以看出隨著施 加於處理電極38a、38b之HF電流之功率位準自大約 1050瓦增加至大約128〇瓦，沉積氮化矽鈍化層之内在 應力位準之值自大約0MPa逐漸降低至大約_45〇 Mb。 負應力位準表示由KLA Tencor SpectraFx 1〇〇工具量測 之量測壓縮應力，該KLA Tenc〇r SpectraFxi〇〇工具由
California 之 Milpitas 的 KLA Tencor 製造。 視在基板18中觀察到之形狀變形之程度或類型而 疋，並且甚至在沉積氮化矽鈍化層26之前，氮化矽鈍化 層26之可調諧應力位準允許鈍化層26中所要之内在應 力藉由控制施加於沉積腔室34中之處理電極38a、3扑 之HF電流的功率位準而設定至所要之預定位準。例如， 當矽板20之表面23為凹表面時，需要具有拉伸應力之 氮化矽鈍化層26將凹面形狀校正且矯正為平坦或平面 表面。作為另—實例，當矽板2〇之表面23為凸表面時， 需要具有壓縮應力之氮化矽鈍化層26將凸表面校正且 矯正為平坦表面。因此，選擇施加於處理電極“a、 201250882 之主要頻率電流之功率位準，以藉由選擇—功率位準值 將基板18之表面23調整至大體平坦表面 值為至少大…瓦，或甚至自大約咖瓦力= 1300瓦。施加於沉積腔室34中之處理電極、3讣之 HF電流的功率位準可由控制器控制，該控制器如下所述 控制腔室34。 進-步觀察到，如第3圖之第二γ軸上所示，基板Μ 之百刀比不均勻性亦顯示出對施加於處理電極3h、3肋 之主要頻率電流之功率位準的線性相關。例如，當將施 加於處理電極38a、38b之HF電流之功率位準自大約 〇瓦’曰加至大約128〇瓦時，沉積氮化矽鈍化層之 百分比不均勻性自大約12%之值增加至大約2篇之
值。自該等結果可以決定，施加於電極38a、规之HF 功率位準應通常較低以提供較好均勾性。選擇之功率位 準範圍應允許沉積鈍化層26之不均勾性保持在足夠低 的位準’而氮化石夕鈍化層26之内在應力保持在所需高位 準。 對低溫沉積之氮化石夕鈍化層26量測之特性亦是意外 且驚奇的’尤其考慮到在小於大約22代之相對低沉積 溫度下沉積層26。第4A圖圖示兩個氣化石夕純化層項亦 即’具有〇.5微米之厚度之「厚」氮化矽鈍化層26及且 有0.05微米之厚度之「薄」氮化石夕純化層Μ)之㈣ 應力位準在時間上的變化。可以看出，厚氮切鈍化層 26顯不了在6天之後應力位準變化小於咖，並且 10 201250882 薄氮化石夕鈍化層26顯示了在6天之後應力位準變化小於 5 MPa 〇 • 同樣地，在氮化矽鈍化層26之折射率（Rj)之變化在大 . 約6天之時段期間亦大體上比習知製程中之變化低。第 4B圖為圖示沉積至〇 5微米（厚）或〇 〇5微来（薄）之 厚度之氮化矽鈍化層26在633 nm下使用習知橢圓計法 置測之增量折射率。再次’彳以看出’厚氮切鈍化層 26顯示了在6天之後RI變化小於〇 〇〇卜並且薄氮化矽 純化層26顯示了在6天之後RI變化小於〇.〇〇〇5。 在氮化矽鈍化層沉積製程之另一實施例中，將製程條 件5又疋以沉積具有貫穿層26之厚度之應力梯度的氮化 矽鈍化層26。例如，應力梯度可藉由控制製程條件（諸 如施加於電極38a、38b之電流之功率位準）以將施加之 功率位準自第一位準改變至第二位準，然後視情況改變 至第三位準，且仍視情況改變至其他位準而形成，該應 力梯度包含貫穿氮化矽鈍化層26之厚度的變化的拉伸 或壓縮應力位準。應力梯度之輪廓經調適以補償在此時 或在稍後製程在矽板20中誘發之應力。因此，應力梯度 爾 經調適以具有應力值之輪廓，該等應力值與在無鈍化氮 • 化矽層26之基板18内的應力之輪廓相反。如此降低或 消除基板18之矽板20之表面翹曲及弓形形成。 應力梯度係藉由改變電漿密度、離子轟擊能量、氣體 壓力，或處理氣體之組分之流速而在氮化矽鈍化層26 中形成。例如，應力梯度可由處理氣體形成，該處理氣 11 201250882 體包含按以下體積流速提供之SiH4、NH3，及N2 : 1.4:1:40。在沉積製程期間，將基板18置放於如前所述 之 >儿積腔室34中並且保持在自大約1 至大約2〇〇°c (例如，大約180°C )之溫度。開始在第一階段中，腔 室壓力保持在自大約4托至大約6托（例如，大約42 托）。此後，在第二階段中，將腔室壓力保持在自大約2 托至大約4托（例如’大約2.2托）之壓力。藉由在自 大約1000瓦至大約1300瓦之功率位準下將電流施加至 腔室電極來保持電漿。可將具有應力梯度之氮化矽鈍化 層26沉積至至少大約1〇微米之厚度，例如自大約〇1 微米至大約6微米。 在另方案中，在蝕刻直通矽穿孔之前沉積抗氟性氮 化石夕鈍化層26。例如SF6、CF4及其他該等氣體之含氣 氣體通常用於㈣料料，因為_子與錢應以形成 揮發性⑦氟化合物。然而，在耗刻製程期間，氣離子 可與氮化發鈍化^ 26反冑且侵钱掉氮化石夕純化層％。 此舉在直通矽穿孔蝕刻製程期間產生氮化矽鈍化層26 之更加嚴$基1在此實施例中，在_直通吩穿孔之 前沉積抗氟性氮切鈍化層2心抗氟性氮化錢化層26 係藉由在沉積期㈣用氧掺雜氮切層以將氧摻雜至氮 化石夕層中以形成氮氧切層而沉積。氮氧切層使氮化 石夕純化層26更加抗氟’並且因而防止在石夕钮刻製程期間 該層之基蝕。所得之抗氟性氮化矽鈍化層％亦可在先前 所述層之相同低溫下沉積，並且具有氮化石夕鈍化層％ 12 201250882 之所有所要之特性，亦即，密封性、低應力，及熱穩定 性’該等特性使得層適合於直通矽穿孔中之背面鈍化應 用。抗氟性氮化矽鈍化層26之適合氧含量為至少大約 10% ’或甚至自大約1〇%至大約3〇0/〇。 在一方案中’抗氟性氮化矽鈍化層26包含氧摻雜氮化 石夕層’該氧摻雜氮化矽層在低於200°C之沉積溫度下在 電榮·輔助化學氣相沉積（Plasma Enhancement CVD; PECVD)之沉積腔室中沉積。例如，可將基板18傳送至 沉積區30中並且離氣體分配器36之表面保持固定間 距，例如’自大約7.5 mm(300密耳）至大約2〇 mm(大約 750密耳）之固定間距。將沉積氣體4〇引入腔室34，沉 積氣體40包含諸如矽烷（SiH4)之含矽氣體、諸如氨氣 (NH3)之含氮氣體，及諸如氧化亞氮（N2〇)或二氧化碳 (C〇2)之含氧氣體。亦可將稀釋劑氣體添加至處理氣體， 該稀釋劑氣體可安定化電漿或橫跨基板18產生更均勻 沉積厚度。適合稀釋劑氣體可包括氮氣、氦氣（He)， 或乱氣（Ar)。在一實施例中’沉積氣體4〇包含：石夕烧， 該矽烧之流速自大約50 seem至大約1〇〇〇 sccm (例如， 大約720 seem);氨氣，該氨氣之流速自大約1〇〇 至大約1000 seem;氧化亞氮或二氧化碳，該氧化亞氮 或二氧化碳之流速自大約500 seem至大約〇〇〇 seem ;及包含氮氣之稀釋劑氣體，該稀釋劑氣體之流速 自大約500 seem至大約25,000 seem (例如，大約9〇〇〇 seem)。將在沉積區30中之處理氣體保持在自大約2托 13 201250882 至大約5.5托（例如’大約4 2托）之壓力。在沉積製 程期間’將基板18保持在自大約loot至大約22(TC (例 如，大約180°C )之溫度。電漿可藉由在自大約5〇〇瓦 至大約1600瓦（例如，大約135〇瓦）之功率位準下以 13.6 MHz之頻率將電流施加於處理電極38&、來持 續。此外，電漿可亦藉由在自大約1〇瓦至大約細瓦之 功率位準下，以大約350 kHz之頻率施加低頻功率增 強。所得之製程電漿沉積抗氟性氮化矽鈍化層26，該抗 氟性氮化矽鈍化層26在基板18之表面23上包含氮氧化 矽層。鈍化層26可沉積至自大約01微米至大約1〇微 米之厚度。 在後續穿孔蝕刻製程中，氟自由基以比缺乏氧摻雜之 氮化矽慢得多的速度侵蝕氧摻雜氮化矽層。第4c圖圖 不與缺乏氧之其他氮化矽層相比氡摻雜氮化矽層（為環 狀）之低得多的乾式蝕刻速度。如由圖形之上層表示之 甚至其他形式的摻雜劑亦不如氧摻雜氮化矽層一樣慢地 钱刻。因此，在低溫下產生之氧摻雜氮化矽具有良好纯 化層之所要特性以及在氟氣中之低蝕刻速度。 / 在沉積可選氮化矽鈍化層之後，按照第2圖及第1F 圖中所圖示，經由矽板20蝕刻複數個直通孔44以形成 用於直通矽穿孔（TSV)之孔。在蝕刻製程之前，將基板 18之表面塗佈抗蝕刻層32，該抗蝕刻層32獨自可為光 阻劑層’或可為具有諸如二氧化矽或氮化矽層之硬遮罩 層之光阻劑層。使用習知微影技術製程圖案化且產生抗 201250882 蝕刻層32之各種組分以在矽板20上形成複數個抗钱特 徵結構33’如第1D圖十所示。 此後，在钱刻製程中蝕刻具有抗蝕特徵結構33之上層 圖案之矽板20的曝露矽部分39。在蝕刻製程中，將基 板18置放於蝕刻腔室52之蝕刻區50中，並且將蝕刻氣 體54引入蝕刻區50中，如第1E圖中所示。在一實施 例中，蝕刻氣體54包含諸如Sf6、CF4、Nf6、c4f8、 等等之含氟氣體，並且亦可視情況包括諸如氬氣之稀釋 劑氣體。在一方案中，以大約10 sccm至大約4〇〇〇 sccm， 或甚至例如自大約1 00 sccrn至大約1 〇〇〇 sccm之體積流 速’用包含SF6之蝕刻氣體54蝕刻掉矽板2〇之曝露石夕 部分39。電漿可藉由在自大約5〇瓦至大約2〇0〇瓦之功 率位準下以400 MHz或13.6 MHz之頻率將電流施加於 餘刻區50周圍之處理電極5 6a、5 6b來持續。在蝕刻製 程期間’將基板18保持在小於大約80°c (例如，自大 約2〇C至大約60C)之溫度。將基板18離氣體分配器 55保持自大約75 mm(大約3英吋）至大約i8〇 mm(大 約7英对）之間距。 钱刻電漿將曝露矽部分39蝕刻以在該曝露矽部分39 中形成複數個直通孔44，如第1F圖中所示。通常，直 通孔44大體上垂直並且貫穿大部分矽板2〇延伸，或直 通孔44甚至貫穿矽板20之整個厚度延伸。在一實施例 中’直通孔44具有至少大約i〇:i ’或甚至自大約1〇:1 至大約15:1之深寬比（在蝕刻之後立即獲得之裸孔之高 15 201250882 度除以該孔之寬度所得的比率）。在一實施例中，直通孔 44具有自大約4微米至大約5〇微米之直徑。在蝕刻製 程之後，可使用習知抗蝕灰化及剝離製程將基板18上之 抗蝕特徵結構33之殘餘物移除（例如，藉由使用含氧電 漿灰化諸如鹵素氣體之殘餘抗蝕氣體及其他氣體），以移 除任何殘餘硬遮罩材料。灰化或剝離製程可在蝕刻腔室 52中或在不同腔室中進行。 氧化物襯 在一方案中’將氧化物襯45沉積在矽板20之表面46 上以及敍刻至碎板20中之直通孔44之側壁48及底壁 49的曝露表面上，按照第2圖及第1G圖中所示。矽板 20之表面46可由矽組成，或可在該矽板2〇之表面46 上具有諸如可選氮化矽鈍化層26之其他層（如圖所 示）。氧化物襯45係在沉積腔室34a之沉積區3〇a中使 用低溫電漿辅助化學氣相沉積製程而沉積的。在此製程 中’將 >儿積氣體40a引入含有基板18之沉積區3〇a中， 該’儿積氣體40a包含包括四乙氧基矽烷（TE〇s)之含矽前 驅物及包括氧氣（〇2)之氧前驅物。在一方案中，經由諸 如氦氣之載氣輸送並且以自大約400 mgm (毫克/分鐘） 至大約12,〇〇〇 mgm (例如，大約3〇〇〇 mgm)之質量流 速提供TEOS前驅物。以自大約2〇〇〇 sccm至大約17 〇〇〇 (例如’大約12,〇〇〇 sccm)之流速提供沉積氣體 40a。將在沉積區3〇a中之氣體壓力保持在自大約2托至 大約8托（例如，大約55托）之壓力。在沉積製程期 16 201250882 間，將基板18保持在小於大約25〇t (例如，自大约 °c至大約250t)之溫度。將基板18離氣體分配器3以 保持自大約5mm (約200密耳）至大約Umm (約5〇〇 密耳）之間距。電裝係藉由在自大約⑽瓦至大約· 瓦（例如，1_瓦）之功率位準下以13 6 MHz之主要 頻率將電流施加於處理電極38a卜38bl來保持。此外， 電榮亦可藉由以高達400 kHz (例如，350 KHz)之次要 頻率將低頻功率施加於處理電極38U、38bi增強。可以 在自大，力10瓦至大約500瓦之功率位準下施加次要功 率。所得之電漿沉積氧化物襯45，該氧化物襯45具有 自大約2 g/cm至大約3 g/cm3 (例如，大約2 2 g/cin3 ) 之密度。在一方案中，將氧化物襯45沉積至自大約 微米至大約4微米或甚至自大約4微米至大約6微求之 厚度。 第5圖圖不數個不同直通矽穿孔（TSV)60之橫截面之 SE]Vi顯微照片，該數個不同直通矽穿孔（TSV)60包含貫 穿石夕板20钱刻之高深寬比直通孔44，並且具有沉積在 直通孔44之側壁48及底壁49上的氧化物襯45。如圖 可見，即使對於高深寬比孔，氧化物襯45亦提供了對直 通孔44之底壁4〇及側壁44之良好覆蓋。該等直通孔 44具有至少大約1〇:1之深寬比例如自大約12:丨至 大約14:1之深寬比。所得之TSv 6〇具有自大約1〇微米 至大約12微米之直徑，以及大約140微米之高度。在此 應用中將氧化物襯45沉積在直通孔44之側壁48及底 17 201250882 壁49上以將金屬導體與矽板20之周圍矽材料電氣隔 離，該金屬導體隨後沉積在TSV 60内部。在該等實例 中，將氧化物襯45沉積至大約2 5微米之估計厚度並 且發現來自SEM照片之量測厚度為自大約2 3微米至大 約2.7微米。因此’沉積之氧化物襯45具有厚度變化小 於5%之良好側壁及底壁覆蓋。氧化物襯45亦說明了至 少大約9 MV/cm (例如，大約1〇 2 Mv/cm)之相對高擊 穿電壓。更進一步，稍後發現氧化物襯45具有對沉積在 氧化物襯45之上的金屬導體68之良好黏著。 低溫氧化物沉積製程亦為TSV 60提供了良好結果。 例如，氧化物襯45在周圍室溫條件下表現出出乎意料地 良好的濕氣穩定性，如第5A圖及第5B圖中所示。在此 實驗中，將氧化物襯45在25〇<t之沉積溫度下以兩個不 同厚度（亦即，以大約2微米之較厚厚度，及以大約〇 5 微米之較薄厚度）沉積至直通孔44中。在曝露於環境^ 天及10天之後，將厚氧化物襯層及薄氧化物襯層到掉並 且用傅立葉轉換紅外（FTIR)光譜法分析。第5A圖及第 5B圖圖不在曝露於環境10天之後氧化物襯材料之pTIR 圖形。-OH與Si_〇_Si曲線之面積的比率表示沉積之氧 化物概材料之水蒸汽吸收量。在曝露1天及10天之後的 FTIR結果展示於表I中：
表I FTIR光譜中之-OH峰值與Si-O-Si峰值之面積的比率 製程 第1天 第10天 增量 18 201250882 厚氧化物襯 2.00 2.3 1 〇31 薄氧化物襯 1.88 2.27 0 39 根據表1，可見對於厚氧化物襯及薄氧化物襯，表示 吸收至曝露1天至丨〇天之氧化物襯材料中之水蒸汽量的 變化之增量僅分別為0.3%或〇 4%。如此表示在1〇天的 週期期間-OH FTIR峰值與Si-〇-Si FTIR峰值之比率變化 小於0.5%。如此意謂使用當前低溫製程沉積之氧化物襯 材料隨時間的推移比較穩定並且不自空氣中吸收大量水 伤。相反，習知氧化物沉積製程的抗潮濕性較弱。該等 結果出乎意料地好，因為氧化物通常在周圍空氣條件下 顯示出較差薄膜穩定性。 在另一方案中，氧化物襯45包含使用TE0S沉積之共 形氧化物襯。有利地，與在矽板2〇中蝕刻之直通孔44 之側壁48及底壁49相比，共形氧化物襯在碎板2〇之曝 露表面46上沉積較高厚度，如第1圖中所示。在此製程 中，氧化物襯45係在沉積腔室34a之沉積區3〇a中使用 低溫電漿輔助化學氣相沉積製程沉積。在此製程中，將 、’儿積氣體40a引入含有基板18之沉積區3〇a中，該沉積 氣體40a包含包括四乙氧基矽烷（TE〇s)i含矽前驅物及 包括氧氣（〇2)之氧前驅物。在一方案中，Te〇s前驅物係 經由諸如氦氣之載氣輸送並且以自大約5〇〇 mgm(毫克/ 分鐘）至大約12000 mgm (例如，大約3000 mgm)之質 里流速提供。以自大約2〇〇〇 sccm至大約17 000 sccm(例 如’大約12,000 sccm)之流速提供沉積氣體4〇a。將在 19 201250882 沉積區30a中之氣體壓力保持在自大約2托至大约以 (例如’大約5.5托）之壓力。在沉積製程期間，將基 板18保持在小於大約25(TC (例如，自大約1〇吖至大 ，力250 C )之溫度。將基板丨8離氣體分配器保持自 大約5mm (約200密耳）至大約nmm (約5〇〇密耳） 之間距。電漿係藉由在自大約2〇〇瓦至大約Η。。瓦（例 如’ 1_瓦）之功率位準下以13·6 MHz之頻率將電流 施加於處理電極38al、38bl來保持。此外，電漿亦可藉 由以自大約3 5 0 kHz之頻率將低頻功率施加於處理電極 1 38bl增強。可以在自大約10瓦至大約500瓦之 功率位準下施加低頻功率。所得之電漿沉積氧化物襯 45該氧化物襯45具有自大約2 g/cm3至大約3 g/cm3 (例如，大約2·2 g/cm3 )之密度。在一方案中，將氧化 物襯45沉積至自大約i微米至大約2微米（或甚至自大 約2微米至大約6微米）之厚度。 TSV穿孔之共形氧化物蓋 當低溫氧化物層係以PECVD製程在低溫下使用TE〇s 在高深寬比直通孔44中沉積時，所得之氧化物層可能歸 因於直通孔44之高深寬比對下層結構具有不良共形 性。例如，具有至少大約1〇之深寬比之直通孔44可在 直通孔44内部產生非共形塗層。當直通孔44之臨界尺 寸（critical dimension; CD)大小亦較小時，例如，CD小 於大約5微米時，此問題會加重。在該高深寬比、小 直通孔44中’在直通孔44之底壁49處沉積具有至少大 20 201250882 約1000埃之厚度之較厚PECVD沉積的氧化物層。另 外’在與表面46鄰接之直通孔44之頂部邊緣及轉角處 懸垂的氧化物可由於缺乏線性沉積（line 〇f sight deposition) ’在後續PVD沉積步驟期間產生不良階梯覆 蓋’並且亦可在將導體或金屬材料沉積至直通孔44中期 間產生空隙。為此’高深寬比直通孔44需要更加共形之 氧化物層。可經由基於熱CVD之製程沉積共形氧化物層 以即使在高深寬比直通孔44之側壁48及底壁49上亦提 供至少大約50%共形之塗層。然而，不利地，在基板1 8 之頂表面46處之共形氧化物層的氧化物厚度通常低於 低、PECVD氧化物層之厚度。由於在孔44之底部缺乏 可用自由基，所以在直通孔44之底壁49處蝕刻掉共形 氧化物層之後續飯刻製程的钱刻速度比頂表面46要 快。因此，在氧化物層之開放蝕刻期間，在頂表面46 上的共形氧化物層及低溫鈍化氮化矽層皆可被蝕刻掉， 如此是不希望的。 在一方案中’此問題係藉由將包含非共形氧化矽或氮 化石夕層之盘層沉積在共形低溫氧化;6夕層之頂部上而解 決，蓋層及下層皆覆蓋基板之頂表面46。包含非共形氧 化矽層之蓋層之厚度可根據在基板18之頂表面46上氧 化物層的開放表面區域之蝕刻速度而變化。如上所述， 在小於大約200°C之溫度下於PECVD腔室中沉積氮化石夕 鈍化層26。此後’以PECVD製程於低溫下使用TE0S 在直通孔44中沉積非共形低溫氧化物層。 21 201250882 然後’將基板18移送至沉積腔室34a之沉積區30a 以况積包含氧化石夕之蓋層。在此製程中，將沉積氣體4〇a 引入含有基板18之沉積區3 0a中，該沉積氣體40a包含 包括四乙氧基矽烷（TEOS)之含矽前驅物及包括氧氣（〇2) 之氧前驅物。在一方案中，TE〇S前驅物係經由諸如氦 氣之載氣輸送並且以自大約100 mgm (毫克/分鐘）至大 約4000 mgm (例如，大約400 mgm )之質量流速提供。 氦氣流速可自大約2500 seem至大約8000 seem，例如大 約9000 sccm。以自大約25〇〇 sccm至大約85〇〇 sccm(例 如’大約8000 sccm)之流速提供氧氣。將在沉積區3〇a 中之氣體壓力保持在自大約3托至大約6托（例如，大 約3.5托）之壓力。在沉積製程期間，將基板18保持在 小於大約2 5 0 C之溫度’例如’自大約1 〇 〇。匚至大約2 〇 〇 °C (例如，大約18(rc )之溫度。將基板18離氣體分配 器36a保持自大約6_4 mm (約250密耳）至大約13 mm (約500密耳）之間距。電漿係藉由在自大約1〇〇瓦至 大約1200瓦（例如，大約35〇瓦）之功率位準下以13 6 MHz之頻率將電流施加於處理電極38a卜38M來保持。 此外’電漿亦可藉由以自大約350 kHz之頻率及在自大 約〇瓦至大約400瓦（例如，大約丨50瓦）之功率位準 下將低頻功率施加於處理電極38al、38bl而增強。 在另一方案中’將基板18移送至沉積腔室34a之沉積 區3 0a以沉積包含氮化矽之蓋層。在此製程中，將基板 18再-人移送至此積腔室34a之沉積區30a。將沉積氣體 22 201250882 40a引入含有基板18之沉積區3〇a中，該沉積氣體4〇a 包含包括矽烷（SiH〇之含矽前驅物及包括氨氣（NH3)之 含氮氣體。在一方案中，以自大約1〇sccm至大約1〇〇〇 mgm (例如大約100sccm)之流速提供矽烷。以自大約 100 seem 至大約 6,000 sccm (例如，大約 45〇 sccm)之 流速提供氨氣。此外，可以自大約1〇〇〇 sccm至大約 10,000 seem (例如，大約10,〇〇〇 sccm)之流速提供氮 氣。將在沉積區30a中之氣體壓力保持在自大約J托至 大約6托（例如，大約3.5托）之壓力。在沉積製程期 間，將基板18保持在小於大約25〇〇c之溫度，例如，自 大約100 C至大約200 C (例如，大約180°C )之溫度。 將基板18離氣體分配器36a保持自大約5 mm (約2〇〇 密耳）至大約13 mm (約500密耳）之間距。電漿係藉 由在自大約10瓦至大約1〇〇瓦（例如，約75瓦）之功 率位準下以13·6ΜΗζ之頻率將電流施加於處理電極 3 8al、38Μ來保持。在另一方案中，在於矽板2〇中蝕 刻直通孔44之前，將包含pECVD低溫氧化物層之氧化 物蓋 >儿積於鈍化氮化矽層頂部。第4D圖為圖示對於不 同製程在基板18中之直通孔44之頂表面46上或底壁 49處沉積的層厚度之圖形。 氧化物襯上之密封層 視情況’在沉積氧化物襯45之後，可在氧化物襯45 上沉積二氧化碎或氮化矽之密封層64以密封氧化物襯 如第1H圖中所示。密封層64比下層氧化物襯45 23 201250882 密度更大，例如密封層64具有自大約2 g/cm3至大約3 g/cm3之密度，該密度比氧化物襯45之密度高至少大約 50%。密封層64亦應充當優良防潮阻障。適合之密封層 64可由使用習知pECVD製程（該pECVD製程諸如使用 四乙氧基矽烷、氧氣，及氦氣稀釋劑）沉積之氧化矽製 成。在此製程中，製程條件包括3〇〇〇 mgin之te〇s、5500 seem之氧氣，及6000 sccm之He之處理氣體流。將腔 至保持在自大約2托至大約8托（例如大約5 $托）之 氣體壓力。在沉積製程期間，將基板丨8保持在自大約 l〇〇°C至大約22(TC (例如，大約i80〇c )之溫度。藉由 在自大約200瓦至大約1500瓦之功率位準下將電流施加 至腔室電極來形成電漿。所得之電漿沉積包含氧化矽之 密封層64,該密封層64具有自大約2 g/cm3至大約3 g/cm (例如，自大約2.1 g/cm3至大約2 5 g/cm3 )之密 度。 密封層64之另一實施例可由以低溫製程沉積之氮化 矽製成以提供覆蓋氧化物層之共形氮化矽層。當氧化物 襯45相對較薄並且允許原子金屬物種擴散穿過氧化物 襯45時，密封層64非常有用。密封層以提供擴散阻障， 該擴散阻障防止金屬物種（諸如金屬原子）擴散穿過由 氧化物襯45及密封層64界定之複合層。例如，包含氮 化矽之密封層64可經由電漿辅助化學氣相沉積而沉 積。適合之處理氣體由SiH4、NH3，及n2組成。可以以 下大約10,〇〇〇sccm至大約30,000sccm之流量範圍提供 24 201250882 處理氣體之各組分。SiHU與N2之體積流量比至少大約 1:1 0。腔室壓力應自大約2托至大約8托，例如大約3 5 托。在沉積製程期間，將基板】8保持在自大約i 〇(rc至 大約200°C (例如大約l8〇〇C )之溫度。藉由在自大約 500瓦至大約1600瓦之功率位準下將電流施加至腔室電 極來保持電漿。所得之電漿沉積氮化物層，該氮化物層 具有自大約2 g/cm至大約3 g/cm3 (例如，大約2 2 g/cm3 )之密度。 在另一方案中，將密封層64沉積至足夠厚度以適應矽 板20之表面之化學機械研磨。石夕層之足夠厚度包含 自大約1微米至大約6微米。在容器中，密封層64亦可 用以防止在如下所述後續蝕刻製程期間過多蝕刻矽板 20之表面46。 按照第2圖，在沉積氧化物襯45及視情況密封層64 之後，使用活性離子蝕刻（reactive i〇n etching; RIE)製程 將在直通孔44之底壁49上形成之氧化物襯45蝕刻掉。 在此製程中，將基板18置放於類似於先前所述並且如第 1E圖中所示之蝕刻腔室的蝕刻腔室52中，或者置放於 不同蝕刻腔室中，並且使用習知氧化物蝕刻製程在不過 度蝕刻掉在直通孔44之側壁48上的氧化物襯45之情況 下，將形成在直通孔44之底壁49上的氧化物襯45蝕刻 掉。需要將在直通孔44之底壁49上的氧化物襯45移除 以允許隨後沉積至直通孔44中之金屬導體與下層特徵 結構形成電接觸。然而，應將側壁48上的氧化物襯45 25 201250882 保留以防止含金屬物種經由側壁49擴散至矽板2〇中或 含矽物種以其他方向擴散。 在氧化物蝕刻製程之一實例中，在蝕刻腔室π之蝕刻 區so中形成諸如含氟氣體之氧化物蝕刻氣體之電 漿，以將在直通孔44之底壁41上的二氧化矽層28蝕刻 掉》與在直通孔44之側壁48上的氧化物襯45相比，活 性離子蝕刻製程優先將在面對衝擊離子之平坦表面上的 氧化物襯45蝕刻掉’諸如在第二平板2〇之表面46上的 氧化物襯45以及在直通孔44之底壁上的氧化物襯45。 在一實施例中’蝕刻氣體包含諸如Sf6、cf4、nf6、C4F8、 CHF3等等之含氟氣體，以及諸如氬氣之稀釋劑氣體。在 一方案中’用包含以下之姓刻氣體將直通孔44之底壁 41上的二氧化矽層28蝕刻掉：sf6，體積流速自大約2〇 seem至大約1〇〇〇 sccm，或甚至例如自大約5〇 sccm至 大約400 seem，乃至自大約1〇〇 sccin至大約200 seem ; C4F8 ’體積流速自大約20 seem至大約1000 seem，或甚 至自大約50 seem至400 seem，乃至自大約1〇〇 sccm至 大約200 seem ;以及氬氣，體積流速自大約50 sccm至 大約500 seem，或甚至例如自大約1〇〇 sccm至3〇〇 seem。钱刻氣體亦可本身包含，或者除包含上文列出之 氣體之外，還包含流速自大約50 seem至大約1〇〇〇 seem，或甚至自大約150 seem至大約300 seem之CHF3; 以及流速自大約50 seem至大約2000 seem，或甚至自大 約200 seem至大約400 seem之CF4。將蝕刻氣體54之 26 201250882 壓力保持在自大約1 mTorr至大約500 mT〇rr，或甚至自 大約10 mT〇rr至大約100 mTorr (例如自大約2〇①丁㈣ 至大約40 mTorr)。電漿可藉由在自大約2〇〇瓦至大約 4000瓦（例如，自大約300瓦至大約1〇〇〇瓦）之功率 位準下以13.6MHz之頻率將電流施加於處理區5〇周圍 之處理電極56a、56b來持續。此外，電㈣可藉由在自 大約1000瓦至大約3000瓦之功率位準下施加功率至天 線來增強。 此後，按照第2圖，將金屬導體68沉積至直通孔44 中。金屬導體可包括一或多層金屬、元素金屬或該等元 素金屬之合金、金屬化合物，或甚至晶種層。在此製程 中將金屬導體68 ί儿積至直通孔44中以將該等孔填充 且形成導電TSV 60。金屬導體68可為元素金屬、金屬 合金、金屬化合物，或上述物質之混合物。將金屬導體 68沉積至直通孔44中以用電導體將該等孔填充，該電 導體作為將本矽板20上之兩層或兩層以上主動或被動 特徵結構與其他矽板（未圖示）連接之互連。適合之金 屬導體47包括鋁、銅、金、鈦、鎢，以及合金及上述物 質之化合物。 在一實施例中，金屬導體68包括金屬阻障層，該金屬 阻障層在沉積金屬導體68塊之前沉積。金屬阻障層（未 圖示）包含一層導電材料，該層導電材料作為金屬或矽 物種擴散穿過阻障層之阻障。適合之阻障層包含，例如， 欽叙，或氮化欽’該阻障層可經由習知CVD或物理氣 27 201250882 相沉積製程（PVD)處理沉積。在一方案中，將包含所要 之鈦成分之賤射乾材72懸垂於濺射腔室74中，如第π 圖中所示’並且將基板18置放於在腔室中之濺射區77 中之支撑76上。將包含氬氣之濺射氣體78引入腔室74 中’該包含氬氣之濺射氣體78之體積流速自大約1 sccm 至大約100 seem’或甚至自大約4 seem至大約25 seem， 乃至大約11 seem。將腔室壓力保持在自大約〇 2 mT〇rr 至大約2 mTorr，例如大約2 mTorr。在錢射製程期間， 將基板18保持在自大約室溫至小於i〇〇°c(例如大約5〇 °C )之溫度。電漿係藉由在自大約！ 〇 KW至大約1 〇〇 KW，或甚至自大約3〇 KW至大約40 KW之功率位準下 施加電流以將濺射靶材72與支撐76相對於彼此偏壓來 保持。所得之電漿沉積金屬阻障層，該金屬阻障層通常 沉積至自大約100埃至大約i微米，或甚至自大約1〇〇〇 埃至大約4000埃之厚度。 在沉積阻障層之後，金屬導體68可藉由首先沉積晶種 層（亦未圖示），且然後將塊狀電鍍金屬電鍍至直通孔 44中來沉積。在後續電鍍或其他金屬沉積製程期間，使 用晶種層將塊狀金屬導體種晶或開始沉積塊狀金屬導 體。在一實施例中’適合之晶種層包含經由諸如濺射之 製程沉積之一層鋁或銅。在一實施例中，晶種層包 含經由諸如濺射之PVD製程沉積之銅層。在一方案中， 將包含所要之銅成分之藏射乾材72懸垂於藏射腔室 中’如第II圖中所示，並且將基板18置放於在腔室中 28 201250882 之濺射區77中之支撐76上。將包含氬氣之濺射氣體78 引入腔室74中，該包含氩氣之濺射氣體78之體積流速 自大約2 seem至大約200 seem，或甚至自大約4 seem 至大約25 seem，例如大約11 seem。將腔室壓力保持在 自大約0.1 mTorr至大約20 mTorr，或甚至自大約〇2 mTorr至大約2 mTorr，例如大約2 mTorr。在濺射製程 期間’將基板18保持在自大約室溫至大約1 〇〇〇c (例如 大約50°C )之溫度。電漿係藉由在自大約1 〇 KW至大 約200 KW，或甚至自大約30 KW至大約40 KW之功率 位準下施加電流以將濺射靶材72與支撐76相對於彼此 偏壓來保持。所得之電漿將銅金屬導體之晶種層沉積至 石夕板20之直通孔44中。晶種層通常沉積至自大約2〇〇〇 埃至大約2微米之厚度。 在 >儿積晶種層之後，可使用習知電鑛製程將金屬導體 68塊沉積至直通孔44中，如第υ圖中所示。由此製程 形成之電鍍層係經由先前沉積之晶種層種晶。在此製程 中，具有直通孔44之基板18之矽板2〇懸垂於電鍍浴 80中且作為陰極電極82，並且另一電極84亦懸垂於電 鍵洛中。將基板18例如作為陰極電極82充電，並且另 一電極84可作為陽極。電鍍浴8〇包含金屬離子溶液， 田該金屬離子溶液經由流經功率源8 6之電鑛浴之電流 啟動時，引起金屬導體68沉積至直通孔44中。例如， 用於沉積銅之適合之電鍍浴8〇包含濃度為在包含水與 酸（諸如硫酸或甲烷磺酸）之溶液中自大約3〇克/公升 29 201250882 至大約 75 吞/八i A升之濃度的銅離子，及所需任何附加添 劑諸如有機添加劑（抑制劑、加速劑、調平劑）及 氣離子功率源86藉由供應適當電壓至電極82、84， 在陰極上供應自大約〇. 1 mAW至大約20 mA/cm2之電 流密度範圍之電流。電鍍製程操作達足以完全填充穿孔 時間例如，自大約10分鐘至大約120分鐘之時間， 並且可在矽晶圓之表面上產生在0.1微米與10微米之間 的額外銅覆蓋層。在另—實施例中’將包含銘之金屬導 體68以習知電鍍製程沉積於直通孔44中。 在將金屬導體68沉積於矽板2〇之直通孔44以形成 V之後，按妝第2圖，將基板j 8翻轉並且將石夕板2〇 之表面上的過剩金屬導體68經由化學機械研磨（CMP) 製程研磨掉’以將沉積至矽板2〇之直通孔44中之金屬 導體68的頂部曝露。在適合之化學機械研磨製程中，石夕 板20之表面係經由安裝在循環研磨器％上的研磨塾9〇 研磨。研磨装94係經由連接至研磨装源％之讓配送器 96供應。隨著將基板18隔離或相對於研磨墊9〇旋轉， 可將在石夕板20之表面46上的過剩金屬導體自基板a 研磨掉。適合之研磨浆94包含懸浮於水或酒精溶液中之 基本粒子。進行化學機械研❹驟直至研磨掉在表面46 上的所有金屬導體68為止。亦可使用研磨製程移除氧化 物襯45、氮化石夕鈍化層26之任何殘餘物，或仍然餘留 在石夕板25之表面38上的其他該等材料。結果，現將金 屬導體47之頂部曝露以作為金屬觸點9〇。 30 201250882 TSV背側穿孔顯示 在研磨之後，將基板18翻姑 ^ 翻轉从在直通孔44的頂部曝 ^屬導體68之金屬觸‘點9Q，如第⑽时所示。在 曝露於環境時，原生氧化 氧化膜91有時可在TSV6〇之金屬 導體68之曝露金屬觸點9〇的表面上形成。例如，包含 ^銅之原生氧化膜99可在諸如銅之金料體“上形 . ”氧化膜99可在鋁特徵結構上形 产理：ΓΓ情況下’按照第2圖使用原生氧化處理製程 二=氧化膜99，以減小或移除形成金屬或非氣化金 ^化合物之薄膜且允許與其他導體及互連之較佳電接 在：實施例中，使用可選原生氧化處理製程處理且移 曝露金屬觸點9。上之原生氧化膜91，以將該 等金屬觸點90轉換為金屬導體68之原始金屬元辛或金 屬化合物。例如，可將氧化銅移除處理步驟用於包含銅 之：屬導體68’以將銅上形成的氧化銅薄膜還原為金屬 :素銅。在示例性原生氧化處理製程中，將基板^在處 =腔室93之還原區92中保持在自大約戰至大約22〇 c之溫度下。將處理氣體94引入還原區92中，該處理 氣體94包含(i)諸如氨氣⑽3)或氫氣(H2)之還原氣體， 如氮氣之_劑氣體。在另—實施例中，還原氣 體94包含體積流速自大約⑽_至大約_咖 之减或氫氣；並且或者减氣，或者包含體積流速自 大約 10,00〇sccmidt^fi >> 咖至大約2〇，_seem之氮氣。還原氣體 31 201250882 4〇秒之時間段以處理在 上的原生氧化膜91，以 生氧化膜。電漿係藉由 瓦之功率位準下以自大 94形成電漿達自大約$至大約 TSV特徵結構60之金屬導體68 經由還原製程大體上移除所有原 例如在自大約150瓦至大約12〇〇 約13.6 MHz之主要頻率將功率施加於處理電極仏、娜 產生。此外，電漿可亦藉由例如在自大約ι〇〇瓦至大約 3〇〇瓦之功率位準下，以士的 千卜U大約350 kHz之次要頻率向處 理電極96a、96b供電進一步增強。 在移除原生氧化膜91之後，按照第2圖將包含第二氮 化矽鈍化層之保護塗層97沉積在基板18之曝露表面 上，以將沉積於直通孔44中之金屬導體之頂部覆蓋如 第10圖中所示。視情況，在按第2圖沉積鈍化氣化石夕 層之刖可使用矽烷浸潰步驟。在此步驟中，將處理氣體 94引入處理區92中，該處理氣體94包含大體上僅包括 矽烷（S1H4)，或具有稀釋劑氣體之矽烷的浸潰氣體。在 製程期間，將基板18離氣體分配器95保持自大約5瓜瓜 (約200岔耳）至大約丨6 5 mm (約65〇密耳）之間隔 距離。亦將基板18保持在自大約100〇c至大約22〇β(：之 溫度。在一實施例中’浸潰氣體包含體積流速自大約100 seem至大約1000 sccmi矽烷；並且視情況，浸潰氣體 包含流速自大約10,000 sccm至大約25,000 seem之氮 氣。電漿係藉由例如在自大約15〇瓦至大約12〇〇瓦之功 率位準下，將頻率為13 6 MHz之主要頻率功率施加於 電極96a、96b由處理氣體形成。此外，電漿可亦藉由例 32 201250882 如在自大約100至大約300瓦之功率位準下以大約35〇 kHz之次要頻率向電極96a、96b供電進一步增強。形成 電漿達自大約5秒至大約2〇秒之時間段以將基板18之 曝露表面用矽烷氣體浸潰，以在基板表面上形成黏著 層。在-實施例中，例如，當使用魏浸潰步驟以將曝 露金屬導體68 (諸如銅）浸潰時，矽烷浸潰藉由形成金 屬-si或在此情況下沿著Cu/siN界面形成Cu_si接合來 增強黏著力。界面黏著能為原生氧化物移除時間、浸潰 時間，及矽烷流速之強函數。此外，為了避免產生在矽 板20及載體24中之熱應力及短曲的過高溫度，在低溫 電漿辅助化學氣相沉積製程下沉積保護塗層97。保護塗 層97亦可為良好擴散阻障，該擴散阻障防止金屬原子擴 散穿過此層而污染基板18之其他區域。例如，當金屬導 體68包含諸如銅之金屬時，選擇保護塗層97以防止銅 擴散，並且亦提供良好擊穿電壓電氣隔離，及抗潮濕性。 在另一實施例中’保護塗層97包含三層塗層98，該 三層塗層98包含三個不同層98a ' 98b、98c，如第lp 圖中所示。在一方案中，三層塗層98包含氮化矽之下部 層98a，該氮化矽之下部層98a作為對來自TSV特徵結 構60中之金屬導體之金屬原子的擴散阻障，並且亦可作 為在基板18之頂表面處之化學機械研磨終止層。下部層 98a可具有自大約200埃至大約ι5〇〇埃之厚度。 可將下部層98 a沉積在腔室93之處理區92中之基板 18的清潔且浸潰表面上。在此製程中，將基板18保持 33 201250882 在離氣體分配器自大約8 mm (大約300密耳）至大約 1 9 mm (大約75 0密耳）之相同間距。亦將基板！ 8保持 在自大約100°C至大約220°C(例如大約180°C )之溫度。 將處理氣體94經由氣體分配器95引入腔室1〇〇中，該 處理氣體94包含諸如矽烷（siEU)之含矽氣體，及諸如氣 氣（NH3)之含氮氣體。亦可將稀釋劑氣體添加至處理氣 體’該稀釋劑氣體協助電漿形成並且亦可安定化電漿， 適合之稀釋劑氣體包括氮氣（N2)、氦氣（He)，及氬氣 (Ar)。在一實施例中’處理氣體94包含：矽烷，該石夕烧 之流速自大約50 seem至大約1〇〇〇 sccm (例如，大約 650 seem)’氣氣’該氣氣以自大約1〇〇 seem至大約1〇〇〇 seem之流速提供；及諸如氮氣之稀釋劑氣體，該稀釋劑 氣體之流速自大約500 seem至大約25,000 sccm，例如， 大約22,000 sccm。將腔室壓力保持在自大約2托至大約 5.5托，例如，大約3 5托β電漿可藉由在自大約5〇〇瓦 至大約1600瓦（例如，大約11〇〇瓦）之功率位準下以 13.6 MHz之頻率將電流施加於處理電極96a、96b來保 持。此外，電漿可亦藉由在自大約1〇瓦至大約2〇〇瓦之 功率位準下以大約35〇kHz之頻率施加低頻功率來增 強所得之電漿沉積由氮化矽層組成之下部層98a，該 下部層98a具有自大約2 g/cm3至大約3 g/cm3 (例如， 大約2.2 g/cm3)之密度。 在/儿積下部層98a之後，沉積由氧化石夕組成之中間層 98b。中間層98b具有高擊穿電壓，例如，超過大約4 34 201250882 MV/cm ’或甚至大約5 MV/cm之擊穿電壓。中間層9此 亦具有良好階梯覆蓋’例如’至少大約丨〇%以覆蓋具有 不同高度之TSV穿孔60之階梯覆蓋，例如，高度在相 同基板18上可自大約1微米至大約2〇微米之範圍變 動。在一實施例中，中間層98b具有自大約〇 5微米至 大約3微米之厚度。 在一實施例中，使用處理氣體94沉積包含氧化石夕之中 間層98b，該處理氣體94包含⑴包括石夕烷（Sifj4)及四乙 氧基矽烷（TEOS)之含矽氣體，（U)包含氧氣（〇2)或氧化亞 氮（乂〇)之含氧氣體；以及稀釋劑氣體，諸如氦氣（He) 或氬氣（Arp將基板18保持在自大約5 mm (大約2〇〇 密耳）至大約16_5 mm (大約650密耳）之間距，並且 保持在自大約l〇〇°C至大約220。(：（例如大約180°c )之 溫度下。在一方案中，處理氣體94包含：四乙氧基矽烷， 該四乙氧基矽烷之質量流速自大約500 mgm至大約 12.000 mgm ;矽烷’該矽烷之體積流速自大約5〇 sccm 至大約1000 sccm’例如大約500 seem;氧化亞氮，該 氧化亞氮之流速自大約1000 sccm至大約15,〇〇〇 sccni ; 氧氣’該氧氣之流速自大約2000 seem至大約17,000 sccm ’及氛氣’該氛乳之流速自大約1〇〇〇 至大約 15.000 sccm。將腔室壓力保持在自大約2托至大約7 托’例如’大約2.4托。電漿係藉由在自大約200瓦至 大約1500瓦（例如大約650瓦）之功率位準下以13.6 MHz之頻率將電流施加於處理電極96a、96b形成；並 35 201250882 大約50至大 下施加低頻功 98b，該中間 且視情況’藉由以3 5 0 kHz之頻率並且在自 約5 00瓦（例如大約15〇瓦）之功率位準 率形成。所得之電漿沉積氧化矽之中間層 層98b具有自大約2g/cm3至大約3g/cm3 (例如，大約 2.2 g/cm3 )之密度。 此後，在基板18上形成包含氮化矽之上部層98c以完 成三層塗層9卜上部層98c可作為防潮阻障層以及化學 機械研磨終止層。上部層98c亦提供良好穩定性、密封， 以及對氧化物之低濕式蝕刻速度比，該低濕式蝕刻速度 比使得CMP研帛比較|易。上部㈣。亦在對於包含銅 之金屬導體之CMP研磨中提供了特別良好的相容性。在 一實施例中，上部層98c具有自大約〇5微米至大約3 微米之厚度。亦可將上部層98c沉積至具有高密度，例 如至少大約2 g/cm3,或自大約2 g/cm3至大約3 g/cm3 之密度。 氮化矽層之上部層98c可使用包含SiH4、Nh3以及a 之處理氣體沉積，該SiH4、NH3以及A例如按以下體積 流速1.4:1:40提供。在沉積製程期間，將基板18保持在 自大約100 C至大約220 c (例如，大約1 8〇。〇）之溫度。 將腔至壓力保持在自大約2托至大約8托，例如，大約 3.5托。藉由在自大約5〇〇瓦至大約16〇〇瓦之功率位準 下將電流施加至腔室電極來保持電漿。將基板〖8保持在 自大約5.1 mm (大約200密耳）至大約16 5 mm (大約 650密耳）之間距，並且保持在自大約l〇〇£>c至大約22〇 36 201250882 C (例如大約180C)之溫度下。在一方案中，處理氣 體94包含：四乙氧基矽烷，該四乙氧基矽烷之質量流速 自大約500 mgm至大約12,000 mgm ;矽烷，該石夕烧之 體積流速自大約50 sccm至大約1〇〇〇 sccrn，例如大約 65 0 seem ;氧化亞氮，該氧化亞氮之流速自大約1〇〇〇 seem至大約15,000 sccm;氧氣，該氧氣之流速自大約 2000 sccm至大約17,000 sccm ;及氦氣該氦氣之流速 自大約100〇3(^111至大約15,〇〇〇8(^111。將腔室壓力保持 在自大約2托至大約7托。電漿係藉由在自大約2〇〇瓦 至大約1500瓦之功率位準下以U6MHz之頻率將電流 施加於處理電極96a、96b形成；並且視情況，在自大約 5〇瓦至大約5〇〇瓦之功率位準下施加低頻功率形成。所 得之電漿沉積氧化矽之上部層98c，該上部層98c具有 自大.々2 g/cm至大約3 g/cm3 (例如，大約2 2 g/cm3) 之密度。 取代三層方案’保護塗層98亦可包含足夠厚度之單層 氧化石夕或氮切、使用上述製程中之任—製程沉積單 層’而僅操作該製程達較長時間以獲得較高沉積厚度。 例如’單層二氧化矽可使用上述氧化矽沉積製程操作達 大約10秒至大約5分鐘來沉積，以獲得自大約〇1微米 至大約6微米之厚度。同樣地，單層氮切可使用上述 氮化石夕沉積製程操作達大約1〇秒至大約5分鐘來沉積， 以獲得自大約(M微米至大約6微米之厚度。 在第三實施例中，保護塗層98包含兩層，亦即，氮化 37 201250882 石夕層及氧化石夕層，該氮化石夕層在沉積氧化石夕層之後沉 . 積。第二實施例允許研磨或磨掉整個氧化矽層並且阻止 在氮化矽層處的研磨或磨削製程。例如，可將氮化矽層 • 沉積達10秒至大約5分鐘，以獲得自大約〇1微米至二 約6微米之厚度；並且此後，可將二氧化矽層沉積達大 約10秒至大約5分鐘，以獲得自大約〇1微米至大約6 微未之厚度。 在第四實施例中，保護塗層98包含氧化矽層，該氧化 石夕層在沉積防潮阻障氮化矽層之後沉積。再次，例如， 可將二氧化矽層沉積達大約1 〇秒至大約5分鐘，以獲得 自大約0.1微米至大約6微米之厚度；並且此後，可將 氮化石夕層沉積達大約1〇秒至大约5分鐘，以獲得自大約 〇-1微米至大約6微米之厚度。 在另一方案中，沉積在矽板20之表面及連接器凸塊 116上的聚醯亞胺層99延伸穿過聚醯亞胺層99,以接觸 下層TSV 60之金屬導體68而與金屬導體68形成電連 接。例如，連接器凸塊116可由元素金屬或該元素金屬 之合金’或金屬化合物或該金屬化合物之混合物形成， 例如，諸如銅之元素金屬。通常，連接器凸塊116由與 用以形成TSV 60之金屬導體相同之金屬導體68形成。 此後’將保護塗層97沉積在聚醯亞胺層99以及連接器 凸塊116之上用於將該等表面鈍化並且提供防潮阻障。 適合之保護塗層97包含如先前所述沉積之氮化矽。 在製造了 TSV 60之後，按照第2圖將基板18解除結 38 201250882 合以將矽板20與載體24分離。在典型解除結合製程中， 最終矽板20係使用熱機械滑出技術自载體24移除。此 技術使用韌性夾具系統以保護在基板18之背側上形成 的特徵結構及表面形貌，同時將基板18加熱至高於接合 材料之軟化點之溫度。對於解除結合，用韌性真空夹具 系統（未圖示）在兩侧將基板18固定於適當解除結合模 組中並且均勻加熱。當達到解除結合溫度時，將矽板2〇 自載體24滑去。解除結合模組在平板2〇及載體之整個 區域上將平板20及載體兩者支撐，以將平板2〇及載體 兩者在解除結合程序期間保持平坦且無應力。在將平板 2〇與載體分離之後，將具有TSV特徵結構於薄矽板2〇 上的薄矽板20移送至單晶圓清洗腔室’其中利用適當溶 劑將剩餘黏著劑自平板20之背側移除。 此後，按照第2圖使用習知晶粒切割方法將矽板2〇 切割以分離在矽板20上形成的各個電子電路，諸如積體 電路.晶片、顯示器、太陽能電池，等等。使用諸如擴散 接合的習知接合方法將晶粒切割電子電路彼此接合或 接合至其他電子電路，形成包含以垂直定向堆疊之複數 個電子電路之多層堆疊。 基板處理腔室 本文描述之包括例如各種鈍化及襯裡沉積製程之製程 可在基板處理腔室1 〇〇中執行，此執行之說明性示例性 實施例在第7圖中圖示，該等襯墊沉積製程包括第2圖 之流程圖中所示之氮化矽及二氧化矽沉積製程。可在此 39 201250882 腔室中實施本文描述之一些或所有沉積製程，以及諸如 清潔原生氧化物及矽烷浸潰之預沉積製程；然而，通常 在習知蝕刻製程腔室中實施蝕刻製程。提供腔室1 00以 圖示示例性腔室；然而，如將對一般技術者顯而易見， 亦可使用其他腔室。因此，本發明之範疇不應限於本文 所述之示例性腔室。通常，腔室100為適合於處理基板 1 8 (諸如矽晶圓）之電漿輔助化學氣相沉積（PE-CVD) 腔室。 可調適成受益於本文所述之實施例之PECVD系統的 實例包括 PRODUCER® SE CVD 系統、PRODUCER® GTTM CVD系統或DXZ® CVD系統，所有該等系統皆可購自 California 之 Santa Clara 的 Applied Materials，Inc.。 Producer® SE CVD 系統（例如，200 mm 或 300 mm)具 有兩個隔離處理區102A、102B，該兩個隔離處理區 102A、102B可用以在基板18(在腔室中未圖示）上沉 積層，該等層諸如氮化矽層、氧化矽層，或包括導電薄 膜、碳摻雜氧化矽及其他材料之其他層，並且該 Producer® SE CVD系統在美國專利第5,855,68 1號及第 0，495,233號中描述，該兩個專利皆以弓|用之方式併入。 在美國專利第6,364,954號中揭示DXZ® CVD腔室，該 專利亦以引用之方式併入。儘管示例性實施例包括兩個 處理區，但是可以預期本文所述之實施例可有利地用於 具有單個處理區或多於兩個處理區之系統。亦可預期， 本文描述之實施例可有利地用於其他電漿腔室，包括蝕 40 201250882 刻腔室、離子植入腔室、電漿處理腔室’及剝離腔室， 等等。進一步可以預期，本文描述之實施例可有利地用 於可購自其他製造商之電漿處理腔室。
基板處理腔室100包含處理腔室主體1〇2，該處理腔 室主體102具有界定一對處理區12〇A及12〇B之側壁 112、底壁116及内侧壁1〇1。可將處理區12〇A至12〇B 中之每一者同樣地配置，並且為了簡潔起見，將僅描述 處理區12 0 B中之组件。 腔至100包含具有主動冷卻系統之基板支撐128，該 主動冷卻系統允許在較寬的溫度範圍内主動控制安置在 基板支# 128上之基板之溫度，同時基板經歷許多製程 及腔室條件。經由在系統100中之底壁116中形成的通 道122將基板支撐128安置於處理區i2〇b中。基板支 標128經調適以在基板支樓！ 28之上表面上支樓基板（未 圖不）。基板支撐128可包括例如電阻元件之加熱元件以 將基板溫度加熱且控制在所要之處理溫度。或者，基板 支撐128可由遠端加熱元件加熱，諸如燈組件。 基板支撐128由轴126耦接至電力出線座或電力箱 103,該電力出線座或電力箱1〇3可包括在處理區i2〇B 内控制基板支撐128上升及運動之驅動系統。軸126亦 含有提供電力至基板支稽 128之電力介面。電力箱 亦包括電力及溫度指示器之介面，諸如熱電偶介面。軸 126亦包括基座組件129’該基座組件ι29經調適以可拆 卸地耦接至電力箱103«將圓周環135圖示在電力箱1〇3 201250882 之上。在一實施例中，圓周環135為調適為機械止擋或 台階之肩部，該肩部經配置以在基座組件129與電力箱 103之上表面之間提供機械介面。經由在底壁ιΐ6中形 成之通道124安置桿130,並且使用桿13〇啟動經由基 板支撐128安置之基板舉升銷161。基板舉升銷ΐ6ι選 擇性地將基板與基板支撐128間隔以促進基板與機器人 (未圖示）之交換，該機器人用於經由基板傳送口 16〇 將基板傳送進出處理區120B。 腔室100之基板支撐128允許在完整製程循環上於處 理期間對基板18進行主動溫度控制。本文描述之某些實 施例提供小於40(TC，或甚至小於25(rc之溫度的低溫控 制；而其他實施例使用内嵌式加熱元件提供在超過4〇〇 C之溫度下的較高溫度控制，該内嵌式加熱元件具有帶 有唯一元素類型之最小溫度梯度（<1(rc)。本文描述之某 些實施例可藉由經由基板支撐128之主體流動主動冷卻 劑自類似射頻耦合之外源或諸如内嵌式加熱元件之内源 中之任一者移除較大熱負荷（例如，超過2,〇〇〇瓦）。本 文描述之某些實施例藉由主動控制加熱元件及經由基板 支撐128之主體之冷卻劑的流速來提供較低所要溫度梯 度。 本文描述之某些實施例提供在較寬範圍中主動控制基 板之溫度，同時基板經歷許多製程及腔室條件（例如加 熱器面板、插入腔室中之耦合射頻、處理氣體、化學產 品’等等）之能力。主動溫度控制可經由兩個主動溫度 42 201250882 通量達成.笙 ^ 經由銅焊/内嵌式加熱元件提供至美板 支撐128埶，为贫_ L 抗供主基板 128移^ ㈣冷㈣路徑自基板支撐 之1:可：因此，基板支擇128表面(上面靜置基板) 6 X a由控制該兩個通量之位準控制至所要溫度設 疋點1加熱可藉由將更多功率傳送至加熱元件並且降 民：部劑之流速（或降低冷卻劑入口溫度）產生，或可 =订減操作以達成較冷基板支撐溫度。較寬溫度控制 圍猎由控制在熱源（來自加熱元件之内部或來自腔室 或製程條件之外部）與熱汲取（内部主動冷卻劑）之間 、動達成纟實施例中，此舉係藉由將加熱元件在 支撐主體中接近於靜置基板18的支撐表面安置，且藉由 將冷卻通道以排出所要熱4之高度安置於軸的下部主體 中達成，以最大化可達成之最高溫度。 本文描述之某些實施例進一步提供將溫度均勻性控制 在所控溫度之範圍内的1(rc之内的能力。在一實施例 中，此舉可藉由將加熱元件相對於如上所述冷卻通道安 置達成，並且亦可藉由利用安置在加熱元件與冷卻通道 之間的氣隙達成以進一步控制熱流之路徑。在一實施例 申，冷卻通道、氣隙，及加熱元件之置放產生不大於千 为之五奂时之支樓表面的最大平面偏轉，如此降低了基 板1 8在處理期間滑動之可能性。 在一實施例中，基板支撐128包含鋁合金。在一實施 例中’鋁合金為含有鎂及石夕之鋁合金，諸如鋁6〇61。鋁 合金提供三個重要特徵結構：1)高熱導率，該高熱導率 43 201250882 有助於來自熱源之熱流對冷卻劑之互動，2 )經由各種機 械加工技術處理之能力（例如’將軸組件銅焊以在中間 焉度處併入冷卻通道，喷丸處理支撐表面以增加輕射熱 損失，將塗層通道鍍鎳以能夠流動硬水），及3)降低生 產成本。 將腔室蓋104耦接至腔室主體102之頂部。蓋1〇4容 納與蓋104麵接之一或多個氣體分配系統氣體分 配系統108包括進氣口通道140，該進氣口通道140經 由喷淋頭組件142將反應物及清洗氣體傳送至處理區 120B中。喷淋頭組件142包括環形底板ι48，該環形底 板148具有阻隔板144，該阻隔板144安置在朝向面板 146的中間。射頻（RF)源165耦接至喷淋頭組件ι42。射 頻源165將喷淋頭組件142供電以促進在喷淋頭組件 142之面板146與加熱基板支樓128之間產生電漿。在 實施例中，射頻源1 65可為主要頻率射頻（HFRF)功率 源，諸如13.56 MHz之射頻產生器。在另一實施例中， 射頻源165可包括HFRF功率源及次要頻率射頻（LFRF) 功率源，諸如300 kHz之射頻產生器。或者，可將射頻 源耦接至處理腔室主體102之其他部分（諸如基板支撐 128)以促進電漿產生。將介電質絕緣體158安置在蓋 與喷淋頭組件142之間以防止將射頻功率傳導至蓋 1〇4。可將遮蔽環106安置在基板支撐128之周邊上該 基板支擇m之周邊在基板支撐128之所要高度嗤合基 板。 44 201250882 視情況，在氣體分配系洗108之環形底板i48中形成 冷卻通道147以在操作期間將環形底板i 冷卻。諸如 水乙一醇、氣體等等之熱傳送流體可經由冷卻通道147 循環以使得底板148保持在預定溫度下。 將腔室概塾組件127非常靠近腔室主體ι〇2之側壁 101 I12地女置在處理區120B之内，以防止將側壁 101、112曝露於在處理區12〇B之内的處理環境中。襯 墊組件127包括圓周泵送腔125，該泵送腔125耦接至 栗送系統164 ’該泵送系統1 64經配置以自處理區丨2〇B 排出氣體及副產物並且控制在處理區12〇B之内的壓 力。複數個排氣口 131可在腔室襯塾組件127上形成。 排氣口 13 1經配置以允許氣體以促進在系統1〇〇之内的 處理之方式自處理區12〇Β流動至圓周泵送腔125。 第8A圖為在基板處理腔室ι〇〇中使用之基板支撐128 之一實施例的等角俯視圖。基板支撐128包括轴126及 基座組件129，該基座組件129與圓形基板支撐128相 對。在一實施例中，轴126配置為管狀構件或中空軸。 在一實施例中，可將基座組件129用作與電連接介面連 接之可拆卸配合’該等電連接安置於電力出線座或電力 箱1〇3中或電力出線座或電力箱i 03之上。基板支撐ι28 包括周邊凸耳205,該周邊凸耳205環繞大體上平坦之 基板接收支撐表面210。支撐表面210可經調適以支撐 200 mm基板、300 mm基板，或450 mm基板。在—實 施例中’支撐表面210包括複數個結構215,該複數個 45 201250882 、。構21 5可為延伸在支撐表面2i〇之平面之上的凸塊或 突起：分。複數個結構215中之每一者之高度大體上相 等、提供略问於支標表面21〇或與支撐表面間隔開 的大體平坦基板接收平面或表面。在—實施例中，結構 215中之每一者由一種材料形成或塗佈該材料，該材料 不同於支撐表面210之材肖。基板支冑128，亦包括複數 個開口 220,該複數個開口 22〇形成穿過該基板支撐128 並且經調適以接收舉升銷161 (第7圖）。 在實施例中，基板支撐128之主體及軸126係由導 電金屬材料製成，而基座組件129係由導電金屬材料及 絕緣材料之組合製成。與由陶瓷製成的基板支撐128s 相比由導電金屬材料製造基板支撐128降低了製造成 本另外，導電金屬材料可用來遮蔽内嵌式加熱器（在 視圖中未圖示）免受射頻功率。此舉增加基板支撐128 之效率及壽命，如此降低了製造成本。 在—實施例中，基板支撐128之主體及轴126係僅由 鋁材科製造，諸如鋁合金。在特定實施例中，基板支撐 128及軸兩者係由6〇61鋁製成。在一實施例中，基座組 件U9包含鋁部分及絕緣部分（諸如安置於該等絕緣部 分中的聚醚醚酮（PEEK)樹脂），以將基座組件129之部 分與务板支撐128及軸126之導電部分電氣絕緣。在一 實知例中，基板支稽_ 128之主體係由銘材料製成，而安 置在支撐表面210上的結構215中之每一者係由諸如氧 化IS之陶瓷材料製成或塗佈。 46 201250882 在一實施例中，基板支撐128之支撐表面21〇經紋理 化。支撐表面210可使用本領域中已知之技術紋理化， 例如，喷丸處理、回蝕製程，或上述技術之組合。在一 實施例中，基板支撐128之紋理化支撐表面21〇之均方 根（「RMS」）粗糙度可自大約〇·75微米至大約6微米， 例如在大約1.5微米及大約5微米之間，例如大約2微 米。 第8Β圖為基板支撐128之一實施例之等角底視圖。 軸126包括第一端212及第二端214，該第一端212耦 接至基板支撐128，且該第二端214耦接至基座組件 129’該基座組件129與基板支撐128相對。在此實施例 中，基座組件129包括有槽導電部分225，該有槽導電 部分225耦接至及/或含有介電質插頭23〇。在一實施例 中，有槽導電部分225可配置為插頭或公介面，該插頭 或公介面經調適以與電力箱1〇3緊密配合（第7圖）。在 第8Β圖中所示的實施例中，導電部分225可在具有槽 至少部分穿過外表面或壁形成之橫截_面中為圓形。介電 質插頭230可配置為插座或母介面或包含配置為插座或 母介面之部分或諸部分，該插座或該母介面經調適以 接收或與在電力箱103之内的電連接緊密配合。在一實 施例中，有槽導電部分225可為軸126之整體延伸部並 且由鋁材料製成，而介電質插頭230由PEEK樹脂製成。 基座組件129亦包括圓周環135，該圓周環135經調 適以接收Ο型環24〇’該〇型環24〇與第7圖中所示的 47 201250882 電力箱103介面連接。在此實施例中，有槽導電部分225 包括開口’該開口經調適以接收介電質插頭23〇，並且 該"電吳插頭23 0固定至有槽導電部分225上。介電質 插頭230亦包括開口或形成於開口中之插座以接收來自 電力箱103之電導線。 第9A圖為基板支撐128之一實施例之仰視示意圖。 介電質插頭23 0具有冷卻通道入口 3〇2、冷卻通道出口 3 04 ’及導電插頭32〇，該冷卻通道入口 3〇2用於將冷卻 劑輸送至冷卻通道，該冷卻通道出口 304用於將冷卻劑 自冷卻通道移除。 第9B圖為沿具有主動冷卻系統之基板支撐128之一 實施例的第9A圖之線9B-9B獲取的橫截面侧視圖。第 9C圖為第9B圖之基板支撐128之一實施例的放大橫截 面圖。在一實施例中，主動冷卻系統包含電阻加熱器組 件305、冷卻通道組件306 ’及熱控制間隙308。電阻加 熱器305安置或封裝在基板支撐128之導電體300中。 在一實施例中，導電體3 00由一材料製成，該材料由諸 如鋁之導電金屬組成。 冷卻通道組件306具有冷卻通道307、冷卻通道入口 302、冷卻通道出口 304及流體再循環器309，該流體再 循環器3 09用於將熱傳送流體或「冷卻劑」供應至冷卻 通道組件。在一實施例中，冷卻通道307為環狀通道， 該環狀通道安置在環繞軸126之中空部分之轴126的主 體内。參看第9E圖，冷卻通道3 07係由頂壁350、相對 48 201250882 底壁3 52、内部周邊壁3 54，及外部周邊壁356界定。在 一實施例中，冷卻通道3 07為連續環’該連續環環繞轴 126之中空部分之直徑。在某些實施例中’冷卻通道307 為部分環，該部分環僅環繞軸126之中空部分之一部分。 在一實施例中，冷卻通道入口 302為延伸穿過基板支 撐128組件128之軸126之縱向通道。冷卻通道入口 302 之第一端與流體再循環器3 09耦接，並且冷卻通道入口 302之第二端與冷卻通道307流體耦接。在一實施例中， 冷卻通道出口 304為延伸穿過基板支撐128組件128之 轴126之縱向通道。冷卻通道出口 3 04之第一端與冷卻 通道307耦接，並且冷卻通道出口之第二端與流體再循 環器309耦接。 在操作中，可以重複使用熱傳送流體並且將熱傳送流 體由流體再循環器309經由冷卻通道組件306連續泵 送。在某些實施例中，熱傳送流體可在進入冷卻通道入 口 302之前由流體再循環器309加熱或冷卻至預選溫 度。例如’流體再循環器309可包含泵（未圖示）、冷卻 器或加熱器（亦未圖示）’及恆溫器（亦未圖示），該杲 用於經由冷卻通道組件306泵送熱傳送流體，該冷卻器 或加熱器用於冷卻或加熱熱傳送流體，以及該怪溫器用 於監視熱傳送流體之溫度並且控制冷卻器或加熱器以保 持該溫度在所要位準。流體再循環器3〇9亦可包含用於 監視流體壓力之壓力計、儀錶、用於控制流量之閥門， 以及用於控制熱傳送流體之流量的其他元件，為了簡潔 49 201250882 起見不再進行描述。在操作中，將熱傳送流體供應至冷 卻通道組件306之冷卻通道入口 3〇2。將熱傳送流體泵 送至冷卻通道入口 302中’熱傳送流體經由冷卻通道3〇6 流動以加熱或冷卻基板支撐丨28之導電體3〇〇 (視熱傳 送流體及基板支撐128之相對溫度而定），並且將熱傳送 流體自冷卻通道出口 304移除或排出。 在實施例中’熱傳送流體可包含水、乙二醇、氣體 等等。在一實施例中，熱傳送流體包含水及乙二醇之混 合物，例如，50%水與50%乙二醇之混合物。在某些實 轭例中，可將單獨儲存容器與冷卻通道出口 3〇4耦接以 儲存已使用的冷卻劑。如第9D圖中所示，由軸126之 主體將冷卻通道入口 302及冷卻通道出口 304與電源線 315a、315b 隔離。 在一實施例中，將熱控制間隙308安置在基板支撐128 之導電體300中，該導電體300環繞轴126之中空部分 以進一步控制熱流之路徑。熱傳送流體經由基板支撐 128之軸126之流動在支撐表面210之中心處產生局部 冷點’熱控制間隙雇在基板支標128之支樓表面21〇 之中〜周圍增加熱阻，進而充當散冷器。參看第％圖， 熱控制間隙3〇8由頂壁312、相對底壁313，及環繞孰控 制間隙則之周邊壁314形^在―實施财，周邊壁 314為圓形，因此給予熱控制間$ 308圓形形狀。轨控 制間隙亦可具㈣何其他形狀該等形狀為主動: '、提供所要之熱控制量。例如，熱控制間隙308可 50 201250882 具有選擇自其他形狀之形爿 /狀，诸如擴圓形、正方形、矩 形’及非均勻形狀。在一命姑也丨士 仕 Λ轭例中，熱控制間隙308具 有在大約2英叶（5 1 rm、& _u & 、 一 1 Cm)與大約6英吋（15·2 cm)之間的 直I。在一實施例中，敎和告丨丨pq峨7 Λ。曰士上 …、I制間隙308具有在大約3英 忖（7.6 cm)與大約4箪砷μ η 〇 、 „η 、τ ( 0·2 cm)之間的直徑。熱控制 間隙308之直徑可變化以坦徂 … k」變化以提供所要之熱控制量。熱控制 間隙3〇8之頂壁與底壁之間的距離（例如高度）亦可變 化以提供所要之熱控制量。在—實施例中，熱控制間隙 3〇8之高度在大約〇」英吋（〇 3cm)與大約i英吋㈤⑽） 之間。在另一實施例中，熱控制間隙3〇8之高度在大約 0.4英叶（1 cm)與大約〇 5英吋（1 3⑽）之間。 在一實施例中，將電阻加熱器3〇5之頂表面安置在離 基板支撐128之支撐表面21〇大約〇1〇英吋（〇3 cm)與 大約0.80奂对（2 cm)之間。在另一實施例中，將電阻加 熱器305之頂表面安置在離基板支撐128之支撐表面 210大約0.15英吋（0.4 cm)與大約〇·2〇英吋（〇·5 cm)之 間。在一實施例中，將熱控制間隙3〇8之頂壁3 12安置 在離基板支撐128之支撐表面210大約〇.5英叶（1.3 cm) 與大約1.5英吋（3.8 cm)之間。在另一實施例中，將熱控 制間隙308之頂壁安置在離基板支撐128之支撐表面 2 10大約0.9英吋（2.3 cm)與大約1.2英吋（3.0 cm)之間。 在一實施例中，將冷卻通道307之頂壁350安置在離基 板支撑12 8之支撐表面210大約3英叶（7.6 cm)與大約5 英吋（12.7 cm)之間。在另一實施例中，將冷卻通道307 51 201250882 之頂壁350安置在離基板支撐128之支撐表面210大約 4英对（10.2 cm)與大約4.5英叫"（11 ·4 cm)之間。 在一實施例中，將冷卻通道307離電阻加熱元件305 以一距離「X」安置。在一實施例中，將熱控制間隙3 0 8 之頂壁312離電阻加熱器3 05之底表面以一距離「γ」 安置。在一實施例中，將熱控制間隙308之底壁313離 冷卻通道307以一距離「Z」安置。在一實施例中，距 離「X」、「Y」’及「Z」經選擇以自基板支撐128排出所 要之熱量》 第9Β圖為沿具有本文描述之主動冷卻系統之基板支 標128之一實施例的第9Α圖之線9D-9D獲取的橫截面 側視圖。如第9Β圖中所示’將轴126耦接至電力出線 座或電力箱103’如第7圖中所示。電阻加熱器305由 女置在軸126中之導電線315a、315b叙接至安置在電力 箱1〇3中之功率源31〇。轴126亦包括經調適以接收熱 電偶（未圖示）之縱向通道或孔350 ^在此實施例中， 介電質插頭230包括安置於介電質插頭230中之一或多 個導電插頭320，以將導電線315與安置在電力箱1〇3 中之一或多個各個插座326a、326b耦接。在一實施例 中，導電插頭320為多觸點插頭。導電線315及導電插 頭320可在操作期間經電氣偏壓，但是可由介電質插頭 230之周邊壁325與有槽導電部分225、轴126，及基板 支樓128電氣隔離。 在一實施例中，轴126及基板支撐128由鋁製成且電 52 201250882 乳接地。銘材料將加熱元件封裝且充當電阻加熱器305 之有效射頻遮蔽罩。鋁材料之射頻遮蔽不再需要帶通濾 波器渡出轉合到電阻加熱器305之射頻，此在由不同材 料（諸如陶瓷）製成的加熱基板支撐128s中是需要的。 使用導電插頭32G作為電阻加熱器3()5之功率端子之電 2介面的設計使來自電力箱1〇3之標準儀錶線及連接器 得以與定製設計的電連接器相反地使用。將導電插頭 女裝在包含PEEK樹脂之唯一基礎設計上。導電插 頭320包含功率端子组件，該功率端子組件經由固定至 基座組件129之導電部分225上的介電質插頭23〇機械 支撐。PEEK樹脂將帶電功率端子（導電插頭32〇 )相對 於接地加熱器主體（基板支撐128及轴126)電氣隔離。 因此，基板支撐128藉由消除帶通濾波器且利用較便宜 的鋁材料將成本降至最低，如此顯著降低製造成本。進 一步，如本文描述之基板支撐128可經改裝以在無大範 圍重新設計及/或停機時間之情況下更換在現有腔室中 之原始基板支撐128s。 第10A圖為電阻加熱器305之一實施例之示意俯視 圖。第10B圖為電阻加熱器305之一實施例之示意側視 圖。在一實施例中，電阻加熱器305包含加熱元件4 1〇。 如第10A圖中所示’將加熱元件410圖案化以在電阻加 熱器305之中心部提供中心密集圖案’以提供匹配且補 償基板熱損耗之輻射加熱輪廓。例如，參看第9D圖， 與導電支#主體300之邊緣相比，加熱元件可朝向 53 201250882 V電支撐主體300之中心彼此更加接近地間隔。冷卻劑 穿過軸126之流動相對於支撐表面21〇之邊緣在支撐^ 面210的中〜產生冷點。儘管圖示為中心密集，但應瞭 解，加熱元# 410可經調t以涵蓋基板損失熱輪靡中之 任何變化。例如，加熱元件41〇可經調適以藉由變化加 熱7L件410之大小、間距、電阻係數、輸入功率等等以 提供可變熱量冑出，α更加接近地匹配基板損耗輪廓。 表I總結了使用本文描述之主動冷卻系統之基板支撐 128的熱及結構模型類比。入口溫度[。(〕]表示熱傳送流體 進入冷卻通道組件時熱傳送流體之入口溫度。出口溫度 [°C ]表示熱傳送流體排出主動冷卻元件時熱傳送流體之 出口 度。體積流速[GPM]表示流經冷卻通道組件之冷 卻劑之每分鐘加侖數。溫度設定點[。(：]表示電阻加熱器 之設定點溫度。溫度梯度rc]表示在使用本文描述之主 動冷卻系統之基板支撐128的支撐表面上之高溫與低溫 之間的溫差。最大變形[密耳]表示基板支撐128之最大 平面偏轉《偏轉具有兩種模式，第一，基板支撐128之 支樓表面及導電體可赵曲；第二，基板支撐128之軸可 歸因於在内部流體與外部流體之間的溫度變化而傾斜。 最大變形結果指示本文所述之實施例可產生不大於五千 面偏轉。 分之^央时，（5密耳,）之_^撑表面的最大平 入口溫 度[〇c] 出〇 溫度 [°C] 體積 流速 fGPM3 溫度 設定 射頻 耦合 功率 功率 輸入[W1 溫度 梯度 [°C] 最大 變形 [密耳] 54 201250882
期間提供主動溫度控制來提供基板改良低溫處理。基板 支撐128亦可提供在小於40(rc，或甚至小於25〇t：之溫 度下的良好溫度控制；而其他實施例提供在超過4〇〇<>c 之'·™*度下的較尚溫度控制。例如，基板支撐128可藉由 ”5-由基板支稽· 128之主體流動主動冷卻劑自類似rf麵 合之外源或諸如内後式加熱元件之内源中之任一者移除 較大熱負荷（例如，超過2,〇〇〇瓦）。基板支撐128亦藉 由主動控制加熱元件及經由基板支撐128之主體之冷卻 劑的流速來提供較低溫度梯度。如此允許基板支撐128 具有在較寬範圍製程及電漿條件中主動控制基板之溫 度，同時基板仍經歷許多製程及腔室條件（例如加熱器 面板、插入電漿中之耦合射頻、處理氣體、化學產品， 等等）之能力。主動溫度控制可經由兩個主動溫度通量 達成；第一’經由銅焊/内嵌式加熱元件提供至基板支撐 128熱；及第二，經由内部冷卻劑路徑自基板支撐ι28 移除熱。因此，基板支撐128表面（上面靜置基板）之 55 201250882 溫度可藉由控制該兩個通量之 、里之位準控制至所要溫度設定 點。 儘管圖示且描述了本發明之示例性實施例但是一般 技術者可設計併入本發明並H 丄 + ¾ a亚且亦可在本發明之範疇内的 其他實施例。此外，術語「 心卜」之上」'「底部」、「頂 部」'「向上」、「向下」、「第―」及「第二」，及其他相對 或位置術語係相對於諸圖中的示例性實施例展示並且為 可互換的。因此，阳_ 由姓 明專利範圍不應限於用於說明 本發明之本文猫述之輕住太安 敉佳方案、材料或空間排列之描述。 【圖式簡單說明】 自以下& it、附加申請專利範圍及圖 之隨附圖式更好理解本發明之特徵結構、態樣及優Γ 然而，應瞭解可通常將特徵結構中之每一者用於本發 明，而不僅用於特定圖式之上下文中，並 該等特徵結構之任何組合，其中： 發月己括 第1A圖為白冬目士 3具有電子電路之矽板之基板的示意剖 視圖，該等電子雷 在該等電子電路上包含主動及被動 特徵結構； 勃 第1B圖為圖+ _ , 、第1A圖之基板翻轉且接合至载體之示 意剖視圖； 第1C圖為圖示將氮化石夕鈍化層沉積於基板之曝露表 面上之沉積腔室的示意圖； 第1D圖為圖示在基板上包含圖案化抗钱特徵結構之 56 201250882 抗姓層之示意圖； 第1E圖為圖示在位於圖案化抗蝕特徵結構之間的矽 板之曝露區域中钮刻直通孔的兹刻腔室之示意圖； 第1F圖為圖示蝕刻直通載體支撐之矽板之完成直通 孔的示意圖； 第1G圖為在沉積腔室中將氧化物襯沉積在矽板及基 板之直通孔之曝露表面上的示意圖； 第1H圖為圖示將密封層沉積於矽板上之氧化物襯上 的示意圖； 第U圖為圖示將氮化矽鈍化層沉積於基板之曝露表 面上之示意圖； 第U圖為圖示在電鍍浴中將包含電鍍金屬之金屬導 體沉積至矽板之直通孔中的示意圖； 第ικ圖為圖示沉積於矽板中之直通孔中的金屬導體 之示意圖； 第1L圖為圖示將沉積在矽板之表 體化學機械研磨之示意圖； 第1M圖為圖示在石夕板中之直通孔之金屬導體的电 接觸部分之示意圖； 第1N圖為圖示減少及去除在基板之含金屬部分」 原生氧化層之示意圖； 第⑴圖為圖示沉積在清潔金屬導體及基板表面」 保護塗層之示意圖； 第1P圖為圖示包含沉積在清潔金屬導體及基板名 57 201250882 上之三層塗層之保護塗層的示意圖； 第1Q圖為圖示使清潔金屬導體接觸周圍聚醒亞胺塗 層之連接器凸塊之示意圖； 第2圖為用於在基板之矽板上形成TSV特徵結構之製 程之示例性方案的流程圖； 第3圖為圖示改變沉積氮化矽鈍化層之應力位準或折 射率以增加施加於處理電極之主要頻率電流之功率位準 的圖形； 第4A圖為圖示沉積至〇·5微米（厚）或〇 〇5微米（薄） 之厚度之氮化石夕鈍化層的量測應力位準中之增量應力變 化之圖形； 第4Β圖為圖示沉積至〇·5微米（厚）或〇.〇5微米（薄） 之尽度之氮化碎純化層在633 nm位準下量測之增量折射 率之圖形； 第4C圖為圖示姓刻沉積在基板之表面上的不同類型 之氮化矽層之乾式蝕刻速度的圖形； 第4D圖為圖示對於不同製程沉積在頂部基板表面及 在基板中之TSV穿孔之底部上的層之厚度之圖形； 第5圖圖示包含具有高深寬比且在矽板中蝕刻之直通 孔之TSV特徵結構的橫截面SEM顯微照片，該TSv特 徵結構具有在直通孔之側壁及底壁上沉積之氧化物襯； 第6A圖及第6B圖為圖示在對於厚（第5A圖）及薄 (第5B圖）氧化物襯沉積物之直通孔側壁及底壁上沉 積的氧化物襯材料之傅立葉轉換紅外 58 201250882 (Fourier-transformed Infrared; FTIR)光譜跡線的圖形； 第7圖為基板處理腔室之實施例之示意部分剖視圖， 該基板處理腔室為電漿腔室且適合於處理基板及/或將 各種二氧化矽、氮化矽或其他層沉積至基板上； 第8A圖為圖示於第7圖中之基板支撐之一實施例的 等角側視圖； 第8B圖為圖示於第7圖中之基板支撐之一實施例的 等角仰視圖； 第9A圖為圖示於第7圖中之基板支撐之一實施例的 仰視示意圖； 第9B圖為沿著第9A圖之線9B-9B獲取之基板支撐之 一實施例的橫載面側視圖； 第9C圖為第9B圖之基板支撐之一實施例的剖視圖之 放大部分； 第9D圖為沿著第9A圖之線9D-9D獲取之橫截面側 視圖； 第9E圖為第9D圖之基板支撐之一實施例的橫截面圖 之放大部分； 【主要元件符號說明】 第1 〇 A圖為電阻加熱器之實施例之示意俯視圖；及 第10B圖為電阻加熱器之實施例之示意側視圖。 18 基板 20 矽板 21 前表面 22 特徵結構 23 後表面/曝露表面 24 載體 26 氮化矽鈍化層 28 黏著層 59 201250882 30 沉積區 3 0a 沉積區 33 抗蝕特徵結構 32 抗蚀刻層 34a 沉積腔室 3 4 沉積腔室 36a 氣體分配器 3 6 氣體分配器 38al 處理電極 38a 處理電極 3 8bl 處理電極 38b 處理電極 40 底壁 3 9 曝露矽部分 44 直通孔 40a 沉積氣體 46 表面 45 氧化物襯 50 钱刻區 49 底壁 54 蝕刻氣體 52 蝕刻腔室 56a 處理電極 55 氣體分配器 60 直通矽穿孔（TSV) 56b 處理電極 68 金屬導體 64 密封層 74 濺射腔室 72 濺射靶材 77 滅射區 76 支撐 80 電鍍浴 78 濺射氣體 84 電極 82 電極 92 還原區 90 研磨墊/曝露金屬 觸點 94 處理氣體 93 處理腔室 96a 電極 95 氣體分配器 96b 電極 97 保護塗層 98 三層塗層 98a 下部層 98b 中間層 98c 上部層 99 聚醯亞胺層 100 基板處理腔室 101 側壁 電力出線座/電力 102 腔室主體 103 yfr/r 相 104 腔室蓋 108 氣體分配系統 106 遮蔽環 112 側壁 116 底壁/連接器凸塊 120A 處理區 120B 處理區 122 通道 124 通道 125 圓周泵送腔 126 軸 127 腔室襯塾組件 128 基板支稽' 129 基座組件 130 桿 131 排氣口 135 圓周環 140 進氣口通道 142 喷淋頭組件 144 阻隔板 146 面板 60 201250882 147 冷卻通道 148 158 介電質絕緣體 160 161 舉升銷 164 165 射頻源 205 210 支樓表面 212 214 第二端 215 220 開口 225 230 介電質插頭 300 302 冷卻通道入口 304 305 電阻加熱器 306 307 冷卻通道 308 309 液體再循環器 310 312 頂壁 313 3 14 周邊壁 315a 315b 導電線 320 325 周邊壁 326a 326b 插座 350 352 底壁 354 356 外部周邊壁 410 底板 基板傳送口 泵送系統 周邊凸耳 第一端 結構 有槽導電部分 導電體 冷卻通道出口 冷卻通道組件 熱控制間隙 功率源 底壁 導電線 導電插頭 插座 頂壁 内部周邊壁 加熱元件 61

Claims (1)

  1. 201250882 七、申請專利範圍： • r 一種直通矽穿孔製造方法，該方法包含以下步驟： ,(a)在一矽板中蝕刻複數個直通孔，該等直通孔包含側壁及 ' 底壁； « (b)藉由以下步驟將一氧化物襯沉積在該矽板之表面上並 且沉積在該等直通孔之該等側壁及底壁上： (0在一處理區中提供該矽板，該處理區包含處理電極 及—氣體分配器； (II) 將該矽板保持在小於大約250〇C之一溫度； (III) 將一沉積氣體引入該處理區，該沉積氣體包含包 括四乙氧基矽烷之一含矽氣體，及包括氧氣之一氧 前驅物；以及 (iv)藉由以一第一頻率施加一電流於該等處理電極激 發該沉積氣體以形成一電漿；以及 0)在該等直通孔中沉積一金屬導體。 2.如請求項1所述之方法，其中在步驟0)中之該等直通孔 具有至少大約10:1之—深寬比。 癱 .3.如請求項1所述之方法，其中將該矽板保持在自大約100 C至大約250之—溫度。 4.如凊求項丨所述之方法，其十步驟（b)包含以下步驟中之 62 201250882 至少一者： (1) 以在大約400毫克/分鐘與大約12,〇〇〇毫克/分鐘之間的 一質量流速引入該四乙氧基矽烷；或 (2) 以在大約2000 sccm與大約17 〇〇〇 sccm之間的—質量 流速引入該沉積氣體。 5_如請求項1所述之方法，其中步驟（b)包含以下步驟中之 至少一者： (1) 將該沉積氣體保持在大約2托與大約8托之間的—壓力 下；以及 (2) 藉由在自大約1〇〇瓦至大約12〇〇瓦之一功率位準下以 該第一頻率，並且在高達4〇〇瓦之一功率位準下以—次 要頻率施加一電流於該等處理電極而形成該電漿。 6·如晴求項1所述之方法，其中在步驟（b)之後且在步驟（c) 之别，將一密封層沉積在該氧化物襯之上，該密封層包 含二氧it矽或氮化石夕。 請求項1所述之方法’該方法進一步包含以下步驟： 在步驟（c)之後，將該基板翻轉並且將該矽板之後表面化 予機械研磨以將沉積至該矽板之該等直通孔中之該金屬 導體的頂部曝露。 丹求項1所述之方法，該方法進一步包含以下步驟： 63 201250882 在步驟⑷之後’藉“下步料形成於料直通孔中之 該金屬導體之曝露部分上的一原生氧化膜移除： ⑴在包含-對還原處理電極之一還原處理區中提供該矽 板； (ii)將該矽板保持在自大約100t至大約22〇r之一還原 溫度下； ㈣將包含氨氣或氫氣之-還原氣體引入該還原處理區 中，其中該還原氣體之體積流速在大約1〇〇sccm與大約 3 000 seem之間；以及 (iv)以大約13·6 MHz之一主要頻率，並且在自大約⑽ 瓦至大約12GG瓦之-功率位準下將功率施加於該等還 原處理電極。 9·如請求項8所述之方法，其中該還原氣體進—步包含一 體積流速自大約l000 sccm至大約2〇〇〇〇sccm2氮氣。 如π求項8所述之方法，該方法包含以下步驟：將功率 施加於垓等還原處理電極達自大約5秒至大約秒之一 時間段。 11.如請求項8所述之方法，該方法進—步包含以下步驟： 在移除該原生氧化膜之後，進行一矽烷浸潰步驟，該矽 烧浸潰步驟包含以下步驟： ω在包含—對浸潰處理電極之一浸潰處理區中提供該基 64 201250882 板； (11) 將該基板保持在自大約loot至大約220°C之一浸潰 溫度下； (iii)將一浸潰氣體引入該處理區，該浸潰氣體包含一體積 流速在大約100 sccm與大約1〇〇〇 sccm之間的矽烷；以 及 (iV)以大約13.6 MHz之一主要頻率’並且在大約150瓦 與大約1200瓦之間的一功率位準下將功率施加於該等 浸潰處理電極。 12·如明求項11所述之方法’該方法包含以下步驟：形成 該電漿達自大約5秒至大約20秒之一時間段。 U.—種直通矽穿孔製造方法，該方法包含以下步驟： (a) 在一矽板中蝕刻複數個直通孔，該等直通孔包含側壁及 底壁： (b) 藉由以下步驟將一氧化物襯沉積在該矽板之表面上並 且沉積在該等直通孔之該等側壁及底壁上： (i) 在一處理區中提供該矽板，該處理區包含處理電極 及一氣體分配器； (ii) 將一沉積氣體引入該處理區，該沉積氣體包含包 括四乙氧基矽烷之一含矽氣體，及包括氧氣之一氧 前驅物；以及 (iii) 藉由以一第一頻率施加一電流於該等處理電極激 65 201250882 發該沉積氣體以形成一電漿； (C)在該等直通孔中沉積一金屬導體；以及 (d)藉由激發一還原氣體以形成一電漿將形成於該等直通 孔中之該金屬導體之曝露部分上的一原生氧化膜移除， 該還原氣體包含一體積流速在大約100 sccm與大約 3 000 seem之間的氨氣或氫氣，以及一體積流速在大約 10,000 seem與大約20,000 seem之間的氮氣。 14. 一種直通石夕穿孔製造方法，該方法包含以下步驟： (a) 在一矽板中蝕刻複數個直通孔，該等直通孔包含側壁及 底壁； (b) 藉由以下步驟將一氧化物襯沉積在該矽板之表面上並 且沉積在該等直通孔之該等側壁及底壁上： (1)在一處理區中提供該矽板，該處理區包含處理電極 及一氣體分配器； (π)將一沉積氣體引入該處理區，該沉積氣體包含包 括四乙氧基矽烷之一含矽氣體，及包括氧氣之一氧 前驅物；以及 (⑴）藉由以一第一頻率施加一電流於該等處理電極激 發該沉積氣體以形成一電漿； (c) 在該等直通孔中沉積一金屬導體；以及 (d) 在步驟（c)之後’進行一矽烷浸潰步驟，該矽烷浸潰步驟 包含以下步驟： (i)將該基板保持在自大約l〇〇°c至大約220°C之一*溫度 66 201250882 下；以及 (ii) 激發一浸潰氣體以形成一電漿，該浸潰氣體包含 —體積流速在大約1〇〇 seem至大約1〇〇〇 seem之間 的碎烧。 15.如請求項u或14所述之方法，其中該浸潰氣體包含一 *丨匕速自大約1 〇〇〇 seem至大約25，000 seem之氮氣。 】6·如請求項U或14所述之方法，該方法進一步包含以下 步驟：在該矽烷浸潰步驟之後，將一保護塗層沉積於沉 積在該等直通孔中之該金屬導體的頂部。 1 7·如請求項U或14所述之方法，該方法進一步包含以下 步帮：沉積包含以下至少一者之一保護塗層： ()早層氧化石夕或氮化石夕，該單層以自大約0.5微米至大 約6微米之一厚度提供； (1 2) 一氮化矽層及一氧化矽層；以及 (3) 保護塗層，該保護塗層包含：⑴一下部層，該下部層 匕3 —厚度自大約2〇〇 A至大約15〇〇 A之氮化矽層；（⑴ 中間層’該中間層由一厚度自大約0.5微米至大約3 宁 /、之氧化矽組成；及（iii)一上部層，該上部層包含一 厚度自+ Μ 八約0.5微米至大約3微米之氮化矽。 67 1 8 . _ 2 月項1或14所述之方法，該方法進一步包含以下 201250882 步驟：將氮化矽鈍化層沉積在該基板之該矽板之一曝露 後表面上。 19. 一種直通矽穿孔製造方法，該方法包含以下步驟： (a) 形成一碎板，該矽板具有一前表面及一後表面，該前表 面中具有一或多個特徵結構； (b) 提供用於支撐該矽板之一載體； (c) 猎由在該矽板之該前表面與該載體之間使用一黏著層 將該矽板之該前表面接合至該載體以將該矽板之該後表 面曝露來形成一基板； (d) 將氮化矽鈍化層沉積於該基板之該矽板之該曝露後表 面上； (e) 在該矽板中蝕刻複數個直通孔，該等直通孔包含側壁及 底壁；以及 ⑴將一金屬導體沉積於該等直通孔中以形成複數個直通矽 穿孔。 其中步驟（d)包含藉由以下步 20_如請求項19所述之方法，其中 驟沉積該氮化矽鈍化層之步驟： —處理區中，該處理區包 ⑴將包含該矽板之該基板置放於 s處理電極及一氣體分配器； (ϋ)將一
    (Hi) 矽麁·§# κ a & *灿.
    68 201250882
TW100145067A 2010-12-22 2011-12-07 Fabrication of through-silicon vias on silicon wafers TW201250882A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/977,060 US8329575B2 (en) 2010-12-22 2010-12-22 Fabrication of through-silicon vias on silicon wafers

Publications (1)

Publication Number Publication Date
TW201250882A true TW201250882A (en) 2012-12-16

Family

ID=46314739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145067A TW201250882A (en) 2010-12-22 2011-12-07 Fabrication of through-silicon vias on silicon wafers

Country Status (6)

Country Link
US (2) US8329575B2 (zh)
JP (1) JP2014507065A (zh)
KR (1) KR20140014119A (zh)
CN (1) CN103348461A (zh)
TW (1) TW201250882A (zh)
WO (1) WO2012087613A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009055450A1 (en) * 2007-10-25 2009-04-30 Applied Materials, Inc. Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
US8487410B2 (en) * 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
US9508674B2 (en) 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US10020187B2 (en) * 2012-11-26 2018-07-10 Applied Materials, Inc. Apparatus and methods for backside passivation
US9157014B2 (en) 2012-11-29 2015-10-13 Micron Technology, Inc. Adhesives including a filler material and related methods
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
TWI578592B (zh) * 2013-03-12 2017-04-11 應用材料股份有限公司 有機發光二極體元件及包括其之封裝結構的沉積方法
US8945978B2 (en) * 2013-06-28 2015-02-03 Sunpower Corporation Formation of metal structures in solar cells
US20150017798A1 (en) * 2013-07-11 2015-01-15 United Microelectronics Corp. Method of manufacturing through-silicon-via
US9362111B2 (en) 2014-02-18 2016-06-07 Applied Materials, Inc. Hermetic CVD-cap with improved step coverage in high aspect ratio structures
US9613842B2 (en) * 2014-02-19 2017-04-04 Globalfoundries Inc. Wafer handler and methods of manufacture
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) * 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
JP6710783B2 (ja) * 2016-06-15 2020-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高出力プラズマエッチングプロセスのためのガス分配プレートアセンブリ
US10541218B2 (en) * 2016-11-29 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layer structure and fabrication method therefor
CN110178201B (zh) * 2017-01-13 2023-06-16 应用材料公司 用于低温氮化硅膜的方法及设备
JP2019057634A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11427912B2 (en) * 2018-06-25 2022-08-30 Applied Materials, Inc. High temperature rotation module for a processing chamber
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
USD884855S1 (en) * 2019-10-30 2020-05-19 Applied Materials, Inc. Heater pedestal
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872947A (en) 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4892753A (en) 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
JP3017627B2 (ja) * 1993-11-15 2000-03-13 アプライド マテリアルズ インコーポレイテッド 薄膜形成方法
JPH09199501A (ja) * 1995-10-02 1997-07-31 Applied Materials Inc ＳｉＦ４を用いて安定な弗素ドープ膜を堆積するプロセス及び装置
US6040198A (en) * 1995-11-30 2000-03-21 Fujitsu Limited Element concentration measuring method and apparatus, and semiconductor device fabrication method and apparatus
US5573962A (en) 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
US5795820A (en) * 1996-07-01 1998-08-18 Advanced Micro Devices Method for simplifying the manufacture of an interlayer dielectric stack
US5691215A (en) 1996-08-26 1997-11-25 Industrial Technology Research Institute Method for fabricating a sub-half micron MOSFET device with insulator filled shallow trenches planarized via use of negative photoresist and de-focus exposure
US5691250A (en) 1996-08-29 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming a metal contact to a novel polysilicon contact extension
US5710076A (en) 1996-09-03 1998-01-20 Industrial Technology Research Institute Method for fabricating a sub-half micron MOSFET device with global planarization of insulator filled shallow trenches, via the use of a bottom anti-reflective coating
US5858882A (en) 1997-03-24 1999-01-12 Vanguard International Semiconductor Corporation In-situ low wafer temperature oxidized gas plasma surface treatment process
US5792690A (en) 1997-05-15 1998-08-11 Vanguard International Semiconductor Corporation Method of fabricating a DRAM cell with an area equal to four times the used minimum feature
US20010000160A1 (en) 1997-08-14 2001-04-05 Infineon Technologies Ag Method for treatment of semiconductor substrates
US6177350B1 (en) 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6274426B1 (en) 1999-02-25 2001-08-14 Taiwan Semiconductor Manufacturing Company Self-aligned contact process for a crown shaped dynamic random access memory capacitor structure
US6277757B1 (en) 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US6426285B1 (en) 1999-11-03 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to solve intermetallic dielectric cracks in integrated circuit devices
US6352938B2 (en) * 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
US6503851B2 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off
US6521302B1 (en) * 2000-09-26 2003-02-18 Applied Materials, Inc. Method of reducing plasma-induced damage
US6555467B2 (en) 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6492245B1 (en) 2001-10-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure
US7169704B2 (en) * 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
US7411352B2 (en) * 2002-09-19 2008-08-12 Applied Process Technologies, Inc. Dual plasma beam sources and method
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
WO2004109770A2 (en) 2003-06-05 2004-12-16 Oticon A/S Through wafer via process and amplifier with through wafer via
US7049230B2 (en) * 2003-11-26 2006-05-23 Hynix Semiconductor Inc. Method of forming a contact plug in a semiconductor device
JP4408713B2 (ja) * 2004-02-03 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7220687B2 (en) * 2004-06-25 2007-05-22 Applied Materials, Inc. Method to improve water-barrier performance by changing film surface morphology
US7429529B2 (en) 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7414315B2 (en) * 2005-10-31 2008-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene structure with high moisture-resistant oxide and method for making the same
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US7371695B2 (en) * 2006-01-04 2008-05-13 Promos Technologies Pte. Ltd. Use of TEOS oxides in integrated circuit fabrication processes
US7524755B2 (en) * 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film
JP4425235B2 (ja) * 2006-03-28 2010-03-03 三洋電機株式会社 半導体装置及びその製造方法
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5595644B2 (ja) * 2008-06-26 2014-09-24 スパンション エルエルシー 半導体装置及びその製造方法
US7910473B2 (en) 2008-12-31 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
JP2010161215A (ja) * 2009-01-08 2010-07-22 Sharp Corp 半導体装置及びその製造方法
US8263497B2 (en) 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
US8344513B2 (en) * 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
KR100937945B1 (ko) * 2009-08-05 2010-01-21 주식회사 아토 반도체 소자의 제조 방법
US7943514B2 (en) * 2009-09-03 2011-05-17 Texas Instruments Incorporated Integrated circuits having TSVs including metal gettering dielectric liners
US8927433B2 (en) 2009-12-18 2015-01-06 Electronics And Telecommunications Research Institute Conductive via hole and method for forming conductive via hole
GB0922647D0 (en) * 2009-12-24 2010-02-10 Aviza Technologies Ltd Methods of depositing SiO² films
US20110318502A1 (en) 2009-12-24 2011-12-29 Spp Process Technology Systems Uk Limited Methods of depositing sio2 films
US8492816B2 (en) * 2010-01-11 2013-07-23 International Business Machines Corporation Deep trench decoupling capacitor

Also Published As

Publication number Publication date
CN103348461A (zh) 2013-10-09
JP2014507065A (ja) 2014-03-20
US20120164827A1 (en) 2012-06-28
US20120164829A1 (en) 2012-06-28
WO2012087613A3 (en) 2012-08-16
WO2012087613A2 (en) 2012-06-28
US8329575B2 (en) 2012-12-11
US8283237B2 (en) 2012-10-09
KR20140014119A (ko) 2014-02-05

Similar Documents

Publication Publication Date Title
TW201250882A (en) Fabrication of through-silicon vias on silicon wafers
US20230187264A1 (en) Methods for bonding semiconductor elements
US10079176B2 (en) Method of using a barrier-seed tool for forming fine pitched metal interconnects
JP2024501016A (ja) 基板貫通ビアを有する構造体及びそれを形成する方法
US8563095B2 (en) Silicon nitride passivation layer for covering high aspect ratio features
US9607895B2 (en) Silicon via with amorphous silicon layer and fabrication method thereof
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
US6153522A (en) Semiconductor device manufacturing method
JP2014507065A5 (zh)
KR102417914B1 (ko) 반도체 프로세싱을 위한 대기 플라즈마 장치
TW201447018A (zh) 金屬晶種層上之金屬氧化物的還原方法與設備
TW201118934A (en) Remote plasma processing of interface surfaces
CN1643651A (zh) 多室基材处理系统中执行的整合原位蚀刻制程
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び／又はシード層としてのｐｖｄ−ｉｍｐタングステン及び窒化タングステン
WO2023178112A1 (en) Expansion control for bonding
US7091133B2 (en) Two-step formation of etch stop layer
US6727138B2 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2003234414A (ja) 誘導マイクロコンポーネントを組み込んだ電子コンポーネントの製造方法
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
JP4006720B2 (ja) 半導体装置及びその製造方法
TW515006B (en) Method for removing moistured part of FSG layer after polishing treatment