JP4425235B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4425235B2
JP4425235B2 JP2006088904A JP2006088904A JP4425235B2 JP 4425235 B2 JP4425235 B2 JP 4425235B2 JP 2006088904 A JP2006088904 A JP 2006088904A JP 2006088904 A JP2006088904 A JP 2006088904A JP 4425235 B2 JP4425235 B2 JP 4425235B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
forming
opening
metal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006088904A
Other languages
English (en)
Other versions
JP2006191153A (ja
Inventor
崇 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006088904A priority Critical patent/JP4425235B2/ja
Publication of JP2006191153A publication Critical patent/JP2006191153A/ja
Application granted granted Critical
Publication of JP4425235B2 publication Critical patent/JP4425235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板上に形成された金属パッドに対して、前記半導体基板の裏面から形成された開口部を介して接続される金属膜を有する半導体装置及びその製造方法に関する。
従来より表面実装型の半導体装置の一種としてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置がある。これは、半田等の金属部材から成るボール状の導電端子をパッケージ基板の一主面上に格子状に複数配列し、基板の他の主面上に搭載される半導体チップとボンディングしてパッケージングするものである。そして、電子機器に組み込まれる際には、各導電端子をプリント基板上の配線パターンに熱溶着し、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続する。
このようなＢＧＡ型の半導体装置は、半導体装置の側面に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他の表面実装型の半導体装置に比べ多数の接続端子を設置することができ、小型化が有利なものとして知られている。
近年において、このＢＧＡ型の半導体装置がＣＣＤイメージセンサの分野にも取り入れられ、小型化の要望が強い携帯電話機に搭載されるデジタルカメラのイメージセンサチップとして用いられている。
また、ウエハレベルのＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やシリコン（Ｓｉ）貫通技術を用いた３次元実装技術が注目されてきている。これらの技術は、チップを何層にも貼り合わせた後、Ｓｉを貫通させたり、Ｓｉウエハを表面からＳｉ貫通させた後、積み上げる方法等が研究されている。
しかし、従来の３次元実装技術は、表面からＳｉ貫通等の加工を行い、銅（Ｃｕ）のビアホールを形成するため、表面側にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理が必要であったり、Ｃｕビア形成後に当該Ｃｕビアとパッドとを繋ぐための再配線が必要であるため、製造工数が多くなってしまう。従って、半導体装置自体も高コストとなっていた。
そこで、本発明の半導体装置は、半導体基板の表面側に形成された金属パッドと、前記金属パッドの表面を少なくとも一部露出するように半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜を被覆するように形成された保護膜と、前記第１の絶縁膜及び保護膜に形成された開口部を埋設するように前記金属パッド上に形成された電極接続部と、前記半導体基板の裏面から前記金属パッドの裏面に至るように形成された開口部内の側壁に形成された第２の絶縁膜と、前記第２の絶縁膜を介して前記開口部内に形成され、前記金属パッドの裏面に接続された金属膜と、前記金属膜と電気的に接続された導電端子とを具備することを特徴とする。
更に、前記金属膜に接続された配線パターンが前記半導体基板の裏面に形成され、前記配線パターン上に前記導電端子が形成されていることを特徴とする。
また、前記電極接続部は、前記開口部内の前記金属パッド上にＮｉ膜，Ａｕ膜が形成され、前記開口部を埋設するように前記Ｎｉ膜，Ａｕ膜上にＣｕ膜が積層されていることを特徴とする。
更に、前記Ｃｕ膜上にＡｕ膜が積層されていることを特徴とする。
また、前記保護膜は、ポリイミドまたはエポキシ樹脂から成ることを特徴とする。
更に、前記電極接続部と前記金属パッドとの電気的な接続を介在する配線が、前記半導体基板の表面上に形成されていることを特徴とする。
また、前記半導体装置と他の半導体装置が積層された積層型の半導体装置であって、相互間の電気的な接続が前記電極接続部を介して行われていることを特徴とする。
更に、前記半導体装置を少なくとも２個積層させた積層型の半導体装置であって、前記少なくとも２個積層された半導体装置のうち一方の半導体装置の前記電極接続部と、もう一方の半導体装置の前記導電端子とが接続されていることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板上に形成された金属パッドの表面を少なくとも一部露出するように前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を被覆するように保護膜を形成する工程と、前記第１の絶縁膜及び保護膜に形成された開口部を埋設するように前記金属パッド上に電極接続部を形成する工程と、前記金属パッドが形成された半導体基板と前記半導体基板を支持する支持体とを接着体を用いて貼り合わせる工程と、前記半導体基板の裏面から前記金属パッドの裏面に至るように開口部を形成する工程と、前記開口部内の側壁に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を介して前記開口部内に形成され、前記金属パッドの裏面に金属膜を接続する工程と、前記金属膜上に電極を形成する工程と、前記半導体基板の裏面から所定深さ位置までダイシングする工程と、前記半導体基板と前記支持体とを分離する工程とを有することを特徴とする。
また、前記半導体基板と前記支持体とを分離する工程は、前記接着体を溶液を用いて溶かす工程であることを特徴とする。
更に、前記半導体基板と前記支持体とを分離する工程は、前記接着体としての有機膜をアセトン溶液で溶かす工程であることを特徴とする。
また、前記金属膜上に電極を形成する工程が、当該金属膜上に配線パターンを形成し、当該配線パターン上に電極を形成する工程であることを特徴とする。
更に、前記半導体基板の裏面から開口を形成する工程の前に、その裏面を研磨することを特徴とする。
更に、前記支持体として、Ｓｉ基板、酸化膜、ガラス基板、セラミック基板を用いることを特徴とする。
また、前記金属パッド上に電極接続部を形成する工程は、前記開口部内の前記金属パッド上にＮｉ膜，Ａｕ膜を形成し、前記開口部を埋設するようにＮｉ膜，Ａｕ膜上にＣｕ膜を積層することを特徴とする。
更に、前記金属パッド上に電極接続部を形成する工程は、前記Ｃｕ膜上にＡｕ膜を積層する工程を含むことを特徴とする。
また、前記金属パッド上に電極接続部を形成する工程は、前記パッドに配線パターンを接続し、前記配線パターン上に前記電極接続部を形成することを特徴とする。
また、前記半導体装置と他の半導体装置とを積層する工程を有することを特徴とする。
更に、前記半導体装置と他の半導体装置とを積層する工程は、一方の半導体装置の前記電極接続部と、もう一方の半導体装置の前記電極とを接続することを特徴とする。
本発明では、従来の３次元実装技術のように表面からＳｉ貫通等の加工を行い、銅（Ｃｕ）のビアホールを形成するものではないため、表面側にＣＭＰ処理を必要としない。また、Ｃｕビア形成後に当該Ｃｕビアとパッドとを繋ぐための再配線が不要であるため、製造工数が増大することがない。
更に、Ｃｕ上の平坦性に左右されないため、そのままバックグラインド可能である。
また、支持板１１とＳｉ基板１とは、貼り合わせ後にＢＧ（バックグラインド）及びその後の処理をしているため、チップの膜厚は可能なだけ薄くできる。
従って、低コスト化を実現した半導体装置を提供することができる。
以下、本発明の半導体装置及びその製造方法に係る一実施形態について図面を参照しながら説明する。
先ず、図１（ａ）に示すようにおよそ６００μｍの膜厚のシリコンウエハ（以下、Ｓｉ基板）１上に酸化膜が形成され、当該酸化膜上に金属（例えば、Ａｌ）パッド２が形成され、当該Ａｌパッド２を被覆するようにプラズマＣＶＤ法によるＳｉＯ２膜またはＰＳＧ膜から成る所定膜厚の酸化膜３を形成する。尚、特に平坦性を必要とする場合には酸化膜を例えばＣＭＰ研磨等しても良い。そして、不図示のフォトレジスト膜をマスクにＡｌパッド２上の酸化膜３をエッチングして当該Ａｌパッド２の一部（表面部）を露出させる。尚、本実施形態では、前記酸化膜３の膜厚は、全体でおよそ５μｍ程度としている。
次に、図１（ｂ）に示すように前記Ａｌパッド２及び酸化膜３上にポリイミド膜を形成し、当該ポリイミド膜を不図示のフォトレジスト膜をマスクにエッチングして前記Ａｌパッド２上に開口部を有するポリイミド膜４を形成する。そして、前記開口部内にニッケル（Ｎｉ）５、金（Ａｕ）６を形成した後に、その上に銅（Ｃｕ）メッキしてＣｕ７を埋め込む。また、当該Ｃｕ７上に当該Ｃｕ７の腐食防止用としてＡｕをメッキ形成しても良い。尚、本実施形態では、前記開口部内に埋設された導電部材（Ｎｉ，Ａｕ，Ｃｕ，Ａｕ）の膜厚は、全体でおよそ２５μｍ程度としている。
ここで、本プロセスが、ＣＣＤイメージセンサに採用される場合には、前記ポリイミド膜４は透明性のポリイミド膜または透明ガラスエポキシ樹脂等をスクリーン印刷法を用いて形成する必要がある。
更に言えば、本プロセスを３次元プロセスに用いないＣＳＰプロセスに適用するものである場合には、開口部を形成する必要はなく、ポリイミド膜４の全面塗布で構わない。
また、図８（ａ）に示すように前記Ａｌパッド２上を含む酸化膜３上にＴｉＷ２１（もしくはＴｉＷ上にＣｕを形成しても良い。）を形成し、所定パターンと成るようにパターニングする。そして、ポリイミド膜４Ａを介してＣｕ７Ａ（Ａｕ）を形成する、いわゆる再配線構造を採用しても良い。
続いて、図２（ａ）に示すように前記Ｃｕ７（Ａｕ）上を含むポリイミド膜４上に絶縁フィルム１０を貼り、当該フィルム１０を介して支持板１１と前記Ｓｉ基板１側を貼り合わせる。
ここで、前記支持板１１は、後述するＳｉ基板１のＢＧ（バックグラインド）時に、Ｓｉ基板１の割れ等を防止するための支持体で、例えばＳｉ基板や酸化膜（ガラス基板）やセラミック等を利用している。尚、本実施形態では、支持体として必要な膜厚として、およそ４００μｍ程度としている。
また、前記フィルム１０は、後述するＳｉ基板１と支持板１１との分離工程における作業性向上を図る目的で、アセトンに溶ける有機膜を採用している。尚、本実施形態では、フィルム１０の膜厚をおよそ４００μｍ程度としている。
更に、当該フィルム１０の外周部には、図２（ｂ）に示すようにエポキシ樹脂１２を充填することで、当該フィルム１０を密封し、固めている。これにより、各種作業中における有機溶媒等の薬液の浸入を防止している。
尚、Ｓｉ基板１のＢＧ工程におけるバックグラインド膜厚が少ない場合には、支持板１１を貼り付ける工程は省略できる。
次に、図３（ａ）に示すようにＳｉ基板１側をＢＧ処理して、当該Ｓｉ基板１の膜厚をおよそ１０〜１００μｍ程度まで薄膜化できる。このとき、前記支持板１１が、ＢＧ工程時にＳｉ基板１を支持する。そして、ＢＧ処理したＳｉ基板１の裏面側におよそ０．０１μｍ程度の酸化膜１３を形成する。尚、前記酸化膜１３の代わりにシリコン窒化膜やポリイミドから成る有機系絶縁物を形成しても良い。更に言えば、前記ＢＧ工程において、Ｃｕ上の平坦性に左右されないため、そのままバックグラインド可能であり、作業性が良い。
更に、図３（ｂ）に示すように不図示のフォトレジスト膜をマスクに前記酸化膜１３及びＳｉ基板１をエッチングして開口部１４を形成する。続いて、図４（ａ）に示すように前記開口部１４から露出した酸化膜３をエッチングして、前記Ａｌパッド２を露出させる。そして、開口部１４ａ内の前記Ａｌパッド２上を含む酸化膜１３上を被覆するようにＣＶＤ法による酸化膜を形成し、当該酸化膜を異方性エッチングして開口部１４ａの側壁部に酸化膜を残膜させてサイドウォールスペーサ膜１５を形成する。尚、酸化膜のＣＶＤ成膜処理温度は、２００℃程度の低温度が良い。また、シリコン窒化膜を用いてサイドウォールスペーサ膜１５を形成しても良い。
次に、図４（ｂ）に示すように前記開口部１４ａ内にサイドウォールスペーサ膜１５を介して窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）等のバリア膜１６をスパッタ形成し、当該バリア膜１６を介して前記開口部１４ａ内にＣｕ１７を埋設する。尚、本工程では、先ずバリア膜１６上にＣｕシード、Ｃｕメッキ処理を施し、当該Ｃｕをアニール処理する。そして、当該Ｃｕを開口部１４ａ内に埋設させている。ここで、平坦性を特に必要とする場合は、当該ＣｕをＣＭＰ研磨する。
更に、図５（ａ）に示すように前記Ｃｕ１７上に、当該Ｃｕ１７が埋設された開口部１４ａの開口サイズよりも幾分広い開口を有するソルダーマスク１８を形成し、当該マスク１８を介して当該開口上に半田ペーストをスクリーン印刷し、当該半田ペーストをリフロー処理することで、Ｃｕ１７上に半田ボール１９を形成する。尚、本実施形態では、ソルダーマスク１８として、２００℃でイミド化可能なリカコートから成るポリイミド膜を用いている。
尚、図８（ｂ）に示すように前記Ｃｕ１７上を含む酸化膜１３上にＡｌ膜３１及びＮｉ膜（Ａｕ膜）３２を形成し、所定パターンと成るようにパターニングする。そして、ソルダーマスク１８Ａを介して半田ボール１９Ａを形成する構造を採用しても良い。
続いて、図５（ｂ）に示すように前記Ｓｉ基板１側を前記フィルム１０に到達する位置までダイシングする。
そして、不図示のアセトン溶液槽内に当該Ｓｉ基板１を浸すことで、図６（ｂ）に示すようにダイシングライン（Ｄ）からアセトンが浸入し、前記フィルム１０を溶解する。従って、前記Ｓｉ基板１（各チップ）と支持板１１とが自動的に分離され、図６（ａ）に示すような単体のＣＳＰチップ２０が完成する。
このように本実施形態では、アセトンに溶解する有機系のフィルム１０を用いてＳｉ基板１と支持板１１とを貼り合わせているため、ダイシング後に、Ｓｉ基板１をアセトンに浸すだけで両者を簡単に分離することができ、作業性が良い。
また、前記フィルム１０の代わりに粘着力の弱いフィルムを用いて、ダイシング後に、物理的にチップを剥がすものであっても良い。更に言えば、支持板１１として透明ガラスを用いる場合には、有機系フィルム１０としてＵＶテープを貼り、ダイシング後にＵＶ照射をし、チップを剥がせば良い。
加えて、ダイシングした後に、例えばウエハの裏面からホットプレートで熱を加えて、ウエハと支持板１１で挟まれた有機膜（フィルム１０）を溶かして軟化させることで両者を剥がすものであっても良い。このとき、フィルム１０がアセトンに溶ける有機膜であるときは、２００℃程度の加熱で、ポリイミド膜を利用した場合では４００℃程度の加熱で当該フィルム１０は溶ける。
Ｓｉ基板１と支持板１１とを剥がす別形態としては、ダイシング前に、エッジのエポキシ樹脂を、ウエハを縦にして回転させ、外周だけ酸などの薬品に浸して剥がす方法もある。又、刃物をウエハとチップの間のエッジのエポキシ樹脂に入れて切り離す方法もある。そして、両方法の後、ＢＧテープを貼ってダイシングする。
そして、図７に示すように前記単体のＣＳＰチップ２０をＣｕ７（Ａｕ）と半田ボール１９とを金属密着でＣＳＰチップ２０同士を密着（積層）させることで、３次元実装が（何層でも）可能となり、チップサイズの同じもの（メモリ等）であれば大容量化が図れる。
本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の一実施形態の半導体装置の製造方法を示す断面図である。 本発明の他の実施形態の半導体装置の製造方法を示す断面図である。

Claims (19)

  1. 半導体基板の表面側に形成された金属パッドと、
    前記金属パッドの表面を少なくとも一部露出するように半導体基板上に形成された第１の絶縁膜と、
    前記第１の絶縁膜を被覆するように形成された保護膜と、
    前記第１の絶縁膜及び保護膜に形成された開口部を埋設するように前記金属パッド上に形成された電極接続部と、
    前記半導体基板の裏面から前記金属パッドの裏面に至るように形成された開口部内の側壁に形成された第２の絶縁膜と、
    前記第２の絶縁膜を介して前記開口部内に形成され、前記金属パッドの裏面に接続された金属膜と、
    前記金属膜と電気的に接続された導電端子とを具備することを特徴とする半導体装置。
  2. 前記金属膜に接続された配線パターンが前記半導体基板の裏面に形成され、前記配線パターン上に前記導電端子が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記電極接続部は、前記開口部内の前記金属パッド上にＮｉ膜，Ａｕ膜が形成され、前記開口部を埋設するように前記Ｎｉ膜，Ａｕ膜上にＣｕ膜が積層されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記Ｃｕ膜上にＡｕ膜が積層されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記保護膜は、ポリイミドまたはエポキシ樹脂から成ることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
  6. 前記電極接続部と前記金属パッドとの電気的な接続を介在する配線が、前記半導体基板の表面上に形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  7. 前記請求項１乃至請求項６のいずれか１項に記載の半導体装置と他の半導体装置が積層された積層型の半導体装置であって、相互間の電気的な接続が前記電極接続部を介して行われていることを特徴とする積層型の半導体装置。
  8. 前記請求項１乃至請求項６のいずれか１項に記載された半導体装置を少なくとも２個積層させた積層型の半導体装置であって、前記少なくとも２個積層された半導体装置のうち一方の半導体装置の前記電極接続部と、もう一方の半導体装置の前記導電端子とが接続されていることを特徴とする積層型の半導体装置。
  9. 半導体基板上に形成された金属パッドの表面を少なくとも一部露出するように前記半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜を被覆するように保護膜を形成する工程と、
    前記第１の絶縁膜及び保護膜に形成された開口部を埋設するように前記金属パッド上に電極接続部を形成する工程と、
    前記金属パッドが形成された半導体基板と前記半導体基板を支持する支持体とを接着体を用いて貼り合わせる工程と、
    前記半導体基板の裏面から前記金属パッドの裏面に至るように開口部を形成する工程と、
    前記開口部内の側壁に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜を介して前記開口部内に形成され、前記金属パッドの裏面に金属膜を接続する工程と、
    前記金属膜上に電極を形成する工程と、
    前記半導体基板の裏面から所定深さ位置までダイシングする工程と、
    前記半導体基板と前記支持体とを分離する工程とを有することを特徴とする半導体装置の製造方法。
  10. 前記半導体基板と前記支持体とを分離する工程は、前記接着体を溶液を用いて溶かす工程であることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記半導体基板と前記支持体とを分離する工程は、前記接着体としての有機膜をアセトン溶液で溶かす工程であることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
  12. 前記金属膜上に電極を形成する工程が、当該金属膜上に配線パターンを形成し、当該配線パターン上に電極を形成する工程であることを特徴とする請求項９乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記半導体基板の裏面から開口を形成する工程の前に、その裏面を研磨することを特徴とする請求項９乃至請求項１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記支持体として、Ｓｉ基板、酸化膜、ガラス基板、セラミック基板を用いることを特徴とする請求項９乃至請求項１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記金属パッド上に電極接続部を形成する工程は、前記開口部内の前記金属パッド上にＮｉ膜，Ａｕ膜を形成し、前記開口部を埋設するようにＮｉ膜，Ａｕ膜上にＣｕ膜を積層することを特徴とする請求項９乃至請求項１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記金属パッド上に電極接続部を形成する工程は、前記Ｃｕ膜上にＡｕ膜を積層する工程を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記金属パッド上に電極接続部を形成する工程は、前記パッドに配線パターンを接続し、前記配線パターン上に前記電極接続部を形成することを特徴とする請求項９乃至請求項１６のいずれか１項に記載の半導体装置の製造方法。
  18. 請求項９乃至請求項１７のいずれか１項に記載の半導体装置と他の半導体装置とを積層する工程を有することを特徴とする積層型の半導体装置の製造方法。
  19. 請求項９乃至請求項１８のいずれか１項に記載の半導体装置と他の半導体装置とを積層する工程は、一方の半導体装置の前記電極接続部と、もう一方の半導体装置の前記電極とを接続することを特徴とする積層型の半導体装置の製造方法。
JP2006088904A 2006-03-28 2006-03-28 半導体装置及びその製造方法 Expired - Fee Related JP4425235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088904A JP4425235B2 (ja) 2006-03-28 2006-03-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088904A JP4425235B2 (ja) 2006-03-28 2006-03-28 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002111571A Division JP4212293B2 (ja) 2002-04-15 2002-04-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006191153A JP2006191153A (ja) 2006-07-20
JP4425235B2 true JP4425235B2 (ja) 2010-03-03

Family

ID=36797901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088904A Expired - Fee Related JP4425235B2 (ja) 2006-03-28 2006-03-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4425235B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297195B1 (ja) * 2008-07-04 2009-07-15 ソーバスメモリ株式会社 積層チップ
JP5278747B2 (ja) * 2009-02-24 2013-09-04 ソーバス株式会社 積層チップ
JP2010245571A (ja) * 2010-07-23 2010-10-28 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP2012256679A (ja) 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006191153A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4212293B2 (ja) 半導体装置の製造方法
KR100552356B1 (ko) 반도체 장치의 제조 방법
US7399683B2 (en) Manufacturing method of semiconductor device
TWI622144B (zh) 指紋感測器裝置及其製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US9530748B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP4139803B2 (ja) 半導体装置の製造方法
KR101157726B1 (ko) 극박 적층 칩 패키징
US20150069607A1 (en) Through via package
JP2007180529A (ja) 半導体装置およびその製造方法
JP2011009645A (ja) 半導体装置及びその製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP4425235B2 (ja) 半導体装置及びその製造方法
JP4215571B2 (ja) 半導体装置の製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4443549B2 (ja) 半導体装置の製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法
JP4638614B2 (ja) 半導体装置の作製方法
JP2004153260A (ja) 半導体装置及びその製造方法
JP2006302933A (ja) 半導体装置及びその製造方法
JP2004273561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091208

R151 Written notification of patent or utility model registration

Ref document number: 4425235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees