TW201227907A - Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same - Google Patents

Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same Download PDF

Info

Publication number
TW201227907A
TW201227907A TW100134388A TW100134388A TW201227907A TW 201227907 A TW201227907 A TW 201227907A TW 100134388 A TW100134388 A TW 100134388A TW 100134388 A TW100134388 A TW 100134388A TW 201227907 A TW201227907 A TW 201227907A
Authority
TW
Taiwan
Prior art keywords
die
tsv
subsequent
tsv die
coreless substrate
Prior art date
Application number
TW100134388A
Other languages
English (en)
Other versions
TWI502717B (zh
Inventor
John S Guzek
Ravi K Nalla
Gonzalez Javier Soto
Drew W Delaney
Suresh Pothukuchi
Mohit Mamodia
Edward Zarbock
Johanna M Swan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201227907A publication Critical patent/TW201227907A/zh
Application granted granted Critical
Publication of TWI502717B publication Critical patent/TWI502717B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

201227907 六、發明說明： 【發明所屬之技術領域及先前技術】 揭露的實施例有關於半導體微電子裝置及封裝其之程 序。 【發明內容及實施方式】 將參照圖式，其中提供類似的詞尾參考標示給類似的 結構。爲了更清楚地顯示各種實施例的結構，本文所包括 的圖式爲積體電路結構之圖形表示。因此，所製造的積體 電路結構之實際外觀，例如在顯微照片中，可能看似不同 ，但仍包括所示實施例之主張權利範圍的結構。此外，這 些繪圖可能僅顯示有助於了解所示實施例之結構。可能並 未包括此技藝中已知的額外結構以維持圖之簡潔性。 第1圖爲根據一示範實施例的完全埋入晶粒無核心基 板設備1 00的剖面前視圖。晶粒1 20已埋入無核心基板 138中。晶粒120具有至少一個貫矽導孔140。繪示兩個 貫矽導孔，列舉其之一，但爲了簡單而呈現兩個所示的貫 矽導孔。在一實施例中，在晶粒120中發現總共10個貫 矽導孔。晶粒1 20可因此稱爲包括貫矽導孔設置於其中之 晶粒（TSV晶粒120)。無核心基板138包括島側142及 晶粒側144。TSV晶粒120還包括主動表面121及背側表 面123 (見第lh圖）且可見到TSV晶粒120之主動表面 121相較於島側142更接近晶粒側144。熟悉此技藝人士 將可了解，TSV晶粒120包括具有積體電路及互連（未圖 201227907 示）之主動部分。TSV晶粒120可爲任何適當的積體電路 裝置’包括但不限於，根據若干不同實施例，微處理器（ 單或多核心）、記憶體裝置、晶片組、圖形裝置、特定應 用積體電路。 TSV晶粒120亦以簡單形式繪示有敷金屬146。敷金 屬146在主動表面121接觸TSV晶粒120中之積體電路。 在一實施例中，敷金屬146具有金屬一（Ml)至金屬十一 (Μ 1 1 )敷金屬層以將TSV晶粒1 20之複雜插腳輸出到外 面的世界，其中Ml接觸TSV晶粒120中之積體電路。在 選定實施例中，有在Ml及Mil之間存在任何數量之敷金 屬。在一示範實施例中，TSV晶粒120具有從Ml至M7 之敷金屬且M7比Ml至M6更厚。可根據已知的應用實 用來實現其他敷金屬數量及厚度組合。 根據一實施例，設備1 00於島側1 42安裝至基礎基板 148。例如，在TSV晶粒120爲諸如智慧型電話實施例或 手持讀取器實施例之手持裝置的一部分之情況中，基礎基 板148爲一母板。在一示範實施例中，在TSV晶粒120爲 諸如智慧型電話實施例或手持讀取器實施例之手持裝置的 —部分之情況中，基礎基板148爲一外殼，諸如在使用時 個人所觸碰的部份。在一示範實施例中，在TSV晶粒120 爲諸如智慧型電話實施例或手持讀取器實施例之手持裝置 的一部分之情況中，基礎基板148包括母板及諸如在使用 時個人所觸碰的部份之外殼。 設備1〇〇包括完全埋入TSV晶粒120。如在此揭露中 -6- 201227907 所指，「完全埋入」意指TSV晶粒1 20的表面無延伸到無 核心基板1 3 8之晶粒側144上方（如在Z方向中所示）。 在一實施例中，TSV晶粒120爲較大設備的一部分， 其包括設置在晶粒側144上方並透過至少一個TSV 140耦 合至TSV晶粒120之一後續晶粒150。該TSV晶粒120稱 爲TSV第一晶粒120。後續晶粒150亦以簡單繪圖繪示有 敷金屬152，但其亦可具有Ml至Mil或針對TSV第一晶 粒1 20所述的任何數量及頂敷金屬厚度差異。 在一實施例中，TSV晶粒120爲其中該TSV晶粒爲 TSV第一晶粒12〇之較大設備的一部分，設備1〇〇進一步 包括第二TSV晶粒154，設置在晶粒側144上方並且在至 少一個TSV 140實際接觸TSV第一晶粒120。TSV第二晶 粒154亦描繪有敷金屬156。 現在可認知到TSV第一晶粒1 20可連同後續晶粒I 50 輔有複數TSV晶粒。在一實施例中，TSV晶粒120爲 TSV第一晶粒120且在TSV第一晶粒120與後續晶粒150 之間設置三個TSV晶粒，使得這三個晶粒堆疊在TSV第 —晶粒1 20上方並耦合至後續晶粒1 50。在一實施例中， TSV晶粒120爲TSV第一晶粒120且在TSV第一晶粒 1 20與後續晶粒1 5 0之間設置從四到六個TSV晶粒，使得 四到六個晶粒堆疊在TSV第一晶粒1 20上方並耦合至後續 晶粒1 5 0。在一實施例中，這代表設置在晶粒側1 44上方 並接觸TSV第一晶粒120的TSV第二晶粒、設置在上方 並接觸TSV第二晶粒的TSV第三晶粒、設置在上方並接 201227907 觸TSV第三晶粒的TSV第四晶粒、及設置在上方並接觸 TSV第四晶粒的後續晶粒150。 如第1圖中所示，藉由依據一實施例之TSV第二晶粒 154、TSV第三晶粒158、TSV第四晶粒160、TSV第五晶 粒162、TSV第六晶粒164及後續晶粒150分隔TSV第一 晶粒120及後續晶粒150。現在可認知到TSV第一晶粒 120可爲處理器晶粒，諸如由California的Santa Clara之 Intel Corporation所製造的處理器，TSV後續晶粒150可 爲記憶體晶粒，諸如固態驅動機（SSD )晶粒1 50。在一 實施例中，TSV後續晶粒1 50爲諸如動態隨機存取記憶體 (DRAM )晶粒1 5 0之記憶體晶粒。亦可認知到雖若干 TSV晶粒僅繪示各有兩個TSV，越接近TSV第一晶粒120 的晶粒可比倒數第二的晶粒；在此情況中爲TSV第六晶粒 164 ;有更多的TSV。在一示範實施例中，TSV第一晶粒 120具有100至1200個TSV，而TSV倒數第二晶粒164 具有1〇〇至600個TSV。設置在TSV第一晶粒120與 TSV倒數第二晶粒之間的若干TSV晶粒當它們設置越接近 後續晶粒1 5 0則具有成比例更少數量的T S V。 作爲所揭露的TSV晶粒實施例之結果，即使堆疊了若 干晶粒，仍可降低設備100之Z高度。降低的Z高度對諸 如手持裝置的緊密設備設計及用途來說很有用。在若干實 施例包括TSV晶粒及一後續晶粒之堆疊的情況中，整體覆 蓋區減少，其中設備可操作爲晶片組。這很有用，因爲晶 粒的堆疊在無核心基板138上佔用緊密的覆蓋區。 -8- 201227907 第1 a圖爲根據一示範實施例在處理期間之完全埋入 晶粒無核心基板設備1 〇 1的剖面前視圖。設備1 〇 1代表早 期處理並且與第1圖中所繪製之設備1〇〇有關。諸如銅箔 1 1 0的止蝕刻層1 1 〇設有晶粒安裝表面1 1 2。 第1 b圖爲根據一·示範實施例在處理期間第1 a圖中所 示之埋入晶粒無核心基板設備的剖面前視圖。在處理期間 ，設備1 〇 1可配對一相同結構以建立兩者背靠背設備以供 處理用。設備102已經藉由背靠背配對原始設備102及一 類似設備102’而增大。於是，使處理通量有效變成雙倍。 可藉由指定給設備102之參考符號來參照設備102及102’ 的說明，但可了解到在設備102’中含有雷同的處理及結構 〇 設備102包括黏性釋放層114及黏接合劑116。切割 區1 1 8設置在X維度中設備1 02的各端以供分離處理，容 後說明。 第1 c圖爲根據一示範實施例在進一步處理後第1 b圖 中所示之設備的剖面前視圖。已藉由將TSV晶粒120放置 在止蝕刻層110上方而進一步處理設備103。在一實施例 中’止蝕刻層110爲銅箔。在一實施例中，止蝕刻層110 胃有·機材料。根據特定應用可針對止蝕刻層110爲使用其 他材料。TSV晶粒120具有複數晶粒接合墊，其之一以參 考符號122指示。TSV晶粒120具有與晶粒接合墊122在 相同表面上的主動表面121。晶粒接合墊122的數量爲了 繪示簡單僅顯示兩個且這些晶粒接合墊122並非一定得接 -9- 201227907 觸導孔1 40。TSV晶粒1 20具有相對於主動表面1 2 1之背 側表面1 2 3。此外，T S V晶粒1 2 0具有敷金屬1 4 6 ’其可 包括在此揭露中所提出之任何數量及比較厚度的敷金屬。 TSV晶粒120亦可描繪成具有兩個貫矽導孔，其之一以參 考符號140指出。 第Id圖爲根據一示範實施例在進一步處理後第lc圖 中所示之設備的剖面前視圖。已處理設備1 〇4而得到第一 電介質128。在一實施例中，諸如藉由在設備（爲了說明 簡單，設備1 04僅爲其之一子集）之晶圓級陣列上方旋塗 並固化電介質來圖案化第一電介質128。 第le圖爲根據一示範實施例在進一步處理後第Id圖 中所示之設備的剖面前視圖。已處理設備1 〇5使得已圖案 化第Id圖中所示之第一電介質128而形成圖案化第一電 介質129並在其中形成若干凹部，其之一以參考符號130 指示。凹部丨3 〇暴露出晶粒接合墊i 22。 第If圖爲根據一示範實施例在進一步處理後第le圖 中所示之設備的剖面前視圖。已處理設備1 06，使得第一 接點132塡充導孔130(第le圖）且在圖案化第一電介質 129上方形成跡線134。在一實施例中，第一接點132爲 銅且若干晶粒接合墊122也爲銅。在一實施例中，針對第 -接點132選擇其他金屬。 第lg圖爲根據一示範實施例在進一步處理後第If圖 中所示之設備的剖面前視圖。已處理設備107而具有第二 電介質136以封閉圖案化第一電介質129及跡線134。可 -10- 201227907 根據一示範實施例藉由旋塗及固化來進行第 的處理，並且可以晶圓級陣列進行。現在可 有無凸塊式增層（BBUL )以耦合TSV晶粒 世界。雖BBUL繪示成具有圖案化第一電介 電介質136，可了解到可使用若干層之敷金 形成BBUL，其最終爲具有埋入TSV晶粒的 在所揭露的實施例於無核心（coreless)基相 技術的情況中，這若干實施例可稱爲BBUL-外，因爲在包括TSV晶粒，這若干實施例5 粒BBUL-C設備。 如第1 g圖中所組態，可藉由在切割區 料來單切該兩個設備。移除掉切割區118後 1 1 4允許拉開這兩個設備。 第lh圖爲根據--示範實施例在進一步廣 中所示之設備的剖面前視圖。已藉由移除在 第lg圖）之邊限材料還有黏性釋放層114¾ 來拉開該兩者背靠背設備。設備108之一 TSV第一晶粒120及該至少一個TSV 140。 板之晶粒側1 4 4暴露T S V第一晶粒1 2 0且其 180相鄰。如所示，TSV第一晶粒120完全 板138中。防焊罩168構成形成無核心基| 142的材料，並設置複數電凸塊，其之一以1 。電凸塊170用於與基礎基板148 (見第1 電凸塊170係設置在凸塊接合墊172上方。 二電介質1 36 認知到正形成 1 2 0到外面的 質129及第二 屬及電介質來 無核心基板。 [上包括BBUL •c實施例。此 丁稱爲T S V晶 1 1 8內移除材 ’黏性釋放層 I理後第1 g圖 切割區1 1 8 ( :止蝕刻層1 1 〇 顯示成具有該 透過無核心基 與橫向覆蓋區 埋入無核心基 反1 3 8之島側 舒號1 7 0指示 圖）電通訊。 進一步的處理 -11 - 201227907 可產生諸如第1圖中所述及所示之設備實施例。 第2圖爲根據一'不軺實施例的完全埋入晶粒無核心基 板設備200的剖面前視圖。TSV第一晶粒120已經埋入無 核心基板23 8中。TSV第一晶粒120具有至少一個貫矽導 孔M0。繪示兩個貫矽導孔，列舉其之一，但爲了簡單而 呈現兩個所示的貫矽導孔。在一實施例中，在TSV第一晶 粒1 20中發現總共1 0個貫矽導孔。 無核心基板23 8包括島側242及晶粒側244。可藉由 參照第1圖中之TSV晶粒120理解到TSV第一晶粒120 之其他結構。根據一實施例，設備200於島側242安裝至 基礎基板248。TSV第一晶粒120爲較大設備的一部分， 其包括設置在晶粒側244上方之一後續晶粒150，且其透 過至少一個TSV 140耦合至TSV第一晶粒120。在一實施 例中’設備200進一步包括TSV第二晶粒154，設置在晶 粒側244上方並且在至少一個TSV 140實際接觸TSV第 一晶粒120。TSV第二晶粒154亦描繪有敷金屬。 現在可認知到TSV第一晶粒1 20可連同後續晶粒1 50 輔有複數T S V晶粒。在一實施例中，T S V晶粒1 2 0爲 TSV第一晶粒120且在TSV第一晶粒120與後續晶粒150 之間設置三個TSV晶粒，使得這三個晶粒堆疊在TSV第 —晶粒1 20上方並耦合至後續晶粒1 50，使總共四個晶粒 堆疊在TSV第一晶粒12〇上方。在一實施例中，TSV晶粒 120爲TSV第一晶粒120且在TSV第一晶粒120與後續晶 粒1 50之間設置從四到六個TSV晶粒，使得四到六個晶粒 .201227907 堆疊在TSV第一晶粒120上方並耦合至後續晶粒150。在 —實施例中，這代表設置在晶粒側1 44上方並接觸TSV第 —晶粒120的TSV第二晶粒、設置在上方並接觸TSV第 二晶粒的TSV第三晶粒、設置在上方並接觸TSV第三晶 粒的TSV第四晶粒、及設置在上方並接觸TSV第四晶粒 的後續晶粒1 5 0。 如第2圖中所示，藉由TSV第二晶粒154、TSV第三 晶粒 1 5 8、T S V第四晶粒 1 6 0、T S V第五晶粒 1 6 2、T S V 第六晶粒164及後續晶粒150分隔TSV第一晶粒120及後 續晶粒1 50。現在可認知到TSV第一晶粒1 20可爲處理器 晶粒，諸如由 California 的 Santa Clara 之 Intel Corporation 所製造的處理器，TSV後續晶粒150可爲諸如SSD晶粒 1 50之記憶體晶粒。亦可認知到雖若干TSV晶粒僅繪示各 有兩個TSV，越接近TSV第一晶粒120的晶粒可比倒數第 二的晶粒；在此情況中爲TSV第六晶粒164 ;有更多的 TSV。在一示範實施例中，TSV第一晶粒120具有100至 1200個TSV，而TSV倒數第二晶粒164具有100至600 個T S V。設置在T S V第一晶粒1 2 0與T S V倒數第二晶粒 之間的若干TSV晶粒當它們設置越接近後續晶粒1 50則具 有成比例更少數量的TSV。 現在可認知到設備200可包括TSV第一晶粒120、後 續晶粒1 50、及設置在其之間的從零至五個所示的TSV晶 企丄 m。 橫向堆疊TSV第一晶粒220也已埋入無核心基板238 -13- 201227907 中。橫向堆疊TSV第一晶粒220具有至少一個貫矽導孔 240。繪示兩個貫矽導孔，列舉其之一，但爲了簡單而呈 現兩個所示的貫矽導孔。在一實施例中，在橫向堆疊TSV 第一晶粒220中發現總共1 0個貫矽導孔。 橫向堆疊TSV第一晶粒220爲較大設備的一部分，其 包括設置在晶粒側244上方之一橫向堆疊後續晶粒250， 且其透過至少一個TSV 240耦合至橫向堆疊TSV第一晶 粒220。在一實施例中，設備200進一步包括橫向堆疊 TSV第二晶粒254，設置在晶粒側244上方並且在至少一 個TSV 240實際接觸橫向堆疊TSV第一晶粒220。 現在可認知到橫向堆疊TSV第一晶粒220可連同橫向 堆疊後續晶粒250輔有複數TSV晶粒。在一實施例中’橫 向堆疊TSV晶粒220爲橫向堆疊TSV第一晶粒220且在 TSV第一晶粒220與橫向堆疊後續晶粒250之間設置三個 TSV晶粒，使得這三個晶粒堆疊在橫向堆疊TSV第一晶粒 2 2 0上方並耦合至橫向堆疊後續晶粒2 5 0 ’以形成在橫向 堆疊TSV第一晶粒220上方的總共四個晶粒。 在一實施例中，橫向堆疊T S V晶粒2 2 0爲橫向堆疊 TSV第一晶粒220且在橫向堆疊TSV第一晶粒220與橫向 堆疊後續晶粒2 5 0之間設置從四到六個TSV晶粒’使得四 到六個晶粒堆疊在橫向堆疊TSV第一晶粒220上方並耦合 至橫向堆疊後續晶粒2 5 0。在一實施例中’這代表設置在 晶粒側244上方並接觸橫向堆疊TSV第一晶粒220的橫向 堆疊TSV第二晶粒、設置在上方並接觸橫向堆疊TSV第 -14- 201227907 二晶粒的橫向堆疊TS V第三晶粒、設置在上方並接觸 堆疊TSV第三晶粒的橫向堆疊TSv第四晶粒、及設 上方並接觸橫向堆疊T S V第四晶粒的橫向堆疊後續 2 5 0 〇 現在可認知到原始的橫向堆疊T S V第一晶粒2 2 0 有耦合至其之介於一及六之間個晶粒，包括橫向堆疊 晶粒250’且橫向堆疊TSV第一晶粒220亦可至其之 一及六之間個晶粒，包括橫向堆疊後續晶粒2 5 0。因 這兩個堆疊可組態由少如總共四個晶粒1 2 0、1 5 0、2 及250’多如一堆疊中七個晶粒及橫向堆疊中僅兩個 多如1 4個晶粒。 在一實施例中，系列1 0 0晶粒及系列2 0 0 (橫向 )晶粒各在X方向中具有8 mm，間隔251爲0.5 mm 此’可使系列1 0 0晶粒及系列2 0 0之間的通訊具有較 度，相較於若它們相隔更遠。現在也可認知到當第一 堆疊晶粒與TSV第一晶粒120及至少該後續晶粒150 時，其他橫向堆疊TSV晶粒系列亦可位在γ維度中 入繪圖的面中）。例如，可形成實質上正方形（矩形 態之四堆疊設備。類似地，可形成實質上線性組態的 疊設備。可形成包括三堆疊非線性組態的其他組合。 成包括六堆疊矩形組態的其他組合。 第3圖爲根據一示範實施例完全埋入貫矽導孔晶 裝層疊（POP )無核心基板設備3 00的剖面前視圖。 晶粒3 2 0已經埋入無核心基板3 3 8中。T S V晶粒3 2 0 橫向 置在 晶粒 可具 後續 介於 此， 10、 ，且 堆疊 。因 快速 橫向 並列 (進 )組 三堆 可形 粒封 TSV 具有 -15- 201227907
至少一個貫矽導孔340。繪示兩個貫矽導孔，列舉其之一 ’但爲了簡單而呈現兩個所示的貫矽導孔。在一實施例中 ’在TSV晶粒320中發現總共10個貫矽導孔。無核心基 板3 3 8包括島側342及晶粒側3 44。TSV晶粒320亦包括 主動表面321及背側表面3 2 3 (見第3a圖）且可見到TSV 晶粒320之主動表面321相較於島側342更接近晶粒側 344 ° TSV晶粒32 0亦以簡單形式繪示有敷金屬346。在一 實施例中，敷金屬3 46具有Ml至Mil敷金屬層或針對第 1圖中所示的設備1 00所提出的任何其他實施例。可根據 已知的應用實用來實現其他敷金屬數量及厚度組合。 根據一實施例，設備3 00於島側3 42安裝至基礎基板 34 8。例如，在TSV晶粒3 20爲諸如智慧型電話實施例或 手持讀取器實施例之手持裝置的一部分之情況中，基礎基 板348爲一母板。在一示範實施例中，在TSV晶粒320爲 諸如智慧型電話實施例或手持讀取器實施例之手持裝置的 —部分之情況中，基礎基板3 4 8爲一外殼，諸如在使用時 個人所觸碰的部份。在一示範實施例中，在TSV晶粒320 爲諸如智慧型電話實施例或手持讀取器實施例之手持裝置 的一部分之情況中，基礎基板348包括母板及諸如在使用 時個人所觸碰的部份之外殼。 設備300包括完全埋入TSV晶粒320。POP無核心基 板3 3 8包括在晶粒側3 44上之若干POP接合墊，其之一以 參考符號3 06指示。POP接合墊306耦合經過無核心基板 -16- 201227907 33 8經過一系列的導孔，其之一以參考符號3 08指 孔3 08可呈現出源自從現在爲島側342開始之方向 〇 在一實施例中，TSV晶粒320爲較大設備的一 其包括設置在晶粒側344上方並透過至少一個TSV 合至TSV晶粒3 20之一後續晶粒3 50。該TSV晶粒 爲TSV第一晶粒3 20。後續晶粒3 50亦以簡單繪圖 敷金屬3 52，但其亦可具有Ml至Ml 1或針對TSV 粒3 20所述的任何數量及頂敷金屬厚度差異。 在一實施例中，TSV晶粒320爲其中該TSV TSV第一晶粒320之較大設備的一部分。設備300 包括第二TSV晶粒3 54，設置在晶粒側344上方並 少一個TSV 340實際接觸TSV第一晶粒320。TSV 粒354亦描繪有敷金屬356。 現在可認知到TSV第一晶粒320可連同後續晶 輔有複數TSV晶粒，與相關於第1圖中所示之設備 提出及所示之任何實施例類似。 第3a圖爲根據一示範實施例在處理期間之第 所示的完全埋入晶粒POP無核心基板設備的剖面前 設備301代表早期處理並且與第3圖中所繪製之設 有關。設備301已處理成具有出現在晶粒側3 44上 接合墊3 06。POP接合墊3 06耦合經過無核心基板 過導孔3 08。可見到晶粒側3 44作爲一表面包括與 側323之一共面相交。也可見到POP接合墊306亦 示。導 的形成 部分， 3 40奉禹 3 20稱 繪示有 第一晶 晶粒爲 進一步 且在至 第—晶 粒350 100所 1圖中 視圖。 備300 的POP 3 3 8經 晶粒背 與晶粒 201227907 側3 44共享一共面相交。 設備301亦可處理成與第二無核心基板背靠背並接著 在切割區加以分離。處理包括以晶粒接合墊3 22 (其可爲 在無核心基板3 3 8之層中的塡充導孔322 )接觸晶粒主動 表面321。可藉由於處理期間塡充在無核心基板338的層 中之凹部來製造塡充導孔。在無核心基板338中之一電介 質的圖案化部分上方形成諸如跡線3 3 4的結構。如所示， TSV第一晶粒3 20完全埋入無核心基板3 3 8中·»防焊罩 3 68構成形成無核心基板338之島側342的材料，並設置 複數電凸塊，其之一以符號370指示。電凸塊3 70用於與 基礎基板348 (見第3圖）電通訊。進一步的處理可產生 諸如第3圖中所示之設備實施例。 第4圖爲根據一示範實施例的完全埋入晶粒無核心基 板封裝層疊（POP)設備400的剖面前視圖。TSV晶粒 420已經埋入無核心基板43 8中。無核心基板43 8包括島 側442及晶粒側444。指示切割區4 1 8以描繪出最近的處 理。晶粒接合墊422及第一接點塡充導孔，且跡線434連 接TSV晶粒420到POP接合墊406還有至電凸塊470，其 接觸電凸塊接合墊472。POP接合墊406可如所示集結爲 兩個_組並可組態成有約0.4 mm間距。 可見到有TSV晶粒的兩個發生，且一者可標示爲TSV 晶粒4 2 0且另一者爲橫向堆疊τ S V晶粒4 8 0。T S V晶粒 420具有至少一個貫矽導孔440。繪示兩個貫矽導孔，列 舉其之一 ’但爲了簡單而呈現兩個所示的貫矽導孔。在一 -18- 201227907 實施例中’在TSV晶粒420中發現總共ίο個貫矽導孔。 現在可了解到’根據一實施例，TSV第一晶粒420及橫向 堆疊TSV晶粒480可爲相同微電子裝置。亦可了解到，根 據一實施例’兩TSV晶粒420及480可爲不相同微電子裝 置。例如’ TSV晶粒420爲微處理器且橫向堆疊TSV晶粒 48 0爲射頻（rf )處理器。 可藉由參照第2圖中所示之TSV晶粒120及橫向堆疊 TSV晶粒220來理解TSV晶粒420及橫向堆疊TSV晶粒 480的其他結構。設備400可安裝至與針對第1及2圖中 所示及所述的設備所提出之任何實施例類似的基礎基板。 現在可了解到設備400可包括在TSV第一晶粒420上方並 耦合至其的一後續晶粒，還有在橫向堆疊TSV第一晶粒 480上方並耦合至其的一橫向堆疊後續晶粒。現在還可了 解到可在TSV第一晶粒420與其相應的後續晶粒之間設置 任何揭露實施例數量的TSV晶粒。類似地，現在可了解到 可在橫向堆疊TSV第·一晶粒4 8 0與其相應的橫向堆疊後續 晶粒之間設置任何揭露實施例數量的橫向堆疊TSV晶粒。
第4a圖爲根據一示範實施例在進一步處理後第4圖 中所示之完全埋入晶粒無核心基板POP設備的剖面前視圖 。設備401已裝備有POP模組482，其包括將耦合至在無 核心基板43 8上於晶粒側444的POP接合墊406之接合墊 484。在一實施例中，POP模組482包括主動及被動裝置 兩者》例如，POP模組482包括RF能力，諸如電容器、 電感器、及電阻器之被動裝置可置於其中。類似地，POP 201227907 模組482可含有主動裝置。在一實施例中，被動裝置係附 接至諸如第1圖中所示的基礎基板148的基礎基板。 如所示，TSV第一晶粒420耦合至一後續晶粒450， 其在此實施例實際接觸TSV第一晶粒420的TSV 440。現 在可了解到，根據任何揭露的實施例，針對POP模組482 ，在TSV第一晶粒420與後續晶粒450之間可內插更多的 TSV晶粒。現在也可了解到在無核心基板43 8中可組態超 過兩個完全埋入TSV晶粒，其中TSV晶粒的至少一個者 耦合至POP模組4 82。超過兩個完全埋入TSV晶粒可設置 在正方形組態、線性組態、或上述之組合。 第4b圖爲根據一示範實施例在進一步處理後第4圖 中所示之完全埋入晶粒無核心基板POP設備的剖面前視圖 。設備402已裝備有POP第一模組482及POP後續模組 48 6。POP第一模組482耦合至TSV第一晶粒420且POP 後續模組4 8 6耦合至橫向堆疊T S V第一晶粒4 8 0。現在可 了解到，根據任何揭露的實施例，針對P 0 P第一模組4 8 2 ，在TSV第一晶粒420與後續晶粒450之間可內插更多的 T S V晶粒。類似地’可了解到，根據任何揭露的實施例， 在橫向堆疊TSV第一晶粒480與其相應的橫向堆疊後續晶 粒之間可內插更多的TSV晶粒。 POP第一模組482及POP後續模組486包括將耦合至 在無核心基板43 8上於晶粒側444的POP接合墊406之接 合墊484。如所示，TSV第一晶粒420耦合至一後續晶粒 450，其在此實施例中與TSV第一晶粒420之TSV 440實 -20- 201227907 際接觸。根據一實施例，POP第一模組48 2包括諸如記憶 體快取的功能，且POP後續模組486包括與POP第一模 組4 82不同之功能。在一實施例中，TSV第一晶粒420爲 處理器晶粒且POP第一模組482爲RF功能模組。橫向堆 疊TSV第一晶粒480爲處理器晶粒且POP後續模組486 爲圖形功能模組。 還可了解到在無核心基板43 8中可組態超過兩個完全 埋入TSV晶粒，其中TSV晶粒的至少一個者耦合至POP 模組482。超過兩個完全埋入TSV晶粒可設置在正方形組 態、線性組態、或上述之組合。 第5圖爲根據一示範實施例的部分埋入貫矽導孔晶粒 封裝層疊（POP )無核心基板設備500的剖面前視圖。 TSV晶粒5 20已經部分埋入無核心基板5 3 8中。TSV晶粒 5 20具有至少一個貫矽導孔540。繪示兩個貫矽導孔，列 舉其之一，但爲了簡單而呈現兩個所示的貫矽導孔。在一 實施例中，在TSV晶粒520中發現總共10個貫矽導孔。 無核心基板5 3 8包括島側5 42及晶粒側544。TSV晶粒 520亦包括主動表面521及背側表面5 23且可見到TSV晶 粒52 0之主動表面521相較於島側542更接近晶粒側544 。作爲部分埋入的TSV晶粒520，TSV晶粒520可具有從 處理所導致之埋入側壁5 1 9。 TSV晶粒520亦以簡單形式繪示有敷金屬546。在一 實施例中，敷金屬546具有Ml至Mil敷金屬層或針對第 1圖中所示的設備1 00所提出的任何其他實施例。可根據 -21 - 201227907 已知的應用實用來實現其他敷金屬數量及厚度組合 根據一實施例，設備5 00於島側542安裝至基 5 48。例如，在TSV晶粒520爲諸如智慧型電話實 手持讀取器實施例之手持裝置的一部分之情況中， 板548爲一母板。在一示範實施例中，在TSV晶粒 諸如智慧型電話實施例或手持讀取器實施例之手'持 一部分之情況中，基礎基板548爲一外殼，諸如在 個人所觸碰的部份。在一示範實施例中，在TSV晶 爲諸如智慧型電話實施例或手持讀取器實施例之手 的一部分之情況中，基礎基板548包括母板及諸如 時個人所觸碰的部份之外殼》 設備5 00包括部分埋入TSV晶粒520。如此揭 指，「部分埋入」意指TSV晶粒520的一表面而非 延伸超過無核心基板5 3 8的晶粒側5 4 4 (如Z方向 )° POP無核心基板5 3 8包括在晶粒側544上之若 接合墊，其之一以參考符號596指示。POP接合墊 合經過無核心基板5 3 8經過—系列的導孔’其之一 符號5 9 8指示。導孔598可呈現出源自從現在爲島 開始之方向的形成。P0P接合墊596經過跡線534 T S V 晶粒 5 2 0。 在一實施例中，TSV晶粒520爲較大設備的一 其包括設置在晶粒側544上方並透過至少一個TSV 合至TSV晶粒520之一後續晶粒55〇 (藉由虛線箭 礎基板 施例或 基礎基 5 20爲 裝置的 使用時 丨粒5 2 0 持裝置 在使用 露中所 兩表面 中所示 干POP 5 96耦 以參考 側542 耦合到 部分， 5 40牵禹 頭連接 -22- 201227907 以顯示坐落位置）。該TSV晶粒520稱爲TSV第一晶粒 520。後續晶粒550亦以簡單繪圖繪示有敷金屬552’但其 亦可具有Ml至Ml 1或針對TSV第一晶粒520所述的任 何數量及頂敷金屬厚度差異。 在一實施例中，TSV晶粒520爲其中該TSV晶粒爲 TSV第一晶粒520之較大設備的一部分。設備500進一步 包括TSV第二晶粒5 54，設置在晶粒側544上方並且在至 少一個TSV 540實際接觸TSV第一晶粒520。TSV第二晶 粒5 54亦描繪有敷金屬5 5 6。 現在可認知到T S V第一晶粒5 2 0可連同後續晶粒5 5 0 輔有複數TSV晶粒，與相關於第1圖中所示之設備1 00所 提出及所示之任何實施例類似。 第5a圖爲根據一示範實施例在處理期間之部分埋入 晶粒無核心基板設備501的剖面前視圖。設備501代表早 期處理並且與第5圖中所繪製之設備500有關。諸如銅箔 5 1 0的止蝕刻層5 1 0設有晶粒安裝表面5 1 2。凹部已形成 在第二層511中，且POP接合墊596已形成在第二層511 上》 第5b圖爲根據一示範實施例在進一步處理期間第5a 圖中部分埋入晶粒無核心基板設備的剖面前視圖。在處理 期間，設備5 0 1可配對一相同結構以建立兩者背靠背設備 以供處理用。設備5 02已經藉由背靠背配對原始設備502 及一類似設備502’而增大。於是，使處理通量有效變成雙 倍。可藉由指定給設備5 02之參考符號來參照設備5 02及 -23- 201227907 5 02’的說明，但可了解到在設備5〇2’中含有雷同的處理及 結構。 設備5 02包括黏性釋放層5 1 4及黏接合劑5 1 6。切割 區518設置在X維度中設備5 02的各端以供分離處理，容 後說明。 第5c圖爲根據一示範實施例在進一步處理後第5b圖 中所示之設備的剖面前視圖。已藉由將TSV晶粒5 20放置 在止蝕刻層510上方而進一步處理設備503。在一實施例 中，止蝕刻層5 1 0爲銅箔。在一實施例中，止蝕刻層5 1 0 爲有機材料。根據特定應用可針對止蝕刻層510爲使用其 他材料。TSV晶粒5 20具有複數晶粒接合墊，其之一以參 考符號522指示。TSV晶粒520具有與晶粒接合墊522在 相同表面上的主動表面521»晶粒接合墊522的數量爲了 繪示簡單僅顯示兩個且這些晶粒接合墊522並非一定得接 觸導孔540。TSV晶粒520具有相對於主動表面521之背 側表面523。此外，TSV晶粒520具有敷金屬546，其可 包括在此揭露中所提出之任何數量及比較厚度的敷金屬。 TSV晶粒5 20亦可描繪成具有兩個貫矽導孔，其之一以參 考符號540指出。在一實施例中，可藉由半添加鍍覆程序 來進行晶粒接合墊522的形成。在可在類似Z高度形成晶 粒接合墊522及POP接合墊596的情況中，可藉由半添加 鍍覆程序來進行接合墊522及POP接合墊596兩者之形成 〇 第5d圖包括TSV晶粒5 20’之添加以形成設備5 04。 -24- 201227907 第5e圖爲根據一示範實施例在進一步處理後第5d圖 中所示之設備的剖面前視圖。已處理設備5 05而得到第一 電介質528。在一實施例中，諸如藉由在設備（爲了說明 簡單，設備5 05僅爲其之一子集）之晶圓級陣列上方旋塗 並固化電介質來圖案化第一電介質52 8。 第5 f圖爲根據一示範實施例在進一步處理後第5 e圖 中所示之設備的剖面前視圖。已處理設備5 06使得已圖案 化第5d圖中所示之第一電介質528而形成圖案化第一電 介質529並在其中形成若干凹部，其之一以參考符號530 指示。凹部5 3 0暴露出晶粒接合墊5 22還有POP接合墊 5 96 = 第5 g圖爲根據一示範實施例在進一步處理後第5 f圖 中所示之設備的剖面前視圖。已處理設備507，使得第一 接點5 3 2塡充導孔5 3 0 (第5f圖）且在圖案化第一電介質 529上方形成跡線5 34。在一實施例中，第一接點5 32爲 銅且若干晶粒接合墊522也爲銅。在一實施例中，針對第 —接點5 3 2選擇其他金屬。 第5h圖爲根據一示範實施例在進一步處理後第5g圖 中所示之設備的剖面前視圖。已處理設備508而具有第二 電介質5 3 6以封閉圖案化第一電介質5 29及跡線53 4。可 根據一示範實施例藉由旋塗及固化來進行第二電介質536 的處理，並且可以晶圓級陣列進行。現在可認知到正形成 有無凸塊式增層（BBUL_C )以耦合TSV晶粒5 20到外面 的世界。雖BBUL-C繪示成具有圖案化第一電介質5 29及 -25- 201227907 第二電介質536，可了解到可使用若干層之敷金屬及電介 質來形成BBUL-C，其最終爲具有埋入TSV晶粒520的無 核心基板5 3 8。 如第5h圖中所組態，可藉由在切割區51 8內移除材 料來單切該兩個設備。移除掉切割區518後，黏性釋放層 5 1 4允許拉開這兩個設備。 進行進一步處理以移除圖案化電介質層529並暴露出 晶粒背側表面523，如第5圖中所示。現在可了解到可和 第2圖中所示之TSV第一晶粒120及橫向堆疊TSV第一 晶粒220類似地安裝兩個部分埋入晶粒到無核心基板538 中。類似地，在建立間隔45 1 (見第4圖）的情況中，這 種間隔可容納設置在兩個TSV晶粒之間的POP接合墊， 與第4圖中所示之間隔45 1類似。現在可了解到，根據若 干實施例，可和描述第4a及4b圖之說明類似地安裝複數 部分埋入TSV晶粒到無核心基板53 8之中。在每一個所示 及所討論的實施例中，和所示實施例類似地，一後續晶粒 可耦合到一相應的TSV晶粒。類似地，可安裝至少一個 POP模組以接觸POP接合墊5 96。 第6圖爲根據一示範實施例部分埋入貫矽導孔晶粒無 核心基板設備600的剖面前視圖。TSV晶粒620已經部分 埋入無核心基板63 8中。TSV晶粒620具有至少一個貫矽 導孔640。繪示兩個貫矽導孔，列舉其之一，但爲了簡單 而呈現兩個所示的貫矽導孔。在一實施例中，在T S V晶粒 620中發現總共10個貫矽導孔。無核心基板63 8包括島側 201227907 642及晶粒側644» TSV晶粒620亦包括主動表面621及 背側表面623且可見到TSV晶粒620之主動表面621相較 於島側642更接近晶粒側644。作爲部分埋入的TSV晶粒 620，TSV晶粒620可具有從處理所導致之埋入側壁619。 TSV晶粒620亦以簡單形式繪示有敷金屬646。在一 實施例中，敷金屬646具有Ml至Mil敷金屬層或針對第 1圖中所示的設備100所提出的任何其他實施例。可根據 已知的應用實用來實現其他敷金屬數量及厚度組合。 根據一實施例，設備600於島側642安裝至基礎基板 648。例如，，在TSV晶粒620爲諸如智慧型電話實施例或 手持讀取器實施例之手持裝置的一部分之情況中，基礎基 板648爲一母板。在一示範實施例中，在TSV晶粒620爲 諸如智慧型電話實施例或手持讀取器實施例之手持裝置的 一部分之情況中，基礎基板648爲一外殼，諸如在使用時 個人所觸碰的部份。在一示範實施例中，在TSV晶粒620 爲諸如智慧型電話實施例或手持讀取器實施例之手持裝置 的一部分之情況中，基礎基板648包括母板及諸如在使用 時個人所觸碰的部份之外殻。 設備600包括部分埋入TSV晶粒620。TSV晶粒透過 無核心基板63 8透過跡線63 4耦合到基礎基板64 8。 在一實施例中，TSV晶粒620爲較大設備的一部分， 其包括設置在晶粒側644上方並透過至少一個TSV 640耦 合至TSV晶粒620之一後續晶粒65 0 (藉由虛線箭頭連接 以顯示坐落位置）。該TSV晶粒620稱爲TSV第一晶粒 -27- 201227907 620。後續晶粒650亦以簡單繪圖繪示有敷金屬652，但其 亦可具有Ml至Mil或針對TSV第一晶粒620所述的任 何數量及頂敷金屬厚度差異。 在一實施例中，TSV晶粒620爲其中該TSV晶粒爲 TSV第一晶粒620之較大設備的一部分。設備600進一步 _ 包括第二TSV晶粒654，設置在晶粒側644上方並且在至 少一個TSV 640實際接觸TSV第一晶粒620。TSV第二晶 粒654亦描繪有敷金屬656。 現在可認知到TSV第一晶粒620可連同後續晶粒650 輔有複數TSV晶粒，與相關於第1圖中所示之設備100所 提出及所示之任何實施例類似。 第7圖爲根據若千實施例之程序及方法流程圖700。 在7 1 0，程序包括在無核心基板中形成至少一個埋入 TSV晶粒。在一非限制性示範實施例中，第1 h圖中所示 之TSV第一晶粒120已經形成在無核心基板138中。 在708，程序實施例包括在無核心基板的晶粒側上形 成POP接合墊。在一非限制性示範實施例中，如第3圖中 般在無核心基板3 3 8的晶粒側344上形成POP接合墊306 〇 在740，程序包括透過TSV晶粒中之TSV將TSV晶 粒耦合至一後續晶粒。在一非限制性示範實施例中，如第 胃 4a圖中般TSV晶粒420耦合到後續晶粒450。在一非限制 性示範實施例中，TSV第一晶粒120透過至少一個更多 TSV晶粒耦合到後續晶粒1 50。 -28- 201227907 在720，程序包括以TSV第二晶粒接觸 晶粒之TSV晶粒。在一非限制性示範實施例 晶粒620接觸TSV第二晶粒6 54，其則轉而 粒 65 0。 在730，程序包括耦合TSV第二晶粒與 晶粒以接觸後續晶粒。在一非限制性示範實 第二晶粒654接觸TSV第三晶粒6 5 8，其則 續晶粒6 5 0。在一實施例中，程序從7 3 0流震 在75 0，一方法實施例包括組裝TSV晶 基板。在一非限制性示範實施例中，如第5 裝設備5 00至基礎基板》 在742，一方法實施例包括在無核心基 組裝至少一個POP封裝POP接合墊。在一 實施例中*組裝POP封裝482至無核心基板 第8圖爲根據一實施例的電腦系統800 示之電腦系統800 (亦稱爲電子系統8 00 ) 何若干揭露的實施例之埋入T S V晶粒無核心 C TSV晶粒）及在此揭露中所提出之其等效 8 〇 〇可爲諸如輕省筆電電腦之行動裝置。電月 爲諸如無線智慧型電話之行動裝置。電腦系另 上型電腦。電腦系統8 00可爲手持讀取器。 在一實施例中，電子系統8 0 0爲包括電 8 〇 〇之各種組件的系統匯流排8 2 0之電腦系 排820根據各種實施例爲單匯流排或多匯流 作爲T S V第一 中，TSV第一 耦合至後續晶 至少一個額外 施例中，T S V 轉而耦合至後 力至740。 粒設備至基礎 圖中所示般組 板的晶粒側上 非限制性示範 43 8 ° 之示意圖。所 可包括根據任 基板(BBUL-者。電腦系統 系統8 0 0可 流800可爲桌 稱合電子系統 統。系統匯流 排的任何組合 -29- 201227907 。電子系統800包括電壓來源830，其提供電力給積體電 路810。在一些實施例中，電壓來源830透過系統匯流排 820供應電流至積體電路810。 積體電路810電耦合至系統匯流排820並包括任何電 路，或根據一實施例，電路的組合。在一實施例中，積體 電路810包括可爲任何類型之處理器812。如本文所用， 處理器812可意指任何類型的電路，諸如但不限於，微處 理器、微控制器、圖形處理器、數位信號處理器' 或另一 處理器。在一實施例中，處理器812爲在此揭露之TSV埋 入晶粒》在一實施例中，在處理器的記憶體快取中可有 SRAM實施例。可包括在積體電路810中的其他類型之電 路爲客製化電路或特殊應用積體電路（ASIC )，諸如通訊 電路814，用於無線裝置中，如行動電話、智慧型電話、 呼叫器、可攜式電腦、雙向無線電、及類似的電子系統。 在一實施例中，積體電路8 1 0包括晶粒上記憶體8 1 6，諸 如靜態隨機存取記憶體（SRAM )。在一實施例中，積體 電路8 1 0包括埋入晶粒上記憶體8 1 6，諸如埋入動態隨機 存取記憶體（eDRAM )。 在一實施例中，積體電路810輔以一後續積體電路 8 1 1，諸如橫向堆疊TSV埋入後續晶粒實施例。在一實施 例中，積體電路8 1 0輔以一後續積體電路8 1 1，諸如耦合 至TSV埋入晶粒之後續晶粒實施例。有用的實施例包括雙 處理器813及雙通訊電路815及雙晶粒上記憶體817’如 SRAM。在一實施例中，積體電路8 1 0包括埋入晶粒上記 201227907 憶體 8 1 7，如 eDRAM。 在一實施例中，電子系統800亦包括外部記憶體840 ’其則可包括適合特定應用之一或更多記憶體元件，諸如 具有RAM形式之主記憶體842、一或更多硬碟驅動機844 、及/或一或更多處置可移除媒體846 (諸如磁片、光碟（ CD)、數位可變磁碟（_ DVD )、快閃記憶體驅動機、及此 技藝中已知的其他可移除媒體）的驅動機。根據一實施例 ，外部記憶體840亦可爲埋入記億體848，諸如根據一實 施例的在晶粒堆疊中之第二至第五晶粒及後續晶粒。 在一實施例中，電子系統800亦包括顯示裝置850及 音頻輸出860。在一實施例中，電子系統800包括輸入裝 置’諸如控制器870，其可爲鍵盤、滑鼠、追蹤球、遊戲 控制器、麥克風、語音辨識裝置、或輸入資訊到電子系統 8〇〇中之任何其他輸入裝置。在一實施例中，輸入裝置 8 7 0爲相機。在一實施例中，輸入裝置8 7 0爲數位聲音記 錄器。在一實施例中，輸入裝置870爲相機及數位聲音記 錄器。 如在此所示，可以數個不同實施例來實行積體電路 8 1 〇，包括根據任何若干所揭露的實施例之埋入TSV晶粒 及其等效者、電子系統、電腦系統、製造積體電路之一或 更多方法、及製造電子裝配之一或更多方法，該電子裝配 包括根據如在各種實施例中在此所提出之任何若干揭露的 埋入T S V晶粒及其技藝所知之等效者。元件、材料、幾何 、尺寸、及操作序列皆可變化以符合特定I/O親合需求， -31 - 201227907 包括根據任何若干揭露的埋入TSV晶粒實施例之埋入處理 器安裝基板中的微電子晶粒及其等效者的陣列接點數及陣 列接點組態。 第9圖爲根據一示範實施例的部分埋入貫矽導孔晶粒 無核心基板設備900的剖面前視圖。TSV晶粒920已經部 分埋入無核心基板93 8中。TSV晶粒920具有至少一個貫 矽導孔940。繪示兩個貫矽導孔，列舉其之一，但爲了簡 單而呈現兩個所示的貫矽導孔。在一實施例中，在TSV晶 粒920中發現總共10個貫矽導孔。無核心基板93 8包括 島側942及晶粒側944。TSV晶粒920亦包括主動表面 921及背側表面923且可見到TSV晶粒920之主動表面 92 1相較於島側942更接近晶粒側944。作爲部分埋入的 TSV晶粒920，TSV晶粒920可具有從處理所導致之埋入 側壁9 1 9。 TSV晶粒920亦以簡單形式繪示有敷金屬946。在一 實施例中，敷金屬946具有Ml至Mil敷金屬層或針對第 1圖中所示的設備1 〇 〇所提出的任何其他實施例。可根據 已知的應用實用來實現其他敷金屬數量及厚度組合。 TSV晶粒920藉由接觸至少一個TSV 940的至少一個 條接合線984接合至一橫向後續晶粒982。在此實施例中 ，可藉由將橫向後續晶粒9 8 2安置於晶粒側944的橫向覆 蓋區980上來保留Z高度利用。 根據一實施例，設備900於島側942安裝至基礎基板 948。例如，在TSV晶粒92 0爲諸如智慧型電話實施例之 -32- 201227907 手持裝置的一部份、且橫向後續晶粒982爲RF信號處理 器的一部份之情況中，基礎基板948爲一母板。在一示範 實施例中，在TSV晶粒920爲諸如智慧型電話實施例之手 持裝置的一部份、且橫向後續晶粒982爲RF信號處理器 的一部分之情況中，基礎基板948爲一外殼’諸如在使用 時個人所觸碰的部份。在一示範實施例中，在TSV晶粒 920爲諸如智慧型電話實施例之手持裝置的一部份、且橫 向後續晶粒982爲RF信號處理器的一部分之情況中，基 礎基板948包括母板及諸如在使用時個人所觸碰的部份之 外殼。 TSV晶粒920透過無核心基板93 8透過跡線934耦合 至基礎基板948。 雖埋入TSV晶粒可稱爲處理器晶片，在相同句子中可 敘述RF晶片或記憶體晶片，但不應解讀爲它們係等效的 結構。在整份揭露中對於「一實施例（one embodiment或 an embodiment )」的參照意指連同該實施例所述之特定 特徵、結構、或特性係包括在本發明之至少一個實施例中 。在整份揭露的各處中的片語「在一實施例中」之出現不 一定皆參照至相同實施例。此外，在一或更多實施例可以 任何適合方式結合該些特定特徵、結構、或特性。 可藉由參照至所示的X - Z座標來了解諸如「上」、「 下」、「上方」、及「下方」的用語，並且可藉由參照至 所示的X-Y座標或至非Z座標來了解諸如「相鄰」的用語 -33- 201227907 依從37 C.F.R. §1.72(b)要求摘要能讓讀者迅速確 定技術揭露之本質及要旨而提供本摘要。於送件時理解到 其將不應用來解讀或限制申請專利範圍之範疇或意義。 在前述的實施方式中’爲了揭露的流暢性在單一實施 例中群集各種特徵在一起。此揭露方法不應解讀成反映本 發明之主張專利權的實施例需要比在每一專利範圍項目中 所明確提及還更多的特徵之意圖。更確切地，正如下申請 專利範圍所反映，發明標的可在比單一揭露的實施例之所 有特徵還更少中。因此，申請專利範圍從而在此倂入本實 施方式中’其中每一專利範圍項目單獨成立作爲一個別的 較佳實施例。 熟悉此技藝人士可輕易了解到可做出爲了解釋本發明 之本質而敘述或圖示之部件及方法階段之細節、材料、及 配置的各種其他改變而不背離在所附申請專利範圍中所表 示之本發明的原理及範疇。 【圖式簡單說明】 爲了了解獲得實施例的方式，藉由參照附圖將呈現於 上大致描述的各種實施例的更具體說明。這些圖描繪不一 定按照比例繪製的實施例且不應視爲範圍上的限制。透過 附圖的使用以額外的具體性及細節來描述並解釋一些實施 例，圖中： 第1圖爲根據一示範實施例的完全埋入晶粒無核心基 板設備的剖面前視圖； -34- 201227907 第1 a圖爲根據一示範實施例在處理期間之完全埋入 晶粒無核心基板設備的剖面前視圖； 第1 b圖爲根據一示範實施例在處理期間第1 a圖中所 示之埋入晶粒無核心基板設備的剖面前視圖； 第lc圖爲根據一示範實施例在進一步處理後第ib圖 中所示之設備的剖面前視圖； 第Id圖爲根據一示範實施例在進一步處理後第ic圖 中所示之設備的剖面前視圖； 第le圖爲根據--示範實施例在進一步處理後第1<1圖 中所示之設備的剖面前視圖； 第1 f圖爲根據一示範實施例在進一步處理後第1 e圖 中所示之設備的剖面前視圖； 第lg圖爲根據一示範實施例在進一步處理後第If圖 中所示之設備的剖面前視圖； 第1 h圖爲在進一步處理後第1 g圖中所示之設備的剖 面前視圖； 第2圖爲根據一示範實施例的完全埋入晶粒無核心基 板設備的剖面前視圖； 第3圖爲根據一示範實施例完全埋入貫矽導孔晶粒封 裝層疊無核心基板設備的剖面前視圖； 第3 a圖爲根據一示範實施例在處理期間之第1圖中 所示的完全埋入晶粒POP無核心基板設備的剖面前視圖； 第4圖爲根據一示範實施例的完全埋入晶粒無核心基 板封裝層疊設備的剖面前視圖； -35- 201227907 第4a圖爲根據一示範實施例在進一步處理後第4圖 中所示之完全埋入晶粒無核心基板POP設備的剖面前視圖 > 第4b圖爲根據一示範實施例在進一步處理後第4圖 中所示之完全埋入晶粒無核心基板POP設備的剖面前視圖 » 第5圖爲根據一示範實施例的部分埋入貫矽導孔晶粒 封裝層疊無核心基板設備的剖面前視圖； 第5a圖爲根據一示範實施例在處理期間之部分埋入 晶粒無核心基板設備的剖面前視圖； 第5b圖爲根據一示範實施例在進一步處理期間第5a 圖中部分埋入晶粒無核心基板設備的剖面前視圖； 第5c圖爲根據一示範實施例在進一步處理後第5b圖 中所示之設備的剖面前視圖； 第5d圖包括TSV晶粒之添加以形成設備； 第5e圖爲根據一示範實施例在進一步處理後第5d圖 中所示之設備的剖面前視圖； 第5f圖爲根據一示範實施例在進一步處理後第5e圖 中所示之設備的剖面前視圖； 第5g圖爲根據一示範實施例在進一步處理後第5f圖 中所示之設備的剖面前視圖； 第5h圖爲根據一示範實施例在進一步處理後第5g圖 中所示之設備的剖面前視圖； 第6圖爲根據一示範實施例部分埋入貫矽導孔晶粒無 -36- 201227907 核心基板設備的剖面前視圖； 第7圖爲根據若干實施例之程序及方法流程圖； 第8圖爲根據一實施例的電腦系統800之示意圖；以 及 第9圖爲根據一示範實施例的具有至少一個線接合晶 粒之部分埋入貫矽導孔晶粒無核心基板設備的剖面前視圖 【主要元件符號說明】 100 :設備 101 :設備 102 :設備 102’ ：設備 103 :設備 104 :設備 105 :設備 106 :設備 107 :設備 1 〇 8 :設備 1 1 0 :止蝕刻層 1 1 2 :晶粒安裝表面 114 :黏性釋放層 1 1 6 :黏接合劑 118 :切割區 -37- 201227907 1 2 0 :晶粒 1 2 1 :主動表面 1 2 2 :晶粒接合墊 1 2 3 :背側表面 1 28 :第一電介質 129:圖案化第一電介質 1 3 0 :凹部 1 3 2 :第一接點 1 3 4 :跡線 1 36 :第二電介質 1 3 8 :無核心基板 140 :貫矽導孔 1 4 2 :島側 1 4 4 :晶粒側 146 :敷金屬 1 4 8 :基礎基板 1 5 0 :後續晶粒 1 52 :敷金屬 1 5 4 : T S V第二晶粒 1 5 6 :敷金屬 1 58 : TSV第三晶粒 1 6 0 : T S V第四晶粒 162 : TSV第五晶粒 1 64 : TSV第六晶粒 201227907 1 6 8 :防焊罩 1 70 :電凸塊 172 :凸塊接合墊 1 8 0 :橫向覆蓋區 2 0 0 :設備 220 :橫向堆疊TSV第一晶粒 2 3 8 :無核心基板 240 :貫矽導孔 242 :島側 2 4 4 :晶粒側 248 :基礎基板 2 5 0 :橫向堆疊後續晶粒 251 :間隔 254 :橫向堆疊TSV第二晶粒 3 0 0 :設備 3 0 1 :設備 3 06 :封裝層疊接合墊 3 0 8 :導孔 320 :晶粒 321 :主動表面 3 22 :晶粒接合墊 3 2 3 :背側表面 3 3 4 :跡線 3 3 8 :無核心基板 -39- 201227907 340 :貫矽導孔 342 :島側 344 :晶粒側 346 :敷金屬 3 4 8 :基礎基板 · 3 5 0 :後續晶粒 3 5 2 :敷金屬 3 5 4 : TSV第二晶粒 3 5 6 :敷金屬 3 6 8 :防焊罩 3 70 :電凸塊 400 :設備 4 0 1 :設備 406:封裝層疊接合墊 4 1 8 :切割區 4 2 0 :晶粒 422 :晶粒接合墊 4 3 8 :無核心基板 442 :島側 4 4 4 :晶粒側 434 :跡線 440 :貫矽導孔 4 5 0 :後續晶粒 4 5 1 :間隔 -40- 201227907 47 0 :電凸塊 472 :電凸塊 48 0 :橫向堆 482 ： POP 模 484 :接合墊 486 ： POP 後 5 0 0 :設備 5 0 1 :設備 502 :設備 502’ ：設備 503 :設備 5 04 :設備 505 :設備 5 0 6 :設備 5 0 7 :設備 5 1 0 :止蝕刻 5 1 1 :第二層 5 1 2 :晶粒安 5 1 4 :黏性釋 5 1 6 :黏接合 5 1 8 :切割區 5 1 9 :埋入側 520 :晶粒 5 2 0 ’ ：晶粒_ 接合墊 疊TSV晶 組 續模組 層 裝表面 放層 劑 壁 201227907 52 1 :主動表面 5 22 :晶粒接合墊 5 2 3 :背側表面 52 8 :第一電介質 5 29 :圖案化第一電介質 5 3 0 :凹部 5 3 2 :第一接點 5 3 4 :跡線 5 3 6 :第二電介質 5 3 8 :無核心基板 540 :貫矽導孔 5 4 2 :島側 544 :晶粒側 546 :敷金屬 5 4 8 :基礎基板 5 5 0 :後續晶粒 5 5 2 :敷金屬 5 5 4 : T S V第二晶粒 5 5 6 :敷金屬 5 96 :封裝層疊接合墊 5 9 8 :導孔 6 0 〇 :設備 6 1 9 :埋入側壁 6 2 0 :晶粒 201227907 6 3 4 :跡線 63 8 :無核心基板 640 :貫矽導孔 642 :島側 644 :晶粒側 646 :敷金屬 648 :基礎基板 6 5 0 :後續晶粒 6 5 2 :敷金屬 6 5 4 :第二T S V晶粒 65 6 :敷金屬 6 5 8 : T S V第三晶粒 8 00 :電腦系統或電子系統 810 :積體電路 81 1 :積體電路 8 12 :處理器 8 1 3 :雙處理器 814 :通訊電路 8 1 5 :雙通訊電路 8 1 6 :晶粒上記憶體 8 1 7 :雙晶粒上記憶體 8 2 0 :系統匯流排 8 3 0 :電壓來源 840 :外部記憶體 -43 201227907 842 :主記憶體 844 :硬碟驅動機 846 :可移除媒體 848 :埋入記憶體 8 5 0 :顯示裝置 8 60 :音頻輸出 8 7 0 :輸入裝置 900 :設備 9 1 9 :埋入側壁 920 :晶粒 92 1 :主動表面 923 :背側表面 9 3 4 :跡線 93 8 :無核心基板 940 :貫矽導孔 942 :島側 944 :晶粒側 9 4 6 :敷金屬 948 :基礎基板 980 :橫向覆蓋區 9 8 2 :橫向後續晶粒 984 :接合線

Claims (1)

  1. 201227907 七、申請專利範圍： 1. 一種設備，包含： 包括貫矽導孔（TSV )設置於其中之晶粒（TSV晶粒 ): 其中該TSV晶粒埋入無核心基板中，其中該無核心基 板包括島側及晶粒側； 其中該TSV晶粒包括主動表面及背側表面；以及 其中該主動表面相較於該島側更接近該晶粒側。 2. 如申請專利範圍第1項所述之設備，其中該島側安 裝至基礎基板。 3. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒完全埋入該無核心基板中。 4. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒完全埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上方並透過至少一個TSV耦合至該 TSV晶粒的一後續晶粒。 5. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒爲第一 TSV晶粒且完全埋入該無核心基板中，該設備進 一步包括： 設置在該晶粒側上方並接觸該第一 TSV晶粒之第二 TSV晶粒； 設置在該第二TSV晶粒上方並接觸其之第三TSV晶 粒； 設置在該第三TSV晶粒上方並接觸其之第四TSV晶 -45- 201227907 粒；以及 設置在該第四TSV晶粒上方並接觸其之一後續晶粒。 6. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒爲第一TSV晶粒且完全埋入該無核心基板中’該設備進 —步包括： 設置在該晶粒側上方並接觸該第一TSV晶粒之第二 T S V晶粒； 設置在該第二TSV晶粒上方並接觸其之第三TSV晶 粒； 設置在該第三TSV晶粒上方並接觸其之第四TSV晶 私， 設置在該第四TSV晶粒上方並接觸其之第五TSV晶 設置在該第五TSV晶粒上方並接觸其之第六TSV晶 粒；以及 設置在該第六TSV晶粒上方並接觸其之一後續晶粒》 7. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒爲完全埋入該無核心基板中之第一 TSV晶粒，該設備進 —步包括： 完全埋入該無核心基板中之橫向堆疊TSV晶粒：以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一 TSV晶粒的一後續晶粒。 8. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒爲完全埋入該無核心基板中之第一 TSV晶粒，該設備進 -46 - 201227907 一步包括： 完全埋入該無核心基板中之第一橫向堆疊TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —橫向堆疊TSV晶粒的一後續橫向堆疊晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —T S V晶粒的一後續晶粒。 9. 如申請專利範圍第1項所述之設備，其中該TSV晶 粒爲完全埋入該無核心蕋板中之第一TSV晶粒，該設備進 一步包括： 接觸該第一 TSV晶粒之第二TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 二TSV晶粒的一後續TSV晶粒； 完全埋入該無核心棊板中之第一橫向堆疊TSV晶粒； 接觸該第一橫向堆疊TSV晶粒之第二橫向堆疊TSV 晶粒， 接觸該第二橫向堆疊TSV晶粒之第三橫向堆疊TSV 晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 三橫向堆疊TSV晶粒的一後續橫向堆疊晶粒。 10. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒完全埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊。 1 1.如申請專利範圍第1項所述之設備’其中該TSV -47- 201227907 晶粒完全埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個POP接合墊；以及 設置於該晶粒側上方並接觸該POP接合墊之裝置模組 〇 12. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒完全埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該 TSV晶粒的一後續晶粒。 13. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲完全埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 完全埋入該無核心基板中之第一橫向TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —TSV晶粒的一後續晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —橫向TSV晶粒的一後續橫向晶粒；以及 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊。 14. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲完全埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 完全埋入該無核心基板中之第一橫向T S V晶粒； 201227907 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一 T S V晶粒的一後續晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一橫向T S V晶粒的一後續橫向晶粒； 設置在該晶粒側上之第一封裝層疊（POP )接合墊； 設置在該晶粒側上並接觸該第一 POP接合墊之第一 POP封裝； 設置在該晶粒側上之一後續pop接合墊；以及 設置在該晶粒側上並接觸該後續POP接合墊之一後續 POP封裝。 15. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲完全埋入該無核心基板中之第一 T S V晶粒，該設備 進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊； 完全埋入該無核心蕋板中之第一橫向堆疊TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一橫向堆疊TSV晶粒的一後續橫向堆疊晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —· TSV晶粒的一後續晶粒。 16. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲完全埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 -49- 201227907 墊； 接觸該第一TSV晶粒之第二TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 二T S V晶粒的一後續τ S V晶粒； 完全埋入該無核心基板中之第一橫向堆疊TSV晶粒； 接觸該第一橫向堆疊TSV晶粒之第二橫向堆疊TSV 晶粒； 接觸該第二橫向堆疊TSV晶粒之第三橫向堆疊TSV 晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 三橫向堆疊TSV晶粒的一後續橫向堆疊晶粒^ I7.如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲完全埋入該無核心基板中之第~ TSV晶粒，該設備 進一步包括： 完全埋入該無核心基板中之第一橫向TSV晶粒； 設置在該晶粒側上方並透過至少一個T S v親合至該 T S V晶粒的一後續晶粒。 1 8 ·如申請專利範圍第1項所述之設備，其中該埋Λ 式晶粒爲部分埋入該無核心基板中。 19. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒部分埋入該無核心基板中，該設備進-步包Μ : 設置在該晶粒側上方並透過至少 '-個TSV 合至該 TSV晶粒的一後續晶粒。 20. 如申請專利範圍第1項所述之設備，其中該TSV 201227907 晶粒爲第一 TSV晶粒且部分埋入該無核心基板中，該設備 進一步包括： 設置在該晶粒側上方並接觸該第一 TSV晶粒之第二 TSV晶粒； 設置在該第二TSV晶粒上方並接觸其之第三TSV晶 \Cr_t> , fAZ. · 設置在該第三TSV晶粒上方並接觸其之第四TSV晶 粒：以及 設置在該第四TSV晶粒上方並接觸其之一後續晶粒。 21. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲第一 TSV晶粒且部分埋入該無核心基板中，該設備 進一步包括： 設置在該晶粒側上方並接觸該第一 TSV晶粒之第二 TSV晶粒； 設置在該第二TSV晶粒上方並接觸其之第三TSV晶 粒； 設置在該第三TSV晶粒上方並接觸其之第四TSV晶 粒； 設置在該第四TSV晶粒上方並接觸其之第五TSV晶 粒； 設置在該第五TSV晶粒上方並接觸其之第六TSV晶 粒；以及 設置在該第六TSV晶粒上方並接觸其之一後續晶粒。 22. 如申請專利範圍第1項所述之設備，其中該TSV -51 - 201227907 晶粒爲部分埋入該無核心基板中之第一TSV晶粒，該設備 進一步包括： 部分埋入該無核心基板中之橫向堆疊TSV晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一 TSV晶粒的一後續晶粒。 23. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 部分埋入該無核心基板中之第一橫向堆疊TSV晶粒： 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一橫向堆疊TSV晶粒的一後續橫向堆疊晶粒；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —TSV晶粒的一後續晶粒。 24. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 接觸該第一TSV晶粒之第二TSV晶粒： 設置在該晶粒側上方並透過至少一個TSV耦合至該第 二TSV晶粒的一後續TSV晶粒； 部分埋入該無核心基板中之第一橫向堆疊TSV晶粒； 接觸該第一橫向堆疊TSV晶粒之第二橫向堆疊TSV 晶粒； 接觸該第二橫向堆疊TSV晶粒之第三橫向堆疊TSV 晶粒；以及 -52- 201227907 設置在該晶粒側上方並透過至少一個TSV耦合至該第 三橫向堆疊TSV晶粒的一後續橫向堆疊晶粒。 25. 如申請專利範圍第1項所述之設備’其中該TSV 晶粒部分埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊。 26. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒部分埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個POP接合墊；以及 設置於該晶粒側上方並接觸該POP接合墊之裝置模組 〇 27. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒部分埋入該無核心基板中，該設備進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊；以及 設置在該晶粒側上方並透過至少一個TSV耦合至該 TSV晶粒的一後續晶粒。 28. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一TSV晶粒，該設備 進一步包括： 部分埋入該無核心基板中之第一橫向TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —TSV晶粒的一後續晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 -53- 201227907 —橫向TSV晶粒的一後續橫向晶粒；以及 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊。 29. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 部分埋入該無核心基板中之第一橫向TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 一 TSV晶粒的一後續晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 —橫向TSV晶粒的一後續橫向晶粒； 設置在該晶粒側上之第一封裝層疊（POP)接合墊； 設置在該晶粒側上並接觸該第一 POP接合墊之第一 POP封裝； 設置在該晶粒側上之一後續POP接合墊；以及 設置在該晶粒側上並接觸該後續POP接合墊之一後續 POP封裝。 30. 如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP )接合 墊； 部分埋入該無核心基板中之第一橫向堆疊TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該第 201227907 —橫向堆疊TSV晶粒的一後續橫向堆疊晶粒；以及 設置在該晶粒側上方並透過至少一個T S V耦合至該第 一 TSV晶粒的一後續晶粒。 3 1 ·如申請專利範圍第1項所述之設備，其中該T S V 晶粒爲部分埋入該無核心基板中之第~ TSV晶粒，該設備 進一步包括： 設置在該晶粒側上之至少一個封裝層疊（POP)接合 墊； 接觸該第一TSV晶粒之第二TSV晶粒； 設置在該晶粒側上方並透過至少一個T S V耦合至該第 二TSV晶粒的一後續晶粒； 部分埋入該無核心基板中之第一橫向堆疊TSV晶粒； 接觸該第一橫向堆疊TSV晶粒之第二橫向堆疊TSV 晶粒； 接觸該第二橫向堆疊TSV晶粒之第三橫向堆疊TSV 晶粒； 設置在該晶粒側上方並透過至少一個TSV親合至該第 三橫向堆疊TSV晶粒的一後續橫向堆疊晶粒。 32.如申請專利範圍第1項所述之設備，其中該TSV 晶粒爲部分埋入該無核心基板中之第一 TSV晶粒，該設備 進一步包括· 部分埋入該無核心基板中之第一橫向TSV晶粒； 設置在該晶粒側上方並透過至少一個TSV耦合至該 TSV晶粒的一後續晶粒。 -55- 201227907 3 3 .如申請專利範圍第1項所述之設備，進一步包括 至少一個線接合晶粒，其具有接觸該至少一個TSV並耦合 至該至少一個線接合晶粒之接合線。 34. —種程序，包含： 在無核心基板中形成至少一個具有貫矽導孔（TSV ) 的晶粒（TSV晶粒），其中該TSV晶粒包括主動表面及背 側表面，以及其中該無核心基板包括島側及晶粒側；以及 透過在該TSV晶粒中之該TSV將該TSV晶粒耦合至 一後續晶粒，其中該背側表面相較於該島側更接近該晶粒 側。 3 5 .如申請專利範圍第3 4項所述之程序，其中該TS V 晶粒爲完全埋入式TSV第一晶粒，該程序進一步包括使該 TSV第一晶粒接觸TSV第二晶粒。 36. 如申請專利範圍第34項所述之程序，其中該TSV 晶粒爲部分埋入式TSV第一晶粒，該程序進一步包括使該 TSV第一晶粒接觸TSV第二晶粒。 37. 如申請專利範圍第34項所述之程序’進一步包括 在該晶粒側上形成封裝層疊（POP )接合墊。 3 8 .如申請專利範圍第3 4項所述之程序，進一步包括 在該晶粒側上形成封裝層疊（POP )接合墊；以及 組裝至少一個POP封裝至該POP接合墊。 39.如申請專利範圍第34項所述之程序’進一步包括 組裝在該無核心基板中之該埋入式TSV晶粒至基礎基板。 201227907 4 0 . —種計算系統，包含： 包括貫矽導孔（TSV )設置於其中之晶粒（TSV晶粒 ); 其中該TSV晶粒埋入無核心基板中，其中該無核心基 板包括島側及晶粒側； 其中該TSV晶粒包括主動表面及背側表面；以及 其中該主動表面相較於該島側更接近該晶粒側；以及 耦合至該TSV晶粒之基礎基板。 4 1 ·如申請專利範圍第4 0項所述之計算系統，進一步 包括耦合至該TSV晶粒之外部記憶體。 42.如申請專利範圍第40項所述之計算系統，其中該 計算系統爲行動電話、呼叫器、手持讀取器、可攜式電腦 、桌上型電腦、及雙向無線電之一的一部分。 -57-
TW100134388A 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法 TWI502717B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/890,082 US8786066B2 (en) 2010-09-24 2010-09-24 Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same

Publications (2)

Publication Number Publication Date
TW201227907A true TW201227907A (en) 2012-07-01
TWI502717B TWI502717B (zh) 2015-10-01

Family

ID=45869831

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105116648A TWI640077B (zh) 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TW104123086A TWI544601B (zh) 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TW100134388A TWI502717B (zh) 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105116648A TWI640077B (zh) 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TW104123086A TWI544601B (zh) 2010-09-24 2011-09-23 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法

Country Status (4)

Country Link
US (3) US8786066B2 (zh)
CN (2) CN103119712B (zh)
TW (3) TWI640077B (zh)
WO (1) WO2012040682A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568158B (zh) * 2014-03-20 2017-01-21 英特爾股份有限公司 主從數位電壓調節器
TWI747856B (zh) * 2015-12-26 2021-12-01 美商英特爾公司 混合式技術3d晶粒堆疊

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049801B2 (en) 2018-03-30 2021-06-29 Intel Corporation Encapsulated vertical interconnects for high-speed applications and methods of assembling same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) * 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
WO2013066294A1 (en) 2011-10-31 2013-05-10 Intel Corporation Multi die package structures
US9741645B2 (en) * 2011-12-21 2017-08-22 Intel Corporation Dense interconnect with solder cap (DISC) formation with laser ablation and resulting semiconductor structures and packages
CN103378026A (zh) * 2012-04-16 2013-10-30 北京大学 一种具有散热功能的三维封装方法
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US20140091440A1 (en) 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US20140246781A1 (en) * 2013-03-04 2014-09-04 Kabushiki Kaisha Toshiba Semiconductor device, method of forming a packaged chip device and chip package
KR20140119522A (ko) 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
US9041207B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Method to increase I/O density and reduce layer counts in BBUL packages
CN103413795B (zh) * 2013-08-28 2016-12-28 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR102084540B1 (ko) 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20150054551A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
US9397071B2 (en) * 2013-12-11 2016-07-19 Intel Corporation High density interconnection of microelectronic devices
US9793242B2 (en) * 2013-12-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with die stack including exposed molding underfill
US9583460B2 (en) * 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9230936B2 (en) * 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
TWI585923B (zh) * 2014-10-03 2017-06-01 矽品精密工業股份有限公司 封裝基板、封裝結構及其製法
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US9811627B2 (en) * 2015-12-08 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of component partitions on system on chip and device thereof
US20180332708A1 (en) * 2015-12-26 2018-11-15 Intel Corporation Vertically embedded passive components
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
WO2019066988A1 (en) * 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
EP3807927A4 (en) * 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
CN110828441A (zh) * 2019-10-18 2020-02-21 天津大学 一种多工器
US20220328740A1 (en) * 2021-04-13 2022-10-13 Facebook Technologies, Llc Semiconductor reconstitution

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US6911736B2 (en) 2003-06-06 2005-06-28 Lsi Logic Corporation Electrostatic discharge protection
US20090008792A1 (en) 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
US8335084B2 (en) 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
TWI327345B (en) * 2006-11-22 2010-07-11 Unimicron Technology Corp A structure of a coreless substrate with direct electrical connections to the chip and a manufacturing method thereof
CN100585850C (zh) * 2007-06-27 2010-01-27 财团法人工业技术研究院 具晶粒三维堆叠结构的影像感测模块
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
JP5372382B2 (ja) 2008-01-09 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
TWI373109B (en) * 2008-08-06 2012-09-21 Unimicron Technology Corp Package structure
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
JP5357510B2 (ja) * 2008-10-31 2013-12-04 株式会社日立製作所 半導体集積回路装置
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US8900921B2 (en) * 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US20100237481A1 (en) 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
US8119447B2 (en) * 2009-06-17 2012-02-21 Stats Chippac Ltd. Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof
US7816181B1 (en) * 2009-06-30 2010-10-19 Sandisk Corporation Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
TWM383200U (en) * 2009-09-17 2010-06-21 Mao Bang Electronic Co Ltd Stacked electronic circuit structure for chip
US8698321B2 (en) 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US8907457B2 (en) * 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8642381B2 (en) * 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
US8435835B2 (en) * 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8409918B2 (en) * 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568158B (zh) * 2014-03-20 2017-01-21 英特爾股份有限公司 主從數位電壓調節器
US9948186B2 (en) 2014-03-20 2018-04-17 Intel Corporation Master-slave digital voltage regulators
TWI747856B (zh) * 2015-12-26 2021-12-01 美商英特爾公司 混合式技術3d晶粒堆疊

Also Published As

Publication number Publication date
US8786066B2 (en) 2014-07-22
CN105590913B (zh) 2018-11-30
TWI502717B (zh) 2015-10-01
CN103119712B (zh) 2016-05-11
TW201631730A (zh) 2016-09-01
TW201539701A (zh) 2015-10-16
WO2012040682A3 (en) 2012-07-05
TWI544601B (zh) 2016-08-01
US20140295621A1 (en) 2014-10-02
TWI640077B (zh) 2018-11-01
US20140327149A1 (en) 2014-11-06
US9406618B2 (en) 2016-08-02
CN103119712A (zh) 2013-05-22
WO2012040682A2 (en) 2012-03-29
CN105590913A (zh) 2016-05-18
US20120074581A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TW201227907A (en) Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US11107766B2 (en) Substrate with embedded stacked through-silicon via die
US10636769B2 (en) Semiconductor package having spacer layer
TWI495040B (zh) 雙面連接之積體電路封裝系統及其製造方法
TWI550808B (zh) 3d互連結構、3d封裝體及形成一雙鑲嵌3d互連結構之方法
TWI556335B (zh) 包含組合有貫矽導孔的細間距單嵌背側金屬再分佈線的３ｄ內連線結構
KR100891805B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
TW201131734A (en) Recessed and embedded die coreless package
KR101577884B1 (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
TW201246499A (en) A multi-chip package having a substrate with a plurality of vertically embedded die and a process forming the same
TW201131735A (en) Semiconductor package with embedded die and its methods of fabrication
TW201201347A (en) Multi-chip stack package structure
TWI559481B (zh) 用於無核心基體之原處建置接腳柵格陣列及其製造方法
KR20150127581A (ko) 디바이스 하부의 인터커넥트 구조체들을 형성하는 방법
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
KR102078848B1 (ko) 멀티 칩 적층 패키지들을 제조하는 방법
JP2016072433A (ja) 貫通電極基板及びその製造方法
TWI624910B (zh) 包括堆疊電子裝置的電子總成
CN104137257A (zh) 封装的半导体管芯和cte工程管芯对
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器
KR20100009011U (ko) 웨이퍼 가공용 테이프