TW201211559A - Test device - Google Patents

Description

201211559 38982pif 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種對半導體元件進行測試的測試 裝置。 【先前技術】 在製造半導體元件之後，為了對該半導體元件是否正 常動作進行測試而利用半導體測試裝置（以下，亦簡稱作 測试裝置）。測試裂置接收自被測試元件（device under test ’ DUT)輸出的信號（被測試信號），並藉由將該輸出 的信號與期望值（expected value )予以比較來判定DUT 是否優良（Pass/Fail)，或者對被測試信號的振幅餘量 (amplitude margin)或時序餘量（timing margin)進行測 定。 測§式裝置包括多個通道，具體而言包括1024通道或 2048通道。各通道與DUT的元件接腳（pin) —對一建立 對應關係。圖1是表示本發明者研究後的測試裝置的構成 的方塊圖。實際的測試裝置1002包括數百通道〜數千通 道’但此處為了間化§兄明而表不測試裝置2的8通道的構 成。各通道主要包括圖案產生器（Pattern Generator) pg 及波形整形部FC (Format Controller (格式控制器））、及 失效捕獲（fail capture )部4。 圖案產生器PG具有針對每一通道而獨立的圖案資源 (resource) ’在每一測試迴圈（test cycle )中，產生對各波 形整形部FC的狀態進行控制的3位元的控制資料si，且 201211559 38982pif 將該控制資料S1儲存於波形整形部FC的波形定義記憶體 WM中。 〜 波形整形部FC構成為可根據輸入至波形定義記恃於 觀^空制資料S1，而針對每一通道、即’針對每一接腳， 驅，器模式與比較器模式可獨立地切換。亦將上述構成稱 作母接聊結構（per-pin architecture)。 (1)驅動器模式（Dre=i) 右在某一通道中驅動器啟動（enable)信號Dre被確 證（assert) ’則該通道的驅動器dr啟動，從而設定為驅 動器模式。驅動器模式中，測試裝置2對1)1;丁1輸出測試 信號S2，並指定DUT1的向量（vector)。 圖2(a)是表示測試裝置的驅動器模式下的動作的波 形圖。測試裝置以某一週期Trate作為i迴圈（cyde)而 動作。在1迴圈中，最大可設定2個邊緣（edge)。因此， 各迴圈中，可對DUT供給正邊緣〇)'負邊緣（〇)、正 脈衝（P)、負脈衝（N)此4個波形圖案《第i邊緣的時 序T1與第2邊緣的時序T2可相應於時序資料Timdata而 在每一迴圈内獨立地即時（運作中（on_the_fly))設定。 返回到圖1中。在驅動器模式下由圖案產生器PG所 生成的控制資料S1 ’對應該對DUT 1供給的測試圖案、即， 波形，進行定義。如圖2 (a)所示，測試信號幻容許在！ 迴圈内最大2次的位準轉變（ievd transiti〇n)。控制資料 S1包含指定應在時序T1產生的事件的資料set、reset、 dret、drel。此外，伴隨此，生成用來指定時序T1的時刻

S 4 201211559 38982pif (自迴圈的^算起的延遲時間）的時序資料咖血。 圖案設定貧汁斗set表示應在時序T1產生的事件為測試 信號S2的正邊緣。當圖案設定資料奶被確證⑴時， 時序產生器TGT1/T2在時序資料咖她所指示的時序，產 生第1圖案設定脈衝Tl_pat__set。 圖案重設㈣reset表示應在時序T1產生的事件為測 試信號S2的負邊緣。當圖案重設資料咖被確證時，時 序產生器TGT1/T2在時序資料timdata所指示的時序，產生 第1圖案重設脈衝Ti_pat_reset。 驅動益設定資料dret表示應在時序T1產生的事件為 驅動器DR的啟動。當驅動器設定資料办的被確證時，時 序產生器TGT1/T2在時序資料timdata所指示的時序，產生 第1驅動器設定脈衝T1 dre set 〇 驅動器重設資料drel表示應在時序T1產生的事件為 驅動益DR的無$文（disenable )。當驅動器重設資料drel被 確時日守序產生态TGT1/T2在時序資料timdata所指示的 時序，產生第1驅動器設定脈衝T1_dre_reset。 波形定義資料亦在時序T2定義相同的事件。並且， 時序產生器TGti/T2 在時序T2，依據波形定義資料而產生 如下脈衝中的任一個： •第2圖案設定脈衝T2_pat_set •苐2圖案重設脈衝T2_pat__reset •第2驅動器設定脈衝T2_dre_set •第2驅動器設定脈衝T2 dre reset。 201211559 3»y82pif 驅動态設定脈衝Tl—dre—set、T2_dre一set被輸入至驅 動器用的SR正反器12的設定端子。驅動器重設脈衝 T1一dre_reset、T2__dre一reset被輸入至SR正反器12的重設 端子。作為SR正反器12的輸出的驅動器啟動信號Dre被 供給至驅動器DR。 圖案设定脈衝Tl_pat一set、T2_pat_set被輸入至圖案 用的SR正反器10的設定端子。圖案重設脈衝 Tl_pat一reset、T2__pat一reset被輸入至SR正反器1〇的重設 端子。作為SR正反器12的輸出的圖案信號Pat被供給至 驅動器DR。 驅動器DR在與設定脈衝、重設脈衝相應的時序生成 一種值可變化的輸出信號S2，並將該輸出信號S2輸出至 DUT1。這才袤，對於DUT1指定向量。 (2)比較器模式（Dre=〇) 返回到圖1中。若在某一通道中驅動器啟動信號Dre 被否定（0) ’則該通道的時序比較器TC啟動，從而設定 為比較器模式。在比較器模式下，測試裝置2接收來自 DUT1的信號S5，並判定該信號S5的位準。 時序比較器TCH將來自DUT1的信號S5的電壓位準 VDUT與上側臨限值電壓V〇H予以比較，藉由在由來自時 序產生态TGt·的選通信號T3_strobe所規定的時序T3 將比較結果鎖存（latch )而生成Sh信號。SH信號在vdUt >VOH時取高位準’在vDUt<V〇h時取低位準。 同樣地，時序比較器TCL將來自DUT1的信號S5的

S 201211559 38982pif 電壓位準vDUT與下側臨限值電壓v〇L予以比較，且藉由 在由來自時序產生ϋ tgT3/T4的選通錢T4-Strobe所規定 的時序T4將比較結果鎖存而生成SL信號说信號在V隨 >VOL時取高位準，在Vdut<v〇l時取低位準。第 序T3與第4時序T4設定為相同時序。 在比較器模式下，控制資料S1對期望值進行定義。 控制資料S1對時序T3時的期望值、換句話說相對於sh 信號的期望值T3—exp ’及時序T4時的期望值、換句話說 相對於SL信號的期望值T4_exp進行定義。進而，生成指 定時序T3及T4的時刻（從迴圈的開始算起的延遲時曰 的時序資料timdata。 圖2 (b)疋表示測5式裝置的比較器模式下的動作的波 形圖。 藉由時序比較器TCH、TCL而生成的SH信號、SL信 號’如圖2 (b)所示，可取如下3種。 DUT 輸出 H : SH=1 SL=1 DUT 輸出 L : SH=0 SL=0 DUT 輸出 z:SH = 0 SL=1 圖1的邏輯比較器LCH將SH信號與期望值T3_exp 進行邏輯比較。而且，邏輯比較器LCl將SL信號與期望 值T4-exP進行邏輯比較。各期望值Exp可取低位元準L、 南位準Η、高阻抗Z及冗餘（Don't care ) X中的任—個。 失效捕獲部4接收來自各通道的比較結果資料HR、 HL’若失效發生，則將該些比較結果資料HR、HL保存於 201211559 38982pif 資料失效記憶體DFM中。以上為測試裝 在上述測試裝置中，各通道的波形整Μ^體構成。 器模式下可取4個狀態、在比較器模式下可_ L在驅動 值相對應的4個狀態，共計8個狀態。測試^ 2個期望 以控制該8個狀怨的記憶符號（mnem〇nic ) _ —斜用 2 (c)是表示測試裝置的記憶符號的圖。在^丁二義。圖 號進行定義的情況下，為了對各通道的細介面電符 electronics) PE進行序列控制，則針對每_ (Pm 元的圖案資源。 母通道㈤要3位 存在時脈信號每進行1迴圈，要對包含2位_〜 的雙倍資料率（D〇Uble-Data-Rate，DDR)方式的料 行測試的情況。圖3是表示對DDR方式的DUT進行， 時的比較器模式的動作波形圖。 心試 先前，為了對此種DDR方式的DUT進行測試，有护 採用如下方法·設VOH = V0L ’使相對於時序比較哭 TCH、TCL的選通時序T3、T4錯開1/2迴圈，由此來進行 取樣。該情況下’來自DUT1的輸出信號S5可取HL、LH、 LL、HH此4個狀態。若在其中添加表示冗餘的γ X」，則 期望值必需為以下的9種。

HL、LH、LL、HH、HX、LX、XH、XL、XX 因此，驅動器模式下需要4個記憶符號，比較器模式 下需要9個記憶符號’在具有3位元的圖案資源的結構中， 組合數不足。該問題的第1解決方案為，增加圖案資源的 位元數，但若這樣的話，在具有數千通道的測試裝置中會

8 S 201211559 38982pif 導致成本大幅增加因而並不理想。 、因上述情況，先前為了對DDR方式的DUT進行測 試，而需要進行所謂的2路徑（path)測試。亦即，在第i 路徑中，僅將與時序邊緣T3相對應的SH信號與期望值予 以比較。即’將期望值Εχρ設為Ηχ、LX、XX。在第2 路徑中，僅將與時序邊緣Τ4相對應的SL·信號與期望值予 以比較。即’將期望值Exp設為ΧΗ、XL、XX。 在此種2路徑測試中，存在測試時間需要2倍的缺點。 【發明内容】 本發明鑒於上述狀況而完成，其一態樣的例示目的之 —在於提供一種以少的圖案資源便可對DDR方式的 進行測試的測試裝置。 本發明的一怨樣是有關於具有多個通道的測試裝 置。測試裝置包括時序產生器、第丨波形定義記憶體、第 2波形疋義§己憶體、圖案攪拌（patternscrambie)部、第1 盼序產生器、第2時序產生器、第丨時序比較器、第2時 序比較器、第1邏輯比較器、及第2邏輯比較器。 圖案產生器在每一測試迴圈，生成以m通道（m為2 以上的整數）為單位的控制資料。控制資料包含針對每一 通道而定義的第1波形控制位元、第2波形控制位元、以 及疋義為在m通道中相同的第丨模式控制位元及定義為在 功通道中相同的第1期望值控制位元。 ^第1、第2波形定義記憶體分別具有3位元，且針對 每一通道而設置。圖案攪拌部接收控制資料，對各通道的 201211559 jo^ozpif 第1波形定義記憶體的第1位元寫入對應的通道的第i波 形控制位元，對第1波形定義記憶體的第2位元寫入第i 模式控制位元，對第1波形定義記憶體的第3位元寫入第 1期望值控制位元，並且對各通道的第2波形定義記憶體 的第1位元寫入對應的通道的第2波形控制位元，對第2 波形定義記憶體的第2位元寫入第丨模式控制位元，對第 2波形定義記憶體的第3位元寫入第丨期望值控制位元。 第1、第2時序產生器針對每一通道而設置。第i時 序產生器在第1波形疋義§己憶體的第2位元指示驅動器樓 式時，在第1時序，相應於第丨波形定義記憶體的第i位 元而產生第1圖案設定脈衝及第丨圖案重設脈衝中的任一 個。而且，第1時序產生器在第2波形定義記憶體的第2 位元指示驅動器模式時，在第2時序，相應於第2波形定 義記憶體的第1位元而產生第2圖案設定脈衝及第2圖案 重設脈衝中的任一個。驅動器生成相應於第丨圖案設定脈 衝、第1圖案重設脈衝、第2圖案設定脈衝、第2圖案重 設脈衝而使位準發生轉變的測試信號，並將該測試信號輸 出至被測試元件。 第2時序產生器在第1波形定義記憶體的第2位元指 示比較器模式時’在第3時序產生第3選通信號，並且在 第2波^疋義§己憶體的第2位元指示比較器模式時，在第 4時序產生第4選通信號。第丨時序比㈣將來自被測試 元件的信號與規定的上側臨限值電壓予以比較，並在第3 選通信號表示的第3時序將比較結果鎖存，且作為第1信 201211559 38982pif 號而輸出。第2時序比較器將來自被測試元件的信號與規 定的下側臨限值電壓予以比較，並在第4選通信號表示的 第4時序將比較結果鎖存，且作為第2信號而輸出。第i 邏輯比較器將第1信號與對應於第丨波形定義記憶體的第 1位元及第3位元的期望值予以比較。第2邏輯比較器將 第2彳§5虎與對應於第2波形定義記憶體的第1位元及第3 位元的期望值予以比較。 根據該態樣，設置兩個3位元的波形定義記憶體，並 且將，式控制位元及期望值控制位元在多個通道中共用 1匕:藉此能夠以3位元的圖案資源來對DDR方式的被測 武元件進行測試。 控制貪料除第1期望值控制位元外亦可包含第2期望 元。圖案攪拌部亦可對各通道的第1波形定義記 9、、Γ if 3位元舄入第1期望值控制位元，對各通道的第 /幵二疋義記憶體的第3位元寫人第2期望值控制位元。 ^情況下’當對職方式的被測試元件進行測試 =可在娜的中途，使期望值變為冗餘（DQn，t c 相反’可自冗餘變為有效的值。 控制料除第1模式控制位元以外亦可包含第2模式 “第T位圖Ϊ攪拌部亦可對各通道的第1波形定義記憶 ^寫入第1模式控制位元，對各通道的第2波 =體的第2位元寫入第2模式控制位元 時，在迴方式的被測試元件進行測試 甲返可對驅動器模式與比較器模式進行切 11 201211559 3WH2p\f 換。 義在第1時序’相應於第1波形定 ^隐脰的第2位π而產生第！驅動器設定脈衝及第丄驅 =重設=衝中的任-個，在第2時序，相應於第2 · 疋^憶體的第2位疋而產生第2驅動器設定脈衝及第^ 重=衝中的任-個，驅絲的啟動狀祕可相廊

It上定脈衝、第1驅動器重設脈衝、第2驅動 &又疋脈衝、第2驅動器重設脈衝來進行切換。 [發明之效果] 方式® _來對吻 【實施方式】 說/I各ί =並:f較佳實施形態來對本發明進行 處理中附上相同的2同等的構成要素、構件、 實施#能~勺虎，並適富省略重複的說明。而且， 太π明奎也&不限於需為發明的實質内容。 兄曰，「將構件Α與構件Β加以連接的狀熊

Γ構件B物_地直接連接的情況、或構件」A 連接的产Ϊ。Ϊ會影響到電性連接狀態的其他構件而間接 、.广/ 。同樣地，「構件C設置於構件Α與構件3之 直二含構件A與構件C或者構件B與構件C 的其=;:r不影響到電性連接狀態 12 201211559 38982pif 圖4是表示實施形態的測試裝置2的構成的電絡圖。 測試裝置2具有數千通道Ch，而此處為了簡化說明，僅表 示其一部分。實施形態的測試裝置2將m通道作為_個單 元Unit)而構成。本實施形態中，表示m=g的情況。 測試裝置2在驅動器模式下對DUT1提供測試信號 S2’在比較器模式下讀取來自DUT1的信號％，並將讀取 的心號與期望值予以比較，藉此來判定DUT1是否優良， 或者指出其不良部位。 測试裝置2包括圖案產生器PG及針對每一通道而設 置的波形整形部FC。首先’對用以測試DDR方式的pUT! 的構成進行說明。 (DDR方式） 圖案產生器PG針對每一通道而具有3位元的圖案資 源在所有m通逞中具有3xm = 24位元的圖案資源。 圖案產生器PG在對DDR方式的DUT丨進行測試時， ^-測試迴_，生成以m通道（①為2以上的整數） $位的控制資料S1。控制資料S1包含針對每一通道而 =第1波形控制位元W]l、第2波形控制位元W2、以 ^義為在m通道中相同的第1模式控制位Tt Dre卜第2 吴’控制位元Dre2及定義為在m通道中相同的期望

Cpel、第2期望值控制位元⑽。8通道的控 制貝料S1包含 _2 + 2 + 2 = 20 位元， 且收容於24位元的®案資源中。第1模式控制位元 £： 13 201211559 yj ^ A*

Drel、第2模式控制位元Dre2在驅動器模式下被確證（i )， 在比較器模式下被否定（0)。 各通道的波形整形部FC包括第丨波形定義記憶體 WM1、第2波形定義記憶體WM2。第1波形定義記憶體 WM1、第2波形定義記憶體WM2分別具有3位元。 圖案產生器PG的圖案攪拌部ps接收一種控制資料 S1，對各通道的第1波形定義記憶體WM1的第丨位元寫 入對應的通道的第1波形控制位元W1，對第1波形定義 記憶體WM1的第2位元寫入第丨模式控制位元，對 第1波形定義記憶體WM1的第3位元寫入第1期望值控 制位元Cpe卜而且，圖案攪拌部Ps對各通道的第2波形 定義記憶體WM2的第1位元寫入對應的通道的第2波形 控制位元W2,對第2波形定義記憶體WM2的第2位元寫 入第2模式控制位元Dre2 ’對第2波形定義記憶體wm2 的第3位元寫入第2期望值控制位元Cpe2。 圖5是表示圖4的波形整形部Fc的構成的方塊圖。 波形整形部FC與驅動器模式相關聯而包括第丄時 產生器 tgt1/T2、or 閘(gate)〇Rl〜〇R4、SR正反器 ι〇 ΐ2 及驅動器DR。而且，與比較器模式相關聯，波形整形部 FC包括第2時序產生n TGt3/T4、邏輯比㈣ 及時序比較器TCH、TCL。 l 第1時序產生器TGT1/T2及第2時序產生器％ 對每-通道而設置。第i時序產生器TG繼 義記憶體爾1的第2㈣（加）指示驅動器模式時疋 14 201211559 38982pif 在第1時序ΤΙ，相應於第1波形定義記憶體WM1的第1 位元（W1)而產生第1圖案設定脈衝Tl_pat_set及第1 圖案重設脈衝Tl_pat_reset中的任一個。具體而言，在第 1位元W1表示設定（1)時，產生第1圖案設定脈衝 Tl_pat一set，在第1位元W1表示重設（0)時，產生第2 圖案設定脈衝Tl_pat_reset。 兩個圖案設定脈衝Tl_pat_set及T2_pat_set經由OR 閘ORi而輸入至SR正反器10的設定端子S。而且，兩個 圖案重設脈衝Tl_pat_reset及T2_pat_reset經由OR閘OR2 而輸入至SR正反器1〇的重設端子R。 SR正反器10的輸出pat相應於第1圖案設定脈衝 Tl_pat_set、第1圖案重設脈衝Tl_pat_reset、第2圖案設 定脈衝T2_pat_set、第2圖案重設脈衝T2_pat_reset而使位 準發生轉變。驅動器DR接收從SR正反器10輸出的圖案 信號Pat，並將該圖案信號Pat作為測試信號S2而輸出至 DUT1。 進而，第1時序產生器TGt1/T2在第1時序T1，相應 於第1波形定義記憶體WM1的第2位元（Drel)而產生 第1驅動器設定脈衝Tl_dre_set及第1驅動器重設脈衝 T1一dre_reset中的任一個。而且，第1時序產生器TGT1/T2 在第2時序T2，相應於第2波形定義記憶體WM2的第2 位元（Dre2)而產生第2驅動器設定脈衝T2__dre_set及第 2驅動器重設脈衝T2_dre_reset中的任一個。 兩個驅動器設定脈衝Tl_dre_set及T2_dre_set經由 15 201211559 OR閘OR3而輸入至SR正反器12的設定端子s。而且， 兩個驅動器重設脈衝Tl_dre_reset及T2_dre—reset經由0R 閘OR4而輸入至SR正反器12的重設端子R。 SR正反器12的輸出Dre被供給至驅動器DR的啟動 端子。測試裝置2在驅動器控制信號Dre被確證（丨）時設 為驅動器模式’在被否定（〇)時設為比較器模式。 第2時序產生斋TGT3m在第1波形定義記憶體wmi 的第2位元（Drel)指示比較器模式時，在第3時序τ3 產生第3選通信號T3_str〇be。而且’第2時序產生器TGt3/t4 在第2波形定義記憶體WM2的第2位元（Dre2)指示比 較器模式時，在第4時序T4產生第4選通信號T4_str〇be。 第1時序比較器TCH將來自DUT1的信號S5與規定 的上側臨限值電壓VOH予以比較，並在第3選通信號 T3一strobe表示的第3時序T3將比較結果鎖存，且作為Sii k號而輸出。第2時序比較器TCL將來自DUT1的信號％ 與規定的下側臨限值電壓VOL予以比較，並在第4選通 信號T4_Str〇be表示的第4時序T4將比較結果鎖存，且作 為SL信號而輪出。第1邏輯比較器lch將SH信號與對 應於第1波形定義記憶體WM1的第1位元（W1)及第3 位元（Cpel)的期望值T3一exp予以比較。具體而言，當 Cpel = 0時，期望值T3_exp設為表示冗餘（D〇nit care) 的“X”。當Cpel = 1時，期望值T3_exp設為第工波形定 義記憶體WM1的第丨位元（Wl)的值。判定資料11尺在 SH信號與期望值T3_exp 一致時，設為表示路徑的值（j). 16 201211559 38982pif 在不一致時設為表示失效的值（〇)。 同樣地，第2邏輯比較器lCl將SL信號與對應於第 2波形定義記憶體WM2的第1位元（W2)及第3位元 (Cpe2)的期望值T4_exp予以比較，並生成判定資料hl。 判定資料HR、HL被輸出至失效捕獲部4。 以上為測試裝置2的構成。繼續說明該測試裝置2的 動作。 圖6 (a)、圖6 (b)是表示圖4的測試裝置2的動作 的狀態轉變圖。圖6 (a)表示在各迴圈中圖案產生器Pg 所產生的控制資料S1。圖6 (b)表示與圖6 (a)的控制 資料S1相應的各迴圈的第1通道Chl的波形定義記憶體 WM1、WM2的内容'模式、事件及與其對應的記憶符號。 圖7是表示圖4的測試裝置2的動作的時序圖。 根據實施形態的測試裝置2，在驅動器模式下，可對 DDR方式的DUT1供給正脈衝（p)、負脈衝（N)、高位 準（1)、低位準（L)。而且’在比較器模式下，可實現期 望值 HH、HL、LH、LL、HX、LX、XH、XL、XX。 實施形態的測試裝置2藉由追加圖案攪拌部ps來作 為硬體，從而能夠以與圖2 (a)〜圖2 (c)的測試裂置2 相同的3位元元的圖案資源來對DDR方式的DUT進行測 試。 、 (單倍資料率（Single Data Rate ’ SDR)模式） 在對SDR方式的DUT進行測試的模式下，圖案產生 器PG在每一測試迴圈，可生成以丨通道為單位的控制資 17 201211559 3»y82pif 料sr。該控制資料sr為例如包含第1波形控制位元W1、 第2波形控制位元W2及模式控制位元Dre的3位元。 圖案授拌部PS對各通道的第1波形定義記憶體WM1 的耸1位元寫入對應的通道的控制資料S1，的第1波形控制 位元W1，對第1波形定義記憶體WM1的第2位元寫入對 應的通道的模式控制位元元Dre，並且對各通道的第2波 形定義記憶體WM2的第1位元寫入對應的通道的控制資 料S1'的第2波形控制位元W2，對第2波形定義記憶體 WM2的第2位元寫入對應的通道的控制資料S2，的模式控 制位元Dre。 在Dre=〇時設為比較器模式。 第1邏輯比較器LCH將SH信號與對應於第1波形定 義記憶體WM1的第1位元的期望值T3一exp予以比較。第 2邏輯比較器LCl將SL信號與對應於第2波形定義記憶體 一exp 成 WM2的第i位元的期望值T4_exp予以比較。另外，在 W1 = 1、W2 = 0時，該迴圈的期望值T3—exp、Ί 為冗餘“X” 。 ~ 如此，實施形態的測試裝置2亦可與先前同樣地對 SDR (單倍資料速率）方式的DUT1進行測試。 上述實施形態為例示者，該些的各構成要素或各處理 =程的級合中可進行各種變形，而且’本領域技術人員可 。此種變形例祕於本發_範_。以下，祕種變带 例進行說明。 ^ 控制資料S1的構成並不限定於實施的上述形態。

S 18 201211559 38982pif 較哭ΐΐ二，的_途的時4 T2切換驅動11模式與比 Τ，村省略第1模式㈣位元⑽、第 制位H位7^ Μ中的—個’而簡化為1位元的模式控 ^ 圖案攪拌部ps亦可將模式控制位元Μ寫入 定義記憶體丽1的第2位元、第2波形定義 體WM2的第2位元。 =且’在不需要魅值hl、Lh'll hh、hx lx、 =、XL、XX中的取、^甜、证的情況下，亦可省 二二期望值？制位元CM卜第2期望值控制位元Cpe2 、-個’而f曰1化為1位元的期望值控制位元Cpe。 已根據實施形態對本發明進行了說明，但實施形離僅 的原理、應用’認為在不脫離申請專利範圍所 見疋的本發明的思想的範圍内，可在實施形態 形例或配置的變更。 【產業上的可利用性】 種對半導體元件進行測試的測試 本發明是有關於一 裝置。 【圖式簡單說明】 圖1是表示本發明者研究後的測試废置的構成的方塊 圖。 圖2(a)是表示測試裂置的驅動器模式下的動作 形圖’圖2⑻是表抑愼裝置的比較器模式下的動作的 波形圖’圖2⑷是表示測試裝置的記憶符號。 圖3是表示對DDR方式的DUT進行測試時的比較器 19 201211559 38982pif 模式的動作波形圖。 圖4是表示實施形態的測試裝置的構成的電路圖。 圖5是表示圖4的波形整形部的構成的方塊圖。 圖6 (a)、圖6 (b)是表示圖4的測試裝置的動作的 狀態轉變圖。 圖7是表示圖4的測試裝置的動作的時序圖。 【主要元件符號說明】 0 :負邊緣

1 :正邊緣 1 ： DUT 2:測試裝置 4:失效捕獲部 10、12 : SR正反器 1002 :測試裝置 Chi〜Ch8 :通道

Cpel、Cpe2 :第1、第2期望值控制位元 DFM :資料失效記憶體 DR :驅動器

Dre :模式控制位元/驅動器啟動信號

Drel :第1模式控制位元

Dre2 :第2模式控制位元 dret .驅動益設定貧料 drel :驅動器重設資料 FC :波形整形部

20 S 201211559 38982pif H : DUT輸出/高位準 HH、HL、LH、LL、HX、LX、XH、XL、XX :期望 HR、HL :比較結果資料 L: DUT輸出/低位準 LC、LCH、LCl :邏輯比較器 N :負脈衝 P :正脈衝 01^〜0114 : OR 閘

Pat:圖案信號 PG :圖案產生器 PS :圖案攪拌部 R:重設端子 reset :圖案重設資料 S :設定端子 51 :控制資料 52 :測試信號 S5、SH、SL :信號 set ·圖案設定貧料 T1 :第1邊緣的時序 Tl_dre_set :第1驅動器設定脈衝 Tl_dre_reset :第1驅動器重設脈衝 Tl_pat_set :第1圖案設定脈衝 Tl_pat_reset :第1圖案重設脈衝 21 201211559 38982pif T2 :第2邊緣的時序 T2_dre_set :第2驅動器設定脈衝 T2_dre_reset :第2驅動器重設脈衝 T2_pat_set :第2圖案設定脈衝 T2_pat_reset :第2圖案重設脈衝 T3、T4 :選通時序 T3_exp、T4_exp :期望值 T3_strobe :來自時序產生器TGT3/T4的選通信號 T4_strobe :來自時序產生器TGT3/T4的選通信號 TC、TCH、TCL :時序比較器 TG、TG'ti/T2、TGt3/T4 ·時序產生

Timdata:時序資料 VDUT :信號S5的電壓位準 VOH :上側臨限值電壓 VOL :下側臨限值電壓 W1 :第1波形控制位元 W2 :第2波形控制位元 WM:波形定義記憶體 WM1 :第1波形定義記憶體 WM2 :第2波形定義記憶體 X :冗餘（Don't care) Z :南阻抗

S 22

Claims (1)

1. 201211559 38982pif 七、申請專利範圍： 1. 一種測試裝置，具有吝 圖案產生器，在每-、其特徵在於包括： 制資料以m通道圈中生成控制資料，該控 減、畜、^上的整數）為單位，且包含針 對母一通道而定義的第1波形Γ 針 元、以及定義為在m涵、f ΦI 位几、第2波形控制位 義為在m通、曾φ, n t中相同的第1模式控制位元及定 t .I同的第1期望值控制位元； 3位70的弟丨波形定義記 3位元的第2读來定羞“心針對母一通道而設置； _ . 波形足義屺憶體，針對每一通道而< 罢. 圖案攪拌部，接收上述控：通道而汉置’ 1波形定義記憶體的第i位^ = 2各^道的上述第 波形控制位元，對上述第Jd的上述第1 入卜、十、楚…、 皮形疋義記憶體的第2位元寫 上u第1換式控制位元元，對— ’’、 的第3位元京人卜、十、楚！ ^迷弟1波形疋義記憶體 的弟3位兀寫入上逑弟i期望值控制位元 的上和波形定義記憶體的第1位元寫入對應的ί: 上述第2波形控制位疋，對上述第2波形定義記憶體第 2位元寫人上述第i模式控制位^元，對上述第;波形^ 義圮憶體的第3位元寫入上述第1期望值控制位元； 第1時序產生益，針對每一通道而設置，在上述第玉 波形定義記憶體的上述第2位元元指示驅動器模式時，在 第1時序，相應於上述第〗波形定義記憶體的上逑第】位 元而產生第1圖案設定脈衝及第1圖案重設脈衝中的任— 個，在上述第2波形定義記憶體的上述第2位元元指示驅 動器模式時，在第2時序，相應於上述第2波形定義記憶° 23 201211559 38982pif 體的上述第1位元而產生第2圖案設定脈衝及 設脈衝中的任一個； 圖案重 驅動器，生成相應於上述第丨圖案設定脈衝、上 1圖案重設脈衝、上述第2 @案設定脈衝、上述第2圖〔第 重設脈衝而使位準發生轉變的測試信號，並將該 案 輸出至被測試元件； 第2時序產生器，針對每一通道而設置，在上 波形定義記憶體的上述第2位元指示比較器模式時，^ 1 3時序產生第3選通信號，並且在上述第2波_美，第 體的上述第2位元元指示比健模式時，在第 = 第4選通信號； ^斤屋生 第1時序比較器，將來自被測試元件的信號與規 上側臨限值f舒以比較，並在以第3選通信號表示 第3時序將比較結果鎖存，且作為第丨信號而輸出Ί、、 第2時序比較器，將來自上述被測試元件的信號 定的下側臨限值電Μ予以比較，並在上述第4選通信號表 示的第4時序將比較結果鎖存，料為第2信號而輸出； 第1邏輯比較器，將上述第i信號與對應於上述第i 波形定義記憶體的上述第丨位元及上述第3位元的期望值 予以比較；以及 第2邏輯比較器，將上述第2信號與對應於上述第2 波形定義記憶體的上述第i位元及上述第3位元的期望值 予以比較。 2.如申明專利範圍第1項所述之測試裝置，其中 S 24 201211559 38982pif D 料除了上述第1期望值控制位元外亦包含 弟2期望值控制位元； ^親拌部對各觀的上料1波形定義記憶體 的μ H 3位^寫人上述第1期望值控制位元，對各通道 12波形定義記憶體的上述第3 述第2 期望值控制位元。 3,如申請專利範圍第1項或第2項所述之測試裝置， 具Τ 上述控制資料除了上述第i模式控制位元外亦包含第 2模式控制位元； 、上，圖案授拌部對各通道的上述第i波形定義記憶體 的上述第2位^寫人上述第1模式控制位元，對各通道的 士述第2波形定義記憶體的上述第2位元寫入上述第2模 式控制位元。 4·如/請專利範圍第3項所述之測試裝置，其中 、上述第1時序產生器進而在第1時序，相應於上述第 1波幵》定義記憶體的上述第2位元而產生第1驅動器設定 脈衝及第1驅動器重設脈衝中的任一個，在第2時序，相 應於上述第2波形定義記憶體的上述第2位元而產生第2 驅動益設定脈衝及第2驅動器重設脈衝中的任一個； 〜上述驅動器的啟動狀態相應於上述第1驅動器設定脈 衝、上述第1驅動器重設脈衝、上述第2驅動器設定脈衝、 上述第2驅動器重設脈衝來進行切換。 5.如申請專利範圍第1項或第2項所述之測試裝置， 25 201211559 3»y82pif 其中 料?率的被測試元件進行測試的模式下， 付的狄在丨產生态在每一測試迴圈，生成以1通道為單 位的控制貧料，所述控刹眘料自人 2波形控制位元及形控^ 的上ίί?:攪:部對各通道的上述第1波形定義記憶體 兀‘”、入對應的通道的上述控制資料的上述第 波形控制位元’對上述第i波形定 寫，的通道的模式控制位元，並且對 波形疋義§己憶體的上述第i位元寫 控制資料的上述第2波形控制位元，對 f I::第2位元寫入對應的通道的上述控制資料‘模式 U H第1較器將上述第1信號與對應於上述第 1波形定義記麵的上述第1位元_望舒以比較； 2第2㈣與對應於上述第 波形疋義5己賴的上述第1位細期望值予以比較。 S 26