JPWO2012004833A1 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JPWO2012004833A1 JPWO2012004833A1 JP2012523442A JP2012523442A JPWO2012004833A1 JP WO2012004833 A1 JPWO2012004833 A1 JP WO2012004833A1 JP 2012523442 A JP2012523442 A JP 2012523442A JP 2012523442 A JP2012523442 A JP 2012523442A JP WO2012004833 A1 JPWO2012004833 A1 JP WO2012004833A1
- Authority
- JP
- Japan
- Prior art keywords
- bit
- waveform
- channel
- timing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
パターン発生器PGは、mチャンネル(mは2以上の整数)を単位とする制御データS1を生成する。制御データS1は、チャンネルごとに定義される第1波形制御ビットW1、第2波形制御ビットW2、およびmチャンネルに共通に定義されるモード制御ビットDreおよびmチャンネルに共通に定義される第1、第2期待値制御ビットCpe1、Cpe2を含む。パターンスクランブル部PSは、制御データS1を受け、各チャンネルの第1波形定義メモリWM1の第1ビットに、対応するチャンネルの第1波形制御ビットW1を、その第2ビットにモード制御ビットDreを、その第3ビットに、第1期待値制御ビットCpe1を書き込む。
Description
本発明は、半導体デバイスを試験する試験装置に関する。
半導体デバイスの製造後に、その半導体デバイスが正常に動作するかを試験する目的で半導体試験装置(以下、単に試験装置ともいう)が利用される。試験装置は、DUT(被試験デバイス)から出力される信号(被試験信号)を受け、それを期待値と比較することによりDUTの良否(Pass/Fail)を判定したり、被試験信号の振幅マージンやタイミングマージンを測定したりする。
試験装置は、多数のチャンネル、具体的には1024あるいは2048チャンネルを備える。各チャンネルは、DUTのデバイスピンと1対1で対応付けられる。図1は、本発明者が検討した試験装置の構成を示すブロック図である。実際の試験装置1002は数百〜数千チャンネルを備えるが、ここでは説明の簡略化のために試験装置2の8チャンネル分の構成を示す。各チャンネルは、主としてパターン発生器(Pattern Generator)PGおよび波形整形部FC(Format Controller)、フェイルキャプチャ部4を備える。
パターン発生器PGは、チャンネルごとに独立したパターンリソースを有し、テストサイクルごとに、各波形整形部FCの状態を制御する3ビットの制御データS1を発生し、それを波形整形部FCの波形定義メモリWMに格納する。
波形整形部FCは、波形定義メモリWMに入力された制御データS1に応じて、チャンネルごと、つまりピンごとにドライバモードとコンパレータモードが独立に切り替え可能に構成される。これをパーピンアーキテクチャとも称する。
(1)ドライバモード (Dre=1)
あるチャンネルにおいてドライバイネーブル信号Dreがアサートされると、そのチャンネルのドライバDRがイネーブルとなり、ドライバモードに設定される。ドライバモードにおいて、試験装置2はDUT1に試験信号S2を出力し、DUT1のベクタを指定する。
あるチャンネルにおいてドライバイネーブル信号Dreがアサートされると、そのチャンネルのドライバDRがイネーブルとなり、ドライバモードに設定される。ドライバモードにおいて、試験装置2はDUT1に試験信号S2を出力し、DUT1のベクタを指定する。
図2(a)は、試験装置のドライバモードにおける動作を示す波形図である。試験装置は、ある周期TRATEを1サイクルとして動作する。1サイクルには、最大で2つのエッジを設定できる。したがって各サイクルにおいて、DUTには、ポジエッジ(1)、ネガエッジ(0)、ポジパルス(P)、ネガパルス(N)の4つの波形パターンが供給可能である。第1エッジのタイミングT1と、第2エッジのタイミングT2は、タイミングデータTimdataに応じてサイクル毎に独立にリアルタイム(オンザフライ)で設定可能となっている。
図1に戻る。ドライバモードにおいてパターン発生器PGが生成する制御データS1は、DUT1に対して供給すべきテストパターン、つまり波形を定義する。図2(a)に示すように、試験信号S2は、1サイクル内で最大2回のレベル遷移が許容される。制御データS1は、タイミングT1において発生すべきイベントを指定するデータset、reset、dret、drelを含む。さらにこれに付随して、タイミングT1の時刻(サイクルの先頭からの遅延時間)を指定するタイミングデータtimdataが生成される。
パターンセットデータsetは、タイミングT1において発生すべきイベントが、試験信号S2のポジティブエッジであることを示す。パターンセットデータsetがアサート(1)されるとき、タイミング発生器TGT1/T2は、タイミングデータtimdataが指示するタイミングにおいて、第1パターンセットパルスT1_pat_setを発生する。
パターンリセットデータresetは、タイミングT1において発生すべきイベントが、試験信号S2のネガティブエッジであることを示す。パターンリセットデータresetがアサートされるとき、タイミング発生器TGT1/T2は、タイミングデータtimdataが指示するタイミングにおいて、第1パターンリセットパルスT1_pat_resetを発生する。
ドライバセットデータdretは、タイミングT1において発生すべきイベントが、ドライバDRのイネーブルであることを示す。ドライバセットデータdretがアサートされるとき、タイミング発生器TGT1/T2は、タイミングデータtimdataが指示するタイミングにおいて、第1ドライバセットパルスT1_dre_setを発生する。
ドライバリセットデータdrelは、タイミングT1において発生すべきイベントが、ドライバDRのディスイネーブルであることを示す。ドライバリセットデータdrelがアサートされるとき、タイミング発生器TGT1/T2は、タイミングデータtimdataが指示するタイミングにおいて、第1ドライバセットパルスT1_dre_resetを発生する。
波形定義データは、タイミングT2についても同様のイベントを定義する。そしてタイミング発生器TGT1/T2は、タイミングT2において、波形定義データにしたがい、
・第2パターンセットパルス T2_pat_set
・第2パターンリセットパルス T2_pat_reset
・第2ドライバセットパルス T2_dre_set
・第2ドライバセットパルス T2_dre_reset
のいずれかを発生する。
・第2パターンセットパルス T2_pat_set
・第2パターンリセットパルス T2_pat_reset
・第2ドライバセットパルス T2_dre_set
・第2ドライバセットパルス T2_dre_reset
のいずれかを発生する。
ドライバセットパルスT1_dre_set、T2_dre_setは、ドライバ用のSRフリップフロップ12のセット端子に入力される。ドライバリセットパルスT1_dre_reset、T2_dre_resetは、SRフリップフロップ12のリセット端子に入力される。SRフリップフロップ12の出力であるドライバイネーブル信号Dreは、ドライバDRへと供給される。
パターンセットパルスT1_pat_set、T2_pat_setは、パターン用のSRフリップフロップ10のセット端子に入力される。パターンリセットパルスT1_pat_reset、T2_pat_resetは、SRフリップフロップ10のリセット端子に入力される。SRフリップフロップ12の出力であるパターン信号Patは、ドライバDRへと供給される。
ドライバDRは、セットパルス、リセットパルスに応じたタイミングで値が変化する出力信号S2を生成し、DUT1へと出力する。このようにして、DUT1に対するベクタが指定される。
(2)コンパレータモード(Dre=0)
図1に戻る。あるチャンネルにおいてドライバイネーブル信号Dreがネゲート(0)されると、そのチャンネルのタイミングコンパレータTCがイネーブルとなり、コンパレータモードに設定される。コンパレータモードにおいて、試験装置2は、DUT1からの信号S5を受け、そのレベルを判定する。
図1に戻る。あるチャンネルにおいてドライバイネーブル信号Dreがネゲート(0)されると、そのチャンネルのタイミングコンパレータTCがイネーブルとなり、コンパレータモードに設定される。コンパレータモードにおいて、試験装置2は、DUT1からの信号S5を受け、そのレベルを判定する。
タイミングコンパレータTCHは、DUT1からの信号S5の電圧レベルVDUTを上側しきい値電圧VOHと比較し、比較結果をタイミング発生器TGT3/T4からのストローブ信号T3_strobeより規定されるタイミングT3でラッチすることによりSH信号を生成する。SH信号は、VDUT>VOHのときハイレベル、VDUT<VOHのときローレベルをとる。
同様にタイミングコンパレータTCLは、DUT1からの信号S5の電圧レベルVDUTを下側しきい値電圧VOLと比較し、比較結果をタイミング発生器TGT3/T4からのストローブ信号T4_strobeにより規定されるタイミングT4でラッチすることによりSL信号を生成する。SL信号は、VDUT>VOLのときハイレベル、VDUT<VOLのときローレベルをとる。第3タイミングT3と第4タイミングT4は同じタイミングに設定される。
同様にタイミングコンパレータTCLは、DUT1からの信号S5の電圧レベルVDUTを下側しきい値電圧VOLと比較し、比較結果をタイミング発生器TGT3/T4からのストローブ信号T4_strobeにより規定されるタイミングT4でラッチすることによりSL信号を生成する。SL信号は、VDUT>VOLのときハイレベル、VDUT<VOLのときローレベルをとる。第3タイミングT3と第4タイミングT4は同じタイミングに設定される。
コンパレータモードにおいて、制御データS1は期待値を定義する。制御データS1は、タイミングT3における期待値、言い換えればSH信号に対する期待値T3_expと、タイミングT4における期待値、言い換えればSL信号に対する期待値T4_expを定義する。さらにタイミングT3およびT4の時刻(サイクルの先頭からの遅延時間)を指定するタイミングデータtimdataが生成される。
図2(b)は、試験装置のコンパレータモードにおける動作を示す波形図である。
タイミングコンパレータTCH、TCLにより生成されるSH信号、SL信号は、図2(b)に示すように、以下の3通りを取り得る。
DUT出力H: SH=1 SL=1
DUT出力L: SH=0 SL=0
DUT出力Z: SH=0 SL=1
タイミングコンパレータTCH、TCLにより生成されるSH信号、SL信号は、図2(b)に示すように、以下の3通りを取り得る。
DUT出力H: SH=1 SL=1
DUT出力L: SH=0 SL=0
DUT出力Z: SH=0 SL=1
図1の論理比較器LCHは、SH信号を期待値T3_expと論理比較する。また論理比較器LCLは、SL信号を期待値T4_expと論理比較する。各期待値Expは、ローレベルL、ハイレベルH、ハイインピーダンスZおよび冗長(Don't care)Xのいずれかを取り得る。
フェイルキャプチャ部4は、各チャンネルからの比較結果データHR、HLを受け、フェイルが発生するとそれらをデータフェイルメモリDFMに保持する。以上が試験装置2の全体の構成である
このような試験装置において、各チャンネルの波形整形部FCは、ドライバモードにおいて4状態、コンパレータモードにおいて4つの期待値に対応する4状態の、計8状態を取り得る。試験装置ではこの8状態を制御するためのニーモニックが定義されている。図2(c)は、試験装置のニーモニックを示す図である。8種類のニーモニックが定義される場合、各チャンネルのピンエレクトロニクスPEをシーケンス制御するためには、チャンネルごとに3ビットのパターンリソースが必要となる。
クロック信号1サイクル当たり、2ビットのデータが含まれるDDR(Double-Data-Rate)方式のDUTを試験する場合がある。図3は、DDR方式のDUTを試験する際のコンパレータモードの動作波形図である。
従来、このようなDDR方式のDUTを試験するために、VOH=VOLとし、タイミングコンパレータTCH、TCLに対するストローブタイミングT3、T4を1/2サイクルずらすことにより、サンプリングする手法がとられる場合があった。この場合、DUT1からの出力信号S5は、HL、LH、LL、HHの4状態を取り得る。これに、冗長を示す「X」を加えると、期待値は以下の9通り必要となる。
HL、LH、LL、HH、HX、LX、XH、XL、XX
したがって、ドライバモードで4個、コンパレータモードにおいて9個のニーモニックが必要となり、3ビットのパターンリソースを有するアーキテクチャでは、組み合わせ数が不足する。この問題の第1の解決策は、パターンリソースのビット数を増やすことであるが、これは数千チャンネルを有する試験装置において、大幅なコストアップにつながるため望ましくない。
HL、LH、LL、HH、HX、LX、XH、XL、XX
したがって、ドライバモードで4個、コンパレータモードにおいて9個のニーモニックが必要となり、3ビットのパターンリソースを有するアーキテクチャでは、組み合わせ数が不足する。この問題の第1の解決策は、パターンリソースのビット数を増やすことであるが、これは数千チャンネルを有する試験装置において、大幅なコストアップにつながるため望ましくない。
かかる事情から従来ではDDR方式のDUTを試験するために、いわゆる2パス試験を行う必要があった。すなわち、1パス目においては、タイミングエッジT3に対応するSH信号のみを期待値比較する。つまり期待値ExpをHX、LX、XXとする。2パス目では、タイミングエッジT4に対応するSL信号のみを期待値比較する。つまり、期待値ExpをXH、XL、XXとする。
このような2パス試験では、テスト時間が2倍必要となるというデメリットがある。
このような2パス試験では、テスト時間が2倍必要となるというデメリットがある。
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、少ないパターンリソースでDDR方式のDUTを試験可能な試験装置の提供にある。
本発明のある態様は、複数のチャンネルを有する試験装置に関する。試験装置は、タイミング発生器、第1波形定義メモリ、第2波形定義メモリ、パターンスクランブル部、第1タイミング発生器、第2タイミング発生器、第1タイミングコンパレータ、第2タイミングコンパレータ、第1論理比較器、第2論理比較器を備える。
パターン発生器は、テストサイクルごとに、mチャンネル(mは2以上の整数)を単位とする制御データを生成する。制御データは、チャンネルごとに定義される第1波形制御ビット、第2波形制御ビット、およびmチャンネルに共通に定義される第1モード制御ビットおよびmチャンネルに共通に定義される第1期待値制御ビットを含む。
第1、第2波形定義メモリは、それぞれ3ビットを有し、チャンネルごとに設けられる。パターンスクランブル部は、制御データを受け、各チャンネルの第1波形定義メモリの第1ビットに、対応するチャンネルの第1波形制御ビットを、その第2ビットに、第1モード制御ビットを、その第3ビットに、第1期待値制御ビットを書き込むとともに、各チャンネルの第2波形定義メモリの第1ビットに、対応するチャンネルの第2波形制御ビットを、その第2ビットに、第1モード制御ビットを、その第3ビットに第1期待値制御ビットを書き込む。
第1、第2タイミング発生器は、チャンネルごとに設けられる。第1タイミング発生器は、第1波形定義メモリの第2ビットがドライバモードを指示するとき、第1タイミングにおいて、第1波形定義メモリの第1ビットに応じて第1パターンセットパルスおよび第1パターンリセットパルスのいずれかを発生する。また第1タイミング発生器は、第2波形定義メモリの第2ビットがドライバモードを指示するとき、第2タイミングにおいて、第2波形定義メモリの第1ビットに応じて第2パターンセットパルスおよび第2パターンリセットパルスのいずれかを発生する。ドライバは、第1パターンセットパルス、第1パターンリセットパルス、第2パターンセットパルス、第2パターンリセットパルスに応じてレベルが遷移する試験信号を生成し、被試験デバイスに出力する。
第2タイミング発生器は、第1波形定義メモリの第2ビットがコンパレータモードを指示するとき、第3タイミングにおいて第3ストローブ信号を発生するとともに、第2波形定義メモリの第2ビットがコンパレータモードを指示するとき、第4タイミングにおいて第4ストローブ信号を発生する。第1タイミングコンパレータは、被試験デバイスからの信号を所定の上側しきい値電圧と比較し、比較結果を第3ストローブ信号が示す第3タイミングにてラッチし、第1信号として出力する。第2タイミングコンパレータと、被試験デバイスからの信号を所定の下側しきい値電圧と比較し、比較結果を第4ストローブ信号が示す第4タイミングにてラッチし、第2信号として出力する。第1論理比較器は、第1信号を、第1波形定義メモリの第1ビットおよび第3ビットに応じた期待値と比較する。第2論理比較器は、第2信号を、第2波形定義メモリの第1ビットおよび第3ビットに応じた期待値と比較する。
パターン発生器は、テストサイクルごとに、mチャンネル(mは2以上の整数)を単位とする制御データを生成する。制御データは、チャンネルごとに定義される第1波形制御ビット、第2波形制御ビット、およびmチャンネルに共通に定義される第1モード制御ビットおよびmチャンネルに共通に定義される第1期待値制御ビットを含む。
第1、第2波形定義メモリは、それぞれ3ビットを有し、チャンネルごとに設けられる。パターンスクランブル部は、制御データを受け、各チャンネルの第1波形定義メモリの第1ビットに、対応するチャンネルの第1波形制御ビットを、その第2ビットに、第1モード制御ビットを、その第3ビットに、第1期待値制御ビットを書き込むとともに、各チャンネルの第2波形定義メモリの第1ビットに、対応するチャンネルの第2波形制御ビットを、その第2ビットに、第1モード制御ビットを、その第3ビットに第1期待値制御ビットを書き込む。
第1、第2タイミング発生器は、チャンネルごとに設けられる。第1タイミング発生器は、第1波形定義メモリの第2ビットがドライバモードを指示するとき、第1タイミングにおいて、第1波形定義メモリの第1ビットに応じて第1パターンセットパルスおよび第1パターンリセットパルスのいずれかを発生する。また第1タイミング発生器は、第2波形定義メモリの第2ビットがドライバモードを指示するとき、第2タイミングにおいて、第2波形定義メモリの第1ビットに応じて第2パターンセットパルスおよび第2パターンリセットパルスのいずれかを発生する。ドライバは、第1パターンセットパルス、第1パターンリセットパルス、第2パターンセットパルス、第2パターンリセットパルスに応じてレベルが遷移する試験信号を生成し、被試験デバイスに出力する。
第2タイミング発生器は、第1波形定義メモリの第2ビットがコンパレータモードを指示するとき、第3タイミングにおいて第3ストローブ信号を発生するとともに、第2波形定義メモリの第2ビットがコンパレータモードを指示するとき、第4タイミングにおいて第4ストローブ信号を発生する。第1タイミングコンパレータは、被試験デバイスからの信号を所定の上側しきい値電圧と比較し、比較結果を第3ストローブ信号が示す第3タイミングにてラッチし、第1信号として出力する。第2タイミングコンパレータと、被試験デバイスからの信号を所定の下側しきい値電圧と比較し、比較結果を第4ストローブ信号が示す第4タイミングにてラッチし、第2信号として出力する。第1論理比較器は、第1信号を、第1波形定義メモリの第1ビットおよび第3ビットに応じた期待値と比較する。第2論理比較器は、第2信号を、第2波形定義メモリの第1ビットおよび第3ビットに応じた期待値と比較する。
この態様によると、3ビットの波形定義メモリを2個設けるとともに、モード制御ビットおよび期待値制御ビットを、複数のチャンネルで共有化することにより、DDR方式の被試験デバイスを3ビットのパターンリソースで試験することが可能となる。
制御データは、第1期待値制御ビットに加えて第2期待値制御ビットを含んでもよい。パターンスクランブル部は、各チャンネルの第1波形定義メモリの第3ビットに、第1期待値制御ビットを書き込み、各チャンネルの第2波形定義メモリの第3ビットに、第2期待値制御ビットを書き込んでもよい。
この場合、DDR方式の被試験デバイスを試験する際に、サイクルの途中で、期待値を冗長(Don't care)に変化させ、反対に冗長から有意な値に変化させることが可能となる。
この場合、DDR方式の被試験デバイスを試験する際に、サイクルの途中で、期待値を冗長(Don't care)に変化させ、反対に冗長から有意な値に変化させることが可能となる。
制御データは、第1モード制御ビットに加えて第2モード制御ビットを含んでもよい。パターンスクランブル部は、各チャンネルの第1波形定義メモリの第2ビットに、第1モード制御ビットを書き込み、各チャンネルの第2波形定義メモリの第2ビットに、第2モード制御ビットを書き込んでもよい。
この場合、DDR方式の被試験デバイスを試験する際に、サイクルの途中で、ドライバモードとコンパレータモードを切りかえることが可能となる。
この場合、DDR方式の被試験デバイスを試験する際に、サイクルの途中で、ドライバモードとコンパレータモードを切りかえることが可能となる。
第1タイミング発生器はさらに、第1タイミングにおいて第1波形定義メモリの第2ビットに応じて第1ドライバセットパルスおよび第1ドライバリセットパルスのいずれかを発生し、第2タイミングにおいて第2波形定義メモリの第2ビットに応じて第2ドライバセットパルスおよび第2ドライバリセットパルスのいずれかを発生し、ドライバのイネーブル状態は、第1ドライバセットパルス、第1ドライバリセットパルス、第2ドライバセットパルス、第2ドライバリセットパルスに応じて切りかえられてもよい。
本発明のある態様によれば、少ないパターンリソースでDDR方式のDUTを試験できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図4は、実施の形態に係る試験装置2の構成を示す回路図である。試験装置2は数千チャンネルChを備えるが、ここでは説明の簡潔化のため、その一部のみを示す。実施の形態に係る試験装置2は、mチャンネルを1つのユニットとして構成される。本実施の形態では、m=8の場合が示される。
試験装置2は、ドライバモードにおいてDUT1に試験信号S2を与え、コンパレータモードにおいてDUT1からの信号S5を読み出し、読み出した信号を期待値と比較することにより、DUT1の良否を判定し、あるいはその不良箇所を特定する。
試験装置2は、パターン発生器PGおよびチャンネルごとに設けられた波形整形部FCを備える。はじめに、DDR方式のDUT1を試験するための構成を説明する。
(DDR方式)
パターン発生器PGは、チャンネルごとに3ビットのパターンリソースを有しており、mチャンネル全体では、3×m=24ビットのパターンリソースを有する。
パターン発生器PGは、DDR方式のDUT1を試験する際に、テストサイクルごとに、mチャンネル(mは2以上の整数)を単位とする制御データS1を生成する。制御データS1は、チャンネルごとに定義される第1波形制御ビットW1、第2波形制御ビットW2、およびmチャンネルに共通に定義される第1モード制御ビットDre1、第2モード制御ビットDre2およびmチャンネルに共通に定義される第1期待値制御ビットCpe1、第2期待値制御ビットCpe2を含む。8チャンネル分の制御データS1は、
m×2+2+2=20ビット
で構成されるから、24ビットのパターンリソースに収まっている。第1モード制御ビットDre1、第2モード制御ビットDre2は、ドライバモードにおいてアサート(1)、コンパレータモードにおいてネゲート(0)される。
パターン発生器PGは、チャンネルごとに3ビットのパターンリソースを有しており、mチャンネル全体では、3×m=24ビットのパターンリソースを有する。
パターン発生器PGは、DDR方式のDUT1を試験する際に、テストサイクルごとに、mチャンネル(mは2以上の整数)を単位とする制御データS1を生成する。制御データS1は、チャンネルごとに定義される第1波形制御ビットW1、第2波形制御ビットW2、およびmチャンネルに共通に定義される第1モード制御ビットDre1、第2モード制御ビットDre2およびmチャンネルに共通に定義される第1期待値制御ビットCpe1、第2期待値制御ビットCpe2を含む。8チャンネル分の制御データS1は、
m×2+2+2=20ビット
で構成されるから、24ビットのパターンリソースに収まっている。第1モード制御ビットDre1、第2モード制御ビットDre2は、ドライバモードにおいてアサート(1)、コンパレータモードにおいてネゲート(0)される。
各チャンネルの波形整形部FCは、第1波形定義メモリWM1、第2波形定義メモリWM2を備える。第1波形定義メモリWM1、第2波形定義メモリWM2は、それぞれ3ビットを有する。
パターン発生器PGのパターンスクランブル部PSは、制御データS1を受け、各チャンネルの第1波形定義メモリWM1の第1ビットに、対応するチャンネルの第1波形制御ビットW1を、その第2ビットに、第1モード制御ビットDre1を、その第3ビットに、第1期待値制御ビットCpe1を書き込む。またパターンスクランブル部PSは、各チャンネルの第2波形定義メモリWM2の第1ビットに、対応するチャンネルの第2波形制御ビットW2を、その第2ビットに、第2モード制御ビットDre2を、その第3ビットに第2期待値制御ビットCpe2を書き込む。
図5は、図4の波形整形部FCの構成を示すブロック図である。
波形整形部FCは、ドライバモードに関連して、第1タイミング発生器TGT1/T2、ORゲートOR1〜OR4、SRフリップフロップ10、12、ドライバDRを備える。また、コンパレータモードに関して波形整形部FCは、第2タイミング発生器TGT3/T4、論理比較器LCH、LCL、タイミングコンパレータTCH、TCLを備える。
波形整形部FCは、ドライバモードに関連して、第1タイミング発生器TGT1/T2、ORゲートOR1〜OR4、SRフリップフロップ10、12、ドライバDRを備える。また、コンパレータモードに関して波形整形部FCは、第2タイミング発生器TGT3/T4、論理比較器LCH、LCL、タイミングコンパレータTCH、TCLを備える。
第1タイミング発生器TGT1/T2および第2タイミング発生器TGT3/T4は、チャンネルごとに設けられる。第1タイミング発生器TGT1/T2は、第1波形定義メモリWM1の第2ビット(Dre1)がドライバモードを指示するとき、第1タイミングT1において、第1波形定義メモリWM1の第1ビット(W1)に応じて第1パターンセットパルスT1_pat_setおよび第1パターンリセットパルスT1_pat_resetのいずれかを発生する。具体的には、第1ビットW1がセット(1)を示すとき、第1パターンセットパルスT1_pat_setを発生し、第1ビットW1がリセット(0)を示すとき、第2パターンセットパルスT1_pat_resetを発生する。
2つのパターンセットパルスT1_pat_setおよびT2_pat_setはORゲートOR1を経由して、SRフリップフロップ10のセット端子Sに入力される。また2つのパターンリセットパルスT1_pat_resetおよびT2_pat_resetはORゲートOR2を経由して、SRフリップフロップ10のリセット端子Rに入力される。
SRフリップフロップ10の出力Patは、第1パターンセットパルスT1_pat_set、第1パターンリセットパルスT1_pat_reset、第2パターンセットパルスT2_pat_set、第2パターンリセットパルスT2_pat_resetに応じてレベルが遷移する。ドライバDRは、SRフリップフロップ10から出力されるパターン信号Patを受け、試験信号S2としてDUT1に出力する。
さらに第1タイミング発生器TGT1/T2は、第1タイミングT1において第1波形定義メモリWM1の第2ビット(Dre1)に応じて第1ドライバセットパルスT1_dre_setおよび第1ドライバリセットパルスT1_dre_resetのいずれかを発生する。また第1タイミング発生器TGT1/T2は、第2タイミングT2において第2波形定義メモリWM2の第2ビット(Dre2)に応じて第2ドライバセットパルスT2_dre_setおよび第2ドライバリセットパルスT2_dre_resetのいずれかを発生する。
2つのドライバセットパルスT1_dre_setおよびT2_dre_setはORゲートOR3を経由して、SRフリップフロップ12のセット端子Sに入力される。また2つのドライバリセットパルスT1_dre_resetおよびT2_dre_resetはORゲートOR4を経由して、SRフリップフロップ12のリセット端子Rに入力される。
SRフリップフロップ12の出力Dreは、ドライバDRのイネーブル端子に供給される。試験装置2は、ドライバ制御信号Dreがアサート(1)されるときドライバモードに、ネゲート(0)されるときコンパレータモードとなる。
第2タイミング発生器TGT3/T4は、第1波形定義メモリWM1の第2ビット(Dre1)がコンパレータモードを指示するとき、第3タイミングT3において第3ストローブ信号T3_strobeを発生する。また第2タイミング発生器TGT3/T4は、第2波形定義メモリWM2の第2ビット(Dre2)がコンパレータモードを指示するとき、第4タイミングT4において第4ストローブ信号T4_strobeを発生する。
第1タイミングコンパレータTCHは、DUT1からの信号S5を所定の上側しきい値電圧VOHと比較し、比較結果を第3ストローブ信号T3_strobeが示す第3タイミングT3にてラッチし、SH信号として出力する。第2タイミングコンパレータTCLは、DUT1からの信号S5を所定の下側しきい値電圧VOLと比較し、比較結果を第4ストローブ信号T4_strobeが示す第4タイミングT4にてラッチし、SL信号として出力する。第1論理比較器LCHは、SH信号を、第1波形定義メモリWM1の第1ビット(W1)および第3ビット(Cpe1)に応じた期待値T3_expと比較する。具体的には、Cpe1=0のとき、期待値T3_expは冗長(Don't care)を示す”X”となる。Cpe1=1のとき、期待値T3_expは、第1波形定義メモリWM1の第1ビット(W1)の値をとる。判定データHRは、SH信号が期待値T3_expと一致するとき、パスを示す値(1)、不一致のときフェイルを示す値(0)をとる。
同様に第2論理比較器LCLは、SL信号を、第2波形定義メモリWM2の第1ビット(W2)および第3ビット(Cpe2)に応じた期待値T4_expと比較し、判定データHLを生成する。判定データHR、HLは、フェイルキャプチャ部4へと出力される。
以上が試験装置2の構成である。続いてその動作を説明する。
図6(a)、(b)は、図4の試験装置2の動作を示す状態遷移図である。図6(a)は、各サイクルにおいてパターン発生器PGが発生する制御データS1を示す。図6(b)は、図6(a)の制御データS1に応じた、各サイクルにおける第1チャンネルCh1の波形定義メモリWM1、WM2のコンテンツ、モード、イベントおよびそれに対応するニーモニックを示す。
図6(a)、(b)は、図4の試験装置2の動作を示す状態遷移図である。図6(a)は、各サイクルにおいてパターン発生器PGが発生する制御データS1を示す。図6(b)は、図6(a)の制御データS1に応じた、各サイクルにおける第1チャンネルCh1の波形定義メモリWM1、WM2のコンテンツ、モード、イベントおよびそれに対応するニーモニックを示す。
図7は、図4の試験装置2の動作を示すタイムチャートである。
実施の形態に係る試験装置2によれば、ドライバモードにおいて、DDR方式のDUT1に対して、ポジパルス(P)、ネガパルス(N)、ハイレベル(1)、ローレベル(L)を供給できる。またコンパレータモードにおいては、期待値HH、HL、LH、LL、HX、LX、XH、XL、XXを実現することができる。
実施の形態に係る試験装置2は、ハードウェアとしてパターンスクランブル部PSを追加することにより、図2の試験装置2と同じ3ビットのパターンリソースで、DDR方式のDUTを試験することができる。
(SDRモード)
SDR方式のDUTを試験するモードにおいて、パターン発生器PGはテストサイクルごとに、1チャンネルを単位とする制御データS1’を生成すればよい。この制御データS1’は、たとえば第1波形制御ビットW1、第2波形制御ビットW2およびモード制御ビットDreを含む3ビットである。
SDR方式のDUTを試験するモードにおいて、パターン発生器PGはテストサイクルごとに、1チャンネルを単位とする制御データS1’を生成すればよい。この制御データS1’は、たとえば第1波形制御ビットW1、第2波形制御ビットW2およびモード制御ビットDreを含む3ビットである。
パターンスクランブル部PSは、各チャンネルの第1波形定義メモリWM1の第1ビットに、対応するチャンネルの制御データS1’の第1波形制御ビットW1を、その第2ビットに、対応するチャンネルのモード制御ビットDreを書き込むとともに、各チャンネルの第2波形定義メモリWM2の第1ビットに、対応するチャンネルの制御データS1’の第2波形制御ビットW2を、その第2ビットに、対応するチャンネルの制御データS2’のモード制御ビットDreを書き込む。
Dre=0のときコンパレータモードとなる。
第1論理比較器LCHは、SH信号を、第1波形定義メモリWM1の第1ビットに応じた期待値T3_expと比較する。第2論理比較器LCLは、SL信号を、第2波形定義メモリWM2の第1ビットに応じた期待値T4_expと比較する。なおW1=1、W2=0のとき、そのサイクルの期待値T3_exp、T4_expは冗長”X”となる。
第1論理比較器LCHは、SH信号を、第1波形定義メモリWM1の第1ビットに応じた期待値T3_expと比較する。第2論理比較器LCLは、SL信号を、第2波形定義メモリWM2の第1ビットに応じた期待値T4_expと比較する。なおW1=1、W2=0のとき、そのサイクルの期待値T3_exp、T4_expは冗長”X”となる。
このように、実施の形態に係る試験装置2は、SDR(シングルデータレート)方式のDUT1を従来と同様に試験することも可能である。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
制御データS1の構成は、実施の形態のそれには限定されない。
サイクルの途中のタイミングT2においてドライバモードとコンパレータモードの切りかえが不要な場合には、第1モード制御ビットDre1、第2モード制御ビットDre2の一方を省略し、1ビットのモード制御ビットDreに簡略化してもよい。パターンスクランブル部PSは、モード制御ビットDreを、第1波形定義メモリWM1の第2ビット、第2波形定義メモリWM2の第2ビットに書き込んでもよい。
サイクルの途中のタイミングT2においてドライバモードとコンパレータモードの切りかえが不要な場合には、第1モード制御ビットDre1、第2モード制御ビットDre2の一方を省略し、1ビットのモード制御ビットDreに簡略化してもよい。パターンスクランブル部PSは、モード制御ビットDreを、第1波形定義メモリWM1の第2ビット、第2波形定義メモリWM2の第2ビットに書き込んでもよい。
また、期待値HL、LH、LL、HH、HX、LX、XH、XL、XXのうち、HX、LX、XH、XLが不要な場合には、第1期待値制御ビットCpe1、第2期待値制御ビットCpe2の一方を省略し、1ビットの期待値制御ビットCpeに簡略化してもよい。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
1…DUT、2…試験装置、PG…パターン発生器、TG…タイミング発生器、FC…波形整形部、DR…ドライバ、TC…タイミングコンパレータ、LC…論理比較器、PS…パターンスクランブル部、WM1…第1波形定義メモリ、WM2…第2波形定義メモリ、4…フェイルキャプチャ部、10,12…SRフリップフロップ。
本発明は、半導体デバイスを試験する試験装置に関する。
Claims (5)
- 複数のチャンネルを有する試験装置であって、
mチャンネル(mは2以上の整数)を単位とする制御データであって、チャンネルごとに定義される第1波形制御ビット、第2波形制御ビット、およびmチャンネルに共通に定義される第1モード制御ビットおよびmチャンネルに共通に定義される第1期待値制御ビットを含む制御データを、テストサイクルごとに生成するパターン発生器と、
チャンネルごとに設けられた3ビットの第1波形定義メモリと、
チャンネルごとに設けられた3ビットの第2波形定義メモリと、
前記制御データを受け、各チャンネルの前記第1波形定義メモリの第1ビットに、対応するチャンネルの前記第1波形制御ビットを、その第2ビットに、前記第1モード制御ビットを、その第3ビットに、前記第1期待値制御ビットを書き込むとともに、各チャンネルの前記第2波形定義メモリの第1ビットに、対応するチャンネルの前記第2波形制御ビットを、その第2ビットに、前記第1モード制御ビットを、その第3ビットに前記第1期待値制御ビットを書き込むパターンスクランブル部と、
チャンネルごとに設けられ、前記第1波形定義メモリの前記第2ビットがドライバモードを指示するとき、第1タイミングにおいて、前記第1波形定義メモリの前記第1ビットに応じて第1パターンセットパルスおよび第1パターンリセットパルスのいずれかを発生し、前記第2波形定義メモリの前記第2ビットがドライバモードを指示するとき、第2タイミングにおいて、前記第2波形定義メモリの前記第1ビットに応じて第2パターンセットパルスおよび第2パターンリセットパルスのいずれかを発生する第1タイミング発生器と、
前記第1パターンセットパルス、前記第1パターンリセットパルス、前記第2パターンセットパルス、前記第2パターンリセットパルスに応じてレベルが遷移する試験信号を生成し、被試験デバイスに出力するドライバと、
チャンネルごとに設けられ、前記第1波形定義メモリの前記第2ビットがコンパレータモードを指示するとき、第3タイミングにおいて第3ストローブ信号を発生するとともに、前記第2波形定義メモリの前記第2ビットがコンパレータモードを指示するとき、第4タイミングにおいて第4ストローブ信号を発生する第2タイミング発生器と、
被試験デバイスからの信号を所定の上側しきい値電圧と比較し、比較結果を前記第3ストローブ信号が示す第3タイミングにてラッチし、第1信号として出力する第1タイミングコンパレータと、
前記被試験デバイスからの信号を所定の下側しきい値電圧と比較し、比較結果を前記第4ストローブ信号が示す第4タイミングにてラッチし、第2信号として出力する第2タイミングコンパレータと、
前記第1信号を、前記第1波形定義メモリの前記第1ビットおよび前記第3ビットに応じた期待値と比較する第1論理比較器と、
前記第2信号を、前記第2波形定義メモリの前記第1ビットおよび前記第3ビットに応じた期待値と比較する第2論理比較器と、
を備えることを特徴とする試験装置。 - 前記制御データは、前記第1期待値制御ビットに加えて第2期待値制御ビットを含み、
前記パターンスクランブル部は、各チャンネルの前記第1波形定義メモリの前記第3ビットに前記第1期待値制御ビットを書き込み、各チャンネルの前記第2波形定義メモリの前記第3ビットに前記第2期待値制御ビットを書き込むことを特徴とする請求項1に記載の試験装置。 - 前記制御データは、前記第1モード制御ビットに加えて第2モード制御ビットを含み、
前記パターンスクランブル部は、各チャンネルの前記第1波形定義メモリの前記第2ビットに前記第1モード制御ビットを書き込み、各チャンネルの前記第2波形定義メモリの前記第2ビットに前記第2モード制御ビットを書き込むことを特徴とする請求項1または2に記載の試験装置。 - 前記第1タイミング発生器はさらに、第1タイミングにおいて前記第1波形定義メモリの前記第2ビットに応じて第1ドライバセットパルスおよび第1ドライバリセットパルスのいずれかを発生し、第2タイミングにおいて前記第2波形定義メモリの前記第2ビットに応じて第2ドライバセットパルスおよび第2ドライバリセットパルスのいずれかを発生し、
前記ドライバのイネーブル状態は、前記第1ドライバセットパルス、前記第1ドライバリセットパルス、前記第2ドライバセットパルス、前記第2ドライバリセットパルスに応じて切りかえられることを特徴とする請求項3に記載の試験装置。 - シングルデータレートの被試験デバイスを試験するモードにおいて、
前記パターン発生器はテストサイクルごとに、1チャンネルを単位とする制御データであって、第1波形制御ビット、第2波形制御ビットおよびモード制御ビットを含む3ビットの制御データを生成し、
前記パターンスクランブル部は、各チャンネルの前記第1波形定義メモリの前記第1ビットに、対応するチャンネルの前記制御データの前記第1波形制御ビットを、その第2ビットに、対応するチャンネルのモード制御ビットを書き込むとともに、各チャンネルの前記第2波形定義メモリの前記第1ビットに、対応するチャンネルの前記制御データの前記第2波形制御ビットを、その第2ビットに、対応するチャンネルの前記制御データのモード制御ビットを書き込み、
前記第1論理比較器は、前記第1信号を、前記第1波形定義メモリの前記第1ビットに応じた期待値と比較し、
前記第2論理比較器は、前記第2信号を、前記第2波形定義メモリの前記第1ビットに応じた期待値と比較することを特徴とする請求項1から4のいずれかに記載の試験装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/004443 WO2012004833A1 (ja) | 2010-07-07 | 2010-07-07 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012004833A1 true JPWO2012004833A1 (ja) | 2013-09-02 |
Family
ID=45440836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012523442A Ceased JPWO2012004833A1 (ja) | 2010-07-07 | 2010-07-07 | 試験装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2012004833A1 (ja) |
TW (1) | TW201211559A (ja) |
WO (1) | WO2012004833A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI622779B (zh) * | 2017-05-16 | 2018-05-01 | 致茂電子股份有限公司 | 測試裝置以及波形產生方法 |
US11409691B2 (en) * | 2020-12-19 | 2022-08-09 | Macom Technology Solutions Holdings, Inc. | High speed on die shared bus for multi-channel communication |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001514391A (ja) * | 1997-08-29 | 2001-09-11 | クリーダンス システムズ コーポレイション | 集積回路テスタ用のプログラム可能なフォーマッタ回路 |
JP2004020503A (ja) * | 2002-06-20 | 2004-01-22 | Hitachi Ltd | 半導体試験装置または半導体装置の検査方法または半導体装置の製造方法 |
WO2004102217A1 (ja) * | 2003-05-15 | 2004-11-25 | Advantest Corporation | 試験装置 |
JP2009186275A (ja) * | 2008-02-05 | 2009-08-20 | Yokogawa Electric Corp | パターン発生装置及び半導体試験装置 |
-
2010
- 2010-07-07 WO PCT/JP2010/004443 patent/WO2012004833A1/ja active Application Filing
- 2010-07-07 JP JP2012523442A patent/JPWO2012004833A1/ja not_active Ceased
-
2011
- 2011-07-05 TW TW100123641A patent/TW201211559A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001514391A (ja) * | 1997-08-29 | 2001-09-11 | クリーダンス システムズ コーポレイション | 集積回路テスタ用のプログラム可能なフォーマッタ回路 |
JP2004020503A (ja) * | 2002-06-20 | 2004-01-22 | Hitachi Ltd | 半導体試験装置または半導体装置の検査方法または半導体装置の製造方法 |
WO2004102217A1 (ja) * | 2003-05-15 | 2004-11-25 | Advantest Corporation | 試験装置 |
JP2009186275A (ja) * | 2008-02-05 | 2009-08-20 | Yokogawa Electric Corp | パターン発生装置及び半導体試験装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012004833A1 (ja) | 2012-01-12 |
TW201211559A (en) | 2012-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5590137A (en) | Semiconductor IC tester | |
US8780648B2 (en) | Latch based memory device | |
US9285415B2 (en) | Built-off test device and test system including the same | |
KR100736676B1 (ko) | 반도체 소자 테스트 장치 | |
US11327113B2 (en) | Memory loopback systems and methods | |
US7937633B2 (en) | Semiconductor device using logic chip | |
US8299810B2 (en) | Test apparatus and electronic device | |
JPH10232271A (ja) | Ic試験装置 | |
KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
US9709629B2 (en) | Method and control device for launch-off-shift at-speed scan testing | |
KR20090075930A (ko) | 반도체 집적 회로의 테스트 회로 | |
WO2012004833A1 (ja) | 試験装置 | |
JP3718374B2 (ja) | メモリ混載半導体集積回路装置及びそのテスト方法 | |
US7366967B2 (en) | Methods of testing semiconductor memory devices in a variable CAS latency environment and related semiconductor test devices | |
KR20190047860A (ko) | 결함 정보 저장 회로 및 이를 포함하는 반도체 장치 | |
JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
KR20170021640A (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
JP4914771B2 (ja) | 半導体装置 | |
JPH04208880A (ja) | 半導体装置 | |
KR100892633B1 (ko) | 반도체 메모리 장치의 데이터 입력 테스트 회로 및 방법 | |
KR20140022167A (ko) | 메모리 테스터에서 레이트 및 타이밍 발생장치 | |
US20240145020A1 (en) | Circuit for testing memories | |
US8310881B2 (en) | Semiconductor device testing memory cells and test method | |
KR100194201B1 (ko) | 반도체 메모리 장치의 테스트 회로 | |
JP5119255B2 (ja) | 試験装置、試験方法、および、製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140225 |