TWI420533B - 半導體積體電路中輸出資料之裝置 - Google Patents

半導體積體電路中輸出資料之裝置 Download PDF

Info

Publication number
TWI420533B
TWI420533B TW098104774A TW98104774A TWI420533B TW I420533 B TWI420533 B TW I420533B TW 098104774 A TW098104774 A TW 098104774A TW 98104774 A TW98104774 A TW 98104774A TW I420533 B TWI420533 B TW I420533B
Authority
TW
Taiwan
Prior art keywords
signal
data
clock
output
clock signal
Prior art date
Application number
TW098104774A
Other languages
English (en)
Other versions
TW200943314A (en
Inventor
Byung Deuk Jeon
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200943314A publication Critical patent/TW200943314A/zh
Application granted granted Critical
Publication of TWI420533B publication Critical patent/TWI420533B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)

Description

半導體積體電路中輸出資料之裝置
本文中所說明之具體實施例係與半導體積體電路(IC,“integrated circuit”)有關，且更特別是與於半導體IC中用於輸出資料之裝置與方法有關。
一般而言，半導體IC包括用以輸出一資料訊號「DQ」與一資料閃控訊號「DQS」之裝置，資料閃控訊號「DQS」代表用於回應一讀取指令而自該半導體IC外部讀取資料訊號「DQ」之時序。
第一圖係傳統半導體IC資料輸出裝置的示意區塊圖。在第一圖中，資料輸出裝置10包括閂鎖1、2及驅動器3、4。藉由閂鎖1回應一時脈訊號「CLKDO」而閂鎖一前驅資料訊號「PRE_DQ」，並透過驅動器3將其輸出作為一資料訊號「DQ」。此外，藉由閂鎖2回應該時脈訊號「CLKDO」而閂鎖一前驅資料閃控訊號「PRE_DQS」，並透過驅動器4而將其輸出作為一資料閃控訊號「DQS」。時脈訊號「CLKDO」係在一輸出致能訊號「OUTEN」的啟動間隔期間，利用一延遲鎖定迴路時脈訊號「DLLCLK」而產生的訊號。
第二圖係一時序圖，其說明了第一圖所示之傳統資料輸出裝置的運作。如圖所示，資料訊號「DQ」與資料閃控訊號「DQS」的輸出時序係由時脈訊號「CLKDO」共同決定。根據終止運作而與資料訊號「DQ」連接之墊片的電位係設定為終止電壓位準「VTT」，亦即電源電壓位準「VDDQ/2」的一半。
在第二圖中，資料訊號「DQ」從終止位準「VTT」轉移至高位準(即「VDDQ」)或低位準(即「VSSQ」)。與資料閃控訊號「DQS」連接之墊片的電位也設定為終端位準「VTT」。相反地，資料閃控訊號「DQS」係根據半導體ICs之前導標準而從一接地電壓位準「VSSQ」轉移。前文標準係定義以確保資料閃控訊號「DQS」係維持為接地電壓位準「VSSQ」達一段時間，其與初始產生資料閃控訊號「DQS」前的一時脈訊號「CLK」相應。
如上所述，雖然資料訊號「DQ」與資料閃控訊號「DQS」以相同的時脈訊號「CLKDO」開始進行轉移，但資料訊號「DQ」與資料閃控訊號「DQS」達終止位準「VTT」所需的時間是彼此不同的，這是因為資料訊號「DQ」與資料閃控訊號「DQS」的開始位準是不一樣的。因此，資料訊號「DQ」與資料閃控訊號「DQS」具有一時間差而達終端位準「VTT」。當時間差變得較短時，有利於半導體IC的正常運作。雖然希望無時間差產生，但在實際電路中，時間差可能會偏移一預定規格「tLZ」。
若資料訊號「DQ」與資料閃控訊號「DQS」間誤配增加，亦即當資料訊號「DQ」與資料閃控訊號「DQS」之間的時間差偏移預定規格「tLZ」，外部系統將無法精確辨認半導體IC的輸出資料，因而會產生問題。
本發明提出一種於半導體IC中輸出資料的裝置與方法，其可使資料訊號與資料閃控訊號之間的時間差達最小。
在一態樣中，一種於半導體積體電路中輸出資料的裝置包括一時脈產生區塊，其係配置用以根據一預定時序而啟動用於輸出一資料訊號之一第一時脈訊號及用於輸出一資料閃控訊號之一第二時脈訊號；以及一資料輸出區塊，其係配置用以分別回應該第一時脈訊號與該第二時脈訊號而閂鎖一前驅資料訊號及一前驅資料閃控訊號。
在另一態樣中，一種用於一半導體積體電路中輸出訊號的方法包括下列步驟：以一預定時間差啟動用於輸出一資料訊號之一第一時脈訊號及用於輸出一資料閃控訊號之一第二時脈訊號；以及藉由回應該第一時脈訊號閂鎖一前驅資料訊號來輸出該資料訊號，並藉由回應該第二時脈訊號閂鎖一前驅資料閃控訊號而輸出該資料閃控訊號。
在另一態樣中，一種用於一半導體積體電路中輸出資料之裝置，其包括：一控制訊號產生區段，其係配置用以根據一設定訊號與一重置訊號而決定一控制訊號的啟動間隔，該設定訊號係回應該輸出致能訊號之啟動而產生；一重置訊號產生區段，其係配置用以輸出與該輸出致能訊號的一啟動間隔對應之一延遲鎖定迴路時脈訊號，以作為該重置訊號；一時脈輸出區段，其係配置用以反轉該重置訊號並輸出該第二時脈訊號，且配置用以回應該控制訊號反轉該重置訊號並輸出該第一時脈訊號；以及複數個閂鎖，其係配置用以回應該第一時脈訊號與該第二時脈訊號而閂鎖一前驅資料訊號，並輸出具有一預定時間差之一資料訊號與一資料閃控訊號。
以下將於「實施方式」中詳細說明上述與其他特徵、態樣與具體實施例。
第三圖是根據一具體實施例之半導體IC的資料輸出裝置50的示意區塊圖。在第三圖中，半導體IC的資料輸出裝置50可配置用以包括一時脈產生區塊100與一資料輸出區塊200。
時脈產生區塊100可經配置用以使用一輸出致能訊號「OUTEN」與一延遲鎖定迴路時脈訊號「DLLCLK」而產生一第一時脈訊號(即資料時脈訊號「CLKDO_DQ」)與一第二時脈訊號(即資料閃控時脈訊號「CLKDO_DQS」)，使得一資料訊號「DQ」與一資料閃控訊號「DQS」可具有實質上相同之轉移時序。
資料輸出區塊200可包括第一與第二閂鎖210、230及第一與第二驅動器220、240；因此，資料輸出區塊200可回應資料時脈訊號「CLKDO_DQ」而閂鎖及驅動一前驅資料訊號「PRE_DQ」，並輸出資料訊號「DQ」。此外，資料輸出區塊200可回應資料閃控時脈訊號「CLKDO_DQS」而閂鎖及驅動一前驅資料閃控訊號「PRE_DQS」，並輸出資料訊號「DQS」。
第四圖係根據一具體實施例，說明可執行於第三圖所示裝置50中之示例性時脈產生區塊100的示意電路圖。在第四圖中，時脈產生區塊100可配置為包括一控制訊號產生區段110、一重置訊號產生區段120以及一時脈輸出區段130。
控制訊號產生區段110包括一脈衝產生單元111與一正反器112。在此，脈衝產生單元111可包括一第一延遲元件DLY1、一第一反轉器IV1以及一第一NAND閘ND1。此外，正反器112可包括第二與第三NAND閘ND2、ND3。
控制訊號產生區段110可回應一脈衝訊號而決定正反器112輸出的一控制訊號「C」之啟動間隔。舉例而言，在啟動輸出致能訊號「OUTEN」時，可回應一重置訊號「B」而於脈衝產生單元111中產生一設定訊號「A」。
重置訊號產生區段120可包括一第二延遲元件DLY2與一第四NAND閘ND4。重置訊號產生區段120可輸出延遲鎖定迴路時脈訊號「DLLCLK」作為重置訊號「B」，該延遲鎖定迴路時脈訊號「DLLCLK」與藉由延遲輸出致能訊號「OUTEN」而產生之延遲輸出致能訊號「OUTEND」的啟動間隔相應。
時脈輸出區段130可包括一第一NOR閘NR1與一第二反轉器IV2。時脈輸出區段130可輸出一訊號作為資料時脈訊號「CLKDO_DQ」，該輸出訊號係藉由回應控制訊號「C」之停止而反轉重置訊號「B」而得。此外，時脈輸出區段130可輸出一訊號作為資料閃控時脈訊號「CLKDO_DQS」，該輸出訊號藉由反轉重置訊號「B」而得。
以下參照第三圖至第五圖說明根據一具體實施例，於半導體IC中輸出資料之示例性方法。
第五圖係根據一具體實施例，說明第三圖所示裝置50的運作之時序圖。在第五圖中，輸出致能訊號「OUTEN」可被啟動達一預定間隔。當輸出致能訊號「OUTEN」轉移至高位準時，脈衝產生單元111(第四圖中所示)可產生設定訊號「A」，其具有低脈衝的形式，且其脈衝寬度係與第一延遲元件DLY1的延遲時間相應。因此，正反器112(第四圖中所示)可回應設定訊號「A」而啟動控制訊號「C」達一高位準。
同時，重置訊號產生區段120可藉由在延遲輸出致能訊號「OUTEND」的啟動間隔期間反轉延遲鎖定迴路時脈訊號「DLLCLK」而產生重置訊號「B」。因此，正反器112可停止控制訊號「C」，使其回應重置訊號「B」而達一低位準。在此，相較於重置訊號「B」的產生，控制訊號「C」的停止可於一預定延遲時間後發生，這是因為重置訊號「B」可在通過正反器112的第三NAND閘ND3與第二NAND閘ND2後轉移控制訊號「C」的位準。舉例而言，控制訊號「C」的停止可具有相應於第三NAND閘ND3與第二NAND閘ND2之一訊號處理時間的延遲時間「D」。
接著，時脈輸出區段130可透過第二反轉器IV2而反轉重置訊號「B」，且可產生資料閃控時脈訊號「CLKDO_DQS」。此外，時脈輸出區段130可回應控制訊號「C」的停止而產生資料時脈訊號「CLKDO_DQ」，其比重置訊號「B」延遲了延遲時間「D」。
然後，資料輸出區塊200(第三圖所示)可回應資料閃控時脈訊號「CLKDO_DQS」而閂鎖並驅動前驅資料閃控訊號「PRE_DQS」，且可輸出資料閃控訊號「DQS」。此外，資料輸出區塊200在歷經延遲時間「D」之後可回應資料時脈訊號「CLKDO_DQ」而閂鎖並驅動前驅資料訊號「PRE_DQ」，且可輸出資料訊號「DQ」。
如上所述，資料訊號「DQ」最初可從一終止位準(VTT)開始轉移，而資料閃控訊號「DQS」最初可從一接地位準(VSSQ)開始轉移。因此，雖然資料訊號「DQ」與資料閃控訊號「DQS」的開始位準彼此不同，但藉由使一起始資料時脈訊號「CLKDO_DQ」比一起始資料閃控時脈訊號「CLKDO_DQS」延遲一段延遲時間「D」，即可使資料訊號「DQ」與資料閃控訊號「DQS」的轉移時序實質相同。當然，重要的是設定延遲時間「D」，以補償資料訊號「DQ」與資料閃控訊號「DQS」分別從終止位準(VTT)與接地位準(VSSQ)轉移至高位準時的時間差。因此，正反器112(第四圖所示)可作為一種可於資料訊號「DQ」與資料閃控訊號「DQS」分別從終止位準(VTT)與接地位準(VSSQ)轉移至高位準時補償時間差的元件。由於資料訊號「DQ」是在起始資料訊號「DQ」之後轉移自接地位準(VSSQ)或電源電壓位準(VDDQ)，因而不需要進一步延遲資料時脈訊號「CLKDO_DQ」。
因此，可只有在輸出致能訊號「OUTEN」的啟動間隔期間產生一次設定訊號「A」，且在之後，控制訊號「C」並不參與資料時脈訊號「CLKDO_DQ」的產生。因此，在起始資料時脈訊號「CLKDO_DQ」之後，是以與資料閃控時脈訊號「CLKDO_DQS」實質相同的時序來產生資料時脈訊號「CLKDO_DQ」。最後，即可回應資料時脈訊號「CLKDO_DQ」來輸出資料訊號「DQ」，其具有與資料閃控時脈訊號「CLKDO_DQS」實質相同的時序。
因此，所提供之半導體IC中輸出資料的裝置與方法可使資料與資料閃控訊號之間的時間差達最小，這是因為其可利用具有不同時序的時脈訊號而產生。因此可增進半導體IC資料輸出之輸出可靠度。
上文中已說明了特定具體實施例，應知這些具體實施例係僅供舉例之用；因此，此處所說明之裝置與方法不應被限於說明之具體實施例。本發明之裝置與方法係由如附申請專利範圍結合上述說明與伴隨圖式所限定。
1．．．閂鎖
2．．．閂鎖
3．．．驅動器
4．．．驅動器
50．．．資料輸出裝置
100．．．時脈產生區塊
110．．．控制訊號產生區段
111．．．脈衝產生單元
112．．．正反器
120．．．重置訊號產生區段
130．．．時脈輸出區段
200．．．資料輸出區塊
210．．．第一閂鎖
220．．．第一驅動器
230．．．第二閂鎖
240．．．第二驅動器
結合如附圖式說明本發明之特徵、態樣與具體實施例，其中：
第一圖係傳統半導體IC資料輸出裝置的示意區塊圖；
第二圖係傳統半導體IC資料輸出裝置的時序圖；
第三圖係根據一具體實施例之半導體IC的示例性資料輸出裝置的示意區塊圖；
第四圖係根據一具體實施例，說明可執行於第三圖所示裝置中之示例性時脈產生區塊的示意電路圖；以及
第五圖係根據一具體實施例，說明第三圖所示裝置的時序圖。
100．．．時脈產生區塊
200．．．資料輸出區塊
210．．．第一閂鎖
220．．．第一驅動器
230．．．第二閂鎖
240．．．第二驅動器

Claims (11)

  1. 一種用於一半導體積體電路中輸出資料之裝置，包括：一時脈產生區塊，其係配置以根據一預定時序而啟動用於輸出一資料訊號之一第一時脈訊號及用於輸出一資料閃控訊號之一第二時脈訊號；以及一資料輸出區塊，其係配置以分別回應該第一時脈訊號與該第二時脈訊號而閂鎖一前驅資料訊號及一前驅資料閃控訊號，並輸出該資料訊號與該資料閃控訊號；其中該時脈產生區塊包括：一控制訊號產生區段，其係配置以根據一設定訊號與一重置訊號而決定一控制訊號的一啟動間隔，該設定訊號係回應一輸出致能訊號之啟動而產生；一重置訊號產生區段，其係配置以在該輸出致能訊號的一啟動間隔輸出一延遲鎖定迴路時脈訊號，以作為該重置訊號；以及一時脈輸出區段，其係配置以反轉該重置訊號並輸出該第二時脈訊號，且配置以回應該控制訊號而反轉該重置訊號並輸出該第一時脈訊號；其中，該控制訊號產生區段係配置以在該設定訊號之一下降時序啟動該控制訊號及在該重置訊號之一下降時序停止該控制訊號，該時脈輸出區段係配置以防止該第一時脈訊號在該控制訊號被啟動的狀態下輸出。
  2. 如申請專利範圍第1項之裝置，其中該資料訊號與該資料 閃控訊號係以不同的電壓位準終止於該輸出致能訊號的啟動開始時序處。
  3. 如申請專利範圍第2項之裝置，其中該時脈產生區塊係配置以啟動在該第一時脈訊號與該第二時脈訊號間、晚於另一時脈訊號之一時脈訊號，且該一時脈訊號係用於產生在該資料訊號與該資料閃控訊號間一訊號之時脈訊號，其係以一相對高電壓位準終止於該輸出致能訊號的該啟動開始時序處。
  4. 如申請專利範圍第1項之裝置，其中該時脈產生區塊係配置為以一預定時間差來啟動該第一時脈訊號的起始時序脈衝及該第二時脈訊號的起始時脈訊號。
  5. 如申請專利範圍第4項之裝置，其中該控制訊號產生區段包括：一脈衝產生單元，其係配置以回應該輸出致能訊號之啟動而產生該設定訊號；以及一正反器，其係配置以回應該設定訊號與該重置訊號而產生該控制訊號。
  6. 如申請專利範圍第5項之裝置，其中該預定時間差係藉由該正反器決定。
  7. 如申請專利範圍第1項之裝置，其中該資料輸出區塊包括：一第一閂鎖，其係配置以回應該第一時脈訊號而閂鎖該前驅資料訊號；以及一第二閂鎖，其係配置以回應該第二時脈訊號而閂鎖該前驅資料閃控訊號。
  8. 一種用於一半導體積體電路中輸出資料之裝置，包括：一控制訊號產生區段，其係配置以根據一設定訊號與一重置訊號而決定一控制訊號的一啟動間隔，該設定訊號係回應一輸出致能訊號之啟動而產生；一重置訊號產生區段，其係配置以輸出與該輸出致能訊號的一啟動間隔對應之一延遲鎖定迴路時脈訊號，以作為該重置訊號；以及一時脈輸出區段，其係配置以反轉該重置訊號並輸出該第二時脈訊號，且配置以回應該控制訊號反轉該重置訊號並輸出該第一時脈訊號；複數個閂鎖，其係配置以回應該第一時脈訊號與該第二時脈訊號而閂鎖一前驅資料訊號，並輸出具有一預定時間差之一資料訊號與一資料閃控訊號；其中，該控制訊號產生區段係配置以在該設定訊號之一下降時序啟動該控制訊號及在該重置訊號之一下降時序停止該控制訊號，該時脈輸出區段係配置以防止該第一時脈訊號在該控制訊號被啟動的狀態下輸出。
  9. 如申請專利範圍第8項之裝置，其中該控制訊號產生區段包括：一脈衝產生單元，其係配置以回應該輸出致能訊號之啟動而產生該設定訊號；以及一正反器，其係配置以回應該設定訊號與該重置訊號而產生該控制訊號， 其中該預定時間差係由該正反器決定。
  10. 如申請專利範圍第8項之裝置，其中該資料訊號與該資料閃控訊號係以不同電壓位準終止於該輸出致能訊號的啟動開始時序處。
  11. 如申請專利範圍第8項之裝置，其中該資料訊號與該資料閃控訊號具有實質上相同的轉移時序。
TW098104774A 2008-04-10 2009-02-13 半導體積體電路中輸出資料之裝置 TWI420533B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033315A KR100925389B1 (ko) 2008-04-10 2008-04-10 반도체 집적회로의 데이터 출력 장치 및 방법

Publications (2)

Publication Number Publication Date
TW200943314A TW200943314A (en) 2009-10-16
TWI420533B true TWI420533B (zh) 2013-12-21

Family

ID=41163865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104774A TWI420533B (zh) 2008-04-10 2009-02-13 半導體積體電路中輸出資料之裝置

Country Status (4)

Country Link
US (1) US8493798B2 (zh)
KR (1) KR100925389B1 (zh)
CN (1) CN101557222B (zh)
TW (1) TWI420533B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429438B2 (en) * 2009-05-05 2013-04-23 Cadence Design Systems, Inc. Method and apparatus for transferring data between asynchronous clock domains
KR20130129784A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 데이터출력회로 및 반도체메모리장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039323A1 (en) * 2000-10-03 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
TW516034B (en) * 2000-07-28 2003-01-01 Micron Technology Inc Synchronous flash memory
US20040008069A1 (en) * 2002-07-12 2004-01-15 Welker James A. Method and apparatus for skewing data with respect to command on a DDR interface
US20060077725A1 (en) * 2004-10-12 2006-04-13 Lee Kang Y Data output controller for memory device
US20080303574A1 (en) * 2007-06-11 2008-12-11 Hynix Semiconductor Inc. Internal clock driver circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004250A (ko) * 1999-06-28 2001-01-15 김영환 개선된 쓰기 정렬 방식의 디디알 에스디램
JP4707204B2 (ja) 1999-10-08 2011-06-22 富士通セミコンダクター株式会社 半導体記憶装置
JP2004046686A (ja) 2002-07-15 2004-02-12 Renesas Technology Corp クロック発生回路
US7698589B2 (en) * 2006-03-21 2010-04-13 Mediatek Inc. Memory controller and device with data strobe calibration
JP4745127B2 (ja) * 2006-05-23 2011-08-10 ルネサスエレクトロニクス株式会社 クロック切替回路
JP2010183429A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp クロック抽出回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516034B (en) * 2000-07-28 2003-01-01 Micron Technology Inc Synchronous flash memory
US20020039323A1 (en) * 2000-10-03 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040008069A1 (en) * 2002-07-12 2004-01-15 Welker James A. Method and apparatus for skewing data with respect to command on a DDR interface
US20060077725A1 (en) * 2004-10-12 2006-04-13 Lee Kang Y Data output controller for memory device
US20080303574A1 (en) * 2007-06-11 2008-12-11 Hynix Semiconductor Inc. Internal clock driver circuit

Also Published As

Publication number Publication date
CN101557222A (zh) 2009-10-14
US20090257286A1 (en) 2009-10-15
TW200943314A (en) 2009-10-16
KR20090107828A (ko) 2009-10-14
KR100925389B1 (ko) 2009-11-09
US8493798B2 (en) 2013-07-23
CN101557222B (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US7408393B1 (en) Master-slave flip-flop and clocking scheme
US20120113728A1 (en) Data input circuit
US8023339B2 (en) Pipe latch circuit and semiconductor memory device using the same
KR101589542B1 (ko) 라이트드라이빙 장치
TW200912949A (en) Memory system having incorrupted strobe signals
US8503254B2 (en) Semiconductor memory device, semiconductor system including the semiconductor memory device, and method for operating the semiconductor memory device
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
US8780646B2 (en) Semiconductor memory device
JP2006190433A (ja) 半導体メモリ装置のデータストローブ信号発生回路
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
KR100911190B1 (ko) 내부 클럭 드라이버 회로
US20160142060A1 (en) Delay locked loop circuit and operation method thereof
TWI420533B (zh) 半導體積體電路中輸出資料之裝置
US20070210850A1 (en) Internal clock generator
US7619937B2 (en) Semiconductor memory device with reset during a test mode
KR100924356B1 (ko) 커맨드 디코더 및 커맨드 신호 생성회로
US8254202B2 (en) Internal command generation circuit
KR101047002B1 (ko) 데이터버퍼 제어회로 및 반도체 메모리 장치
KR100900772B1 (ko) 동기식 메모리 장치
KR100853465B1 (ko) 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
KR20080001977A (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100321182B1 (ko) 데이터 프리패치를 위한 카운터회로
KR100837824B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로
KR100738958B1 (ko) 반도체 메모리 장치의 데이터 출력 프리드라이버

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees