TW201206267A - Multilayer printed circuit board using flexible interconnect structure, and method of making same - Google Patents

Multilayer printed circuit board using flexible interconnect structure, and method of making same Download PDF

Info

Publication number
TW201206267A
TW201206267A TW100108533A TW100108533A TW201206267A TW 201206267 A TW201206267 A TW 201206267A TW 100108533 A TW100108533 A TW 100108533A TW 100108533 A TW100108533 A TW 100108533A TW 201206267 A TW201206267 A TW 201206267A
Authority
TW
Taiwan
Prior art keywords
interconnect structure
flexible interconnect
flexible
semiconductor package
circuit board
Prior art date
Application number
TW100108533A
Other languages
English (en)
Inventor
Ryo Kanai
Shunichi Kikuchi
Naoki Nakamura
Shigeru Sugino
Kiyoyuki Hatanaka
Nobuo Taketomi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201206267A publication Critical patent/TW201206267A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201206267 •六、發明說明: 【發明所屬技冬餘領域3 領域 在此之揭露有關於一多層印刷電路板及一製造該多層 印刷電路板之方法。
L· ^cj. ^tr J 背景 目前已有使電子裝置小型化之趨勢。為了達成這小型 化,電子裝置之構成元件已需要使用較少空間。專利文獻1 揭露包括一埋設半導體模组之一結構,這結構直接透過多 數銷電極為一半導體晶片提供電氣連接。專利文獻2揭露其 中一上電路基材及一下電路基材透過一半導體封裝體互相 連接。 半導體晶片亦需要具有以較短間距配置之較小電極以 便應付進一步小型化及輸入與輸出信號數目之增加❶因 此《又置在女裝板上之多數電極亦必須較小且以較短間 距配置。這導致在一安裝板上配線密度增加,這增加製造 之困難性,因此減少產率。在上述相關技術方法中,由於 ’U冓之原因’對在-安襄板上可實現之配線密度有一限制。 因此而要克服這問題。需要一種多層印刷電路板,其 中用於:半導體封裝體之互連區域可擴大且在該等端子之 位置上沒有結構上賦加的限制。亦需要一種製造這種多層 印刷電路板之方法。 [專利文獻1]日本公開專利公報第鳩-迎7號 201206267 [專利文獻2]日本公開專利公報第2〇〇4-363566號 L發明内容3 概要 依據該實施例之一形態,一種多層印刷電路板包括一 内互連層,及一半導體封裝體,該半導體封裝體包括一可 撓互連結構,該可撓互連結構之遠端是一自由端,其中該 可撓互連結構及該内互連層係互相電氣連接。 依據該實施例之另一形態,一種製造包括一内互連層 之一多層印刷電路板之方法包括將一半導體封裝體放在具 有一導電墊形成於其上之一基材上使得該半導體封裝體與 該導電墊對齊,該半導體封裝體包括一可撓互連結構,該 可撓互連結構之遠端是一自由端;環繞該半導體封裝體提 供一絕緣層;及在該可撓互連結構與形成在該絕緣層上之 該内互連層之間提供一電氣連接。 圖式簡單說明 第1圖是依據一第一實施例之一半導體封裝體的橫截 面圖; 第2圖是依據一第二實施例之一半導體封裝體的橫截 面圖; 第3圖是依據一第三實施例之一半導體封裝體的橫截 面圖; 第4圖是依據一第四實施例之一半導體封裝體的橫截 面圖; 第5圖是顯示在製造依據一第五實施例之一印刷電路 4 201206267 板之-方法中之_製程步驟的圖; 第6圖是顯示在製造依據該第五實施例之一印刷電路 板之方法中之—製程步驟的圖; 第7圖是顯示在製造依據該第五實施例之一印刷電路 板之方法中之—製程步驟的圖; 第8圖是藉在製造依據該第五實施例之一印刷電路板 之方法中將—可撓互連結構放在一絕緣層上獲得之一結構 的俯視立體圖; 第9圖是顯示在製造依據一第六實施例之一印刷電路 板之一方法中之一製程步驟的圖; ·- 第10圖是顯示在製造依據該第六實施例之一印刷電路 .. 板之方法中之一製程步驟的圖; 第11圖是顯示在製造依據該第六實施例之一印刷電路 板之方法中之—製程步驟的圖;及 第12圖是顯示在製造依據該第六實施例之一印刷電路 板之方法中之一製程步驟的圖。 【實施方式J 實施例之說明 以下,將參照添附圖式說明多數實施例。 第1圖是依據一第一實施例之一半導體裝置(即,半導 體封裝體)1之橫戴面圖。如第i圖所*,一半導體封裝體1 包括-半導體晶片11、-互連結構U、多數端子1;3及多數 可撓互連結構14。在此實施例中,該剛性互連結構12及該 可撓互連結構14如將在稍後所述地—起構成—剛性-挽性 201206267 基材。在本實施例中,該半導體晶片11與該剛性互連結構 12之上面連接。該半導體晶片11可以是一單獨設置之半導 體晶片,或可以是其中以封裝材料密封一或多個半導體晶 片之一結構。該封裝結構可以是,例如,一BGA(球格柵陣 列)結構或一CSP(晶片尺寸封裝體)結構。該剛性互連結構 12之一絕緣層及一導電層之至少一層係與該等可撓互連結 構14之絕緣與導電層交錯地配置,因此構成一剛性-撓性基 材。以下,將說明各結構。 該剛性互連結構12與該半導體晶片11連接,且作為用 以與將在稍後說明之一埋設半導體之印刷電路板連接的一 封裝體基材。如第1圖所示,該半導體晶片11被放在該剛性 互連結構12之平行於其一絕緣層的一面上,該等端子13係 配置在該剛性互連結構12之另一面上。該剛性互連結構12 可包括一或多個絕緣層及一或多個導電層,這些層係與該 可撓互連結構14之一或多個絕緣層及一或多個導電層交錯 地配置,因此構成一剛性-撓性基材。該剛性互連結構12之 一或多個絕緣層係由樹脂構成,該樹脂可為一例如玻璃環 氧樹脂之硬材料。當該剛性互連結構12包括多數導電層 時,在該剛性互連結構12内有一結構以便在這些導電層之 間提供多數電氣連接。該剛性互連結構12可以是由一單一 導電層構成之一單一層結構或由多數導電層構成之多層結 構。 該等端子13形成在該剛性互連結構12之面上,且作為 該剛性-撓性基材之多數電極。該等端子13亦作為用以與一 201206267 •將在梢後說明之安裝板連接之端子。該等端子13可以是, 例如,如焊料球或如Au塊之金屬凸塊的導電結構,該等導 電結構附接在該剛性互連結構12之電極墊上。 各可撓互連結構14亦可包括一或多個導電層及一或多 個絕緣層。形成在該等可撓互連結構14上之電極作為該剛 性-撓性基材上之多數電極,如同該剛性互連結構12之端子 13—般。該等可撓互連結構14之一部份併入該剛性互連結 構12中成為該組合多層結構之一部份,藉此形成該剛性-撓 性基材之一部份。各可撓互連結構14由該剛性互連結構12 之一側面(即,側端)向外延伸,該可撓互連結構14之遠端被 保持在一開放狀態,即,一自由端。該剛性互連結構12可 只包括多數絕緣層,且該可撓互連結構14可以是一單一導 電層結構。在這種情形中,該可撓互連結構14被放在該剛 性互連結構12之絕緣層之間,使得該剛性-撓性基材整體是 一單一層結構。該剛性互連結構12之側面係垂直於安裝在 半導體晶片11上之面的多數面,利用這配置,該等可撓互 連結構14由該半導體晶片11向外延伸。 各可撓互連結構14可只包括一導電層,或可包括多數 導電層。當該剛性互連結構12具有一多層結構,各可撓互 連結構14被放在該剛性互連結構12之多數層之間以便形成 該多層結構之一部份。第1圖中顯示之該等可撓互連結構14 可形成為一單一整體構件,在這種情形中,該可撓互連結 構14之一中央部份可被放置在該剛性互連結構12之絕緣層 之間以形成該多層結構之一部份。或者,第1圖中顯示之該 201206267 專可撓互連結構14可以是分離構件,在這種情形中,該等 可撓互連結構14可在相同層中或分別在不同層中併入該剛 性互連結構12中以便形成該多層結構之一部份。即,這些 可撓互連結構14可以被定位成上下疊置且在其間沒有連 接。在這些不同配置之任一配置中,該可撓互連結構14之 一部份被暴露且由該剛性互連結構12之一側面延伸,使得 該可撓互連結構14之遠端被保持在一開放狀態。在此,事 實是該遠端被保持在一開放狀態表示該可撓互連結構14之 遠端是一自由端,該自由端可以自由移動以便以一不受限 制之方式彎曲該可撓互連結構14。可有一半導體晶片丨丨安 裝於其上之另一可撓互連結構14。此外,如在第1圖所示之 例子中一般,所有可撓互連結構14可由該剛性互連結構12 延伸’且它們的遠端被保持在一開放狀態。包括該可撓互 連結構14及該剛性互連結構12兩者之該多層結構的—部份 具有一或多個層間通路以便連接在這些互連結構之間。 該可撓互連結構14可包括配置成上下疊置之具有12至 50微米之厚度的一或多個絕緣膜及具有12至50微米之厚度 的一或多個導電箔。該絕緣膜可以是一聚醯亞胺膜、一聚 乙稀膜等’由這些材料形成之可撓互連結構14可反覆地f 曲。因此可依需要多次地嘗試及改變該可撓互連結構14之 放置,該可撓互連結構14之區域尺寸越大,該可撓互連結 構14放置時的寬容度越大。該區域尺寸可以藉考慮該半導 體封裝體1之尺寸來決定。 如上所述,該剛性-撓性基材使該可撓互連結構M之遠 201206267 端保持在-開放㈣。料導體域體丨之互連區域可如同 該可撓互連減14可達到之區域-樣寬,該可挽互連結構 14作為用以在該半導體封裝體丨與多數外Μ置之間提供 電氣連接之端子。當需要増加該半導體封裝體丨之端子數目 時,可以在由有關安裝及製造之條件賦加之限制内自由地 選擇該半導㈣裝體1之端子數目。由於射撓互連結構14 作為用以提供與錄外部裝置之電氣連接的端子,所以雖 然該半導體封裝體1之數目增加,但是仍可以為該剛性互連 結構12之端子⑽尺核間距提供充足之錢。因此,使 用該半導體封裝體1可以避免在製造時之困難,例如增加端 子銷之數目、便互運線小魏、及縮小它們之間距的困難。 因此可輕易製造包括-埋設半導體裝置之—多層印刷電路 板。 以下,將藉參照第2圖至第4圖說明一具有埋設其中之 半導體封裝體1的多層印刷電路板(為了方便,以下僅稱為 一‘‘印刷電路板”)。第2圖是侬減 ^ — 依據—第二實施例之一印刷電路 板2的橫截面圖,第3圖依攄_筮_ ^第二貫施例之一印刷電路板3 的橫截面圖,第4圖依據—第督 乐四貫轭例之一印刷電路板4的 橫截面圖。如第2圖所示,贫£γϊε丨不a β印刷電路板2包括該半導體封 裝體1、多數端子墊21、一宋私姓^ 在封構件22、及多數通路24a、 24b、24c與24d。如第3圖所干 所不该印刷電路板3包括該半導 體封裝體1、多數端子墊31、 _ + —岔封構件32、及多數通路 々第4圖所不,轉刷電路板*包括該半導體封裝體1、 夕數蠕子塾41 一密封構件42、及多數通路松。以下,將 9 201206267 說明各結構。 如第2圖與第3圖所示,該等端子墊21與31分別被放在 放置該半導Μ裝體丨之容㈣朗與3十料端子_ 與31係’例如’透過焊料接合與該剛性互連結構以之端子 13連接。如第4圖所示,該等端子塾仙被放在放置該半導 體封裝體1之-容器區域52中’該等端子墊仙係藉使用異 向性導電黏著劑與-由朗性互連結構⑽伸之可棱互連 結構14b連接。如第4圖所示’該等端子塾仏被放在放置該 半導體封裝體1之容器區域52外之一區域51中。該等端子墊 41a係使用異向性導電黏著劑與該半導體封裝體丨之可撓互 連結構14a連接。該等密封構件22、32與42密封該半導體封 裝體1 ’且分別被絕緣層23'33與43環繞。該等密封構件22、 32與42可以由一環氧樹脂材料、一熱固性樹脂材料、—熱 塑性樹脂材料等製成。該等絕緣層23、33與43可由樹脂、 預浸材(即’預浸潰材料)等製成。位在該等容器區域29、39 與52上方之絕緣層28、38與48可以由樹脂、預浸材、經塗 覆樹脂之銅箔等製成*用以形成該等絕緣層23、33、43、 28、38與48可被用來作為該等密封構件22、32與42〇或者, 用以形成絕緣層23、33、43、28、38與48樹脂或預埋設樹 脂之流動可被用來形成該等密封構件22 ' 32與42。該等通 路24a等將在稍後說明,以下將說明各印刷電路板2至4。 在第二實施例之印刷電路板2中,其中一可徺互連結構 14(以下稱為一“第一可撓互連結構14a”)被放在該絕緣層23 上,且另一可撓互連結構14(以下稱為一“第二可撓互連結 10 201206267 構14b”)被放在該半導體晶片丨丨上。該第一可撓互連結構丨 透過該等通路24a與24b與一内互連層25及一表面互連層26 連接,該第二可撓互連結構14b被放在該半導體晶片u上且 以密封構件22密封。該第二可撓互連結構14b透過通過該密 封構件22之通孔24c與該内互連層25連接,且更透過該通路 24d與該表面互連層26連接。除了該半導體封裝體丨以外, 該内互連層25亦與其他裝置等(圖未示)連接,這些裝置等可 以被放置在位於該容器區域29下方之該絕緣層27上。由於 該印刷電路板2中該等通孔24c被放置成靠近該半導體晶片 11谷。争來自戎半導體晶片11之熱透過該等通路24c與24d 等傳达至外側的結構,該印刷電路板2具有優異散熱特性。 在第三實施例之印刷電路板3中,該第一可撓互連結構 14a被放在n賴33±。接著以該密封構件、以暴露在 該密封構件32外側之第二可撓互連結構丨仆之一部份密封 違半導體U η。該第二可撓互連結構被放置在該密封 構件32上方。在放置該絕緣層38後,形成該等通路3如及該 等内互連層35與36 ’料内互連層35與36係與該第 一可撓 互連結構14a及該第二可撓互連結構㈣連接。除了該第二 可撓互連結構㈣之配置以外’該印刷電路板3之結構係與 該第二實施例之印刷電路板2相同或相似。由於該印刷電路 板3中及等通孔34e被放置成靠近該半導體晶m,容許來 自"玄半導體晶片11之熱透過該密封構件32及該等通路3如 傳送至外側的結構,該印刷電路板3具有優異散熱特性。該 等通孔之配置可依據該第—可撓互連結構14a及該第二可 201206267 撓互連結構14b之配置決定,因此,該半導體封裝體1可在 沒有受到在該絕緣層37上之互連線之規格之限制的情形下 輕易地完成。 在第四實施例之印刷電路板4中,該半導體封裝體1之 半導體晶片11被放置成面對放置在該容器區域52下方之一 絕緣層47。該第二可撓互連結構14b透過一導電構件49與被 放置在該容器區域52中之端子41b耦合,此外,該第一可撓 互連結構14a透過一導電構件49與被放置在該絕緣層47之 區域51中之端子41a耦合。該導電構件49可透過異向性導電 糊、異向性導電黏著劑、一異向性導電膜、多數金屬凸塊、 焊料等提供電氣連接。該剛性互連結構12透過該等通路44c 與一内互連層45等連接。 如上所述,該等第二至第四實施例之印刷電路板2至4 使用具有該等可撓互連結構14之半導體封裝體1,在該印刷 電路板中之互連圖案之設計因此不會受到端子位置限制。 該等可撓互連結構14具有穿過一絕緣層之多數開孔,該等 開孔作為用以電氣連接之多數端子。該等可撓互連結構14 可因此作為多數端子以便取代該等端子13,因此有助於避 免縮短該等端子13之間距。 以下,將說明製造依據一第五實施例之一印刷電路板 的一方法,第5圖至第7圖是顯示製造依據此實施例之印刷 電路板的步驟。 如第5圖所示,包括欲與該半導體封裝體1連接之端子 墊21的互連圖案係形成在該絕緣層27上。該等端子墊21係 12 201206267 配置在用於該半導體封裝體i中之容器區域29中,雖然未圖 示’該元件27可以是—單—絕緣層且多數導電體在其前與 後表面上可透過多數通路钱連接,或者可以是包括具有 内電氣連接之多數絕緣層及導電層的一結構。 如第6圖所不’轉導體封裝體1被放在該絕緣層37上 同時對齊該半導體料體丨之端子丨3與料端子塾2卜該半 導體封《1接著料_合等被岐地安裝,錢該絕緣 層23被设置在该半導體封裝體丨四週。雖然未圖示,但是該 絕緣層23可以疋-單-絕緣層,或者可以是包括具有多數 内電氣連接之多數絕緣層及導電層的__結構。該可棱互連 結構14磁放在該絕緣層23上,該第二可撓互連結構⑽被 放在該半導體晶片11±。第8圖是藉將該半導體封裝體丄之 第一可撓互連結構14a放在該絕緣層23獲得之結構的俯視 立體圖。沿一線A-A所截取之一橫截面圖是第6圖,如第6 圖所示,该第一可撓互連結構14a被放在該絕緣層23上,且 該第二可撓互連結構14b被放在該半導體晶片1丨上。該第一 可撓互連結構14a可以被放在該第一可撓互連結構14a之可 移動fe圍内的任何地方’因此沒有對在該容器區域29中之 互連圖案賦加限制。 如第7圖所示,在該容器區域29中之半導體封裝體1係 以农封構件22密封。如前所述,用以形成該絕緣層28之樹 脂或埋設樹脂之流動可以被用來形成該密封構件22。該絕 緣層28被放在該密封構件22、該絕緣層23及該第一可撓互 連結構14a上,接著在該絕緣層28上形成一銅膜。一遮罩接 13 201206267 著形成在該銅膜上以實施一圖案化製程以便形成該内互連 層25。接著使用一雷射光束在該第一可撓互連結構14a之一 端子之位置產生穿過該絕緣層28及該内互連層25之一孔, 然後實施例如一銅鍍敷製程以便形成該通孔24a。同時地, 使用該雷射光束在該第二可撓互連結構14b之位置產生穿 過該絕緣層22、該絕緣層28及該内互連層25之一孔,接著 藉實施一銅鍍敷製程以便形成該通孔24c。然後,該表面互 連層26係藉實施類似於製造該内互連層25之製造步驟的一 製造步驟形成。取代藉施加銅鍍敷至雷射孔提供電氣連接 之方法,可以藉以導電糊填充雷射孔提供電氣連接。或者, 可以藉在該銅膜上形成金屬凸塊且接著使這些凸塊穿過該 絕緣層28提供在該内互連層25與該等可撓互連結構14a與 14 b之間的電氣連接。這些方法之任一方法可以依據製造條 件選擇。 以下,將說明製造依據一第六實施例之一印刷電路板 之一方法。第9圖至第12圖是顯示製造依據此實施例之印刷 電路板的步驟。應注意的是與該第五實施例相同或類似製 程步驟之說明將被省略。 如第9圖所示,多數互連圖案被形成在該絕緣層47上。 該等互連圖案包括欲與該第一可撓互連結構14a連接之端 子墊41a,且亦包括欲與該第二可撓互連結構14b之端子墊 41b。雖然未圖示,與該等墊41a與41b係透過一導電結構提 供。這種導電結構之例子包括:異向性導電糊、異向性導 電黏著劑、一異向性導電膜、多數金屬凸塊、焊料糊等, 14 201206267 其依據選擇之安裝方法被放在該等該第一區域51及該第二 (即,容器區域)區域52中。雖然未圖示,該元件47可以是一 單一絕緣層且多數導電體在其前與後表面上可透過多數通 路電氣連接,或者可以是包括具有内電氣連接之多數絕緣 層及導電層的一結構。 如第10圖所示,接著,該半導體封裝體1被放置成該剛 性互連結構12面向上,即,關性互連結構12之電極棚面 向上。在如此做時,該半導體封裝體!之第二可撓互連結構 _包圍該半導體晶片丨卜接著,該第二可撓互連結構撕 之導電點與該等端子墊41b電氣連接。此外,該第一可撓互 連結構14a被放在該第一區域41中。接著,該第一可撓互連 結構14a之導電點與該等端子墊413電氣連接。如上所述般 配置之半導體封裝體1具有面向下以便與該絕緣層47相對 之半導體晶片11,如第10圖所示。此外,該第一可挽互連 結構Ha及该第二可撓互連結構14b亦分別透過一異向性導 電黏著劑等與該端子墊41a及該端子墊41b連接。不應該提 供電氣連接之該導電構件4 9之部份可維持一絕緣性。 如第11圖所示,接著’該絕緣層43被設置在該半導體 封裝體1四週’且讓該半導體封裝體1暴露出來。雖然未圖 示,但是該層43可以是一單一絕緣層,或者可以是包括具 有多數内電氣連接之多數絕緣層及導電層的一結構。如第 12圖所示,該半導體封裝體1以該密封構件42密封,接著藉 使用類似於在第五實施例中使用之程序步驟,形成該絕緣 層48、該等通路、及該等内互連層45與46。 15 201206267 如上所述’即使當該等端子墊41a被放置在該第一區域 51中,只要這些墊被放置在該第一可撓互連結構14a之可移 動範圍内,製造依據此實施例之一印刷電路板之方法便可 容許該半導體封裝體1輕易地安裝。不將該第一可撓互連結 構14a放在該第一區域51中,該第一可撓互連結構14a可被 放在該絕緣層43與該絕緣層48之間。在這種情形中,可以 實施類似於第五實施例之製程步驟。利用這配置,在該第 一可撓互連結構14a與該内互連層45之間可依據需要形成 多數通孔。 在此實施例之半導體封裝體1中,該第一可撓互連結構 14a及該第二可撓互連結構14b係與該剛性互連結構丨2之兩 側面連接。當需要提供許多電氣連接時,該可撓互連結構 14可以被設置成由該剛性互連結構12之所有側面延伸。利 用這種配置,即使連接銷之數目增加,亦可抑制該等電極 400之間距的縮短。此外,多數可撓互連結構14可被設置到 該剛性互連結構12之一側面上。依這方式,該等可撓互連 結構14之位置及數目可以藉考慮在該第一區域51中之互連 圖案適當地選擇。 前述印刷電路板2至4(第2至4圖)只是例子。這些實施例 之結構可依據設計規格適當地組合。 揭露之實施例之印刷電路板2至4(第2至4圖)可以與由 電子組件、連接器、插座、冷卻結構等提供之所需功能一 起實施,且可全體作為一電氣設備。 揭露之實施例之一印刷電路板可被使用在例如個人電 16 201206267 腦、行動電話、數位相機等多數電子設備中,這是藉使用 一功能安裝基板單元來實現,該功能安裝基板單元係藉將 被動組件及主動組件安裝在揭露之多層印刷電路板上形 成。 依據至少一實施例,可以在沒有受到一剛性互連結構 之區域尺寸之限制的情形下設計例如線寬度、線間距、墊 尺寸、墊間距等之該等互連圖案之規格。 在此所述之所有例子與條件語言是欲達成教學之目的 以協助讀者了解本發明及由發明人貢獻之觀念以便促進該 技術,且欲被視為不被限制於這些特別說明之例子及條 件,且在說明書中之這些例子的編排方式也與顯示本發明 之優劣性無關。雖然本發明之實施例已詳細說明過了,但 是應了解的是在不偏離本發明之精神與範疇的情形下,可 對其進行各種變化、取代及更改。 I:圖式簡單說明3 第1圖是依據一第一實施例之一半導體封裝體的橫截 面圖; 第2圖是依據一第二實施例之一半導體封裝體的橫截 面圖; 第3圖是依據一第三實施例之一半導體封裝體的橫截 面圖; 第4圖是依據一第四實施例之一半導體封裝體的橫截 面圖; 第5圖是顯示在製造依據一第五實施例之一印刷電路 17 201206267 板之一方法中之一製程步驟的圖; 第6圖是顯示在製造依據該第五實施例之一印刷電路 板之方法中之一製程步驟的圖; 第7圖是顯示在製造依據該第五實施例之一印刷電路 板之方法中之一製程步驟的圖; 第8圖是藉在製造依據該第五實施例之一印刷電路板 之方法中將一可撓互連結構放在一絕緣層上獲得之一結構 的俯視立體圖; 第9圖是顯示在製造依據一第六實施例之一印刷電路 板之一方法中之一製程步驟的圖; 第10圖是顯示在製造依據該第六實施例之一印刷電路 板之方法中之一製程步驟的圖; 第11圖是顯示在製造依據該第六實施例之一印刷電路 板之方法中之一製程步驟的圖;及 第12圖是顯示在製造依據該第六實施例之一印刷電路 板之方法中之一製程步驟的圖。 【主要元件符號說明】 1.. .半導體封裝體 2.3.4.. .印刷電路板 11.. .半導體晶片 12…互連結構 13.. .端子 14.. .可撓互連結構 14a...第一可撓互連結構 14b...第二可撓互連結構 21.. .端子墊 22.. .密封構件 23.. .絕緣層 24a,24b,24c,24d...通路 25…内互連層 26.. .表面互連層 18 201206267 27,28...絕緣層 42...密封構件 29...容器區域 43...絕緣層 31...端子墊 44c...通路 32...密封構件 45...内互連層 33...絕緣層 47,48…絕緣層 34c...通路 49...導電構件 35,36...内互連層 51...區域;第- 37,38...絕緣層 52...容器區域; 39...容器區域 400...電極 41a,41b...端子塾;端子 區域 第二區域 19

Claims (1)

  1. 201206267 七、申請專利範圍: 1. 一種多層印刷電路板,包含: 一内互連層;及 一半導體封裝體,其包括一可撓互連結構,該可撓 互連結構之遠端是一自由端, 其中該可撓互連結構及該内互連層係互相電氣連 接。 2. 如申請專利範圍第1項之印刷電路板,其中該可撓互連 結構由一容器區域向外延伸,該容器區域收容欲與該内 互連層電氣連接之該半導體封裝體。 3. 如申請專利範圍第1項之印刷電路板,其中該半導體封 裝體包括一半導體晶片,且其中該可撓互連結構被放置 成與該半導體晶片之一表面直接接觸,且透過一通路與 該内互連層電氣連接。 4. 如申請專利範圍第1項之印刷電路板,其中該半導體封 裝體包括一半導體晶片,且其中該可撓互連結構被放在 該半導體晶片上方且一中間密封構件被放置在其間,且 該可撓互連結構與該内互連層電氣連接。 5. 如申請專利範圍第1項之印刷電路板,其中該可撓互連 結構包括透過一導電構件與一端子墊連接之一部份,該 端子墊被放置在一收容該半導體封裝體之容器區域外 側。 6. —種製造包括一内互連層之一多層印刷電路板之方 法,包含: 20 201206267 將一半導體封裝體放在具有一導電墊形成於其上 之一基材上,而使得該半導體封裝體與該導電墊對齊, 該半導體封裝體包括一可撓互連結構,該可撓互連結構 之遠端是一自由端; 提供一環繞該半導體封裝體的絕緣層;及 在該可撓互連結構與形成在該絕緣層上之該内互 連層之間提供一電氣連接。 7. 如申請專利範圍第6項之方法,包含: 將該可撓互連結構之一部份放置成與該半導體封 裝體之一半導體晶片之一表面直接接觸;及 透過在該可撓互連結構之該部份與該内互連層之 間的一通路來提供一電氣連接。 8. 如申請專利範圍第6項之方法,包含: 將該可撓互連結構之一部份放在該半導體封裝體 之一半導體晶片之一表面上方,且一中間密封構件被放 置在其間;及 在該可撓互連結構之該部份與該内互連層之間提 供一電氣連接。 9. 如申請專利範圍第6項之方法,包含將該可撓互連結構 之一部份透過一導電構件與一端子墊連接,該端子墊被 放置在一收容該半導體封裝體之容器區域外側。 10. —種電子設備,包含: 一外殼; 一安裝在該外殼中之多層印刷電路板,該多層印刷 21 201206267 電路板包括一内互連層,及具有一可撓互連結構之一半 導體封裝體,該可撓互連結構之遠端是一自由端,其中 該可撓互連結構及該内互連層係互相電氣連接。 22
TW100108533A 2010-05-21 2011-03-14 Multilayer printed circuit board using flexible interconnect structure, and method of making same TW201206267A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117011A JP2011243897A (ja) 2010-05-21 2010-05-21 多層プリント基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW201206267A true TW201206267A (en) 2012-02-01

Family

ID=44309434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108533A TW201206267A (en) 2010-05-21 2011-03-14 Multilayer printed circuit board using flexible interconnect structure, and method of making same

Country Status (6)

Country Link
US (1) US20110286188A1 (zh)
EP (1) EP2389049B1 (zh)
JP (1) JP2011243897A (zh)
KR (1) KR101139084B1 (zh)
CN (1) CN102256435A (zh)
TW (1) TW201206267A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
CN104640350B (zh) * 2013-11-11 2018-04-20 日月光半导体制造股份有限公司 电路板模块
KR20170026676A (ko) 2015-08-26 2017-03-09 에스케이하이닉스 주식회사 슬라이딩 상호 연결 배선 구조를 포함하는 플렉서블 소자
JP2018098487A (ja) 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール
US10410963B1 (en) 2018-06-07 2019-09-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Deformed layer for short electric connection between structures of electric device
JP7211267B2 (ja) 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
JP3408375B2 (ja) * 1995-06-20 2003-05-19 新光電気工業株式会社 半導体装置
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
JP4503349B2 (ja) 2003-05-14 2010-07-14 パナソニック株式会社 電子部品実装体及びその製造方法
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
JPWO2006043388A1 (ja) * 2004-10-21 2008-05-22 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP5098313B2 (ja) * 2006-12-06 2012-12-12 凸版印刷株式会社 配線基板
US20100155109A1 (en) * 2008-12-24 2010-06-24 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
KR20110128227A (ko) 2011-11-29
JP2011243897A (ja) 2011-12-01
EP2389049A1 (en) 2011-11-23
CN102256435A (zh) 2011-11-23
US20110286188A1 (en) 2011-11-24
EP2389049B1 (en) 2013-03-06
KR101139084B1 (ko) 2012-06-01

Similar Documents

Publication Publication Date Title
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
JP4592751B2 (ja) プリント配線基板の製造方法
KR100773461B1 (ko) 반도체장치용 패키지기판, 및 반도체장치
TWI479971B (zh) 佈線板,其製造方法及具有佈線板之半導體裝置
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
TWI411073B (zh) 嵌埋被動元件之封裝基板及其製法
US8274148B2 (en) Semiconductor module
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP2005217225A (ja) 半導体装置及びその製造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
US10515890B2 (en) Semiconductor device
TW200820417A (en) Semiconductor package and stacked layer type semiconductor package
JP2009206506A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
TWI353046B (en) Land grid array semiconductor device packages, ass
TW201206267A (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US20050258533A1 (en) Semiconductor device mounting structure
JPWO2012133380A1 (ja) 回路基板及び回路基板の製造方法
WO2020071493A1 (ja) モジュール
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
JPH1187560A (ja) 半導体装置
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
TWI599283B (zh) 印刷電路板及其製作方法