JPWO2012133380A1 - 回路基板及び回路基板の製造方法 - Google Patents

回路基板及び回路基板の製造方法 Download PDF

Info

Publication number
JPWO2012133380A1
JPWO2012133380A1 JP2013507593A JP2013507593A JPWO2012133380A1 JP WO2012133380 A1 JPWO2012133380 A1 JP WO2012133380A1 JP 2013507593 A JP2013507593 A JP 2013507593A JP 2013507593 A JP2013507593 A JP 2013507593A JP WO2012133380 A1 JPWO2012133380 A1 JP WO2012133380A1
Authority
JP
Japan
Prior art keywords
wiring
circuit board
insulating layer
etching
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013507593A
Other languages
English (en)
Inventor
要一 守屋
要一 守屋
悟志 伊藤
悟志 伊藤
哲雄 金森
哲雄 金森
幸弘 八木
幸弘 八木
山本 祐樹
祐樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2012133380A1 publication Critical patent/JPWO2012133380A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Abstract

回路基板(1)は、表面に半導体素子(10)が実装される絶縁層(2)と、絶縁層(2)に設けられた配線部(31,32,33)とを備えている。配線部(31,32,33)は、上側配線部(311,321,331)、下側配線(312,322,332)、および層間接続部(313,323,333)から構成されている。上側配線部(311,321,331)、下側配線部(312,322,332)、および層間接続部(313,323,333)は、一つの銅板から一体形成されている。これにより、大電流に対応可能な回路基板及びその製造方法を提供する。

Description

本発明は、大電流に対応可能な回路基板及び回路基板の製造方法に関する。
一般的な回路基板は、絶縁樹脂などからなる基板に導体性の配線パターンが形成された構成となっている。回路基板を搭載する機器等によっては、大電流が必要となる場合があるため、これまでに、例えば、配線パターンの厚みを厚くすることで、大電流にも対応できる回路基板が提案されている(例えば、特許文献1参照)。図1は、特許文献1に記載の回路基板を模式的に示す図である。
特許文献1に記載の回路基板は、プリプレグからなる基体101の上下面に、銅板をエッチングして形成された導体パターン102,103が設けられている。この導体パターン102,103を導通するために、基体101に上下面を貫通する貫通孔105を形成して、導体パターン102,103を含む基体101の上下面および貫通孔105の内面に銅メッキ104が施されている。
この銅メッキ104が施された貫通孔105が、基体101の上下面に形成された導体パターン102,103を導通するビアホール導体としている。このように構成された回路基板は、導体パターン102,103の厚さが厚くされており、これにより、大電流への対応を可能としている。
特開2002−76571号公報
しかしながら、特許文献1の場合、導体パターン102,103は、銅メッキ105により導通しているため、導体パターン102,103に大電流を流せても、銅メッキ105の厚さも厚くする必要がある。このため、銅メッキ105を大電流に対応させるには、製造時間および製造コストがかかるという問題が発生する。
また、銅メッキ105を形成する銅膜には不純物が含まれるため、純銅と比較して抵抗値が高くなり、ビアホール導体として機能する銅メッキ105が大電流の妨げとなるといった問題もある。
そこで、本発明の目的は、大電流に対応可能な回路基板及び回路基板の製造方法を提供することにある。
本発明に係る回路基板は、絶縁層と、導電性の一つの金属部材から一体形成され、前記絶縁層の上下面それぞれから一部が露出するように、前記絶縁層内に設けられた配線部と、を備える。
この構成では、導電性の一つの金属部材から一体形成した配線部の一部を、絶縁層の上下面それぞれから露出させている。換言すれば、絶縁層の上下面に形成する導電性の配線パターンと、配線パターンを導通するビアホール導体とが、導電性の一つの金属部材から一体形成されている。
配線パターンおよびビアホール導体を別々に形成する場合、それぞれ異なる物質で形成され、接合されることから、接合部分で抵抗値が大きくなる。このため、配線パターンおよびビアホール導体を導電性の一つの金属部材から一体形成することで、配線パターンとビアホール導体との間に接合界面が存在しなくなり、配線部の抵抗値を小さくできる。その結果、大電流に対応可能な回路基板とすることができる。
また、配線パターンとビアホール導体とが一体形成されていることから、配線パターンとビアホール導体との接合部分に剥離が生じることがないため、接合信頼性を向上させることができる。
本発明に係る回路基板において、前記絶縁層の上下面における前記配線部の一部が露出する位置は、前記絶縁層の上下方向に重ならないようにしてある構成でもよい。
この構成では、配線部が絶縁層の上下方向に沿った直線形状とならないため、絶縁層から配線部が抜け出る可能性を低減できる。
本発明に係る回路基板において、前記配線部は、前記絶縁層の上下方向に沿った柱状であって、かつ、前記絶縁層の上下面それぞれから上下方向の中央部に向かって膨らむ形状としてある構成でもよい。
この構成では、中央部が膨らんだ柱状に形成されているため、配線部が絶縁層から抜け出るおそれを抑制できる。
本発明に係る回路基板は、前記絶縁層の上下面から露出した前記配線部の一部にニッケルメッキ皮膜が形成されている構成でもよい。
この構成では、ニッケルメッキ皮膜を形成することで、露出部分における強度を確保することができる。
本発明に係る回路基板は、前記絶縁層の上面から露出した前記配線部の一部に電子部品が直接実装されている構成でもよい。
この構成では、貫通孔をメッキで充填した場合に比べて露出部分に凹部が発生しにくく露出部分の平坦性が高いため、電子部品を直接実装でき、ランド形成が不要となる。
本発明に係る回路基板において、前記電子部品はパワー半導体素子である構成でもよい。ここで、パワー半導体素子とは、電力変換用半導体素子や電力制御用半導体素子のことをいい、電力用半導体素子ともいう。
この構成では、高電圧で大電流を扱うパワー半導体素子に対応可能な回路基板を実現している。
本発明に係る回路基板において、前記電子部品は樹脂により封止されている構成でもよい。
この構成では、電子部品が樹脂により封止することで、電子部品を保護できる。
本発明に係る回路基板の製造方法には、導電性の一つの金属部材の第1の面をエッチングして配線パターンを形成する工程と、前記第1の面における、エッチングにより金属部材が除去された部分に絶縁体を充填する工程と、前記金属部材の第2の面をエッチングして配線パターンを形成する工程と、前記第2の面における、エッチングにより金属部材が除去された部分に絶縁体を充填する工程と、を含むことを特徴とする。
この構成では、絶縁体の第1および第2の面に形成する配線パターンと、配線パターンを導通するビアホール導体とが、一つの金属部材から一体形成された回路基板を製造できる。配線パターンおよびビアホール導体が別々に形成された回路基板の場合、それぞれ異なる物質で形成され、接合されることから、接合部分で抵抗値が大きくなる。このため、配線パターンおよびビアホール導体を導電性の一つの金属部材から一体形成することで、配線パターンとビアホール導体との間に接合界面が存在しなくなり、配線部の抵抗値を小さくできる。その結果、大電流に対応可能な回路基板とすることができる。また、エッチングにより第1の面に配線パターンを形成した後に、絶縁体を充填するため、第2の面に配線パターンを形成した後においても、各配線パターンが分離することなく、絶縁層と配線部が一体化した回路基板を製造することができる。
本発明によれば、絶縁層における配線部の抵抗値が大きくならないようにすることで、回路基板を大電流に対応させることができる。
特許文献1に記載の回路基板を模式的に示す図 実施形態1に係る回路基板の模式図 実施形態1に係る回路基板の製造工程を順に示した模式図 実施形態1に係る回路基板の別の例を示す図 実施形態2に係る回路基板の模式図 実施形態2に係る回路基板の製造工程を順に示した模式図 実施形態2に係る回路基板の別の例を示す図 実施形態3に係る回路基板の模式図 実施形態3に係る回路基板の製造工程を順に示した模式図 実施形態3に係る回路基板の別の例を示す図 半導体素子を樹脂により封止した回路基板の断面を示す模式図
(実施形態1)
図2は、実施形態1に係る回路基板の模式図である。図2(a)は回路基板の上面図である。図2(b)は図2(a)のII−II線における断面図である。実施形態1に係る回路基板1は、主面(上面)に半導体素子10が実装され、半導体素子10と、下面側に接続される基板、素子又はグランド等の電極とを電気的に接続する。
本実施形態では、回路基板1に実装する電子部品を半導体素子10としているが、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子、又はコンデンサ、インダクタ等の受動素子等で適宜変更可能である。本実施形態では、半導体素子10は、パワー半導体素子、例えばパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)とする。
回路基板1は、絶縁層2および配線部31,32,33を備えている。絶縁層2は、シート状の絶縁樹脂であり、上下面が略正方形状の直方体を有している。絶縁層2の上面には半導体素子10が搭載される。絶縁樹脂は、例えば、エポキシ樹脂やポリイミド樹脂等が挙げられる。絶縁層2は、一層であってもよいし、多層であってもよい。また、以下では、絶縁層2の上下面に隣接する四面を側面という。
配線部31,32,33は、絶縁層2の上面に搭載される半導体素子10と、絶縁層2の下面に接続される電極とを電気的に接続する。より具体的には、配線部31は半導体素子10のゲート端子に対する配線であり、配線部32はソース端子に対する配線であり、配線部33はドレイン端子に対する配線である。
配線部31,32,33はそれぞれ一つの銅板から形成されている。すなわち、従来では、絶縁層2の上下面に形成した導電性の配線パターンを、絶縁層2に設けた貫通孔に金属粉末を分散させた樹脂組成物を充填して形成したビアホール導体で導通しているのに対し、本実施形態では、配線パターンおよびビアホール導体を配線部31,32,33として一つの銅板で形成している。
このため、従来では、異なる物質の配線パターンとビアホール導体とを接合することで配線経路の抵抗値が大きくなるが、配線部31,32,33は、接合部分が存在しないことから抵抗値が大きくならない。
また、配線部31,32,33が一つの銅板から形成されていることから、金属粉末を分散させた樹脂組成物を用いる場合に比べて金属成分の比率が高く、配線部31,32,33自体の抵抗値が小さい。
従って、半導体素子10が大電流を必要としても、配線部31,32,33は大電流の妨げとならない。
配線部31は、上側配線部311、下側配線部312および層間接続部313から構成されている。
上側配線部311は、各面が長方形からなる直方体を有している。この直方体の最大面積をなす対向する二面を上下面とする。上側配線部311は、直方体の長手方向が絶縁層2の一側面と平行し、かつ、上面が絶縁層2の上面から露出するよう設けられている。絶縁層2の上面から露出した上側配線部311の上面にはニッケルメッキ皮膜が形成され、半導体素子10のゲート端子が直接接続される。ニッケルメッキ皮膜を形成することで、露出部分における強度を確保している。
下側配線部312は、上側配線部311と略同形状であって、長手方向の長さが上側配線部311より長くなっている。下側配線部312は、絶縁層2の上下方向(厚み方向)において上側配線部311と重ならない位置に、下面が絶縁層2の下面から露出するよう設けられている。絶縁層2の下面から露出した下側配線部312の下面は、基板等の電極に接続される。
層間接続部313は、絶縁層2の平面方向(厚み方向の直交方向)に平行な直方体形状の平板である。層間接続部313は、長手方向が上側配線部311および下側配線部312の長手方向と一致し、平行する二側面の一方が上側配線部311の下部に、他方が下側配線部312の上部にそれぞれ接続している。
このように、配線部31は、一つの銅板から上側配線部311、下側配線部312および層間接続部313が一体形成されているため、途中に異なる物質の接合部がなく、抵抗値が大きくなることを防止している。また、上側配線部311および下側配線部312が上下方向において重ならないようにしてあり、絶縁層2の上下方向に直線状とならないため、配線部31が絶縁層2から抜け落ち易くなることを防止している。
また、配線部31を構成する上側配線部311、下側配線部312および層間接続部313それぞれを角柱状(直方体形状)とすることで、円柱状とした場合との対比において、全体の体積を大きくすることができるため、配線部31の抵抗値を軽減することができる。また、後述するが、配線部31は、銅板からエッチングにより形成されるため、製造時における大きさ等の調整が、円柱状とする場合よりも容易となる。
配線部32は、上側配線部321、下側配線部322および層間接続部323から構成されている。上側配線部321は半導体素子10のソース端子が接続され、下側配線部322は基板等の電極に対し電気的に接続する。
配線部33は、上側配線部331、下側配線部332および層間接続部333から構成されている。上側配線部331は半導体素子10のドレイン端子が接続され、下側配線部332は基板等の電極に対し電気的に接続する。
これら配線部32,33は、大きさは異なるが配線部31と同様の構成を有しているため、説明は省略する。
次に、実施形態1に係る回路基板1の製造方法について説明する。図3は、実施形態1に係る回路基板1の製造工程を順に示した模式図である。図3は、製造工程において、図2(a)のII−II線における断面を示している。
第1工程では(図3(a))、厚み400μmの銅板(金属部材)30の上下面に対し感光性レジスト膜を付着させ、サブトラクティブ法(不要な部分を取り除いて回路を残す方法)により厚さ200μmの矩形状のパターンが残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、上側配線部311,321,331となる。
第2工程では(図3(b))、銅板30の上面において、エッチングにより除去した部分に、絶縁樹脂21を充填する。このとき、エッチングにより残ったパターン(上側配線部311等)の少なくとも上面が露出するように絶縁樹脂21を充填する。絶縁樹脂21は、例えばポリイミド樹脂であり、充填後、絶縁樹脂21をプレスし、硬化する。
第3工程では(図3(c))、銅板30の下面に、厚さ100μmの矩形状のパターンが残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、下側配線部312,322,332となる。
第4工程では(図3(d))、第3工程で露出した銅板30の部分に感光性レジスト膜を付着させ、第1および第2工程で形成したパターン(上側配線部311および下側配線部312等)を接続する厚さ100μmのパターンが残るように、露光および現像し、エッチングする。これにより形成されたパターンが、層間接続部313,323,333となる。
第5工程では(図3(e))、銅板30の下面において、エッチングにより除去した部分に、絶縁樹脂22を充填する。このとき、エッチングにより残ったパターン(下側配線部312等)の少なくとも下面が露出するように絶縁樹脂22を充填する。絶縁樹脂22は、例えばポリイミド樹脂であり、充填後、絶縁樹脂22をプレスし、硬化する。この絶縁樹脂21,22が図2に示す絶縁層2となる。
この第1から第5工程により、一つの銅板から一体形成され、上側配線部、下側配線部および層間接続部が剥離することがない配線部31,32,33を有する回路基板1を製造することができる。また、図3(b)の第2工程で説明したように、エッチングにより上側配線部311,321,331を形成した後、絶縁樹脂21を充填し、硬化させることにより、製造過程において、上側配線部311,321,331それぞれが分離することを防止できる。
なお、本実施形態では、上側配線部311、下側配線部312または層間接続部313等の厚さを具体的な数値を用いて説明したが、大きさ等は適宜変更可能である。図4は、実施形態1に係る回路基板1の別の例を示す図である。図2では、層間接続部313,323,333は、厚さ100μmとしているが、より大電流に対応すべく、例えば200μmの厚さとしてもよい。
本実施形態では、絶縁層2の上下面と配線部31,32,33の露出した面とが同一平面にすることが容易であり、配線基板の平坦性を高めることができる。また、銅板30の上面および下面から複数回に分けて絶縁樹脂22を充填後、プレスしているため、絶縁層2と配線部31,32,33との間に空隙が発生せず、密着性の高い回路基板1が得られる。
(実施形態2)
実施形態2に係る配線基板は、配線部が実施形態1に係る回路基板1の配線部31,32,33と相違する。具体的には、実施形態1では、上側配線部311および下側配線部312、上側配線部321および下側配線部322、並びに、上側配線部331および下側配線部332のそれぞれは、絶縁層2の上下方向に重ならないよう形成されている。これに対し、本実施形態2では、一部が絶縁層2の上下方向に重なるよう形成されている。以下、その相違点について説明する。
図5は、実施形態2に係る回路基板の模式図である。図5(a)は回路基板の上面図である。図5(b)は図5(a)のV−V線における断面図である。
実施形態2に係る回路基板1は、絶縁層2および配線部41,42,43を備えている。絶縁層2は、実施形態1と同様である。配線部41,42,43は、実施形態1と同様、それぞれ一つの銅板から形成されている。
配線部41は、上側配線部411および下側配線部412から構成されている。上側配線部411は、実施形態1の上側配線部311と同様に、絶縁層2に設けられている。
下側配線部412は、上側配線部411と略同形状であって、長手方向の長さが上側配線部311より長くなっている。下側配線部412は、上面の一部が上側配線部411の下面の一部に接続し、下面が絶縁層2の下面から露出するよう設けられている。すなわち、下側配線部412は、図5(a)に示すように、上面から見た場合に、上側配線部411と一部が重なっている。
このように、配線部41は、一つの銅板から上側配線部411および下側配線部412が一体形成されているため、途中に異なる物質の接合部がなく、抵抗値が大きくなることを防止している。また、上側配線部411および下側配線部412が上下方向において一部が重なっているため、実施形態1に係る層間接続部313が不要となり、回路基板1は、より大電流に対応することが可能となる。また、上側配線部411および下側配線部412が上下方向において完全に重なっていないため、配線部41が絶縁層2から抜け落ち易くならない。
配線部42は、上側配線部421および下側配線部422から構成されている。上側配線部421は半導体素子10のソース端子が接続され、下側配線部422は基板等の電極に対し電気的に接続する。配線部43は、上側配線部431および下側配線部432から構成されている。上側配線部431は半導体素子10のドレイン端子が接続され、下側配線部432は基板等の電極に対し電気的に接続する。
これら配線部42,43は、大きさは異なるが配線部41と同様の構成を有しているため、説明は省略する。
次に、実施形態2に係る回路基板1の製造方法について説明する。図6は、実施形態2に係る回路基板1の製造工程を順に示した模式図である。図6は、製造工程において、図5(a)のV−V線における断面を示している。
第1工程では(図6(a))、厚み400μmの銅板40の上下面に対し感光性レジスト膜を付着させ、サブトラクティブ法により厚さ200μmの矩形状のパターンが残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、上側配線部411,421,431となる。
第2工程では(図6(b))、銅板40の上面において、エッチングにより除去した部分に、絶縁樹脂21を充填する。このとき、エッチングにより残ったパターン(上側配線部411等)の少なくとも上面が露出するように絶縁樹脂21を充填する。絶縁樹脂21は、例えばポリイミド樹脂であり、充填後、絶縁樹脂21をプレスし、硬化する。
第3工程では(図6(c))、銅板40の下面に、第1工程で形成したエッチング(上側配線部411等)の下面の一部と重なる厚さ200μmの矩形状のパターンが残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、下側配線部412,422,432となる。
第4工程では(図6(d))、銅板40の下面において、エッチングにより除去した部分に、絶縁樹脂22を充填する。このとき、エッチングにより残ったパターン(下側配線部412等)の少なくとも下面が露出するように絶縁樹脂22を充填する。絶縁樹脂22は、例えばポリイミド樹脂であり、充填後、絶縁樹脂22をプレスし、硬化する。この絶縁樹脂21,22が図5に示す絶縁層2となる。
この第1から第4工程により、一つの銅板から一体形成された配線部41,42,43を有する回路基板1を製造することができる。
なお、本実施形態では、上側配線部411および下側配線部412等の厚さは、何れも200μmと同じにしているが、厚さ等は適宜変更可能である。図7は、実施形態2に係る回路基板1の別の例を示す図である。例えば、図7(a)に示すように、上側配線部411(又は421,431)の厚みを300μmとし、下側配線部412(又は422,432)の厚みを200μmとして、絶縁層2の平面方向において、上側配線部411(又は421,431)および下側配線部412(又は422,432)が一部重なるようにしてもよい。
また、図7(b)に示すように、上側配線部411(又は421,431)および下側配線部412(又は422,432)のそれぞれの厚みを300μmとして、絶縁層2の平面方向において、上側配線部411(又は421,431)および下側配線部412(又は422,432)が一部重なるようにしてもよい。
図7(a)および図7(b)において、何れも配線部41,42,43の厚さを厚くすることができるため、回路基板1を、より大電流に対応させることができる。
(実施形態3)
実施形態3では、配線部が絶縁層2の厚み方向に沿って柱状に形成されている。以下、実施形態1,2との相違点について説明する。
図8は、実施形態3に係る回路基板の模式図である。図8(a)は回路基板の上面図である。図8(b)は図8(a)のVIII−VIII線における断面図である。
実施形態3に係る回路基板1は、絶縁層2および配線部51,52,53を備えている。絶縁層2は、実施形態1と同様である。配線部51,52,53は、実施形態1,2と同様、それぞれ一つの銅板から形成されている。
配線部51,52,53は、同じ大きさ及び形状の上下面を有し、上下面に垂直な軸方向における中央部が外側に膨らんだ柱状を有している。この配線部51,52,53は、軸方向が絶縁層2の厚み方向に沿っており、上下面が絶縁層2の上下面から露出するよう、絶縁層2に設けられている。
配線部51,52,53は中央部が膨らんだ形状であるため、絶縁層2から抜け落ち難くなっている。また、本実施形態では、絶縁層2の平面方向における配線部51,52,53の幅を大きくできるため、回路基板1をより大電流に対応させることができる。
次に、実施形態3に係る回路基板1の製造方法について説明する。図9は、実施形態3に係る回路基板1の製造工程を順に示した模式図である。図9は、製造工程において、図8(a)のVIII−VIII線における断面を示している。
第1工程では(図9(a))、厚み400μmの銅板50の上下面に対し感光性レジスト膜を付着させ、サブトラクティブ法により断面が台形状となる厚さ200μmのパターン511,521が残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、配線部51,52,53の上側部分となる。
第2工程では(図9(b))、銅板50の上面において、エッチングにより除去した部分に、絶縁樹脂21を充填する。このとき、エッチングにより残ったパターンの少なくとも上面が露出するように絶縁樹脂21を充填する。絶縁樹脂21は、例えばポリイミド樹脂であり、充填後、絶縁樹脂21をプレスし、硬化する。
第3工程では(図9(c))、銅板50の下面に、第1工程で形成したパターンと同形状の厚さ200μmのパターンが残るように露光および現像し、エッチングを行う。エッチングにより残ったパターンが、配線部51,52,53の下側部分となる。
第4工程では(図9(d))、銅板50の下面において、エッチングにより除去した部分に、絶縁樹脂22を充填する。このとき、エッチングにより残ったパターンの少なくとも下面が露出するように絶縁樹脂22を充填する。絶縁樹脂22は、例えばポリイミド樹脂であり、充填後、絶縁樹脂22をプレスし、硬化する。この絶縁樹脂21,22が図8に示す絶縁層2となる。
この第1から第4工程により、一つの銅板から一体形成された配線部51,52,53を有する回路基板1を製造することができる。
なお、本実施形態では、配線部51,52,53は、上下面に垂直な軸方向における中央部が外側に膨らんだ柱状としているが、形状は適宜変更可能である。図10は、実施形態3に係る回路基板1の別の例を示す図である。例えば、図10(a)に示すように、配線部51,52,53は直方体形状としてもよい。また、図10(b)に示すように、配線部51,52,53は、断面がL字状となる形状であってもよいし、図10(c)に示すように、断面がT字状となる形状であってもよい。
なお、回路基板1の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
例えば、回路基板1に実装した半導体素子10を熱硬化性エポキシ樹脂等により封止するようにしてもよい。図11は、半導体素子10を樹脂により封止した回路基板1の断面を示す模式図である。図11に示すように、半導体素子10を樹脂で封止することで、半導体素子10を熱や湿度などの環境から保護することができる。
なお、図11では、実施形態1に係る配線基板1を示しているが、配線基板は、実施形態1,2,3の何れであってもよいし、図4、図7および図10等に示す変形例の配線基板1であってもよい。
1−配線基板
2−絶縁層
10−半導体素子
30−銅板(金属部材)
31,32,33−配線部
311−上側配線部(配線パターン)
312−下側配線部(配線パターン)
313−層間接続部

Claims (8)

  1. 絶縁層と、
    導電性の一つの金属部材から一体形成され、前記絶縁層の上下面それぞれから一部が露出するように、前記絶縁層内に設けられた配線部と、
    を備える回路基板。
  2. 前記絶縁層の上下面における前記配線部の一部が露出する位置は、前記絶縁層の上下方向に重ならないようにされている、請求項1に記載の回路基板。
  3. 前記配線部は、
    前記絶縁層の上下方向に沿った柱状に形成されており、かつ、前記絶縁層の上下面それぞれから上下方向の中央部に向かって膨らむ形状に形成されている、
    請求項1に記載の回路基板。
  4. 前記絶縁層の上下面から露出した前記配線部の一部にニッケルメッキ皮膜が形成されている、請求項1から3の何れか一つに記載の回路基板。
  5. 前記絶縁層の上面から露出した前記配線部の一部に電子部品が直接実装されている、請求項1から4の何れか一つに記載の回路基板。
  6. 前記電子部品はパワー半導体素子である、請求項5に記載の回路基板。
  7. 前記電子部品は樹脂により封止されている、請求項5又は6に記載の回路基板。
  8. 導電性の一つの金属部材の第1の面をエッチングして配線パターンを形成する工程と、
    前記第1の面における、エッチングにより金属部材が除去された部分に絶縁体を充填する工程と、
    前記金属部材の第2の面をエッチングして配線パターンを形成する工程と、
    前記第2の面における、エッチングにより金属部材が除去された部分に絶縁体を充填する工程と、
    を含む回路基板の製造方法。
JP2013507593A 2011-03-28 2012-03-27 回路基板及び回路基板の製造方法 Pending JPWO2012133380A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011069094 2011-03-28
JP2011069094 2011-03-28
PCT/JP2012/057883 WO2012133380A1 (ja) 2011-03-28 2012-03-27 回路基板及び回路基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014043519A Division JP2014135502A (ja) 2011-03-28 2014-03-06 回路基板の製造方法及び回路基板

Publications (1)

Publication Number Publication Date
JPWO2012133380A1 true JPWO2012133380A1 (ja) 2014-07-28

Family

ID=46931097

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013507593A Pending JPWO2012133380A1 (ja) 2011-03-28 2012-03-27 回路基板及び回路基板の製造方法
JP2014043519A Pending JP2014135502A (ja) 2011-03-28 2014-03-06 回路基板の製造方法及び回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014043519A Pending JP2014135502A (ja) 2011-03-28 2014-03-06 回路基板の製造方法及び回路基板

Country Status (3)

Country Link
US (1) US20140022750A1 (ja)
JP (2) JPWO2012133380A1 (ja)
WO (1) WO2012133380A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013202291B4 (de) * 2013-02-13 2020-06-18 Adidas Ag Dämpfungselement für Sportbekleidung und Schuh mit einem solchen Dämpfungselement
WO2014188964A1 (ja) * 2013-05-22 2014-11-27 株式会社村田製作所 部品内蔵配線基板および部品内蔵配線基板の製造方法
CN107004648B (zh) * 2014-11-20 2019-04-23 日本精工株式会社 电子部件搭载用散热基板
JP6669513B2 (ja) 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
JP6568637B1 (ja) * 2018-12-04 2019-08-28 板橋精機株式会社 プリント基板及びその製造方法
JP6804115B1 (ja) * 2019-08-09 2020-12-23 板橋精機株式会社 プリント基板
US11581251B2 (en) 2020-11-10 2023-02-14 Qualcomm Incorporated Package comprising inter-substrate gradient interconnect structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289998A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 回路基板とその製造方法
JP2006332324A (ja) * 2005-05-26 2006-12-07 Hitachi Metals Ltd 基板接続用シートの製造方法及び基板接続用シート
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289998A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 回路基板とその製造方法
JP2006332324A (ja) * 2005-05-26 2006-12-07 Hitachi Metals Ltd 基板接続用シートの製造方法及び基板接続用シート
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
WO2012133380A1 (ja) 2012-10-04
JP2014135502A (ja) 2014-07-24
US20140022750A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
JP2014135502A (ja) 回路基板の製造方法及び回路基板
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
CN109074947B (zh) 电子部件
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
US20090249618A1 (en) Method for manufacturing a circuit board having an embedded component therein
JP2018186241A (ja) 電子部品およびその製造方法
TW201206267A (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
US10141266B2 (en) Method of fabricating semiconductor package structure
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
US9082723B2 (en) Semiconductor package and fabrication method thereof
JP2019021863A (ja) 多層基板
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
TWI599283B (zh) 印刷電路板及其製作方法
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
TWI591739B (zh) 封裝堆疊結構之製法
JP5890475B2 (ja) インダクタ内蔵部品
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI566331B (zh) 封裝模組及其基板結構
JP2006344631A (ja) 部品内蔵基板
TWI571187B (zh) Buried element double layer board and its making method
US10506717B2 (en) Inductor component and method of manufacturing inductor component
JP2017183531A (ja) 電子部品搭載基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304