TW201133843A - Semiconductor device with buried gate and method for fabricating the same - Google Patents

Semiconductor device with buried gate and method for fabricating the same Download PDF

Info

Publication number
TW201133843A
TW201133843A TW099124837A TW99124837A TW201133843A TW 201133843 A TW201133843 A TW 201133843A TW 099124837 A TW099124837 A TW 099124837A TW 99124837 A TW99124837 A TW 99124837A TW 201133843 A TW201133843 A TW 201133843A
Authority
TW
Taiwan
Prior art keywords
region
layer
barrier
oxidation preventing
forming
Prior art date
Application number
TW099124837A
Other languages
English (en)
Other versions
TWI511289B (zh
Inventor
Se-Aug Jang
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201133843A publication Critical patent/TW201133843A/zh
Application granted granted Critical
Publication of TWI511289B publication Critical patent/TWI511289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Description

201133843 六、發明說明： 本案主張在2009年7月3 1日申請之韓國專利申請案 10-2009-0070992之優先權，將其全部內容以參考的方式併 入本文中。 【發明所屬之技術領域】 本發明之示範性實施例係關於一種半導體裝置，尤其 是，一種具有埋入式閘極之半導體裝置及其製造方法。 【先前技術】 最近，已開發出如動態隨機存取記億體（DRAM)之半 導體裝置的製造製程而增加積體化密度（integration density )。當透過製造埋入式閘極來增加半導體裝置的積 體化密度時，已試圖利用各種方法來確保半導體裝置的可 靠性。亦可將埋入式閘極稱爲埋入式字元線。 埋入式閘極能藉由將閘極或字元線埋設在半導體基板 內而顯著地減少在字元線與位元線之間的寄生電容。因 此’應用埋入式閘極能大幅地改善半導體裝置之電壓感測 操作的可靠性。 同時’在包含埋入式閘極的半導體裝置中，其存在對 S入式閘極而言相當小的水平空間，而無法使用將低電阻 金屬層配置在多晶矽層上的雙層結構。因此，在製造埋入 式閘極時，可使用低電阻金屬層作爲閘極，而不在閘極介 電層上形成多晶矽層。 第1圖係顯示習知之具有埋入式閘極之半導體裝置的 剖面圖。 201133843 參照第1圖，習知之半導體裝置可包含半導體基板 11，其中界定了第1區101及第2區102。第1區1〇1係 記憶體胞元區，且第2區1 02係周邊電路區。 可將隔離層12形成在第1區101及第2區102以便將 形成在個別區域的元件隔離。隔離層1 2在個別區域中界定 複數個主動區13。 在第1區101中’可同時餓刻主動區13及隔離層12 而形成主動區溝槽14A及隔離層溝槽MB。接著，可形成 部分地塡入主動區溝槽MA及隔離層溝槽MB的埋入式閘 極16。換言之，埋入式閘極16可被形成在已形成於主動 區13的主動區溝槽14A的一部分，且亦可被形成在已形成 於隔離層12的隔離層溝槽14B的一部分。因爲可藉由同時 蝕刻主動區13及隔離層12來形成主動區溝槽14A及隔離 層溝槽14B，所以它們可在相同方向上延伸。 又，可將層間介電層17形成在埋入式閘極16上而對 主動區溝槽1 4 A及隔離層溝槽1 4 B的殘餘部分進行間隙塡 入（gap-fill)。再者’可將閘極介電層15形成在埋入式 閘極16與主動區溝槽14A及隔離層溝槽14B之間。 在如上述之習知的半導體裝置中，在埋入式閘極16的 特性上存有顧慮。雖然未顯示，但在如氧化製程之各式各 樣的後續的熱製程期間，埋入式閘極16可能會劣化 (degraded) 。 【發明内容】 本發明之示範性實施例係針對一種半導體裝置，其能 201133843 夠防止埋入式閘極在如氧化製程之後續的熱製程期間劣 化，及其製造方法。 根據本發明之示範性實施例，一種半導體裝置包含： 第1區及第2區、配置在第1區之埋入式閘極、及圍繞第 1區之防氧化阻障。 根據本發明之另一示範性實施例，一種半導體裝置包 含：第1區及第2區、配置在第1區之埋入式閘極、圍繞 第1區之防氧化阻障、及覆蓋第1區的上部之防氧化層。 根據本發明之另一示範性實施例，一種製造半導體裝 置之方法包含：製備具有第1區及第2區之基板；形成圍 繞第1區的防氧化阻障：及將埋入式閘極形成在第1區。 根據本發明之另一示範性實施例，一種製造半導體裝 置之方法包含：製備具有第1區及第2區之基板；形成圍 繞第1區的防氧化阻障；將埋入式閘極形成在第1區；及 形成覆蓋第1區的上部之防氧化層。 第1區可包含記憶體胞元區，且第2區可包含周邊電 路區。防氧化阻障可包含矽，且防氧化阻障可具有範圍從 約lnm至約300nm的寬度。防氧化層可包含氮化物層。 【實施方式】 下面將參照隨附圖式而更詳細地描述本發明之數個示 範性實施例。然而，本發明可以不同的形式實施且不應被 視爲受限於本文所述之數個示範性實施例。而且，提供這 些實施例係爲了使本說明書更加徹底及完整，且將完全傳 達本發明的範圍給本發明所屬技術領域中具有通常知識 201133843 者。本說明書之全文，在本發明之各圖式及示範性實施例 中類似的元件符號代表類似的組件。 圖式不盡然依比例繪製且在某些情況下爲了清楚顯示 示範性實施例的特徵而可能將比例誇大。當第1層被指爲 是在第2層「上」或在基板「上」時，並非只指將第1層 直接形成在第2層或基板上的情況，而是亦指在第1層與 第2層或基板之間存在著第3層的情況。 根據本發明之示範性實施例，將防氧化阻障形成爲圍 繞形成有埋入式閘極的第1區，藉此防止埋入式閘極在如 氧化製程之後續的熱製程期間被劣化。下面，將把第]區 稱作「記憶體胞元區」，且將把鄰接於第1區之第2區稱 作「周邊電路區」。 第2A圖係顯示根據本發明第1示範性實施例之記憶體 胞元區及周邊電路區之平面圖，及第2B圖係顯示在記憶體 胞元區與周邊電路區之間的邊界區（在第2A圖中以元件符 號「A」標示）之平面圖。 參照第2A圖，將記憶體胞元區201及周邊電路區202 配置成彼此鄰接，及形成圍繞記憶體胞元區201之防氧化 阻障203。將防氧化阻障203形成在周邊電路區202與記 憶體胞元區2 0 1之間的邊界區。在另一示範性實施例中， 可將防氧化阻障203形成在周邊電路區202而圍繞記憶體 胞元區201的邊緣。 參照第2B圖，將由隔離層2〇5所界定的主動區206A 及206B形成在記憶體胞元區201及周邊電路區202。形成 201133843 在記憶體胞元區201之主動區206A、及形成在周邊電路區 202之主動區206B在尺寸及形狀上可以是不同的。 在記憶體胞元區202中，形成複數個埋入式閘極207 以塡入藉由蝕刻主動區206A及隔離層2 05所形成的溝槽。 可將埋入式閘極207形成爲線型圖案（1丨1^-1)^£?3^61·!!)， 其中埋入式閘極207形成彼此平行且分開特定距離的線性 結構（linear structure)。 又，如第2B圖所示，可將防氧化阻障203形成在周邊 電路區202與記憶體胞元區201之間的邊界區。 第2C圖係沿著第2B圖的線B-B’之剖面圖，而第2D 圖係沿著第2 B圖的線C - C ’之剖面圖。 參照第2C及2D圖，製備半導體基板21。在半導體基 板21中，界定了記憶體胞元區201及周邊電路區202。將 隔離層205形成在記憶體胞元區201及周邊電路區202以 便將形成在個別區域的元件隔離。隔離層205可在個別區 域中界定出複數個主動區206A及206B。 在記憶體胞元區201中，可同時蝕刻主動區206A及隔 離層205而形成主動區溝槽26A及隔離層溝槽26B。接著， 形成部分地塡入主動區溝槽26A及隔離層溝槽26B的埋入 式閘極207。換言之，埋入式閘極207被形成在已形成於 主動區206A的主動區溝槽26 A的一部分，及亦在已形成 於隔離層205的隔離層溝槽26B的一部分。又，可將主動 區溝槽26A及隔離層溝槽26B形成爲在相同方向上延伸。 例如，主動區溝槽26A可具有平行於隔離層溝槽26B的線 201133843 性形狀（linear shape )。然而，形成在隔離層205的隔離 層溝槽26B可比形成在主動區206A的主動區溝槽26A還 深。 此外，將層間介電層28形成在埋入式閘極207上而對 主動區溝槽26A及隔離層溝槽26B的殘餘部分進行間隙塡 入。再者，可將閘極介電層27形成在埋入式閘極207與主 動區溝槽26A及隔離層溝槽26B之間。 埋入式閘極207包含選自由氮化鈦（TiN )層、氮化钽 (TaN )層、氮化碳鉬（TaCN )層、氮化鎢（WN )層、及 鎢（W)層所構成之群組的至少一個金屬層。因此，將埋 入式閘極2 0 7的片電阻（R s )顯著地減少，因而，可將埋 入式閘極207形成爲次30-nm溝槽。例如，埋入式閘極207 可具有堆疊氮化鈦（TiN )層及鎢（W )層的結構。在此情 況，可使用原子層沉積（ALD)來形成氮化鈦層。 層間介電層28可具有包含氧化物層或氮化物層的單 層結構。氧化物層可包含旋轉塗布的介電層（SOD層，spin on dielectric (SOD) layer)，且，尤其是，可使用聚矽氮 烷（polysilazane(PSZ))來形成SOD層。或者是，層間 介電層28爲氮化物層，氮化物層可包含氮化矽層。 將周邊電路區202配置成鄰接於記憶體胞元區201， 且形成圍繞記憶體胞元區201的防氧化阻障203。更具體 而言，將防氧化阻障203形成在記億體胞元區201與周邊 電路區202之間的邊界區。在另一實施例中，可將防氧化 阻障203形成在周邊電路區202的邊緣而圍繞記憶體胞元 201133843 2 0 1 〇 根據本發明第1示範性實施例，當在周邊電路區202 上執行後續的熱製程時防氧化阻障2 0 3能防止埋入式閘極 207被劣化。 第3A圖係顯示根據本發明第2示範性實施例之記憶體 胞元區及周邊電路區之平面圖’及第3B圖係顯示在記憶體 胞元區與周邊電路區之間的邊界區（在第3A圖中以元件符 號「A2」標示）之平面圖。 參照第3A圖’將記憶體胞元區301及周邊電路區3〇2 配置成彼此鄰接’及形成圍繞記憶體胞元區301之防氧化 阻障3 03。形成防氧化層3 04而覆蓋記憶體胞元區301 β將 防氧化阻障303形成在周邊電路區3〇2與記憶體胞元區301 之間的邊界區。在另一實施例中，可將防氧化阻障3 03形 成在周邊電路區302而圍繞記憶體胞元區301的邊緣。 參照第3Β圖，將由隔離層305所界定之主動區306Α 及306Β形成在記憶體胞元區301及周邊電路區302。形成 在記憶體胞元區301之主動區306Α、及形成在周邊電路區 302之主動區306Β在尺寸及形狀上可以是不同的。 在記憶體胞元區302中，形成複數個埋入式閘極307 以塡入藉由蝕刻主動區3 06Α及隔離層3 0 5所形成的溝槽。 可將埋入式閘極3 0 7形成爲線型圖案，其中埋入式閘極3 〇 7 形成彼此平行且分開特定距離的線性結構。 又，如第3Β圖所示’可將防氧化阻障303形成在周邊 電路區302與記憶體胞元區301之間的邊界區。 201133843 第3C圖係沿著第3B圖的線Β2·Β2’之剖面圖’第3D 圖係沿著第3 B圖的線c 2 - c 2 ’之剖面圖。 參照第3C及3D圖，製備半導體基板31。在半導體基 板31中，界定了記憶體胞元區301及周邊電路區302。將 隔離層305形成在記憶體胞元區301及周邊電路區302以 便將形成在個別區域的元件隔離。隔離層305可在個別區 域中界定出複數個主動區306A及306B。 在記憶體胞元區301中’可同時蝕刻主動區3〇6A及隔 離層305而形成主動區溝槽36A及隔離層溝槽36B。接著’ 形成部分地塡入主動區溝槽36A及隔離層溝槽36B的埋入 式閘極307。換言之，埋入式閘極307被形成在已形成於 主動區306A的主動區溝槽36A的一部分，且亦形成在已 形成於隔離層305的隔離層溝槽36B的一部分。又，可將 主動區溝槽36A及隔離層溝槽36B形成爲在相同方向上延 伸。例如，主動區溝槽36A可具有平行於隔離層溝槽36B 的線性形狀。然而，形成在隔離層3 05的隔離層溝槽36B 可比形成在主動區306A的主動區溝槽36A還深。 此外，將層間介電層38形成在埋入式閘極307上而對 主動區溝槽36A及隔離層溝槽36B的殘餘部分進行間隙塡 入。再者，可將閘極介電層37形成在埋入式閘極307與主 動區溝槽36A及隔離層溝槽36B之間。 埋入式閘極307包含選自由氮化鈦（TiN)層、氮化钽 (TaN )層、氮化碳鉅（TaCN )層、氮化鎢（WN )層、及 鎢（W)層所構成之群組的至少一個金屬層。因此，將埋 -10- 201133843 入式閘極307的片電阻（Rs)顯著地減少，因而，可將埋 入式閘極3 07形成爲次30-nm溝槽。例如，埋入式閘極307 可具有堆疊氮化鈦（TiN )層及鎢（W )層的結構。在此情 況，可使用原子層沉積（ALD)來形成氮化駄層。 層間介電層38可具有包含氧化物層或氮化物層的單 層結構。氧化物層可包含SOD層，且，尤其是，可使用聚 矽氮烷（PSZ)來形成SOD層》或者是，層間介電層38爲 氮化物層，氮化物層可包含氮化矽層。 將周邊電路區3 02配置成鄰接於記憶體胞元區301， 且形成圍繞記憶體胞元區301的防氧化阻障303。更具體 而言，將防氧化阻障3 0 3形成在記憶體胞元區3 01與周邊 電路區302之間的邊界區。在另一實施例中，可將防氧化 阻障303形成在周邊電路區302的邊緣而圍繞記憶體胞元 區 301。 又，形成防氧化層3 04而覆蓋記憶體胞元區3 0 1的半 導體基板31。因此’防氧化層3〇4防止埋入式閘極307在 如氧化製程之後續的熱製程期間被劣化。防氧化層3 0 4可 包含具有優良的防止氧穿透效果的氮化物層，如氮化矽 層。例如，防氧化層304可爲藉由低壓化學氣相沉積 (LPCVD )製程所形成之氮化矽層，以至於氮化矽層具有 優良的抗氧化特性。防氧化層3〇4可具有範圍從約50A至 約500 A的厚度。 防氧化層3 04可具有使其覆蓋防氧化阻障3〇3的寬 度。換ο之’防氧化層3〇4的端部（endp〇rtions)可延伸 201133843 至形成在周邊電路區302邊緣的隔離層305。因爲防氧化 層3〇4充分地覆蓋防氧化阻障303、及記憶體胞元區301， 所以可進一步防止埋入式閘極307的氧化。如第3C、3D 圖所示，防氧化層3 0 4的端部可從防氧化阻障3 0 3的邊緣 起、在周邊電路區3 02的方向上延伸出特定的寬度N。寬 度N可爲至少lnm以上。如此一來，當覆蓋防氧化阻障303 的防氧化層3 04的寬度N爲lnm以上時，可進一步防止氧 化劑（ο X i d i z i n g a g e n t )沿著防氧化層3 0 4與防氧化阻障 303之間的界面擴散。 根據本發明第2示範性實施例，當在周邊電路區302 上執行後續的熱製程時，防氧化阻障3 03能防止埋入式閘 極307被劣化。又，防氧化層304能進一步防止埋入式閘 極3 0 7被劣化。 第4A至4F圖係顯示本發明第2示範性實施例之製造 方法的沿著第3 B圖的線B 2 - B 2 ’之剖面圖，及第5 A至5 F 圖係顯示本發明第2示範性實施例之製造方法的沿著第3 B 圖的線C 2 _ C 2 ’之剖面圖》 參照第4A及5A圖，將墊層（padlayer) 32形成在界 定有記憶體胞元區301及周邊電路區302的半導體基板31 上。可藉由堆疊墊氧化物層及墊氮化物層來形成墊層32。 使用光阻層來形成隔離遮罩33。當形成隔離遮罩33 時，同時形成用以形成防氧化阻障的阻障遮罩33A。此時， 阻障遮罩33A被形成在記憶體胞元區 301與周邊電路區 302之間的邊界區，因而，具有圍繞記憶體胞元區301的 -12- 201133843 環狀。在另一實施例中，可將阻障遮罩33A形成在周邊電 路區3 02的邊緣，因而，同樣地形成環狀而圍繞記憶體胞 元區3 0 1。 使用隔離遮罩33及阻障遮罩33A來蝕刻墊層32。然 後，將半導體基板31蝕刻至特定的深度。透過這些製程， 將用以形成隔離區的隔離溝槽3 4形成在半導體基板3 1。 此外，利用阻障遮罩3 3 A來將防氧化阻障3 0 3形成在周邊 電路區3 02與記憶體胞元區3 Ο 1之間的邊界區。防氧化阻 障3 03係由與半導體基板31相同的材料形成。因此，當半 導體基板3 1例如爲矽基板時，防氧化阻障3 03爲矽阻障 (silicon barrier ) 。 防氧化阻障303的寬度D可在約lnm至約300nm之範 圍內。例如，防氧化阻障3 0 3的厚度可考量在後續的閘極 氧化製程期間、在周邊電路區302上所期望的氧化程度而 予以設定。當利用後續的閘極氧化製程所形成的閘極介電 層具有lnm的厚度時，可將防氧化阻障3 03形成爲具有至 少大於1 nm的寬度。 參照第4B及5B圖，移除隔離遮罩33且沉積間隙塡 入絕緣層（gap-fill insulation layer)而對隔離溝槽34進 行間隙塡入。利用如化學機械硏磨（CMP )之平坦化製程 來移除墊層32。因此，塡入隔離溝槽34的隔離層305被 形成。被用作爲隔離層3 05的間隙塡入絕緣層可包含如高 密度電漿（HDP)氧化物層或SOD層之氧化物層。將主動 區306A及3 06B界定在記憶體胞元區301及周邊電路區 •13- 201133843 302。形成在記憶體胞元區301的主動區306A、及形成在 周邊電路區 3〇2的主動區 3〇6B在形狀、尺寸、及方位 (orientation)上可以是不同的。 一旦形成隔離層3 05，則將防氧化阻障3 0 3形成在周 邊電路區302與記憶體胞元區301之間的邊界區。 參照第4C及5C圖，即將被埋入埋入式閘極的主動區 溝槽3 6 A及隔離層溝槽3 6 B(在此，亦稱爲「埋入式溝槽」）， 係透過使用硬遮罩層3 5作爲蝕刻阻障的蝕刻製程而形成 在記憶體胞元區301。在此情況下，可藉由蝕刻隔離層 305、以及主動區306A來形成埋入式溝槽36A及36B。又， 可同時蝕刻隔離層305及主動區306A而形成埋入式溝槽 36A及36B。因爲埋入式閘極通常具有線型圖案，所以埋 入式溝槽36A及36B也具有線型圖案。由於埋入式溝槽36A 及36B的線型圖案，埋入式溝槽36A及36B可在相同的線 上越過主動區306A及隔離層305。換言之，埋入式溝槽36A 及36B之任一者可越過主動區306A及隔離層305雙方。 同樣地，形成在主動區306A的埋入式溝槽36A、及形成在 隔離層305的埋入式溝槽3 6B可在相同的方向上延伸。換 言之，形成在主動區3 06 A的埋入式溝槽3 6A、及形成在隔 離層3 0 5的埋入式溝槽3 6 B可具有彼此平行的線性形狀。 然而，因爲主動區306A的触刻選擇性（etch selectivity) 係不同於隔離層3 0 5的蝕刻選擇性，所以可進一步蝕刻隔 離層305。因此，形成在隔離層305的埋入式溝槽36B可 能更深。例如，形成在主動區306A的埋入式溝槽36A可 -14 - 201133843 具有範圍在從約1，〇〇〇Α至約1，50〇Α的深度，且形成在隔 離層305的埋入式溝槽36B可具有範圍在從約1，50〇Α至 約2,000人的深度。 用以形成埋入式溝槽3 6A及3 6B的蝕刻製程使用硬遮 罩層3 5作爲蝕刻阻障。利用光阻圖案（未顯示）來將硬遮 罩層35圖案化。硬遮罩層35可由具有比半導體基板31還 高蝕刻選擇性的材料形成，以便能使用硬遮罩層35作爲蝕 刻阻障來蝕刻半導體基板3 1。例如，硬遮罩層3 5可包含 堆疊氧化物層及氮化物層的結構。在蝕刻半導體基板31 前，可把用來將硬遮罩層35圖案化的光阻圖案剝離。 參照第4D及5D圖，將閘極介電層37形成在埋入式 溝槽36A及36B的側壁及底部表面上。可藉由氧化埋入式 溝槽3 6 A及3 6B的表面來形成閘極介電層3 7。例如，可單 獨利用熱氧化製程或自由基氧化製程（radical oxidation process )，或者以組合的方式來執行氧化製程。在半導體 基板3 1爲矽基板的情況，氧化製程可能會導致形成氧化矽 (SixOy)層。又，由氧化製程所形成的氧化矽層可能被氮 化(nitrided ) ° 將塡入埋入式溝槽36A及36B之數個部分的埋入式閘 極307形成在閘極介電層37上，且形成層間介電層38而 對埋入式溝槽3 0 7的上部進行間隙塡入。 下面將敘述一種形成埋入式閘極307及層間介電層38 的方法。 將塡入埋入式溝槽3 6A及3 6B的金屬層沉積在包含硬 -15- 201133843 遮罩層35之完成的結構（resultant structure )上。金屬層 可包含選自由氮化鈦（TiN )層、氮化钽（TaN )層、氮化 碳钽（TaCN )層、氮化鎢（WN )層、及鎢（W )層所構成 之群組的至少一層。亦可藉由堆疊氮化鈦（TiN )層及鎢（W ) 層來形成金屬層。 在金屬層上執行如化學機械硏磨（CMP )的平坦化製 程直到露出硬遮罩層35 (顯示於第4C圖）的表面。然後 透過回蝕製程（etch-back process)而使金屬層凹陷。因此， 金屬層會殘留下來以便其部分地塡入埋入式溝槽36A及 36B，且殘留的金屬層成爲埋入式閘極307。埋入式閘極307 可具有範圍從約500A至約1,300人的高度。 層間介電層3 8被形成在埋入式閘極3 0 7上直到埋入式 溝槽36A及36B的上部被進行間隙塡入，及被平坦化而露 出硬遮罩層35(顯示於第4C圖）的表面。因此，層間介 電層38會殘留在埋入式閘極307上，所以其對埋入式溝槽 3 6 A及3 6B的殘餘部分進行了間隙塡入。層間介電層3 8可 包含氧化物層或氮化物層。氧化物層可包含SOD層，及， 特別地，可使用聚矽氮烷（PSZ)來形成SOD層。或者， 在層間介電層3 8爲氮化物層的情況，氮化物層可包含氮化 矽層。同樣地，可藉由形成服貼於埋入式溝槽36A及36B 的薄氮化物層來形成層間介電層3 8，且然後利用氧化物層 對埋入式溝槽36A及36B進行間隙塡入》 在形成層間介電層38後，移除硬遮罩層35(顯示於 第4 C圖）。例如，可使用濕蝕刻製程來移除硬遮罩層3 5。 -16- 201133843 同樣地，此時，可部分地移除層間介電層38以便減少其高 度。 參照第4E及5E圖，在形成層間介電層38後，將防氧 化層3 04形成在包含記億體胞元區301及周邊電路區302 的半導體基板31上。然後，使用覆蓋記億體胞元區30〗的 周邊開口遮罩（peripheral open mask)(未顯示）來選擇 性地蝕刻防氧化層304。因此，覆蓋記憶體胞元區301的 防氧化層304會殘留下來。可使用光阻層來形成周邊開口 遲罩。 防氧化層304可包含氮化物層。具體而言，防氧化層 3 〇4可爲藉由LPCVD製程所形成之具有優良的抗氧化特性 的氮化矽層。防氧化層304可具有範圍從約50A至約500A 的厚度6 接著，爲了將防氧化層3 04從周邊電路區3 02移除而 可施加濕蝕刻製程或乾蝕刻製程。 因爲上述的防氧化層304覆蓋記憶體胞元區301的整 個表面，所以能在後續的熱製程期間保護記憶體胞元區3 0 1 及埋入式閘極307。例如，防氧化層304可防止在氧化環 境（oxidation atmosphere)中氧化劑在後續的熱製程期間 透過層間介電層3 8而擴散，藉此防止埋入式閘極3 07劣化。 防氧化層3 04可具有足以覆蓋防氧化阻障3 0 3的寬 度。換言之，防氧化層304的端部可延伸至形成在周邊電 路區302邊緣的隔離層305。因爲防氧化層304充分地覆 蓋防氧化阻障3 0 3、以及記憶體胞元區3 0 1，所以可進一步 -17- 201133843 防止埋入式閘極307氧化。如第4E及5E圖所示，防氧化 層304的端部可從防氧化阻障3 03的邊緣起、在周邊電路 區302的方向上延伸出特定的寬度N。寬度n可爲至少lnm 以上。如此一來，當覆蓋防氧化阻障3 03的防氧化層304 的寬度N爲lnm以上時，可進—步防止氧化劑沿著防氧化 層3 0 4與防氧化阻障3 〇 3之間的界面擴散。 參照第4F及5 F圖，移除周邊開口遮罩且執行後續的 熱製程。 例如’後續的熱製程可包含用以形成周邊閘極介電層 39的閘極氧化製程，該周邊閘極介電層39係用於周邊電 路區3〇2中的電晶體。 因爲當形成周邊閘極介電層39時防氧化層304覆蓋記 憶體胞元區3 Ο 1的整個表面，所以氧化劑不能通過層間介 電層38(請看標示符號〇)。因此，能防止在層間介電層 3 8下的埋入式閘極3 0 7氧化。 此外，因爲在周邊電路區302與記憶體胞元區301之 間的邊界區3 0 3設置有防氧化阻障3 0 3，所以能防止氧化 劑透過記憶體胞元區301的主動區306A及隔離層305擴散 (請看標示符號© )。因此’能防止形成在記憶體胞元區 301的埋入式閘極307氧化。 在用以形成周邊閘極介電層3 9的氧化製程期間，鄰接 於隔離層3 0 5的防氧化阻障3 0 3的側壁可能被部分地氧 化。然而，因爲防氧化阻障303係依周邊閘極介電層39的 厚度而形成爲具有充分的寬度，所以防氧化阻障3 0 3能經 201133843 得起氧化製程且持續防止氧化劑穿透至記憶體胞元區3 0 1。 根據本發明示範性實施例，即使將包含埋入式閘極的 半導體基板曝露於如氧化製程之後續的熱製程，亦能藉由 形成防氧化阻障來防止埋入式閘極劣化。再者，能藉由形 成防氧化層來進一步防止埋入式閘極劣化。因此，可確保 形成在記憶體胞元區之胞元電晶體之閘極介電層的可靠性 旦亦防止胞元電晶體特性劣化。 雖然已就數個特定的實施例描述了本發明，但是對本 發明所屬技術領域中具有通常知識者而言，在不背離由下 述申請專利範圍所界定之本發明的精神及範圍的情況下， 將可輕易完成各種變更及修飾。 【圖式簡單說明】 第1圖係顯示習知之具有埋入式閘極之半導體裝置的 剖面圖。 第2Α圖係顯示根據本發明第1示範性實施例之記憶體 胞元區及周邊電路區之平面圖。 第2 Β圖係顯示在記憶體胞元區與周邊電路區之間的 邊界區（在第2Α圖中以元件符號「Α」標示）之平面圖。 第2 C圖係沿著第2 Β圖的線Β - Β ’之剖面圖。 第2D圖係沿著第2Β圖的線C-C’之剖面圖。 第3 Α圖係顯示根據本發明第2示範性實施例之記憶體 胞元區及周邊電路區之平面圖。 第3B圖係顯示在記憶體胞元區與周邊電路區之間的 邊界區（在第3A圖中以元件符號「A2」標示）之平面圖。 -19- 201133843 第3 C圖係沿著第3 B圖的線B 2 - B 2 ’之剖面圖。 第3 D圖係沿著第3 B圖的線C 2 - C 2 ’之剖面圖。 第4A至4F圖係顯示本發明第2示範性實施例之製造 方法的沿著第3B圖的線B-B’之剖面圖。 第5A至5F圖係顯示本發明第2示範性實施例之製造 方法的沿著第3B圖的線C-C’之剖面圖。 【主要元件符號說明】 11、21、31 . 半導體基板 101 第1區 102 第2區 12 隔離層 主動區 13 1 4 A 主 1 4B 隔 15、 27、37 閘 16 埋 17 ' 28、38 層 26A 、36A 主 26B 、36B 隔 32 墊 33 隔 33 A 阻 34 隔 3 5 硬 動區溝槽 離層溝槽 極介電層 入式閘極 間介電層 動區溝槽（埋入式溝槽） 離層溝槽（埋入式溝槽） 暦 離遮罩 障遮罩 離溝槽 遮罩層 -20- 201133843 3 9 周 邊 閘 極 介 電層 20 1、 3 0 1 記 憶 體 胞 元 區 202、 302 周 '良 透 電 路 丨品. 2 03、 303 防 氧 化 阻 障 2 0 5、 3 05 隔 離 暦 206A、 206B、306A、306B 主 動 區 2 07 ' 307 埋 入 式 閘 極 3 04 防 氧 化 層 A > A2 邊 界 區 N、D 寬 度 -21 -

Claims (1)

  1. 201133843 七、申請專利範圍： 1.一種半導體裝置，其包含： 第1區及第2區； 配置在該第1區的埋入式閘極；及 圍繞該第1區的防氧化阻障（oxidation prevention barrier ) 0 2 ·如申請專利範圍第1項之半導體裝置，其中將該防氧化 阻障配置在該第1區與該第2區之間的邊界區。 3 ·如申請專利範圍第1項之半導體裝置，其中該防氧化阻 障包含矽。 4. 如申請專利範圍第1項之半導體裝置，其中該防氧化阻 障具有範圍從約lnm至約300nm的寬度。 5. 如申請專利範圍第1項之半導體裝置，其中進一步包含： 具有該第1區及該第2區的基板； 用以在該基板之該第1及第2區中界定出數個主動 區的隔離層；及 在該第1區之該主動區或該隔離層中的溝槽’ 其中該埋入式閘極塡入該溝槽的一部分。 6. 如申請專利範圍第5項之半導體裝置，其中在該埋入式 閘極上進一步包含層間介電層，該層間介電層對該溝槽 進行間隙塡入（gap-fill ) » 7. 如申請專利範圍第1項之半導體裝置，其中該第1區包 含記憶體胞元區，及該第2區包含周邊電路區。. 8. —種半導體裝置，其包含： -22- 201133843 第1區及第2區； 配置在該第1區的埋入式閘極； 圍繞該第1區的防氧化阻障；及 覆蓋該第1區的上部及該防氧化阻障的防氧化層。 9.如申請專利範圍第8項之半導體裝置，其中該防氧化層 •覆蓋整個該第1區及該防氧化阻障。 10.如申請專利範圍第8項之半導體裝置，其中該防氧化層 覆蓋該防氧化阻障及該第1區且在該第2區上延伸出至 少1 nm以上的寬度》 1 1 .如申請專利範圍第8項之半導體裝置，其中該防氧化層 包含氮化物層。 12.如申請專利範圍第8項之半導體裝置，其中將防氧化阻 障配置在該第1區與該第2區之間的邊界區。 1 3 ·如申請專利範圍第8項之半導體裝置，其中該防氧化阻 障包含矽。 1 4.如申請專利範圍第8項之半導體裝置，其中該防氧化阻 障具有範圍從約lnm至約300nm的寬度。 15.如申請專利範圍第8項之半導體裝置，其中進一步包含： 具有該第1區及該第2區的基板； 用以在該基板之該第1及第2區中界定出數個主動 區的隔離層；及 在該第1區之該主動區或該隔離層中的溝槽， 其中該埋入式閘極塡入該溝槽的一部分。 1 6 .如申請專利範圍第1 5項之半導體裝置，其中在該埋入 -23- 201133843 式閘極上進一步包含層間介電層，該層間介電層對該溝 槽進行間隙塡入。 17. 如申請專利範圍第8項之半導體裝置，其中該第1區包 含記憶體胞元區，及該第2區包含周邊電路區。 18. —種製造半導體裝置之方法，該方法包含： 製備具有第1區及第2區的基板； 形成圍繞該第1區的防氧化阻障；及 將埋入式閘極形成在該第1區。 19. 如申請專利範圍第1 8項之方法，其中將該防氧化阻障 形成在該第1區與該第2區之間的邊界區。 20. 如申請專利範圍第i 8項之方法，其中該防氧化阻障包 含砂。 2 1 .如申請專利範圍第〗8項之方法，其中該防氧化阻障具 有範圍從約lnm至約300nm的寬度。 2 2 .如申請專利範圍第1 8項之方法，其中該防氧化阻障之 形成包含： 蝕刻該基板而同時形成該防氧化阻障及隔離溝 槽；及 形成用以對該隔離溝槽進行間隙塡入的隔離層。 23 .如申請專利範圍第22項之方法，其中該基板之蝕刻包 含： 在該基板上形成墊層（pad layer); 在該墊層上形成隔離遮罩（isolationmask)，該隔 離遮罩係與覆蓋在該第1區與該第2區之間的邊界區的 -24- 201133843 上部之阻障遮罩（barrier mask)合倂； 使用該隔離遮罩作爲蝕刻阻障來蝕刻該墊層；及 將在蝕刻該墊層後所露出的該基板加以蝕刻。 24.如申請專利範圍第22項之方法，其中該埋入式閘極之 形成包含： 藉由蝕刻由形成在該第1區之該隔離層所界定的主 動區、及蝕刻該隔離層，來形成埋入式溝槽； 將金屬層沉積在該基板上而塡入該埋入式溝槽；及 接著在該金屬層上執行平坦化製程及凹陷製程 (recess process ) 。 25·如申請專利範圍第24項之方法，其中進一步包含在該 埋入式閘極上形成層間介電層而對該埋入式溝槽進行 間隙塡入。 2 6 _如申請專利範圍第1 8項之方法，其中該第1區包含記 憶體胞元區，及該第2區包含周邊電路區。 27.—種製造半導體裝置之方法，該方法包含： 製備具有第1區及第2區的基板； 形成圍繞該第1區的防氧化阻障； 將埋入式閘極形成在該第1區；及 形成覆蓋該第1區之上部的防氧化層。 2 8 .如申請專利範圍第2 7項之方法，其中將該防氧化阻障 形成在該第1區與該第2區之間的邊界區。 29.如申請專利範圍第27項之方法，其中該防氧化阻障包 含矽。 -25- 201133843 3 〇 .如申請專利範圍第2 7項之方法，其中該防氧化阻障具 有範圍從約lnm至約3 00nm的寬度。 3 1 .如申請專利範圍第2 7項之方法，其中該防氧化層覆蓋 整個該第1區及該防氧化阻障。 3 2 .如申請專利範圍第3 1項之方法，其中該防氧化層覆蓋 該防氧化阻障且在該第2區上延伸出至少1 nm以上的寬 度。 3 3 .如申請專利範圍第2 7項之方法，其中該防氧化阻障之 形成包含： 蝕刻該基板而同時形成該防氧化阻障及隔離溝 槽；及 形成用以對該隔離溝槽進行間隙塡入的隔離層。 3 4.如申請專利範圍第33項之方法，其中 該基板之蝕刻包含： 在該基板上形成墊層； 在該墊層上形成隔離遮罩，該隔離遮罩係與覆蓋在 該第1區與該第2區之間的邊界區的上部之阻障遮罩合 倂； 使用該隔離遮罩作爲蝕刻阻障來蝕刻該墊層；及 將在蝕刻該墊層後所露出的該基板加以蝕刻。 35.如申請專利範圍第33項之方法，其中該埋入式閘極之 形成包含： 藉由蝕刻由形成在該第1區之該隔離層所界定的主 動區、或蝕刻該隔離層’來形成埋入式溝槽； -26- 201133843 將金屬層沉積在該基板上而塡入該埋入式溝槽；及 接著在該金屬層上執行平坦化製程及凹陷製程。 36. 如申請專利範圍第35項之方法，其中進—步包含在該 埋入式閘極上形成層間介電層而對該埋入式溝槽進行 間隙塡入。 37. 如申請專利範圍第27項之方法，其中該防氧化層之形 成包含： 形成覆蓋該第1及第2區之該防氧化層用的材料； 在該防氧化層用的該材料上形成遮罩，該遮罩覆蓋 該第1區且打開該第2區的一部分；及 使用該遮罩來蝕刻在該第2區上之該防氧化層用的 該材料。 38. 如申請專利範圍第37項之方法，其中該防氧化層用的 該材料包含氮化物層。 3 9.如申請專利範圍第27項之方法，其中該第1區包含記 憶體胞元區，及該第2區包含周邊電路區。 -27-
TW099124837A 2009-07-31 2010-07-28 具有埋入式閘極之半導體裝置及其製造方法 TWI511289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070992A KR101171886B1 (ko) 2009-07-31 2009-07-31 매립게이트를 구비한 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201133843A true TW201133843A (en) 2011-10-01
TWI511289B TWI511289B (zh) 2015-12-01

Family

ID=43526179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124837A TWI511289B (zh) 2009-07-31 2010-07-28 具有埋入式閘極之半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US8455343B2 (zh)
KR (1) KR101171886B1 (zh)
CN (1) CN101989603B (zh)
TW (1) TWI511289B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825677B (zh) * 2022-02-17 2023-12-11 南亞科技股份有限公司 記憶體結構及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120121722A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR20120121723A (ko) 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101949981B1 (ko) * 2012-08-31 2019-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140094353A (ko) 2013-01-22 2014-07-30 삼성전자주식회사 반도체 소자의 제조 방법
KR20180064820A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치
KR102334379B1 (ko) 2017-06-02 2021-12-02 삼성전자 주식회사 콘택 구조를 포함하는 반도체 소자
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10991702B2 (en) * 2019-05-15 2021-04-27 Nanya Technology Corporation Semiconductor device and method of preparing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0104342D0 (en) 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP2008060537A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR20080016327A (ko) 2006-08-18 2008-02-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100763337B1 (ko) * 2006-10-02 2007-10-04 삼성전자주식회사 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR100886004B1 (ko) 2007-07-02 2009-03-03 삼성전자주식회사 반도체 소자 제조 방법
KR101040367B1 (ko) * 2008-12-26 2011-06-10 주식회사 하이닉스반도체 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법
KR101068574B1 (ko) * 2009-02-19 2011-09-30 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825677B (zh) * 2022-02-17 2023-12-11 南亞科技股份有限公司 記憶體結構及其形成方法

Also Published As

Publication number Publication date
US20110024833A1 (en) 2011-02-03
US8455343B2 (en) 2013-06-04
TWI511289B (zh) 2015-12-01
CN101989603B (zh) 2015-02-18
US20130228859A1 (en) 2013-09-05
KR20110013034A (ko) 2011-02-09
US8823088B2 (en) 2014-09-02
CN101989603A (zh) 2011-03-23
KR101171886B1 (ko) 2012-08-07

Similar Documents

Publication Publication Date Title
TWI511289B (zh) 具有埋入式閘極之半導體裝置及其製造方法
KR101075490B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR102378471B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR101094372B1 (ko) 매립게이트를 구비한 반도체장치 제조 방법
KR101116361B1 (ko) 반도체 장치 제조 방법
US8357600B2 (en) Method for fabricating buried gate using pre landing plugs
TW201138068A (en) Semiconductor device and method for manufacturing the same
KR20110003040A (ko) 매립게이트를 구비한 반도체장치의 자기정렬콘택 형성 방법
TWI472008B (zh) 包括突起型隔離層之半導體裝置
KR20100077603A (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR20110024494A (ko) 이중 홀형 스토리지노드콘택홀을 이용한 반도체장치 제조 방법
JP2008171872A (ja) 半導体装置及びその製造方法
JP2004040117A (ja) ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法
WO2014125950A1 (ja) 半導体装置及びその製造方法
KR20100079797A (ko) 매립게이트를 구비한 반도체장치 및 제조 방법
KR20040078413A (ko) 반도체소자의 콘택 형성방법
TW200527582A (en) Method for forming stud-shaped conductive layer above deep trench storage device
KR101116286B1 (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
JP2009141272A (ja) 半導体装置及びその製造方法