TW201131769A - Wrap-around contacts for finfet and tri-gate devices - Google Patents

Wrap-around contacts for finfet and tri-gate devices Download PDF

Info

Publication number
TW201131769A
TW201131769A TW099141409A TW99141409A TW201131769A TW 201131769 A TW201131769 A TW 201131769A TW 099141409 A TW099141409 A TW 099141409A TW 99141409 A TW99141409 A TW 99141409A TW 201131769 A TW201131769 A TW 201131769A
Authority
TW
Taiwan
Prior art keywords
substrate
region
semiconductor
semiconductor body
metal
Prior art date
Application number
TW099141409A
Other languages
English (en)
Inventor
Stephen M Cea
Rishabh Mehandru
Lucian Shifren
Kelin Kuhn
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201131769A publication Critical patent/TW201131769A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Description

201131769 六、發明說明： L發明戶斤屬之技術領域】 本發明係有關於用於鰭式場效電晶體與三閘極裝置之 包繞式接點。 C先前技術3 發明背景 於習知鰭式場效電晶體及三閘極電晶體裝置，在源極 區及汲極區頂部之源極區與汲極區接觸面積隨著鰭高度的 增高維持恆定，因而由於接觸界面面積小故造成隨著鰭高 度的增高，非最佳的驅動電流放大。結果，於習知鰭式場 效電晶體及二閘極電晶體裝置在源極區及〉及極區頂部之面 積隨著鰭高度的增高而實質上維持恆定。 【發明内容】 依據本發明之一實施例，係特地提出一種半導體裝 置，其包含有：一基板；及形成於該基板上之一半導體本 體，該半導體本體包含一源極區及一汲極區，該源極區及 該汲極區中之至少一者包含一第一側表面、一第二側表面 及一頂面，該第一側表面係與該第二側表面相對，及形成 於該源極區及該汲極區中之至少一者的實質上全部第一側 表面、實質上全部第二側表面、及該頂面上之金屬層。 圖式簡單說明 此處揭示之實施例僅供舉例說明但非限制性，於附圖 各幅圖間類似的元件符號係指相似的元件及附圖中： 第1圖顯示依據此處揭示主旨之鰭式場效電晶體或三 201131769 气 閘極電晶體1 〇〇之實例· 第2A-2I圖顯示依據此處揭示主旨之用以形成一接觸 結構之一糸列處理步顿.及 第3圖闡釋與第2A-2I圖闡釋之處理步驟系列相對應之 處理流程圖。 須瞭解為求例示說明之簡單及/或明瞭，附圖所示各元 件並非必然照比例繪製。舉例言之，某些元件的尺寸相較 於其它70件的尺寸可誇大以求清晰。又復，若屬適當，則 几件符號在多幅圖間重複而指示對應的及/或類似的元件。 I：實施方式】 較佳實施例之詳細說明 縛式場效電晶體及三閘極裝置之實施例係描述於此 處。後文詳細說明中，鱗大量狀細節以供徹底暸解此 處揭示之實關。㈣諸技藝人士須瞭解此處揭示之實施 例可不含特定細料之—者❹者，或制其它方法、組 件、材料等而實施1它情況τ，未顯示或未描述眾所周 知之結構、材料或操作以免遮掩說明書之各個構面。 全文說明書中述及「一個實施例」或「一實施例」名 示關聯該實施例所述之一特定特徵、結構或特性係含括次 至少一個實施例。如此，於全文說明書中出現「於一個一 施例中」或「於-實施例中」等詞並非㈣全部係指相= 實施例。此外，該等特定特徵'結構或特性可以任一種 當方式組合於一或多個實施例。「舉例說明」一，用於此户 表示「用作為實例、案例、或例示說明」。於此處描述為「j 4 201131769 例說明 例ο Μ何實施例並非解譯為必然較佳或優於其它實施 il匕處才見- 極電0曰#:之主旨係、有關於用於韓式場效電晶體或三閘 面積^I置之接點結構，其係利用包繞式結構使得接觸 揭示：Γ!?的增高而優異地放大。換言之，依據此處 ^曰，隨著鰭高度的增高而接觸面積成比例地增加。 第1圖闡釋依據此處揭示之主旨鰭式 間权兩 、々从电日日體或二 1〇1上晶體100之實W。三閘極電晶體1〇〇係形成於一基板 體)1上農於—例示性實施例中，基板101為絕緣基板(絕緣基 古/、包含下方單晶矽基板102，於其上形成絕緣層1〇3， 二氧化矽薄膜。但三閘極電晶體丨〇 〇可形成於任何絕緣 反上諸如自一軋化石夕、氮化物、氧化物、或藍寶石所 肜成的基板。於一例示性實施例中，基板1〇1可為半導體基 板(基體）’諸如但非限於單晶矽基板或砷化鎵基板。於又另 個例不性實施例中，基板1〇1可為例如自全矽所製成的塊 狀結構。 三閘極電晶體100包含形成於絕緣基板101的絕緣體 上之半導體本體104。半導體本體1〇4可由任一種半導體 材料製成諸如但非限於矽、鍺、矽鍺合金、砷化鎵、銻化 知W化鎵、録化鎵或碳奈米管。半導體本體1〇4可藉其可 經由施加外部電氣控制而自絕緣態可逆地轉成導電態之任 種材料製成。於一個例示性實施例中，半導體本體1〇4於 期望電晶體100之最佳電氣效能時理想上為單晶薄膜。舉例 σ之，g電sa體1 〇〇用於南效能應用諸如高密度電路，諸如 201131769 微處理器時，半導體本體104為單晶薄膜。但當電晶體1〇〇 係用於要求較不苛刻的效能諸如液晶顯示器時，半導體本 體104可為多晶薄膜。絕緣體1〇3將半導體本體1〇4與單晶矽 基板101隔離。於一例示性實施例中，半導體本體104為單 晶矽薄膜。半導體本體104包含隔開由半導體本體1〇4之寬 度所界定之距離的一對橫向相對側壁1〇5及1〇6。此外，半 導體本體104包含與形成於基板1〇1上之一底面（圖中未顯 示）相對之一頂面107。頂面107與底面（圖中未顯示）間距界 定本體高度。於一個例示性實施例中，本體高度實質上係 等於本體寬度。於另一例示性實施例中，半導體本體1〇4具 有小於約3G奈米及理想上小於約2G奈米之寬度及高度。於 又另-例示性實施例中，本體高度為本體寬度之半至約兩 倍本體寬度。 三閘極電晶體1GG進-步包含形成於半導體本體1〇4上 且環繞其三面之-閘極介電層（圖中未顯示）。該閘極介電層 係形成於半導體本體1G4之侧㈣5±或鄰近、頂面m上曰， 及側壁1〇6上或鄰近。間極介電層可自任一種問極介電材料 製成。於—個例示性實施例中，閘極介電層包含二氧化石夕、 氧氮切缝切介電層。於另—勤性實施财，問極 介電層包含形成至約5埃至觸埃之厚度。於又另—例示性 實施例中，閘極介電層狐κ介電層諸如金屬氧化物介電 質’諸如但雜於五氧她、氧化鈦、氧化給、氧化鋼、 、氧化錯、氧化糾、氧她、氧化舰鈦、氧 貝欽、氧減鈦、氧恤、氧⑽、氧化㈣姐、銳酸 201131769 鉛鋅、及鈦酸鉛鍅(PZT)。
三閘極裝置100進一步包含閘極電極109。閘極電極109 係形成於閘極介電層上且環繞之。換言之，閘極電極1 〇9係 形成於且相鄰於其上形成閘極介電質的半導體本體1〇4之 三側上的閘極介電質。閘極電極109具有一對藉界定電晶體 100之閘極長度Lg的距離分開的橫向相對側壁110及1Η。於 一例示性實施例中’閘極電極1〇9之橫向相對側壁110及1U 係於實質上垂直於半導體本體104之橫向相對側壁11〇5及 106之方向。 閘極電極109可由任一種適當閘極電極材料製成。於一 個例示性實施例中，閘極電極丨09包含摻雜至約1χ1〇ΐ9原子/ 立方厘米至約lxlO20原子/立方厘米濃度密度之多晶矽。於 另一例示性實施例中’閘極電極1〇9可為金屬閘極電極，諸 如但非限於鎢、钽、鈦、铪、錯、鋁、釕、鈀、鉑、鈷、 鎳及其碳化物及氮化物。於一例示性實施例中，閘極電極 109係自具有約4.6 eV至約4.8 eV之帶隙中間功函數的材料 製成。也須瞭解閘極電極1〇9並非必要為單一材料，反而可 包含薄膜堆疊，諸如但非限於多晶矽/金屬電極或金屬/多晶 碎電極。 二閘極電晶體1 〇〇也包含一源極區12〇及一汲極區 130。源極區112及汲極區113係形成於閘極電極1〇9兩相對 側上的半導體本體104，如第1圖所示。源極區112及汲極區 113係由相同導電性類型製成，諸如N型或p型導電性。於一 例示性實施例中，源極區112及汲極區113包含約1χι〇19原子 201131769 /立方厘米至約bd〇2i原子/立方厘米之摻雜濃度。源極區 及没極區⑴可㈣勻濃度製成，或可包含不同濃度或 情況之子區諸如梢端區（例如源極/及極延伸區）。於 ’、 示性實施例中，當電晶體100為對稱性電晶體時源；^固= 及汲極區113將包含相同摻雜濃度或摻雜情況。於另—例_ 性實施例中，當三閘極電晶體100係製成為非對稱性電t 時，源極區m及祕區113之_濃度或摻雜情況將= 來獲得特定電氣特性。於另—例示性實施例中，源極區山 及没極區H3包括半導體薄膜115，其係形成於半導體本體 104之暴露©上來形源極及及極接觸區。於另_例示性實施 例中，半導體薄膜115可在源極-沒極區凹刻鰭部後長成’ 及薄膜115可用來張緊通道。一個實例為已張緊的石夕鍺 SiGe。另一個實例為已張緊的碳化矽Si(：。 位在源極區112與沒極區113間之半導體本體刚部分 界定電晶體1〇〇之-通道區（圖中未顯示）。該通道區也可界 定為由閘極電極109所環繞之半導體本體1〇4區。但偶爾源 極/沒極區可例如透過擴散㈣& 界定比閘極電極長度㈣小的一通道區。於一例示性實施 例中，《道區包含本有的或未經換雜的單晶石夕。於一個 例示性實施例中，該通道區包含已摻雜的單晶石夕。當通道 區經摻雜時，其典型地係摻雜至約W6原子/立方厘米至 約lxlO1:原子/立方厘米之導電係數程度。於一例示性實施 例卜當itit區經_時，通道區典⑽係推雜 至源極區 112及汲極區113之相反導電_。舉例言之，當源極區及 201131769 汲極區屬N型導電性時，强义广〆a 、 通道區係摻雜至P型導電性。同理， 當源極區及汲極區屬p型邋 从 等電性時，通道區係摻雜至N型導 電性。藉此方式’三閑極電晶體_別可形成為nm〇s電 晶體或職電晶體。通道區可經均勻換雜，或可非均勾或 以不等濃度_來提供特定電氣及效能特性。舉例言之， 若有所需，通道區可包含「暈輪」區。 電的體1G G之-個例示性實施例包含侃於閘極電極 109側i上之側壁隔件114。於另—例示性實施例中，源極 區II2及&極區II3包括半導體薄助5，其係似於半導體 本體1〇4之暴露面上來形麵極及祕接觸區 。於另一例示 性實施例中，薄膜115可在源極_祕區凹制部後長成， 及薄膜115可用來張緊通道。—個實例為已張緊的碳化石夕 SiC。此外，若有所需，半導體薄膜116可形成於閘極電極 109頂上。隔件136可為單晶薄膜或多晶薄膜。於一個例示 性實施例中，半導體薄膜116為磊晶（單晶）矽膜。於另一例 示性實施例中，矽膜115係藉選擇性沈積法製成，其中矽係 僅祇形成於含矽之暴露區，諸如半導體本體1〇4之暴露頂面 及側壁。金屬117係形成於源極區及汲極區上，以及形成於 閘極電極109頂上。可形成金屬丨丨7且可自例如鈥、鎢、鎳、 銅或鈷’或任何其它具有等於或優於NiSi之接觸電阻的金 屬或矽化物接點製成。金屬117係形成於源極區及汲極區上 來形成源極及汲極接觸區，使得接觸區面積優異地隨著鰭 高度的增高而放大。於另一例示性實施例中，矽化物可經 由金屬117與矽或矽鍺反應而形成。 201131769 依據此處揭示之主旨實施例一種製造三閘極電晶體之 方法係闡釋於第2A-2I圖。第3圖為流程圖摘述第2A-2I圖闡 釋之三閘極電晶體之製法。三閘極電晶體之製造係始於基 板201。於一個例示性實施例中，矽薄膜或半導體薄膜202 係形成於基板201上，如第2A圖所示。於另一例示性實施例 中，基板2 01包含絕緣基板，諸如以氧化物為主的基板。於 又另一例示性實施例中，絕緣基板201包含一底單晶矽基板 2〇3及一頂絕緣層204，諸如二氧化矽薄膜或氮化矽薄膜。 絕緣層204隔離半導體薄膜202與基板203。於一個例示性實 施例中’絕緣層204係形成為具有約200埃至約2000埃之厚 度。絕緣層204有時稱作為「埋入式氧化物」層。當石夕薄膜 或半導體薄膜202係形成於絕緣基板2〇1上時，產生絕緣體 上矽或半導體（SOI)基板200。於其它例示性實施例中，基 板201可為半導體基板諸如但非限於矽單晶基板或砷化鎵 基板。 雖然於一個例示性實施例中半導體薄膜2〇2為矽膜，但 於其它例示性實施例中半導體薄膜2〇2可為其它類型之半 導體薄膜’諸如但非限於鍺、石夕錯合金、石申化嫁、錄化姻、 破化鎵、狀鎵或碳奈米管u例示性實施例中，半 導體薄膜2G2為本質（亦即未經摻雜)⑦膜。於其它例示性實 施例中，半導體薄膜202係經摻雜成具有約副16原子/立方 厘米至約lxlO19原子/立方厘米濃度型或_導電性。半 導體薄膜2〇2可經摻雜（亦即當沈積半導體薄膜202時摻 雜）’或例如藉料植人而於半導體薄獅2形成於基板2〇ι 10 201131769 上之後摻雜。形成後之摻雜为 疋5午易於相同絕緣基板上製造 PMOS及NMOS三閘極裝置-表 土 一香。於製程此時的半導體本體 摻雜程度決定裝置通道區之摻雜濃^。 半導體薄膜202係形成至ΐΓ,其係約略等於對已製 造三閘極電晶體隨後所形成的铸體本體期望的高度。於 一個例示性實施例中’半導體薄膜搬具有小於約3〇奈米及 理想上小於約20奈米之厚度或高度2〇5。於另一例示性實施 例中，半導體賴2_形成至等於對所製成的三閘極電晶 體期望之閘極「長度」的約略相等厚度。於又另一例示性 實施例中，半導體薄膜202係'形成為比該裝置期望的問極長 度更厚。於又另-例不性實施例中，半導體薄膜2〇2係形成 至將允許所製造三閘極電晶體以對其設計閘極長度(Lg)為 全然耗盡之方式操作的厚度。 半導體4膜202可形成於基板2〇1上。第3圖之步驟3〇1 係與依據此處揭示之主旨之實施例製造三閘極電晶體之此 一部分相對應。於形成絕緣體上矽(SC)I)基板之一個技術實 例俗稱SIMOX技術，氧原子係以高劑量植入單晶矽基板及 然後’退火而形成基板内部之埋入式氧化物204。埋入式氧 化物204上方之單晶矽部分變成矽膜2〇2。用來形成SOI基板 之另一技術實例為磊晶矽膜轉移技術，其通稱為連結式 SOI。於連結式SOI技術，第一矽晶圓具有生長在其表面上 的薄氧化物，其後來係在SOI結構作為埋入式氧化物204。 其次’於第一矽晶圓作高劑量氫植入來在第一晶圓之矽表 面下方形成高應力區。然後第一晶圓倒覆在第二矽晶圓上 201131769 且連結至其表面。然後順著藉氫植入所產生的高應力平原 割裂第一晶圓，結果導致包含薄矽層於頂部及埋入式氧化 物於下方之一 s 〇 I結構全部皆係於單晶矽基板頂上。平滑化 技術諸如HC平滑化或化學機械研磨（CMP)可用來平滑化半 導體薄膜2〇2頂面至其期望的厚度。於另一替代例示性實施 例中，基板201可自本體材料諸如矽製成。 於製程的此點，若有所需，可在SOI基板200形成絕緣 區（圖中未顯示）來將欲形成於其上的各個電晶體彼此絕 、-彖經由藉例如微影術及蚀刻術姓刻去除基板薄膜2〇2之環 繞二間極電晶體部分，及然後以絕緣膜諸如二氧化矽回填 钮刻區可形成絕緣區。 為了於基板200上形成三閘極電晶體，光阻罩幕2〇6係 形成於半導體薄膜2〇2上，如第2B圖所示。光阻罩幕2〇6含 有圖案或多數圖案，其界定隨後將形成於半導體薄膜202 之—或多個半導體本體或鰭部的所在位置。光阻罩幕2〇6可 藉微影術製成，包括遮罩、曝光、及顯影經全面沈積的光 阻薄臈。該光阻圖案界定隨後所形成之三閘極電晶體之半 導體本體或鰭部期望的寬度。於—個例示性實施例中，該 圖案界㈣部或本體’其具有寬度係等於或大於所製造之 =晶體之閘極長度Lg_望寬度。據此，使用最苛刻的微 影術限制於半導體本體或鰭部之製造。於一個例示性實施 例中，該半導體本體或鰭部將具有小於或等於約3〇奈米及 理想上，小於或等於約2〇奈米之寬度。於—個例示性實施 例中’半導體本體之圖案或縛部具有約等於砂本體高度2〇5 12 201131769 之寬度。 此外’光阻罩幕206也可包括用以界定欲形成源極著陸 襯墊（圖中未顯示）及汲極著陸襯墊（圖中未顯示）的所在位 置之圖案。著陸襯墊（圖中未顯示）可用來將所製造的電晶體 之各個源極區連結在一起及將各個汲極區連結在一起。 光阻罩幕206形成後，若有所需，半導體薄膜202係與 光阻罩幕206排齊蝕刻來形成一或多個矽本體207或鰭部 207(第2C圖）及源極及沒極著陸襯墊。第3圖之步驟3〇2係與 依據此處揭示之主旨之實施例製造三閘極電晶體的此一部 分相對應。半導體薄膜202係經蝕刻直至暴露出下方埋入式 氧化物2 04。半導體蝕刻技術諸如各向異性電漿蝕刻或反應 性離子蝕刻可用來蝕刻與光阻罩幕206排齊的半導體薄膜 202。半導體薄膜202已被蝕刻而形成一或多個矽本體2〇7或 鰭部207(及若有所需，源極/汲極著陸襯墊)後，光阻罩幕例 如使用化學去除及氧灰化移除而製造基板及半導體本體， 如第2C圖所示。於一例示性替代實施例中，可形成孔及％植 入物。 其次，閘極介電層208係形成於各半導體本體2〇7上且 環繞之，如第2D圖所示《換言之，閘極介電層2〇8係形成於 各半導體本體2〇7之頂面2〇9上以及各半導體本體2〇7之橫 向相對側壁21G及211上。閘極介電質可為沈積介電質或成 長介電質。於—個例示性實施例中，閘極介電層2〇8為使用 乾/濕氧化法所生長的二氧化矽介電薄膜。於一例示性實施 例中，二氧化矽介電薄膜係生長至約5埃至約15埃厚度。於 13 201131769 另一例示性實施例中，閘極介電薄膜207係沈積介電質諸如 但非限於高介電常數薄膜，諸如金屬氧化物介電質，諸如 五氧化钽或氧化鈦或其它Hi-K介電質，諸如鍅酸鹽鈦酸鹽 (PZT)或鋇锶(BST)。高介電常數薄膜例如可藉化學氣相沈 積(CVD)而製成。於一例示性替代實施例中，可形成虛設閘 極用於Hi-K/金屬閘極製程。 於閘極介電層208形成後，形成閘極電極212。第3圖步 驟303係與依據此處揭示之主旨之實施例製造三閘極電晶 體之此一部分相對應。如第2D及2E圖所示，閘極電極212 係形成於閘極介電層208之全部側部上。第2E圖顯示二電晶 體係透過單一閘極電極212耦連在一起，而第2D圖只闡釋一 個電晶體。閘極電極212具有與底面（圖中未顯示及其係形 成於絕緣層204上）相對之頂面213及一對橫向相對側壁214 及215。橫向相對側壁214及215間距界定三閘極電晶體之閘 極長度Lg。於一個例示性實施例中，閘極長度[^系小於或 等於約30奈米及理想上小於或等於約20奈米。 如第2D圖所示，閘極電極212例如可藉全面式沈積適當 閘極電極材料於基板上而形成⑺__個例示性實施例中， 閘極電極212係形成至約2〇〇埃至約3〇〇〇埃厚度。於另一例 示性實施例t，閘極電極212具有半導體本體施高度達約 三倍的厚度或高度。然後閘極電極材料使賴影術及触刻 技術經圖案化來自該閘極電極材料形成間極電極212。於一 個例示性實施财，閘極電極㈣包含於另-例 示性實施例中，閘極電極材料包含多日日冰鍺合金。於又另 14 201131769 一例示性實施例中，閘極電極材料可包含金屬膜諸如鶴、 钽及其氮化物。 其次’於閘極電極212對側上的半導體本體2〇8形成電 晶體之源極區216及没極區217。於一例示性替代實广例 中’可形成梢端及隔件。第3圖之步驟304係對應依據此产 揭示之主旨之實施例製造三閘極電晶體之此—部分。於— 個例示性實施例中，源極區216及汲極區217包括梢^或'原 極/汲極延伸區（圖中未顯示）。此種源極及；;及極延伸區可藉 由放置摻雜劑至閘極電極212兩側上的半導體本體2〇7來步 成梢端區而製成。若利用源極及汲極著陸襯墊（圖中未顯 示）’則源極及汲極著陸襯墊也可於此時摻雜。至於pM〇s 三閘極電晶體，半導體鰭部或本體208係摻雜成p型導電 性，及摻雜至約lxl〇2Q原子/立方厘米至約原子/立方 厘米之濃度。至於NMOS三閘極電晶體，半導體鰭部或本 體208係摻雜成n型導電性，及掺雜至約1χ1〇2〇原子/立方厘 米至約lxlO21原子/立方厘米之濃度。於一個例示性實施例 中，矽膜係藉離子植入摻雜。於另一例示性實施例中離 子植入係於垂直方向（亦即垂直基板2〇〇之方向）進行。當閘 極電極212為多晶矽閘極電極時，閘極電極212可於離子植 入處理期間摻雜。閘極電極212係作為遮罩來防止離子植入 步驟掺雜二閘極電晶體之通道區（圖中未指示）。通道區為位 在閘極電極212下方或由其所包繞的半導體本體2〇8部分。 若閘極電極212為金屬電極，則介電硬質罩幕層可用來於離 子植入處理期間阻斷摻雜。於其它例示性實施例中，可使 15 201131769 用其它方法實例諸如固體源擴散來摻雜半導體本體而形成 源極及汲極延伸區。於另一例示性實施例中，源極及汲極 區216及217包括形成於半導體本體2〇7之暴露面上的半導 體薄膜（圖中未顯示）來形成源極及汲極接觸區。於另一例示 性貫施例中，半導體薄膜（圖中未顯示）可在凹部蝕刻源極_ 汲極區的鰭部後生長，及半導體薄膜可用來張緊通道。一 個實例為已張緊的石夕錯SiGe。另一個實例為已張緊的碳化 矽 SiC。 於例示性實施例中，「暈輪」區（圖中未顯示）可在源極/ 沒極區或源極/没極延伸區形成之前形成於半導體本體 207。暈輪區為形成於裝置通道區之摻雜區，具有相等導電 性，但具有比裝置通道區之摻雜濃度略高的摻雜濃度。暈 輪區玎利用大角度離子植入技術藉離子植入摻雜劑於閘極 電極下方而形成。 其次，若有所需，基板可經進一步處理來形成額外特 徵結構，諸如重度摻雜源極/沒極接觸區、源極及没極區上 沈積矽，及閘極電極，及源極/汲極接點也可形成於閘極電 極上。源極/汲極接點可經由沈積金屬環繞鰭部及反應或維 持不反應而形成。若沈積的金屬不反應，則可去除於非期 望區的金屬。 於一個例示性實施例中，介電侧壁隔件218(第汗圖）可 形成在閘極電極212側壁上。側壁隔件218可用來偏移重度 源極/汲極接點植入物，可用來於選擇性矽沈積處理期間隔 離源極/汲極區與閘極電極。隔件218可藉基板2〇〇上方全面 16 201131769 性沈積隨形介電薄膜諸如但非限於氮化矽、氧化石夕、氧氣 化矽或其組合物形成。形成隔件218之介電薄臈係以隨形方 式沈積，使得介電薄膜形成於垂直面諸如閘極電極212側壁 上與水平表面堵如半導體本體207頂上及閘極電極212頂上 實質上等高。於一個例示性實施例中，該介電薄膜為藉熱 壁低壓化學氣相沈積(LPCVD)法形成的氮化矽薄膜。介電 薄膜之沈積厚度決定所形成之隔件寬度或厚度。於一例示 性實施例中，介電薄膜係形成至約20埃至約2〇〇埃厚度。 其次，介電薄膜經各向異性姓刻，例如電漿触刻或反 應性離子蝕刻來形成側壁隔件218，如第2F圖所示。介電薄 膜之各向異性触刻係自水平表面諸如閘極電極212頂上（及 若使用時著陸襯墊（圖中未顯示）頂上)移除介電薄膜，而維 持"電側壁隔件相鄰於垂直表面，諸如閘極電極212側壁。 触刻持續夠長時間來自全部水平表面去除介電薄膜。於一 例示性實施例中，利用過蝕使得半導體本體2〇7側壁上的隔 件材料被移除，如第2F圖所示。結果為形成順著且相鄰於 閘極電極212側壁的側壁隔件218，如第2F圖所示。側壁隔 件218高度顯示為低於閘極電極212高度。 其次’若有所需，可於半導體本體2〇7之暴露面上（以 及著陸襯墊（圖中未顯示）上）形成半導體薄膜219，如第2(} 圖所不。此外，若有所需，可於閘極電極212頂上形成半導 體薄膜220。半導體薄膜22〇可為單晶膜或多晶膜。於一例 不性實施例巾，半導體細219為蟲晶（單晶)賴。於一個 例示性實施例中，矽膜219係藉選擇性沈積法形成，其中矽 17 201131769 係只形成於切暴露區上，諸如半導體本體2G7之暴露頂面 及側壁。於-選擇性沈積法，销並未形成於介電區諸如 側壁隔件218上。當閘極電極212包含多晶賴時半導體 薄膜也可選擇性地形成於閘極電極212頂面上來形成石夕膜 220。於—個例示性實施例中’ ♦膜22G係形成自約5〇埃至 約500埃厚度。㈣可雜_(转沈積㈣摻㈣，或隨 後藉例如離子植入或固體源擴散而摻雜。矽膜係摻雜至; 置之源極及汲極區期望的導電類型。於一例示性實施例 中，經摻雜的矽膜219及220為本質矽膜（亦即未經摻2矽 膜）°半導體薄膜219之沈積形成升高的源極缝極區其改 良裝置之寄生現象。 、 於一個例示性實施例中，如第2H圖所示，沈積石夕膜219 及咖係彻垂直離子植人角藉離子植人摻^離子植入法 摻雜:沈積之㈣219及位在其下方的半導體本體2〇7至約 lxl〇2°原子/立方厘米至約1W原子/立方厘米之濃度來形 成源極接觸區及極接觸區（未指*於第识圖）。側壁隔 偏移源掘及極接點植人步驟，及界定梢端區（圖中未 顯示)作為側壁隔件218下方的已摻_本體。如此，該製 轉理源極區2丨6及沒極區2Π(未顯示於第识圖）各自包含 —梢端區及-接㈣。梢端_中未_)為位在側壁隔件 218下方之半導體本體浙區。接觸區為半導體本體2〇7及所 ^積切顧9相_側賴件2丨叫㈣緣之料區。此 外’源、極/祕區包括（當·時)源極及没極著隨墊(圓中 未顯示）。 18 201131769 其次，金屬221係以包繞式組態形成於源極及汲極區上 以及閘極電極212頂上。於一個例示性實施例中，用以形成 接觸通孔之溝槽係形成於ILD層，諸如沈積二氧化石夕（圖中 未顯示）使得源極及汲極區之頂部及側壁暴露出。然後金屬 221係經由使用CVD技術沈積在源極及汲極區之暴露部分 上。於另一例示性實施例中，金屬221係使用ALD技術而形 成在源極及汲極區之暴露部分上。通孔之其餘部分係以金 屬例如鎢填補。鎢及接點金屬使用化學機械研磨而自通孔 外部區域移除。於另一例示性實施例中，金屬係沈積在通 孔内側且反應而形成金屬矽化物，其並未耗用整個鰭部， 然後通孔以通孔金屬填補，及使用化學機械研磨來自通孔 外側移除金屬。於另一例示性實施例中，藉加熱該裝置， 矽化物可形成在與金屬221接觸之源極及汲極區表面上。於 一個例示性實施例中，矽化物之形成使得不會耗用整個源 極區或整個汲極區，故金屬221與源極及汲極區間之界面面 積保持與鰭尚度成正比。然後過量金屬221諸如藉化學触刻 移除。於一個例示性實施例，其中使用Hi_K金屬閘極，閘 極上不形成任何矽化物。第3圖之步驟305係與依據此處揭 不之主旨之實施例製造三閘極電晶體之此一部分相對應。 金屬221可自與源極及汲極區提供良好接觸的材料製成諸 如但非限於鈦、鶴、鎳、銅或録，或任何其它具有等於或 優於NiSi之接觸電阻的金屬製成。金屬221係形成於源極區 及汲極區上來形成源極及汲極接觸區，使得接觸區面積優 異地隨著鰭高度的增高而放大。 19 201131769 前述例示實施例之詳細說明包括發明摘要所述絕非音 圖為排它性或限制所卿之精確形式。雖然於此處所述特 定實施例及實例係供舉例說明目的，但如熟諳技藝人士瞭 解於此描述範圍内可做多種相當修改。 ' 此等修改係鑑於前文說明做出。如下申請專利範圍使 用之術語不應解譯為囿限於說明書及中請專利範圍所揭示 之特定實施例。反而，此處揭示之實施例之範_由如下 申請專利範圍依據已確立的申請專利範圍解譯原則解譯而 決定。 【圖式簡單說明】 第1圖顯示依據此處揭示主旨之鰭式場效電晶體或三 閘極電晶體100之實例； 第2A-2I圖顯示依據此處揭示主旨之用以形成一接觸 結構之一系列處理步驟；及 第3圖闡釋與第2A-2I圖闡釋之處理步驟系列相對應之 處理流程圖。 【主要元件符號說明】 100.··續式場效電晶體、三閘極電晶體、三閘極農置 101，200...基板 102…早晶碎基板 103…絕緣層 104, 207··.半導體本體 105, 106, 110, 111，210, 211，214, 215··.側壁 107, 209, 213···頂面 20 201131769 109, 212...閘極電極 112, 216...源極區 113, 217...汲極區 114, 218...側壁隔件 115, 116...半導體薄膜、薄膜 117.221.. .金屬 200.. .絕緣體上矽或半導體(SOI)基板 201.. .絕緣基板 202.. .半導體薄膜 203…底單晶矽基板 204.. .埋入式氧化物 205.. .厚度或高度 206.. .光阻罩幕 207.. .矽本體或鰭部 208.. .閘極介電層 219, 220…半導體薄膜、矽膜 300.. .處理程序 301〜305...步驟 21

Claims (1)

  1. 201131769 七、申請專利範圍： ι_ 一種半導體裝置，包含： 一基板；及 形成於該基板上之一半導體本體，該半導體本體包 含一源極區及一汲極區，該源極區及該汲極區中之至少 一者包含-第-側表面、-第二側表面及—頂面，該第 一側表面係與該第二側表面相對， 形成於該源極區及該汲極區中之至少一者的實質 上全部第-側表面、實質上全部第二側表面、及該頂面 上之金屬層。 2.:申請專利範圍第旧之半導體裂置，其中該金屬層以 實質上全部第-及第二側表面提供—接觸表面，其尺寸 係與該半導體本體之高度成比例。 3·如申請專利範圍第2項之半導體襄置，其中該基板包含 一絕緣基板或一塊狀基板。 4·:申請專利範圍第3項之半導體裝置，其中該金屬層包 含欽、鶴、鎳、銅、祕，或接觸電阻等於或低於NiSi 之接觸電阻的任何其它金屬，或其組合。 5·如申請專利範圍第4項之半導體裝置進—步包含： 形成於該半導财狀第—織面、第二侧表面及 頂面上介於該源極區與該汲極區間之—閘極介電層，及 开> 成於該閘極介電層上之一閘極電極。 6·如申請專利範圍第丨項之半導體裝置，進—步包含： 形成於該半導體本體之第一側表面、第二側表面及 22 201131769 頂面上介於該祕區與該汲極區間之_閘極介電層，及 形成於該閘極介電層上之一閘極電極。 7· ^申請專利範圍第6項之半導體裝置，其”金屬層以 實質上全部第-及第二側表面提供_接觸表面其尺寸 係與該半導體本體之高度成比例。 8. 如申請專利範圍第7項之半導體裝置，其中該金屬層包 含鈦、鶴、鎳、銅、或鈷，或接觸電阻等於或低於㈣ 之接觸電阻的任何其它金屬，或其組合。 9. 如申請專利範圍第8項之半導體裝置，其中該基板包含 一絕緣基板或一塊狀基板。 10·—種用以形成半導體裝置之方法，該方法包含： 提供一基板；及 於該基板上形成-半導體本體，辭導體本體包含 一源極區及一汲極區，該源極區及該汲極區中之至少一 者包含-第-側表面、一第二側表面及一頂面，該第— 側表面係與該第二側表面相對，及 於該源極區及該汲極區中之至少一者的實質上全 部第-側表面、實質上全部第二側表面、及該頂面上形 成一金屬層。 U.如申請專利範圍第1〇項之方法，其中該金屬層以實質上 全部第-及第二絲面提供—接觸表面，其尺寸係與該 半導體本體之高度成比例。 12.如申請專利範圍第_之方法，其中該基板包含一絕緣 基板或一塊狀基板。 23 201131769 3.如申4專利範圍第12項之方法，其中該金屬層包含欽、 鶴、錄、銅、祕，或賴電阻等於或低於Nisi之接觸 電阻的任何其它金屬，或其組合。 如申請專利範圍第13項之方法，進—步包含： 於該半導體本體ϋ表面、第二歸面及頂面 上介於該源極區與該汲極區間形成—閘極介電層，及 於該閘極介電層上形成一閘極電極。 15.如申請專利範圍第1〇項之方法，進—步包含： 於該半導體本體之第-側表面m表面及頂面 上介於該源極區與該汲極區間形成_閘極介電層及 於該閘極介電層上形成一閘極電極。 16·如申請專利範圍第15項之方法，其中該金屬層以實質上 全部第-及第二側表面提供—接觸表面，其尺寸係與該 半導體本體之高度成比例。 17.如申請專利範圍第16項之方法，其中該金屬層包含欽、 鶴、鎳、銅、絲’或接職阻等於或低於·之接觸 電阻的任何其它金屬，或其組合。 以如申料·圍第17項之方法，其中職板包含一絕緣 基板或一塊狀基板。 24
TW099141409A 2009-12-23 2010-11-30 Wrap-around contacts for finfet and tri-gate devices TW201131769A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/646,651 US20110147840A1 (en) 2009-12-23 2009-12-23 Wrap-around contacts for finfet and tri-gate devices

Publications (1)

Publication Number Publication Date
TW201131769A true TW201131769A (en) 2011-09-16

Family

ID=44149865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141409A TW201131769A (en) 2009-12-23 2010-11-30 Wrap-around contacts for finfet and tri-gate devices

Country Status (8)

Country Link
US (1) US20110147840A1 (zh)
EP (1) EP2517254A4 (zh)
JP (1) JP2013511852A (zh)
KR (1) KR20120085928A (zh)
CN (1) CN102668093B (zh)
HK (1) HK1175888A1 (zh)
TW (1) TW201131769A (zh)
WO (1) WO2011087605A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474358B (zh) * 2012-10-10 2015-02-21 Hon Hai Prec Ind Co Ltd 場發射電子源及場發射裝置
TWI478208B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源的製備方法
TWI478196B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源陣列及場發射裝置
TWI478207B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源陣列的製備方法
TWI483398B (zh) * 2011-12-19 2015-05-01 Intel Corp 第三族氮化物奈米線電晶體

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8455334B2 (en) * 2009-12-04 2013-06-04 International Business Machines Corporation Planar and nanowire field effect transistors
US8143113B2 (en) 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8129247B2 (en) 2009-12-04 2012-03-06 International Business Machines Corporation Omega shaped nanowire field effect transistors
US8722492B2 (en) * 2010-01-08 2014-05-13 International Business Machines Corporation Nanowire pin tunnel field effect devices
US8310013B2 (en) * 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8324940B2 (en) 2010-04-13 2012-12-04 International Business Machines Corporation Nanowire circuits in matched devices
US8361907B2 (en) 2010-05-10 2013-01-29 International Business Machines Corporation Directionally etched nanowire field effect transistors
US8324030B2 (en) 2010-05-12 2012-12-04 International Business Machines Corporation Nanowire tunnel field effect transistors
DE102010038742B4 (de) * 2010-07-30 2016-01-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
US8835231B2 (en) 2010-08-16 2014-09-16 International Business Machines Corporation Methods of forming contacts for nanowire field effect transistors
US8536563B2 (en) 2010-09-17 2013-09-17 International Business Machines Corporation Nanowire field effect transistors
US8558279B2 (en) * 2010-09-23 2013-10-15 Intel Corporation Non-planar device having uniaxially strained semiconductor body and method of making same
US9048261B2 (en) 2011-08-04 2015-06-02 International Business Machines Corporation Fabrication of field-effect transistors with atomic layer doping
US8569125B2 (en) * 2011-11-30 2013-10-29 International Business Machines Corporation FinFET with improved gate planarity
US9087687B2 (en) 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
CN104054181B (zh) 2011-12-30 2017-10-20 英特尔公司 全包围栅晶体管的可变栅极宽度
KR20170121335A (ko) 2011-12-30 2017-11-01 인텔 코포레이션 반도체 구조물
CN103187290B (zh) * 2011-12-31 2015-10-21 中芯国际集成电路制造(北京)有限公司 鳍片式场效应晶体管及其制造方法
US9287179B2 (en) * 2012-01-19 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite dummy gate with conformal polysilicon layer for FinFET device
KR101835655B1 (ko) * 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US8766319B2 (en) 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
CN103839816B (zh) 2012-11-25 2019-04-19 中国科学院微电子研究所 半导体器件及其制造方法
US8823060B1 (en) * 2013-02-20 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inducing strain in FinFET channels
US9231106B2 (en) 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
US8859379B2 (en) 2013-03-15 2014-10-14 International Business Machines Corporation Stress enhanced finFET devices
CN104167359B (zh) * 2013-05-17 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
US8841189B1 (en) * 2013-06-14 2014-09-23 International Business Machines Corporation Transistor having all-around source/drain metal contact channel stressor and method to fabricate same
KR102083493B1 (ko) 2013-08-02 2020-03-02 삼성전자 주식회사 반도체 소자의 제조방법
US9633835B2 (en) * 2013-09-06 2017-04-25 Intel Corporation Transistor fabrication technique including sacrificial protective layer for source/drain at contact location
US9484460B2 (en) 2013-09-19 2016-11-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric
SG11201601319QA (en) * 2013-09-27 2016-03-30 Intel Corp Ge and iii-v channel semiconductor devices having maximized compliance and free surface relaxation
US9196613B2 (en) 2013-11-19 2015-11-24 International Business Machines Corporation Stress inducing contact metal in FinFET CMOS
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015094309A1 (en) * 2013-12-19 2015-06-25 Intel Corporation Method of forming a wrap-around contact on a semicondcutor device
CN103745698B (zh) * 2013-12-20 2016-01-20 深圳市华星光电技术有限公司 一种液晶显示面板的色偏补偿方法及系统
US9324842B2 (en) * 2013-12-20 2016-04-26 Globalfoundries Inc. Buried local interconnect in finfet structure and method of fabricating same
US9214557B2 (en) * 2014-02-06 2015-12-15 Globalfoundries Singapore Pte. Ltd. Device with isolation buffer
JP6219224B2 (ja) 2014-04-21 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9508826B2 (en) 2014-06-18 2016-11-29 Globalfoundries Inc. Replacement gate structure for enhancing conductivity
US9443978B2 (en) 2014-07-14 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor device having gate-all-around transistor and method of manufacturing the same
KR102171023B1 (ko) 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
KR102154185B1 (ko) * 2014-09-19 2020-09-09 삼성전자 주식회사 반도체 소자
CN104299559B (zh) * 2014-10-20 2017-01-25 深圳市华星光电技术有限公司 一种三栅型显示面板
US9953979B2 (en) 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
US9472575B2 (en) 2015-02-06 2016-10-18 International Business Machines Corporation Formation of strained fins in a finFET device
KR102307207B1 (ko) 2015-03-25 2021-10-05 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
CN106206691B (zh) * 2015-04-29 2019-04-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10062779B2 (en) * 2015-05-22 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102310081B1 (ko) 2015-06-08 2021-10-12 삼성전자주식회사 반도체 장치의 제조 방법
US9680020B2 (en) 2015-07-09 2017-06-13 Globalfoundries Inc. Increased contact area for FinFETs
US9953881B2 (en) 2015-07-20 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET device
US9837277B2 (en) 2015-08-12 2017-12-05 International Business Machines Corporation Forming a contact for a tall fin transistor
US10158003B2 (en) 2015-08-12 2018-12-18 International Business Machines Corporation Epitaxial and silicide layer formation at top and bottom surfaces of semiconductor fins
US9397197B1 (en) * 2015-09-23 2016-07-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
US9614086B1 (en) 2015-12-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Conformal source and drain contacts for multi-gate field effect transistors
KR102461174B1 (ko) 2016-02-26 2022-11-01 삼성전자주식회사 반도체 소자
US9755019B1 (en) 2016-03-03 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10038094B2 (en) 2016-05-31 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure and methods thereof
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US9905663B2 (en) 2016-06-24 2018-02-27 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with a reduced contact resistance
US10134905B2 (en) * 2016-06-30 2018-11-20 International Business Machines Corporation Semiconductor device including wrap around contact, and method of forming the semiconductor device
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
TWI812984B (zh) * 2016-12-12 2023-08-21 美商應用材料股份有限公司 形成應變通道層的方法
EP3339244A1 (en) 2016-12-21 2018-06-27 IMEC vzw Source and drain contacts in fin- or nanowire- based semiconductor devices.
US9929157B1 (en) 2016-12-22 2018-03-27 Globalfoundries Inc. Tall single-fin fin-type field effect transistor structures and methods
US10249542B2 (en) 2017-01-12 2019-04-02 International Business Machines Corporation Self-aligned doping in source/drain regions for low contact resistance
CN108336226B (zh) * 2017-01-20 2020-03-17 清华大学 薄膜晶体管
US10084094B1 (en) 2017-03-17 2018-09-25 International Business Machines Corporation Wrapped source/drain contacts with enhanced area
US11264500B2 (en) 2017-05-15 2022-03-01 Intel Corporation Device isolation
US10276728B2 (en) * 2017-07-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including non-volatile memory cells
EP3480842A1 (en) 2017-11-02 2019-05-08 IMEC vzw Method for forming source/drain contacts
DE112017008046T5 (de) 2017-12-28 2020-06-18 Intel Corporation Pmos- und nmos-kontakte in einem gemeinsamen trench
US10700173B2 (en) * 2018-04-10 2020-06-30 Globalfoundries Inc. FinFET device with a wrap-around silicide source/drain contact structure
US10367077B1 (en) 2018-04-27 2019-07-30 International Business Machines Corporation Wrap around contact using sacrificial mandrel
US10559656B2 (en) 2018-05-02 2020-02-11 Globalfoundries Inc. Wrap-all-around contact for nanosheet-FET and method of forming same
US10483361B1 (en) 2018-08-29 2019-11-19 International Business Machines Corporation Wrap-around-contact structure for top source/drain in vertical FETs
US11037783B2 (en) 2018-09-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for forming the same
US10923590B2 (en) 2019-03-22 2021-02-16 International Business Machines Corporation Wrap-around contact for vertical field effect transistors
US10832954B2 (en) 2019-03-25 2020-11-10 International Business Machines Corporation Forming a reliable wrap-around contact without source/drain sacrificial regions
US11837460B2 (en) 2021-09-03 2023-12-05 Globalfoundries U.S. Inc. Lateral bipolar transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065856A (ja) * 1992-06-19 1994-01-14 Kawasaki Steel Corp 半導体装置
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7105894B2 (en) * 2003-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts to semiconductor fin devices
KR100632475B1 (ko) * 2004-07-26 2006-10-09 삼성전자주식회사 성능이 향상된 멀티 게이트 트랜지스터의 제조 방법 및이에 의해 제조된 멀티 게이트 트랜지스터
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
KR100578818B1 (ko) * 2005-02-24 2006-05-11 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
JP4718908B2 (ja) * 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US20090007036A1 (en) * 2007-06-29 2009-01-01 International Business Machines Corporation Integrated Fin-Local Interconnect Structure
US7692254B2 (en) * 2007-07-16 2010-04-06 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483398B (zh) * 2011-12-19 2015-05-01 Intel Corp 第三族氮化物奈米線電晶體
US10541305B2 (en) 2011-12-19 2020-01-21 Intel Corporation Group III-N nanowire transistors
TWI474358B (zh) * 2012-10-10 2015-02-21 Hon Hai Prec Ind Co Ltd 場發射電子源及場發射裝置
TWI478208B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源的製備方法
TWI478196B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源陣列及場發射裝置
TWI478207B (zh) * 2012-10-10 2015-03-21 Hon Hai Prec Ind Co Ltd 場發射電子源陣列的製備方法
US9666400B2 (en) 2012-10-10 2017-05-30 Tsinghua University Field emission electron source and field emission device

Also Published As

Publication number Publication date
WO2011087605A2 (en) 2011-07-21
WO2011087605A3 (en) 2011-11-17
US20110147840A1 (en) 2011-06-23
KR20120085928A (ko) 2012-08-01
JP2013511852A (ja) 2013-04-04
CN102668093A (zh) 2012-09-12
HK1175888A1 (zh) 2013-07-12
EP2517254A2 (en) 2012-10-31
CN102668093B (zh) 2016-05-04
EP2517254A4 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
TW201131769A (en) Wrap-around contacts for finfet and tri-gate devices
JP6211673B2 (ja) トリゲート・デバイス及び製造方法
USRE45944E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
TWI375329B (en) Body-tied, strained-channel multi-gate device and methods of manufacturing same
US8927378B2 (en) Trench silicide contact with low interface resistance
US8829625B2 (en) Nanowire FET with trapezoid gate structure
US9041009B2 (en) Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
JP4473741B2 (ja) 半導体装置および半導体装置の製造方法
US10319813B2 (en) Nanosheet CMOS transistors
TWI460794B (zh) 具有較低接觸電阻的ｍｏｓ結構及其製造方法
TW200917478A (en) Semiconductor device
TW200425409A (en) Method and process to make multiple-threshold metal gates CMOS technology
TW201125124A (en) Method and structure for forming high-performance FETs with embedded stressors
TW201318170A (zh) 替換源極／汲極鰭片式場效電晶體（ｆｉｎｆｅｔ）之製造方法
JP2005229107A (ja) 電界効果トランジスタ及びその製造方法
TW201112378A (en) Semiconductor device with one-side-contact and method for fabricating the same
WO2011134274A1 (zh) 一种不对称型源漏场效应晶体管的制备方法
WO2011153816A1 (zh) 一种场效应晶体管及其制备方法
JP2008503098A (ja) セミコンダクタ・オン・インシュレータ半導体装置及び製造方法
JP2011066362A (ja) 半導体装置
TW202245065A (zh) 半導體裝置
CN104037224A (zh) 设计的用于n型MOSFET的源极/漏极区