TW201009969A - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
TW201009969A
TW201009969A TW98123471A TW98123471A TW201009969A TW 201009969 A TW201009969 A TW 201009969A TW 98123471 A TW98123471 A TW 98123471A TW 98123471 A TW98123471 A TW 98123471A TW 201009969 A TW201009969 A TW 201009969A
Authority
TW
Taiwan
Prior art keywords
package carrier
terminal portion
semiconductor wafer
semiconductor device
substrate
Prior art date
Application number
TW98123471A
Other languages
English (en)
Inventor
Mitsuhiro Takahi
Kazuyuki Takahashi
Akiteru Rai
Toshiharu Seko
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201009969A publication Critical patent/TW201009969A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

201009969 六、發明說明 【發明所屬之技術領域】 本發明是有關半導體裝置的製造方法，特別是將構成 半導體裝置的半導體晶片搭載於封裝載體（Package Carrier)時之半導體裝置的製造方法及半導體裝置。 【先前技術】 0 在半導體裝置的製造方法中，將半導體晶片電性連接 至封裝載體的方法，例如有將半導體晶片的端子部直接地 與封裝載體的端子部的表面連接的覆晶（Flip Chip)安裝技 術。 覆晶安裝技術是安裝時間較短，且爲安裝端子部設於 晶片表面的半導體晶片的構成，因此可縮小封裝載體的大 小。另外，封裝載體是以封裝載體基材、及設於封裝載體 基材表面的端子部所構成。構成封裝載體基材的封裝載體 0 材料，可使用在可撓性基板（FPC)等所使用的有機材料、 陶瓷、玻璃、矽等各種的材料。 在覆晶安裝技術中，用以接合半導體晶片的端子部與 封裝載體的端子部之以往的方法，例如有焊錫接合、 ACF(ACP)接合、NCF(NCP)接合、超音波接合等。ACF、 ACP、NCF、NCP 分別爲 Anisotropic Conductive Film、 Anisotropic Conductive Paste ' Non-Conductive Film Non-Condutive Paste 的簡稱。 焊錫接合是使半導體晶片的端子部接觸於封裝載體端 -5- 201009969 子部，使形成於半導體晶片端子的焊錫凸塊熔融，藉此電 性連接半導體晶片與封裝載體者。又，圖4所示的半導體 裝置100是具備Au凸塊的半導體晶片端子部112與對Cu 鍍Sii的封裝載體端子部122爲藉由Au-Sn共晶來接合。 爲了使端子彼此間接合，總之必須對兩端子部施加300°C 程度的溫度，爲了防止熱所造成的封裝載體基材的品質劣 化，而使用即使300 °C以上也不熔融具有耐熱性的聚醯亞 胺材等，但一般以耐熱性佳的封裝材料所構成的封裝載體 爲高價，難以壓制製造成本的增大。 就ACF(ACP)接合及NCF(NCP)接合而言，是在使半 導體晶片的端子部與封裝載體的端子部接觸的狀態下，使 熱/光硬化樹脂充塡硬化於半導體晶片與封裝載體的間 隙，藉此來將半導體晶片電性連接至封裝載體。熱/光硬 化樹脂的硬化溫度，一般需要約200°C強的溫度。相要於 焊錫接合，可低溫連接端子彼此間，但就耐熱性差便宜的 封裝基材而言，即使不到熔融也有可能使封裝載體基材全 體軟化。半導體晶片的端子部與封裝載體的端子部的接合 不安定，連接阻抗變大，有可能導致半導體裝置的品質降 低。 更爲了使光硬化樹脂硬化，必須經過載體封裝來照射 紫外線。亦即，光硬化樹脂的硬化程度是仰賴載體封裝的 光吸收特性，因此在光吸收特性低無法充分地使光硬化樹 脂硬化時，有可能半導體晶片的端子部與封裝載體端子部 的接合形成不安定。並且，就使用絕緣樹脂的NCF(NCP) 201009969 接合而言，相較於使用分散導電金屬粒子的樹脂的 ACF(ACP)接合，一旦在半導體晶片的端子部與封裝載體 的端子部之間進入絕緣體的樹脂，則連接阻抗値會上昇， 有可能半導體晶片的端子部與封裝載體的端子部的連接形 成不安定，有可能導致半導體裝置的品質降低。 對於上述焊錫接合、ACF(ACP)接合及NCF(NCP)接合 而言，超音波接合是在半導體晶片的端子部，以Au等的 @ 凸塊材料來形成凸塊（接合部），藉由超音波振動來接合半 導體晶片與封裝載體。由於超音波接合是在接合半導體晶 片與封裝載體時不施加熱，因此可防止施加熱所造成的封 裝載體的損傷。但，在超音波接合，可接合的材料受限於 Au-Au、Au-Al、Au-Ag、Au-Pd等。因此，無法利用在共 晶接合等所一般被使用的Au-Sn。 又，以低溫來接合半導體晶片端子與封裝載體端子的 方法，有在半導體晶片的端子部與封裝載體端子部之間， ❹ 構成以銦等所構成的低融點金屬之方法被提案（例如參照 專利文獻1)。 . 然而’上述專利文獻1記載的方法，因爲在半導體晶 片端子與封裝載體端子之間形成低融點金屬，所以有製造 工程的工程數增大且端子與低融點金屬間的接合性課題。 又’由於銦等低融點金屬一般爲筒價，所以有可能製造成 本會增大。 [先行技術文獻] [專利文獻] 201009969 [專利文獻1]特開平5-206205號公報 【發明內容】 (發明所欲解決的課題） 如上述般，焊錫接合、ACF(ACP)接合及NCF(NCP)接 合’在被施加熱之下，有可能封裝載體熔解損傷，或半導 體晶片的端子部與封裝載體的端子部的接合形成不安定， 有可能無法維持半導體裝置的可靠度，因此在半導體裝置 的品質等的觀點上，難以使用耐熱性差之較便宜的塑膠基 材。 相對的，超音波接合則是可使用的端子部的材料受 限，就上述專利文獻1記載的方法而言，難以壓制使用銦 等較高價的低融點金屬所造成的製造工程的增大及製造成 本的增大。 亦即，以往在覆晶安裝技術中，使用較便宜的塑膠基 材等耐熱性低的封裝載體時，因施加熱而造成半導體裝置 的可靠度降低的防止、Au-Sn等一般性的共晶接合材料的 利用、及製造成本的增大防止全部可以實現之半導體裝置 的製造方法未被提案。在使用耐熱性較低的封裝載體基材 時，尋求藉由一般性的端子材料來安定地接合半導體裝置 與封裝載體之可靠度高的半導體裝置。 本發明是有鑑於上述問題而硏發者，其目的是在於提 供一種即使使用較便宜耐熱溫度低的封裝載體時，照樣可 以防止接合部的可靠度的降低，可利用一般性的端子材 -8- 201009969 料，且可抑制製造成本的增大之半導體裝置的製造方法。 並且，提供一種雖然使用較便宜耐熱溫度低的封裝載體， 但是可靠度高的半導體裝置。 (用以解決課題的手段） 用以達成上述目的之本發明的半導體裝置的製造方$ 的第1特徵爲： 0 在往具有軟化溫度的封裝載體安裝半導體晶片時，實 行：對半導體晶片施加封裝載體會軟化的溫度之工程、及 使被加熱的半導體晶片的端子部接觸於封裝載體端子部之 下藉由熱傳導來使封裝載體端子部及其周邊領域的封裝載 體基材軟化之工程、及在封裝載體端子部及其周邊領域的 封裝載體基材軟化的狀態下使半導體晶片端子部與封裝載 體端子部藉由壓接來使接合，使封裝載體端子部形成從封 裝載體基材表面部來推壓至封裝載體基材內部方向的狀態 φ 之工程（端子接合工程）。 上述特徴之本發明的半導體裝置的製造方法的第2特 徵爲； 前述端子接合工程，係以前述封裝載體的端子部與前 述封裝載體基材的接觸面能夠形成從前述封裝載體基材的 表面向基材內部方向推入2〜ΙΟμιη的狀態之方式，將加 熱狀態的前述半導體晶片推壓至前述封裝載體。 上述任一特徴之本發明的半導體裝置的製造方法的第 3特徵爲： -9- 201009969 前述端子接合工程，係以前述封裝載體的端子部與前 述封裝載體基材的接觸面能夠形成從前述封裝載體基材的 表面向基材內部方向，對前述封裝載體基材的厚度推入5 〜20%的狀態之方式，將加熱狀態的前述半導體晶片推壓 至前述封裝載體。 上述任一特徴之本發明的半導體裝置的製造方法的第 4特徵爲： 利用壓接之前述半導體晶片端子部的變形容易度與前 述封裝載體端子部的變形容易度不同。 上述任一特徴之本發明的半導體裝置的製造方法的第 5特徵爲： 前述封裝載體材料係以具有玻璃轉移溫度領域的塑膠 材料所構成。 上述任一特徴之本發明的半導體裝置的製造方法的第 6特徵爲： 前述封裝載體材料係以聚對苯二甲酸乙二醇酯、聚萘 二甲酸乙二醇酯等的聚乙烯樹脂、聚酯樹脂、聚烯烴樹 脂、聚碳酸酯樹脂、聚醯胺樹脂、及、聚醯亞胺樹脂之中 的任一個所構成。 用以達成上述目的之本發明的半導體裝置，係利用上 述第1〜第6特徴的半導體裝置的製造方法所製造的半導 體裝置，其第1特徵爲： 具備半導體晶片及具有軟化溫度的封裝載體，以前述 封裝載體的端子部的至少一部分能夠從前述封裝載體基材 -10- 201009969 表面部來形成於封裝載體基材內部方向的方式構成。 爲了達成上述目的之本發明的半導體裝置的第2特徵 爲： 前述半導體晶片的端子部及前述封裝載體的接合部之 中’以能夠變形的方式構成的第1端子部的表面會以至少 一部分能夠與他方的第2端子部的表面及側面接觸的方式 構成。 ❹ 上述特徴之本發明的半導體裝置的第3特徵爲： 前述封裝載體材料係以具有玻璃轉移溫度領域的塑膠 材料所構成。 上述特徴之本發明的半導體裝置的第4特徵爲： 前述封裝載體材料係以聚對苯二甲酸乙二醇酯、聚萘 二甲酸乙二醇酯等的聚乙烯樹脂、聚酯樹脂、聚烯烴樹 月旨、聚碳酸酯樹脂、聚醯胺樹脂、及、聚醯亞胺樹脂之中 的任一個所構成。 © 上述特徴之本發明的半導體裝置的第5特徵爲： 前述封裝載體端子部與前述封裝載體基材的接觸面會 - 從前述封裝載體基材的表面向基材內部方向推入2〜 1 0μιη。 上述特徴之本發明的半導體裝置的第6特徵爲： 前述封裝載體的端子部與前述封裝載體基材的接觸面 會從前述封裝載體基材的表面向基材內部方向，對前述封 裝載體基材的厚度推入5〜20%。 -11 - 201009969 [發明的效果] 若根據上述特徴的半導體裝置的製造方法，則因爲以 加熱半導體晶片，使被加熱的半導體晶片端子部接觸於封 裝載體端子部，藉由熱傳導來接合半導體晶片端子部與封 裝載體端子部，使封裝載體端子部的基材軟化，向基材內 部方向推入封裝載體端子部的方式構成，所以封裝載體是 形成只在端子部及其周邊領域被加熱的情形。因此，就上 述特徴的半導體裝置的製造方法而言，即使使用以塑膠基 材等、軟化溫度較低的封裝載體材料來構成封裝載體基材 的封裝載體時，照樣不會有使封裝載體基材熔融、損傷的 情形，更可有效防止端子部的接合不安定所造成的半導體 裝置的品質降低。並且，上述特徴的半導體裝置的製造方 法，可使用一般性的凸塊材料來形成接合端子部。而且， 上述特徴的半導體裝置的製造方法，在半導體晶片端子部 與封裝載體端子部之間，不必構成以低融點金屬等所構成 的薄膜，可抑制製造工程的增大或製造成本的增大。 若根據上述第4特徴的半導體裝置的製造方法，則因 爲以壓接所造成的端子部的變形容易度不同的方式，構成 半導體晶片端子部與封裝載體端子部，所以會在一方的端 子部與另一方的端子部的表面及側面的至少一部分接觸的 狀態下接合，因此可使半導體晶片端子部與封裝載體端子 部的接合更安定。另外，在上述第4特徴的半導體裝置的 製造方法中，變形容易度是例如依端子部的材料的硬度、 端子部的形狀或厚度、往端子部的施加壓力等來規定。 -12- 201009969 【實施方式】 以下，根據圖面來說明本發明的半導體裝置的製造方 法（以下適當簡稱爲「本發明方法」）、及使用本發明方法 所製造的半導體裝置（以下適當簡稱爲「本發明裝置」）的 實施形態。 @ <第1實施形態> 以圖1及圖2爲基礎來說明本發明方法及本發明裝置 的第1實施形態。在此，圖1是表示本發明方法的各工程 之半導體晶片10及封裝載體20的槪略部分構成例，與在 圖4所示的以往技術作比較，封裝載體基材以外的構成材 料是以同等進行說明，但爲例示，並非是限制者。另外， 在圖1中，爲了說明，圖面上的各構成的尺寸比未必與實 際的尺寸比一致。 ❹ 本發明方法在本實施形態是針對藉由構成半導體裝置 1的製造裝置的一部分之LCD驅動器來實行時進行說明。 另外，本發明方法亦可構成能在用以將半導體晶片1 〇安 裝於封裝載體20的其他裝置中實行。 以LCD驅動器來將半導體晶片10(在半導體晶片基材 11形成有端子部12)安裝於封裝載體20(在具有軟化溫度 的封裝載體基材21形成有端子部22)時，是構成可實 行：對半導體晶片10施加封裝載體基材21會軟化的溫度 之加熱工程、及使所被加熱的半導體晶片1〇的端子部12 -13- 201009969 接觸於封裝載體端子部22之下藉由熱傳導來使封裝載體 端子部22及其周邊領域的封裝載體基材21軟化之軟化工 程、及在封裝載體端子部及其周邊領域的封裝載體基材 21軟化的狀態下使半導體晶片端子部12推壓接合於封裝 載體端子部22的同時’使封裝載體端子部22形成從封裝 載體基材21表面部推入至封裝載體基材21內部方向的狀 態之端子接合工程。 在此，圖1(a)是表示本發明方法的實行開始時之半導 體晶片10及封裝載體20的槪略部分構成例。 使用於本發明方法的半導體晶片1〇，如圖1(a)所 示，爲了安裝於封裝載體20，形成有約15 μιη的Au凸塊 1 2作爲端子部。 並且，使用於本發明方法的封裝載體20，在本實施 形態是具備以厚度L3約50μιη的帶狀薄膜所構成的封裝 載體基材21。封裝載體材料，在本實施形態是假想具有 玻璃轉移點（相當於軟化溫度）的塑膠材料時，塑膠材料是 假想軟化溫度約爲160 °C的聚萘二甲酸乙二醇酯來進行說 明。 封裝載體20的端子部22是如圖1(a)所示，以厚度 L2約爲10 μιη的Cu膜22所構成。另外，Cu膜22爲了氧 化防止，最好施以Sn等的電镀。又，本實施形態的封裝 載體端子寬L4是構成比半導體晶片端子寬L3更大。 LCD驅動器是在半導體晶片1〇加熱工程的實行中， 爲了接合半導體晶片與封裝載體20，而加熱半導體晶 -14- 201009969 片10。另外，半導體晶片10的加熱溫度是根據構成封裝 載體20的塑膠材料的玻璃轉移溫度領域來設定。 在此，圖2是表示對於半導體晶片10的加熱溫度 T，半導體晶片1〇的Au凸塊12與封裝載體20的Cu膜 22的接合力F的關係。另外，在本實施形態，依圖2所 示的圖表，加熱溫度T是被設定成即使在玻璃轉移溫度領 域，接合力F也會成爲最大的溫度Ti。 φ 接著，LCD驅動器是開始端子接合工程的實行，對半 導體晶片10施加荷重，謀求與封裝載體20接合。如圖 1(b)所示使被加熱的半導體晶片端子部的Au凸塊12接觸 於封裝載體端子部的Cu膜22。被施加於半導體晶片10 的Au凸塊12的熱，如圖1(b)的圖中箭號所示，首先對 封裝載體20的Cu膜22，接著對Cu膜22所接觸的封裝 載體基材領域21，然後對封裝載體端子部Cu膜22周邊 的封裝載體基材領域，熱傳導依序加熱。封裝載體端子部 φ 22及其周邊領域的封裝載體基材21會在被施加玻璃化點 領域的溫度下軟化。 此時，在半導體晶片1 0被施加荷重，所以即使在半 導體晶片端子部12與封裝載體端子部22接觸後也會在接 觸面產生推擠的壓力。端子部材料的硬度是封裝載體端子 部的Cu材料比半導體晶片端子部的Au材料更硬，所以 在Cu膜22陷入Au凸塊12的狀態下接合的同時，如圖 1(c)所示’因爲封裝載體基材21會軟化，所以封裝載體 端子部Cu膜22會形成往封裝載體基材21內部方向推入 -15- 201009969 的狀態。 在此，本實施形態所謂封裝載體端子部的Cu膜22與 封裝載體基材21的接觸面從封裝載體表面往封裝載體基 材內部方向推入的狀態，並非是封裝載體端子部熔入封裝 載體基材中而形成與封裝基材的新接觸面，而是原來的接 觸面從封裝載體基材的表面移動至基材內部方向的狀態。 將封裝載體基材的玻璃化點領域的溫度施加於封裝載體基 材，使基材軟化，以Cu膜22往封裝基材內部方向的推入 _ 量L6能夠形成封裝載體基材21的厚度L5的5〜20%、 或2〜ΙΟμπι的方式來將半導體晶片10推壓至封裝載體 20 ° 如圖1(a)所示，以封裝載體端子寬L4會比半導體晶 片端子寬L3更大的方式構成的本實施形態，是一旦實行 利用前述的LCD驅動器之壓接工程，則如圖1(c)所示， 在封裝載體端子寬L4之內，比半導體晶片端子寬L3更 大的部分的封裝載體端子部的Cu膜22會形成接觸於Au Q 凸塊12的側面部的狀態，封裝載體端子部的Cu膜22是 形成不僅Au凸塊12的表面部，側面部也會接觸的狀 態。 然後，一旦封裝載體基材21的溫度形成軟化溫度領 域以下，則在封裝載體端子部的Cu膜22推入至封裝載體 基材21內部方向的狀態下，封裝載體基材21會硬化，在 圖1(c)所示的狀態下，接合半導體晶片10與封裝載體 20。此時，在本實施形態是構成封裝載體端子部的Cu膜 -16- 201009969 22不僅半導體晶片10的端子部之au凸塊12的表面部， 連側面部也壓接，在接合領域增加下，可使半導體晶片 1〇與封裝載體20更安定地接合。 <別實施形態> <1>在上述第1實施形態是假想塑膠材料爲聚萘二甲 酸乙二醇酯時進行說明，但並非限於此。塑膠材料，例如 〇 亦 可爲聚對苯二甲酸乙二醇酯等的聚乙烯樹脂、聚酯樹 脂 '聚烯烴樹脂、聚碳酸酯樹脂、聚醯胺樹脂及聚醯亞胺 樹脂等。 <2>在上述第1實施形態是假想半導體晶片1〇的端子 部爲Au凸塊12，封裝載體20的端子部爲Cu膜22所構 成時進行說明，但並非限於此。只要端子部是金屬，不選 擇種類，半導體晶片端子部與封裝載體端子部並非限於異 種金屬，亦可爲同種金屬所構成。 〇 <3>在上述第1實施形態所說明之封裝載體端子部的
Cu膜22不僅半導體晶片端子部之Au凸塊12的表面部， . 連側面部也使壓接的各種形態，如圖3(a)〜（η)顯示了封 裝載體端子部的Cu膜22與半導體晶片端子部的Au凸塊 12的位置關係之上面視圖。如圖3所示，封裝載體端子 部的Cu膜22領域是在儘管爲部分也會從半導體晶片端子 部的Au凸塊12領域突出的狀態下形成，藉此增加接合 時的接合領域，相較於不使Cu膜22領域從Au凸塊12 領域突出接合時，可使半導體晶片1〇與封裝載體20更安 -17- 201009969 定地接合，可謀求半導體裝置的可靠度的提升。 又，雖圖3是顯示封裝載體端子部的Cu膜22領域是 在儘管爲部分也會從半導體晶片端子部的Au凸塊12領 域突出之狀態下的接合形態，但並非限於此。亦可爲半導 體晶片端子部的Au凸塊12領域儘管爲部分也會從封裝 載體端子部的Cu膜22領域突出之狀態下的接合形態。 【圖式簡單說明】 φ 圖1是表示在本發明的半導體裝置的製造方法的各工 程中，構成半導體裝置的半導體晶片及封裝載體的槪略部 分構成例的槪略部分剖面圖。 圖2是表示在本發明的半導體裝置的製造方法中，對 施加於半導體晶片的溫度之半導體晶片端子部的Au凸塊 與封裝載體端子部的Cu膜的接合力的關係圖表。 圖3是表示在本發明的半導體裝置的製造方法中’半 導體晶片的端子部與封裝載體的接合端子部的關係例的上 @ 面視圖。 圖4是表示以往技術之構成半導體裝置的半導體晶片 及封裝載體的槪略部分構成例的槪略部分剖面圖。 【主要元件符號說明】 1:本發明的半導體裝置 10 :半導體晶片 12: Au凸塊（半導體晶片的端子部） -18- 201009969 20 :封裝載體 21 :封裝載體基材 22 : Cu膜（封裝載體的端子部） 100 :以往技術的半導體裝置 1 1 〇 :半導體晶片 1 1 2 :半導體晶片端子部 120 :封裝載體 ❹ 1 2 1 :封裝載體基材 122:封裝載體端子部 -19-

Claims (1)

  1. 201009969 七、申請專利範圍 1. 一種半導體裝置的製造方法，其特徵爲： 在將半導體晶片往封裝載體安裝時，對封裝載體端子 部施加封裝載體基材會軟化的溫度，在前述封裝載體端子 部及其周邊領域的前述封裝載體基材會軟化的狀態下使半 導體晶片端子部與前述封裝載體端子部藉由壓接來接合。 2. 如申請專利範圍第〗項之半導體裝置的製造方法， 其中’對半導體晶片施加前述封裝載體基材會軟化的溫 度’使所被加熱的半導體晶片端子部接觸於封裝載體端子 部’而藉由熱傳導來使封裝載體端子部及其周邊領域的封 裝載體基材軟化，使半導體晶片端子部與封裝載體端子部 藉由壓接來接合。 3. 如申請專利範圍第1項之半導體裝置的製造方法， 其中’藉由覆晶安裝來將半導體晶片往封裝載體安裝。 4. 如申請專利範圍第1項之半導體裝置的製造方法， 其中’藉由前述半導體晶片端子部與前述封裝載體端子部 的壓接來將前述封裝載體端子部推入至前述封裝載體基材 的內部方向，使前述封裝載體端子部與前述封裝載體基材 的接觸面形成從前述封裝載體基材的表面往2〜10μηι基 材內部方向之狀態。 5. 如申請專利範圍第1項之半導體裝置的製造方法， 其中，藉由前述半導體晶片端子部與前述封裝載體端子部 的壓接來將前述封裝載體端子部推入至前述封裝載體基材 的內部方向，使前述封裝載體端子部與前述封裝載體基材 -20- 201009969 的接觸面形成從前述封裝載體基材的表面往基材厚度的5 〜20 %基材內部方向之狀態。 6. 如申請專利範圍第1項之半導體裝置的製造方法， 其中，藉由前述半導體晶片端子部與前述封裝載體端子部 的壓接，在接合部之前述半導體晶片端子部的變形容易度 與前述封裝載體端子部的變形容易度不同。 7. 如申請專利範圍第1項之半導體裝置的製造方法， ❹ 其中，前述封裝載體材料係以具有玻璃轉移溫度領域的塑 膠材料所構成。 8. 如申請專利範圍第7項之半導體裝置的製造方法， 其中，前述封裝載體材料係以聚對苯二甲酸乙二醇酯、聚 萘二甲酸乙二醇酯等的聚乙烯樹脂、或聚酯樹脂、聚烯烴 樹脂、聚碳酸酯樹脂、聚醯胺樹脂、及、聚醯亞胺樹脂之 中的任一個所構成。 9. 一種半導體裝置，其特徵爲： 〇 在被安裝半導體晶片的封裝載體中與半導體晶片端子 部接合的封裝載體端子部的端子部與封裝載體基材的接觸 、 面會從前述封裝載體基材的表面來形成於基材內部方向。 . 10.如申請專利範圍第9項之半導體裝置，其中，與 前述半導體晶片端子部接合的前述封裝載體端子部的端子 部與前述封裝載體基材的接觸面會從前述封裝載體基材的 表面來形成於2〜ΙΟμιη基材內部方向。 11.如申請專利範圍第9項之半導體裝置，其中，與 前述半導體晶片端子部接合的前述封裝載體端子部的端子 -21 - 201009969 部與前述封裝載體基材的接觸面會從前述封裝載體基材的 表面來形成於基材厚度的5〜20%基材內部方向。 12. 如申請專利範圍第9項之半導體裝置’其中’接 合後的前述半導體晶片端子部與前述封裝載體端子部之 中，以能夠變形的方式構成的第1端子部的表面會以至少 —部分能夠與他方的第2端子部的表面及側面接觸的方式 構成。 13. 如申請專利範圍第9項之半導體裝置，其中，前 述封裝載體材料係以具有玻璃轉移溫度領域的塑膠材料所 構成。 14. 如申請專利範圍第9項之半導體裝置，其中，前 述封裝載體材料係以聚對苯二甲酸乙二醇酯、聚萘二甲酸 乙二醇酯等的聚乙烯樹脂、或聚酯樹脂、聚烯烴樹脂、聚 碳酸酯樹脂、聚醯胺樹脂、及、聚醯亞胺樹脂之中的任一 個所構成。 -22-
TW98123471A 2008-07-16 2009-07-10 Semiconductor device manufacturing method and semiconductor device TW201009969A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008184808A JP2010027717A (ja) 2008-07-16 2008-07-16 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
TW201009969A true TW201009969A (en) 2010-03-01

Family

ID=41550287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98123471A TW201009969A (en) 2008-07-16 2009-07-10 Semiconductor device manufacturing method and semiconductor device

Country Status (3)

Country Link
JP (1) JP2010027717A (zh)
TW (1) TW201009969A (zh)
WO (1) WO2010007879A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122170B2 (ja) * 1991-07-26 2001-01-09 株式会社東芝 電子回路装置及びその製造方法
JP3052615B2 (ja) * 1992-11-04 2000-06-19 松下電器産業株式会社 半導体装置およびその製造方法
JPH10173004A (ja) * 1996-12-06 1998-06-26 Sony Corp 回路基板及び表面実装型電子部品の実装方法
JPH11284022A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3494357B2 (ja) * 1999-01-28 2004-02-09 関西日本電気株式会社 半導体装置
JP3509642B2 (ja) * 1999-06-24 2004-03-22 松下電器産業株式会社 半導体装置の実装方法および実装構造

Also Published As

Publication number Publication date
WO2010007879A1 (ja) 2010-01-21
JP2010027717A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101071777B (zh) 半导体器件的制造方法
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JP2001015553A (ja) 半導体装置の製造方法
JP3308855B2 (ja) 半導体装置の製造方法
JP2000286299A (ja) 半導体装置の接続方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2002270642A (ja) 半導体装置の製造方法
TW201009969A (en) Semiconductor device manufacturing method and semiconductor device
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3572254B2 (ja) 回路基板
JP2005209833A (ja) 半導体装置の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP5065657B2 (ja) 電子装置およびその製造方法
JPH11111755A (ja) 半導体装置の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP3746719B2 (ja) フリップチップ実装方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JP2002118148A (ja) プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2004253598A (ja) 電子部品の実装方法
TWI228305B (en) Structure of stacked chip packaging structure and manufacture method of the same
JP2004253529A (ja) 半導体装置及びその製造方法