JP2010027717A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2010027717A
JP2010027717A JP2008184808A JP2008184808A JP2010027717A JP 2010027717 A JP2010027717 A JP 2010027717A JP 2008184808 A JP2008184808 A JP 2008184808A JP 2008184808 A JP2008184808 A JP 2008184808A JP 2010027717 A JP2010027717 A JP 2010027717A
Authority
JP
Japan
Prior art keywords
package carrier
terminal portion
semiconductor chip
semiconductor device
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008184808A
Other languages
English (en)
Inventor
Mitsuhiro Takatoi
充浩 高樋
Kazuyuki Takahashi
一行 高橋
Toshiharu Seko
敏春 瀬古
Akiteru Rai
明照 頼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008184808A priority Critical patent/JP2010027717A/ja
Priority to PCT/JP2009/061940 priority patent/WO2010007879A1/ja
Priority to TW98123471A priority patent/TW201009969A/zh
Publication of JP2010027717A publication Critical patent/JP2010027717A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 比較的安価で軟化温度の低いパッケージキャリアを用いた場合でも、接合部の信頼性低下を防止し、一般的なバンプ材料を利用でき、製造コストの増大を抑制できる半導体装置の製造方法を提供する。
【解決手段】 半導体チップ１０の端子部１２とパッケージキャリア２０の端子部２２を接合する際、半導体チップ１０にパッケージキャリア基材２１が軟化する温度を印加し、加熱された半導体チップ１０の端子部１２をパッケージキャリア端子部２２に接触させ熱伝導によりパッケージキャリア端子部２２及びその周辺領域のパッケージキャリア基材２１を軟化させ、パッケージキャリア端子部及びその周辺領域のパッケージキャリア基材２１が軟化した状態で半導体チップ端子部１２をパッケージキャリア端子部２２に押圧し接合させると共に、パッケージキャリア端子部２２をパッケージキャリア基材２１表面より内部方向に押し込まれている状態にする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法、特に、半導体装置を構成する半導体チップをパッケージキャリアに搭載する際の半導体装置の製造方法および半導体装置に関する。
半導体装置の製造方法において、半導体チップをパッケージキャリアに電気的に接続する方法としては、例えば、半導体チップの端子部を、直接的に、パッケージキャリアの端子部の表面と接続するフリップチップ実装技術がある。
フリップチップ実装技術は、比較的実装時間が短く、更に、端子部がチップ表面に設けられている半導体チップを実装する構成であることから、パッケージキャリアの大きさを小さくすることができる。尚、パッケージキャリアは、パッケージキャリア基材と、パッケージキャリア基材の表面に設けられた端子部で構成されている。パッケージキャリア基材を構成するパッケージキャリア材料には、フレキシブル基板（ＦＰＣ）等で用いられる有機材料、セラミックス、ガラス、シリコン等の様々な材料が用いられている。
フリップチップ実装技術において、半導体チップの端子部とパッケージキャリアの端子部とを接合するための従来の方法としては、例えば、はんだ接合、ＡＣＦ（ＡＣＰ）接合、ＮＣＦ（ＮＣＰ）接合、超音波接合等がある。
はんだ接合は、パッケージキャリア端子部に半導体チップの端子部を接触させ、半導体チップ端子に形成されたはんだバンプを溶融させることで半導体チップとパッケージキャリアを電気的に接続するものである。また図４に示す半導体装置１００は、Ａｕバンプを備えた半導体チップ端子部１１２とＣｕにＳｎめっきしたパッケージキャリア端子部１２２がＡｕ−Ｓｎ共晶により接合されている。端子同士を接合させるためには、いずれにしても３００℃程度の温度を両端子部に印加する必要があり、熱によるパッケージキャリア基材の品質劣化を防止するために３００℃以上でも溶融せず耐熱性があるポリイミド材等が使われているが、一般的に、耐熱性に優れるパッケージ材料で構成されたパッケージキャリアは高価であり、製造コストの増大を抑えることが困難である。
ＡＣＦ（ＡＣＰ）接合及びＮＣＦ（ＮＣＰ）接合では、半導体チップの端子部とパッケージキャリアの端子部を接触させた状態で、半導体チップとパッケージキャリアの間隙に熱／光硬化樹脂を充填し硬化させることにより、半導体チップをパッケージキャリアに電気的に接続する。熱／光硬化樹脂の硬化温度は、一般的に、約２００℃強の温度が必要である。はんだ接合に比べ低温で端子同士が接続できるが、耐熱性に劣る安価なパッケージ基材では溶融まで至らないにしてもパッケージキャリア基材全体を軟化させる可能性がある。半導体チップの端子部とパッケージキャリアの端子部との接合が不安定になり、接続抵抗が大きくなることにより、半導体装置の品質低下を招く可能性がある。
更に、光硬化樹脂を硬化させるために、キャリアパッケージ越しに紫外線を照射する必要がある。即ち、光硬化樹脂の硬化度合いがキャリアパッケージの光吸収特性に依存することから、光吸収特性が低く十分に光硬化樹脂を硬化させることができない場合、半導体チップの端子部とパッケージキャリア端子部との接合が不安定になる可能性がある。また、絶縁樹脂を用いるＮＣＦ（ＮＣＰ）接合では、導電金属粒子を分散させた樹脂を用いるＡＣＦ（ＡＣＰ）接合に比べ、半導体チップの端子部とパッケージキャリアの端子部の間に絶縁体の樹脂が入り込むと、接続抵抗値が上昇して、半導体チップの端子部とパッケージキャリアの端子部との接続が不安定になる可能性があり、半導体装置の品質低下を招く可能性がある。
上述したはんだ接合、ＡＣＦ（ＡＣＰ）接合及びＮＣＦ（ＮＣＰ）接合に対し、超音波接合では、半導体チップの端子部に、Ａｕ等のバンプ材料でバンプ（接合部）を形成し、超音波振動により、半導体チップとパッケージキャリアとを接合する。超音波接合では、半導体チップとパッケージキャリアを接合する際に熱を印加しないので、熱を印加することによるパッケージキャリアのダメージを防止することが可能になる。しかし、超音波接合では、接合可能な材料が、Ａｕ−Ａｕ、Ａｕ−Ａｌ、Ａｕ−Ａｇ、Ａｕ−Ｐｄ等に限定される。このため、共晶接合等で一般的に用いられているＡｕ−Ｓｎを利用することができない。
また、半導体チップ端子とパッケージキャリア端子とを低温で接合する方法として、半導体チップの端子部とパッケージキャリア端子部との間に、インジュウム等で構成された低融点金属を構成する方法が提案されている（例えば、特許文献１参照）。
しかしながら、上記特許文献１に記載の方法では、半導体チップ端子とパッケージキャリア端子との間に、低融点金属を形成するので、製造工程の工程数が増大すると共に端子と低融点金属間の接着性が課題である。また、インジュウム等の低融点金属は、一般的に高価であることから、製造コストが増大する可能性がある。
特開平５−２０６２０５号公報
上述したように、はんだ接合、ＡＣＦ（ＡＣＰ）接合及びＮＣＦ（ＮＣＰ）接合では、熱が印加されることで、パッケージキャリアが溶解し損傷する可能性や、半導体チップの端子部とパッケージキャリアの端子部との接合が不安定になり、半導体装置の信頼性が維持できない可能性があることから、半導体装置の品質等の観点上、耐熱性に劣る比較的安価なプラスチック基材を用いることが困難である。
これに対し、超音波接合では、使用可能な端子部の材料が制限され、上記特許文献１に記載の方法では、インジュウム等の比較的高価な低融点金属を用いることによる製造工程の増大及び製造コストの増大を抑えることが困難である。
即ち、従来は、フリップチップ実装技術において、比較的安価なプラスチック基材等の耐熱性の低いパッケージキャリアを用いた場合に、熱を印加することによる半導体装置の信頼性低下の防止、Ａｕ−Ｓｎ等の一般的な共晶接合材料の利用、及び、製造コストの増大防止の全てを実現できる半導体装置の製造方法は提案されていない。比較的耐熱性の低いパッケージキャリア基材を用いた場合に、一般的な端子材料により半導体装置とパッケージキャリアが安定的に接合した信頼性の高い半導体装置が求められている。
本発明は上記の問題に鑑みてなされたものであり、その目的は、比較的安価で耐熱温度が低いパッケージキャリアを用いた場合でも、接合部の信頼性の低下を防止し、一般的な端子材料を利用可能であり、且つ、製造コストの増大を抑えることができる半導体装置の製造方法を提供する点にある。また、比較的安価で耐熱温度が低いパッケージキャリアを用いながら、信頼性の高い半導体装置を提供する。
上記目的を達成するための本発明に係る半導体装置の製造方法は、軟化温度を有するパッケージキャリアへ半導体チップを実装する際、パッケージキャリアが軟化する温度を半導体チップに印加する工程と、加熱された半導体チップの端子部をパッケージキャリア端子部に接触させることで熱伝導によりパッケージキャリア端子部が形成されるパッケージキャリア端子部及びその周辺領域のパッケージキャリア基材を軟化させる工程と、パッケージキャリア端子部及びその周辺領域のパッケージキャリア基材が軟化した状態で半導体チップ端子部とパッケージキャリア端子部を圧接により接合させパッケージキャリア端子部をパッケージキャリア基材表面部よりパッケージキャリア基材内部方向に押し込まれている状態にする工程（端子接合工程）と、を実行することを第１の特徴とする。
上記特徴の本発明に係る半導体装置の製造方法は、前記端子接合工程が、前記パッケージキャリアの端子部と前記パッケージキャリア基材との接触面が前記パッケージキャリア基材の表面より基材内部方向に２〜１０μｍ押し込まれた状態となるように、加熱状態の前記半導体チップを前記パッケージキャリアに押圧することを第２の特徴とする。
上記何れかの特徴の本発明に係る半導体装置の製造方法は、前記端子接合工程が、前記パッケージキャリアの端子部と前記パッケージキャリア基材との接触面が前記パッケージキャリア基材の表面より基材内部方向に、前記パッケージキャリア基材の厚さに対し５〜２０％押し込まれた状態となるように、加熱状態の前記半導体チップを前記パッケージキャリアに押圧することを第３の特徴とする。
上記何れかの特徴の本発明に係る半導体装置の製造方法は、圧接による前記半導体チップ端子部の変形し易さと、前記パッケージキャリア端子部の変形し易さが、異なることを第４の特徴とする。
上記何れかの特徴の本発明に係る半導体装置の製造方法は、前記パッケージキャリア材料が、ガラス転移温度領域を有するプラスチック材料で構成されていることを第５の特徴とする。
上記何れかの特徴の本発明に係る半導体装置の製造方法は、前記パッケージキャリア材料が、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、及び、ポリイミド樹脂の内の何れか１つで構成されることを第６の特徴とする。
上記目的を達成するための本発明に係る半導体装置は、上記第１〜第６の特徴の半導体装置の製造方法を用いて製造された半導体装置であって、半導体チップと軟化温度を有するパッケージキャリアを備え、前記パッケージキャリアの端子部の少なくとも一部が、前記パッケージキャリア基材表面部よりパッケージキャリア基材内部方向に形成されるように構成されていることを第１の特徴とする。
上記目的を達成するための本発明に係る半導体装置は、前記半導体チップの端子部及び前記パッケージキャリアの接合部の内、変形するように構成された第１端子部の表面が、少なくとも一部において、他方の第２端子部の表面及び側面と接触するように構成されていることを第２の特徴とする。
上記特徴の本発明に係る半導体装置は、前記パッケージキャリア材料が、ガラス転移温度領域を有するプラスチック材料で構成されていることを第３の特徴とする。
上記特徴の本発明に係る半導体装置は、前記パッケージキャリア材料が、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、及び、ポリイミド樹脂の内の何れか１つで構成されることを第４の特徴とする。
上記何れかの特徴の本発明に係る半導体装置は、前記パッケージキャリア端子部と前記パッケージキャリア基材との接触面が、前記パッケージキャリア基材の表面より基材内部方向に２〜１０μｍ押し込まれていることを第５の特徴とする。
上記何れかの特徴の本発明に係る半導体装置は、前記パッケージキャリアの端子部と前記パッケージキャリア基材との接触面が、前記パッケージキャリア基材の表面より基材内部方向に、前記パッケージキャリア基材の厚さに対し５〜２０％押し込まれていることを第６の特徴とする。
上記特徴の半導体装置の製造方法によれば、半導体チップを加熱し、加熱された半導体チップ端子部をパッケージキャリア端子部に接触させて熱伝導により、半導体チップ端子部とパッケージキャリア端子部を接合し、パッケージキャリア端子部の基材を軟化させ基材内部方向にパッケージキャリア端子部を押し込むように構成したので、パッケージキャリアは、端子部及びその周辺領域にのみ加熱されることになる。従って、上記特徴の半導体装置の製造方法では、プラスチック基材等、軟化温度が比較的低いパッケージキャリア材料でパッケージキャリア基材が構成されたパッケージキャリアを用いた場合でも、パッケージキャリア基材を溶融、損傷させることがなく、端子部の接合不安定による半導体装置の品質低下をより効果的に防止できる。また、上記特徴の半導体装置の製造方法では、一般的なバンプ材料を用いて接合端子部を形成することが可能である。更に、上記特徴の半導体装置の製造方法では、半導体チップ端子部とパッケージキャリア端子部との間に、低融点金属等で構成された薄膜を構成する必要がなく、製造工程の増大や製造コストの増大を抑えることができる。
上記第４の特徴の半導体装置の製造方法によれば、圧接による端子部の変形し易さが異なるように、半導体チップ端子部とパッケージキャリア端子部を構成するので、一方の端子部が他方の端子部の表面及び側面の少なくとも一部と接触した状態で接合されるので、半導体チップ端子部とパッケージキャリア端子部の接合をより安定させることが可能になる。尚、上記第４の特徴の半導体装置の製造方法において、変形し易さは、例えば、端子部の材料の堅さ、端子部の形状や厚さ、端子部への印加圧力等によって規定される。
以下、本発明に係る半導体装置の製造方法（以下、適宜「本発明方法」と略称する）、及び、本発明方法を用いて製造された半導体装置（以下、適宜「本発明装置」と称する）の実施形態を図面に基づいて説明する。
〈第１実施形態〉
本発明方法及び本発明装置の第１実施形態について、図１及び図２を基に説明する。ここで、図１は、本発明方法の各工程における半導体チップ１０及びパッケージキャリア２０の概略部分構成例を示しており、図４で示した従来技術と比較しパッケージキャリア基材以外の構成材料は同等として説明するが例示であって制限的なものではない。尚、図１では、説明のために、図面上の各構成の寸法比は、実際の寸法比とは必ずしも一致していない。
本発明方法は、本実施形態では、半導体装置１の製造装置の一部を構成するＬＣＤドライバによって実行される場合について説明する。尚、本発明方法は、半導体チップ１０をパッケージキャリア２０に実装するための他の装置において実行するように構成しても良い。
ＬＣＤドライバにて、半導体チップ基材１１に端子部１２が形成された半導体チップ１０を、軟化温度を有するパッケージキャリア基材２１に端子部２２が形成されたパッケージキャリア２０に実装する際に、半導体チップ１０にパッケージキャリア基材２１が軟化する温度を印加する加熱工程と、加熱された半導体チップ１０の端子部１２をパッケージキャリア端子部２２に接触させることで熱伝導によりパッケージキャリア端子部２２及びその周辺領域のパッケージキャリア基材２１を軟化させる軟化工程と、パッケージキャリア端子部及びその周辺領域のパッケージキャリア基材２１が軟化した状態で半導体チップ端子部１２をパッケージキャリア端子部２２に押圧し接合させると共に、パッケージキャリア端子部２２をパッケージキャリア基材２１表面部よりパッケージキャリア基材２１内部方向に押し込まれている状態にする端子接合工程と、を実行するように構成されている。
ここで、図１（ａ）は、本発明方法の実行開始時における半導体チップ１０及びパッケージキャリア２０の概略部分構成例を示している。
本発明方法で用いられる半導体チップ１０は、図１（ａ）に示すように、パッケージキャリア２０に実装するために端子部として厚さＬ１が約１５μｍのＡｕバンプ１２が形成されている。
また、本発明方法で用いられるパッケージキャリア２０は、本実施形態では、厚さＬ３が約５０μｍのテープ状の薄膜フィルムで構成されたパッケージキャリア基材２１を備えて構成されている。パッケージキャリア材料は、本実施形態では、ガラス転移点（軟化温度に相当）を有するプラスチック材料である場合を想定しており、プラスチック材料としては、軟化温度が約１６０℃のポリエチレンナフタレートを想定して説明する。
パッケージキャリア２０の端子部２２は、図１（ａ）に示すように、厚さＬ２が約１０μｍのＣｕ膜２２で構成されている。尚、Ｃｕ膜２２は酸化防止のためＳｎ等のメッキが施されていることが望ましい。更に、本実施形態のパッケージキャリア端子幅Ｌ４は、半導体チップ端子幅Ｌ３に比べ大きくなるように構成されている。
ＬＣＤドライバは、半導体チップ１０加熱工程の実行において、半導体チップ１０とパッケージキャリア２０を接合するために、半導体チップ１０を加熱する。尚、半導体チップ１０の加熱温度は、パッケージキャリア２０を構成するプラスチック材料のガラス転移温度領域に基づいて設定されている。
ここで、図２は、半導体チップ１０の加熱温度Ｔに対し、半導体チップ１０のＡｕバンプ１２とパッケージキャリア２０のＣｕ膜２２との接合力Ｆの関係を示している。尚、本実施形態では、図２に示すグラフより、加熱温度Ｔは、ガラス転移温度領域でも接合力Ｆが最大となる温度Ｔｉに設定されている。
続いて、ＬＣＤドライバは、端子接合工程の実行を開始し、半導体チップ１０に荷重を印加しパッケージキャリア２０と接合を図る。図１（ｂ）に示すように加熱された半導体チップ端子部のＡｕバンプ１２をパッケージキャリア端子部のＣｕ膜２２に接触させる。半導体チップ１０のＡｕバンプ１２に印加されている熱が、図１（ｂ）の図中矢印に示すように、先ずパッケージキャリア２０のＣｕ膜２２に、続いてＣｕ膜２２が接するパッケージキャリア基材領域２１に、そしてパッケージキャリア端子部Ｃｕ膜２２周辺のパッケージキャリア基材領域に熱伝導し順に加熱される。パッケージキャリア端子部２２及びその周辺領域のパッケージキャリア基材２１がガラス転移点領域の温度が印加されることで軟化する。
このとき、半導体チップ１０には荷重が印加されているので半導体チップ端子部１２とパッケージキャリア端子部２２が接触後も接触面には押し合う圧力が生じる。端子部材料の硬度としては、半導体チップ端子部のＡｕ材料よりパッケージキャリア端子部のＣｕ材料の方が硬いことからＡｕバンプ１２にＣｕ膜２２がめり込む形で接合すると共に、図１（ｃ）に示すように、パッケージキャリア基材２１が軟化するのでパッケージキャリア端子部Ｃｕ膜２２がパッケージキャリア基材２１内部方向へ押し込まれる形となる。
ここで、本実施形態でのパッケージキャリア端子部のＣｕ膜２２とパッケージキャリア基材２１との接触面がパッケージキャリア表面よりパッケージキャリア基材内部方向へ押し込まれている状態とは、パッケージキャリア端子部がパッケージキャリア基材中に溶け込んでパッケージ基材との新たな接触面を形成しているのでは無く、元来の接触面がパッケージキャリア基材の表面より基材内部方向に移動した状態である。パッケージキャリア基材のガラス転移点領域の温度をパッケージキャリア基材に印加し基材を軟化させ、Ｃｕ膜２２のパッケージ基材内部方向への押し込み量Ｌ６が、パッケージキャリア基材２１の厚さＬ５の５〜２０％、または２〜１０μｍとなるように、半導体チップ１０をパッケージキャリア２０に押圧する。
図１（ａ）に示したようにパッケージキャリア端子幅Ｌ４が半導体チップ端子幅Ｌ３に比べ大きくなるように構成されている本実施形態では、前述のＬＣＤドライバによる圧接工程を実行すると、図１（ｃ）に示すように、パッケージキャリア端子幅Ｌ４の内、半導体チップ端子幅Ｌ３より大きい部分のパッケージキャリア端子部のＣｕ膜２２がＡｕバンプ１２の側面部に接する状態となり、パッケージキャリア端子部のＣｕ膜２２は、Ａｕバンプ１２の表面部のみならず側面部にも接する状態となる。
その後、パッケージキャリア基材２１の温度が軟化温度領域以下になるとパッケージキャリア端子部のＣｕ膜２２がパッケージキャリア基材２１内部方向に押し込まれた状態で、パッケージキャリア基材２１が硬化し、図１（ｃ）に示す状態で、半導体チップ１０とパッケージキャリア２０が接合される。このとき、本実施形態では、パッケージキャリア端子部のＣｕ膜２２が、半導体チップ１０の端子部であるＡｕバンプ１２の表面部のみならず側面部にも圧接するように構成されることとなり、接合領域が増すことで半導体チップ１０とパッケージキャリア２０をより安定的に接合することが可能になる。
〈別実施形態〉
〈１〉上記第１実施形態では、プラスチック材料がポリエチレンナフタレートである場合を想定して説明したが、これに限られるものではない。プラスチック材料としては、例えば、ポリエチレンテレフタレート等のポリエチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリカーボネート樹脂、ポリアミド樹脂及びポリイミド樹脂等であっても良い。
〈２〉上記第１実施形態では、半導体チップ１０の端子部がＡｕバンプ１２で、パッケージキャリア２０の端子部がＣｕ膜２２で構成されている場合を想定して説明したが、これに限るものではない。端子部は金属であれば種類を選ばず、半導体チップ端子部とパッケージキャリア端子部は異種金属のみならず同種金属で構成されても良い。
〈３〉上記第１実施形態で説明した、パッケージキャリア端子部のＣｕ膜２２が、半導体チップ端子部であるＡｕバンプ１２の表面部のみならず側面部にも圧接させる種々の形態として、図３（ａ）〜（ｎ）にパッケージキャリア端子部のＣｕ膜２２と半導体チップ端子部のＡｕバンプ１２の位置関係を示す上面視図を示す。図３に示したようにパッケージキャリア端子部のＣｕ膜２２領域が一部でも半導体チップ端子部のＡｕバンプ１２領域からはみ出した状態で形成することで接合時の接合領域が増し、Ｃｕ膜２２領域をＡｕバンプ１２領域からはみ出さずに接合させた場合に比べ、半導体チップ１０とパッケージキャリア２０をより安定的に接合させることができ、半導体装置の信頼性の向上を図ることが可能になる。
また、図３ではパッケージキャリア端子部のＣｕ膜２２領域が一部でも半導体チップ端子部のＡｕバンプ１２領域からはみ出した状態での接合形態を示したが、これに限るものではない。半導体チップ端子部のＡｕバンプ１２領域が一部でもパッケージキャリア端子部のＣｕ膜２２領域からはみ出した状態での接合形態でも良い。
本発明に係る半導体装置の製造方法の各工程において、半導体装置を構成する半導体チップ及びパッケージキャリアの概略部分構成例を示す概略部分断面図 本発明に係る半導体装置の製造方法において、半導体チップに印加された温度に対する半導体チップ端子部のＡｕバンプとパッケージキャリア端子部のＣｕ膜の接合力の関係を示すグラフ 本発明に係る半導体装置の製造方法において、半導体チップの端子部とパッケージキャリアの接合端子部の関係例を示す上面視図 従来技術に係る半導体装置を構成する半導体チップ及びパッケージキャリアの概略部分構成例を示す概略部分断面図
符号の説明
１ 本発明に係る半導体装置
１０ 半導体チップ
１２ Ａｕバンプ（半導体チップの端子部）
２０ パッケージキャリア
２１ パッケージキャリア基材
２２ Ｃｕ膜（パッケージキャリアの端子部）
１００ 従来技術に係る半導体装置
１１０ 半導体チップ
１１２ 半導体チップ端子部
１２０ パッケージキャリア
１２１ パッケージキャリア基材
１２２ パッケージキャリア端子部

Claims (14)

  1. 半導体チップをパッケージキャリアへ実装する際、パッケージキャリア基材が軟化する温度をパッケージキャリア端子部に印加し、前記パッケージキャリア端子部及びその周辺領域の前記パッケージキャリア基材が軟化した状態で半導体チップ端子部と前記パッケージキャリア端子部を圧接により接合させることを特徴とする半導体装置の製造方法。
  2. 前記パッケージキャリア基材が軟化する温度を半導体チップに印加し、加熱された半導体チップ端子部をパッケージキャリア端子部に接触させることで熱伝導によりパッケージキャリア端子部及びその周辺領域のパッケージキャリア基材を軟化させ、半導体チップ端子部とパッケージキャリア端子部を圧接により接合させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. フリップチップ実装により半導体チップをパッケージキャリアへ実装することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体チップ端子部と前記パッケージキャリア端子部の圧接により前記パッケージキャリア端子部が前記パッケージキャリア基材の内部方向に押し込まれ、前記パッケージキャリア端子部と前記パッケージキャリア基材の接触面が前記パッケージキャリア基材の表面より２〜１０μｍ基材内部方向に在る状態にすることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記半導体チップ端子部と前記パッケージキャリア端子部の圧接により前記パッケージキャリア端子部が前記パッケージキャリア基材の内部方向に押し込まれ、前記パッケージキャリア端子部と前記パッケージキャリア基材の接触面が前記パッケージキャリア基材の表面より基材厚みの５〜２０％基材内部方向に在る状態にすることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記半導体チップ端子部と前記パッケージキャリア端子部の圧接により、接合部での前記半導体チップ端子部の変形し易さと、前記パッケージキャリア端子部の変形し易さが、異なることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記パッケージキャリア材料が、ガラス転移温度領域を有するプラスチック材料で構成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記パッケージキャリア材料が、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエチレン樹脂、またはポリエステル樹脂、ポリオレフィン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、及び、ポリイミド樹脂の内の何れか１つで構成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 半導体チップが実装されたパッケージキャリアにおいて半導体チップ端子部と接合したパッケージキャリア端子部での端子部とパッケージキャリア基材との接触面が前記パッケージキャリア基材の表面より基材内部方向に形成されていることを特徴とする半導体装置。
  10. 前記半導体チップ端子部と接合した前記パッケージキャリア端子部での端子部と前記パッケージキャリア基材との接触面が前記パッケージキャリア基材の表面より２〜１０μｍ基材内部方向に形成されていることを特徴とする請求項９に記載の半導体装置。
  11. 前記半導体チップ端子部と接合した前記パッケージキャリア端子部での端子部と前記パッケージキャリア基材との接触面が前記パッケージキャリア基材の表面より基材厚みの５〜２０％基材内部方向に形成されていることを特徴とする請求項９に記載の半導体装置。
  12. 接合した前記半導体チップ端子部と前記パッケージキャリア端子部の内、変形するように構成された第１端子部の表面が、少なくとも一部において、他方の第２端子部の表面及び側面と接触するように構成されていることを特徴とする請求項９に記載の半導体装置。
  13. 前記パッケージキャリア材料が、ガラス転移温度領域を有するプラスチック材料で構成されていることを特徴とする請求項９に記載の半導体装置。
  14. 前記パッケージキャリア材料が、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエチレン樹脂、またはポリエステル樹脂、ポリオレフィン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、及び、ポリイミド樹脂の内の何れか１つで構成されることを特徴とする請求項９に記載の半導体装置。
JP2008184808A 2008-07-16 2008-07-16 半導体装置の製造方法及び半導体装置 Pending JP2010027717A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008184808A JP2010027717A (ja) 2008-07-16 2008-07-16 半導体装置の製造方法及び半導体装置
PCT/JP2009/061940 WO2010007879A1 (ja) 2008-07-16 2009-06-30 半導体装置の製造方法及び半導体装置
TW98123471A TW201009969A (en) 2008-07-16 2009-07-10 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008184808A JP2010027717A (ja) 2008-07-16 2008-07-16 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010027717A true JP2010027717A (ja) 2010-02-04

Family

ID=41550287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008184808A Pending JP2010027717A (ja) 2008-07-16 2008-07-16 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
JP (1) JP2010027717A (ja)
TW (1) TW201009969A (ja)
WO (1) WO2010007879A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047766A (zh) * 2019-04-25 2019-07-23 广东工业大学 一种双模混合控制芯片倒装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536760A (ja) * 1991-07-26 1993-02-12 Toshiba Corp 電子回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052615B2 (ja) * 1992-11-04 2000-06-19 松下電器産業株式会社 半導体装置およびその製造方法
JPH10173004A (ja) * 1996-12-06 1998-06-26 Sony Corp 回路基板及び表面実装型電子部品の実装方法
JPH11284022A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3494357B2 (ja) * 1999-01-28 2004-02-09 関西日本電気株式会社 半導体装置
JP3509642B2 (ja) * 1999-06-24 2004-03-22 松下電器産業株式会社 半導体装置の実装方法および実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536760A (ja) * 1991-07-26 1993-02-12 Toshiba Corp 電子回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047766A (zh) * 2019-04-25 2019-07-23 广东工业大学 一种双模混合控制芯片倒装方法

Also Published As

Publication number Publication date
TW201009969A (en) 2010-03-01
WO2010007879A1 (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
US7227267B2 (en) Semiconductor package using flip-chip mounting technique
JP4830744B2 (ja) 電子部品実装用接着剤及び電子部品実装構造体
CN101071777B (zh) 半导体器件的制造方法
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JP6197319B2 (ja) 半導体素子の実装方法
JP2004503939A (ja) 赤外線加熱によるはんだバンプおよびワイヤボンディング
JP2007305856A (ja) 封止構造及び該封止構造の製造方法
JP2001015553A (ja) 半導体装置の製造方法
JP4596034B2 (ja) 電子部品モジュールの製造方法
WO2010007879A1 (ja) 半導体装置の製造方法及び半導体装置
JP3176028B2 (ja) フリップチップ実装方法及びフリップチップ実装構造
JP4998360B2 (ja) 電子部品モジュールの製造方法
JP4882570B2 (ja) モジュールの製造方法と、それにより製造したモジュール
JPH1022334A (ja) 半導体装置
JP4752717B2 (ja) モジュールの製造方法
JP2005209833A (ja) 半導体装置の製造方法
JP5065657B2 (ja) 電子装置およびその製造方法
JP3746719B2 (ja) フリップチップ実装方法
JP4649852B2 (ja) 電子部品の接合方法および電子部品の接合構造
TWI228305B (en) Structure of stacked chip packaging structure and manufacture method of the same
TWI292945B (en) Chip package
JP2002353601A (ja) 電子部品実装体および電子部品実装方法
JP2010199207A (ja) 半導体装置の組み立て方法
JP2005340738A (ja) 半導体装置及びその製造方法
JP2005174981A (ja) 電子部品の製造方法及び電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100826

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702