TW201001628A - Semiconductor storage device - Google Patents
Semiconductor storage device Download PDFInfo
- Publication number
- TW201001628A TW201001628A TW098120212A TW98120212A TW201001628A TW 201001628 A TW201001628 A TW 201001628A TW 098120212 A TW098120212 A TW 098120212A TW 98120212 A TW98120212 A TW 98120212A TW 201001628 A TW201001628 A TW 201001628A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating film
- semiconductor layer
- columnar
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 255
- 238000009792 diffusion process Methods 0.000 claims description 79
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000004575 stone Substances 0.000 claims description 7
- 238000009834 vaporization Methods 0.000 claims description 7
- 230000008016 vaporization Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052744 lithium Inorganic materials 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims 1
- 239000003112 inhibitor Substances 0.000 claims 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 5
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 17
- 229910052732 germanium Inorganic materials 0.000 description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 16
- 239000012535 impurity Substances 0.000 description 13
- 238000002513 implantation Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 ruthenium nitride Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910003298 Ni-Ni Inorganic materials 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001622 bismuth compounds Chemical class 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 210000000877 corpus callosum Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 210000003746 feather Anatomy 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 150000002291 germanium compounds Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002642 lithium compounds Chemical class 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
201001628 六、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置及其製造方法，特別是有關 具有柱狀半導體層，且將其側壁（side wall)作為通道區 域，並以閘極電極環繞通道區域之方式而形成之縱型M0S 電晶體之 SGT(Surrounding Gate Transistor，環繞閘極 電晶體）之構造及其製造方法。 【先前技術】 為了實現LSI的高積體化與高性能化，而提案有SGT (Surrounding Gate Transistor)，其係形成柱狀半導體層 於半導體基板的表面，且具有以環繞柱狀半導體層之方式 而形成於其侧壁的閘極之縱型閘極電晶體（例如專利文獻 1 :日本特開平2-188966)。由於SGT係配置汲極、閘極、 以及源極於垂直方甸’故相較於習知之平面型電晶體，即 可大幅縮小電晶體之佔有面積。 第37圖係表示專利文獻1之SGT的鳥瞰圖（a)和截面 構造（b)。參照此等之圖示而說明有關於SGT。形成柱狀矽 層501於矽基板上，以環繞柱狀矽層501之方式而形成閘 極絕緣膜502，以瓖繞閘極絕緣膜502之方式而形成閘極 電極503。於周圍形成有閘極電極之柱狀矽層501的側面 係形成電晶體的通道。柱狀矽層501的上下係形成有源極 汲極區域之下部擴散層504和上部擴散層.505。上部擴散 層505係經由接點而連接於配線層。 [專利文獻1]曰本特開平2-188966 3 320297R1 201001628 【發明内容】 (發明所欲解決的課題） 但’將第37圖所示之專利文獻1之SGT使用於CPU等 高積體且高性能之邏輯裝置時，為了提升電晶體性能，則 必須以自動對準（seif-angnment)方式形成矽化物層於源 極;及極£域，以減低源極汲極區域的寄生電阻。另一方面， 藉由提升電晶體性能，而使SGT的佔有面積不會增加乃極 為重要。 本發明係有鑑於上述之情事而研創者，其目的在於藉 由減低SGT的閘極電極的外圍之矽氮化膜膜厚而縮小s(^ 和由SGT所形成之電路佔有面積，特別是如SRM之和 接點為以最小間隔所配置的電路之佔有面積。 (解決課題之手段） 為了解決上述之課題，本發明係具有如下之構成。根 據本發明之-個倾，其係❹·s電㈣㈣成之半導 ------------板而配置汲極、閘極、以及; 極於垂直方向1具有&述閘極為環繞柱狀半導體層之; 造，其係具備： 石夕化物層，其係自動料㈣ 半導體層的上部和下部之久撼^ /於别述㈣ 7 丨之各擴散層上之矽化物/ (silicide layer)，而為了於并； 々 姪妝本塞辨思A ' ^成該夕化物層時保護前i :狀+導體層的側壁’於形成第 體層的側壁之後而形成； 引反柱狀+3 320297R1 4 201001628 第2絕緣膜，其係於形成前述梦化物層，且去除前述 第:ί絕緣臈之後’ Θ包覆形成於前述柱狀半導體屬的下部 之源極或汲極區域、形成於柱狀半導體層的側壁之蘭極電 極、及形成於柱狀半導體層的上部之源極或及極 區域之方 式而形成；以及 第3 '，'邑緣膜’其係、作為層間膜而包覆前述第2絕緣膜。 本發明之較佳形態係在前述半導體裝置中，包覆拉狀 半導體層的㈣和懸電極之前述第2絕緣膜的第丨部份 的厚度T s g及包覆柱狀半導體層的上部和下部之前述 第2絕緣膜的帛2部份的厚度T t係大致相同，且具有〇· δΤ t<T s<1.2T s 的關係.。 此外，本發明之另一較佳形態係在前述半導體裝置 中’包覆柱狀半導體層的侧壁和閘極電極之前述第2絕緣 膜的第1刀的厚度τ s、以及包覆柱狀半導體層的上部 和下部之前述第2絕緣膜的第2部份的厚度Tt係具有〇·5τ t< T s< 1. OT s 的關係。 此外，本發明之另一較佳形態係在前述半導體裝置 中，包覆柱狀半導體層的側壁和閘極電極之前述第2絕緣 膜的第1部份的厚度T s、以及包覆柱狀半導體層的上部 和下部之前述第2絕緣膜的第2部份的厚度T t係具有 0. 25T t < T s< 0· 5T s 的關係'。 此外，本發明之另—較佳形態係在前述半導體裝置 中’前速第2絕緣膜為石夕氮化膜，前述第3絕緣膜為石夕氧 化膜。 320297R1 5 201001628 此外，根據本發明之另一特徵，係製造配置汲極、閘 極、以及源極於垂直方向，且使用具有前述閘極為環繞柱 狀半導體層之構造的M0S電晶體而構成之半導體裝置之方 法，其係提供具有下列步驟之方法： 將故基板進行餘刻而形成柱狀半導體層之步驟； 形成閘極絕緣膜於形成於前述柱狀半導體層的上部和 下部之源極區域或汲極區城之各擴散層、以及前述柱狀半 導體層的側壁的表面之步驟； 形成閘極導電膜於前述閘極絕緣膜的表面之步驟； 將前述閘極絕緣膜和前述閘極導電膜分別進行蝕刻而 形成閘極電極之步驟； 自動對準性地形成矽化物層於配置於前述柱狀半導體 層的上部和下部之擴散層上時，形成用以保護前述柱狀半 導體層的側壁之第1絕緣膜於前述柱狀半導體層的側壁之 步驟； 自動對準性地形成矽化物層於配置於前述柱狀半導體 層的上部和下部之各擴散層上之步驟； 形成前述矽化物層之後，去除前述第1絕緣膜之步驟； 作為接點制止物（contact stopper)而將第2絕緣膜予 以成膜於前述柱狀半導體層和前述閘極電極上之步驟；以 及 作為層間膜而形成第3絕緣膜於前述第2絕緣膜上之 步驟。 本發明之較佳態樣係在製造前述半導體裝置的方法 6 320297R1 201001628 中，則述第1絕緣膜和第2絕緣膜為矽氮化膜，前 絕緣膜為咬氧化膜。 3 【實施方式】 將使用單體的SGT之本發明的實施例表示如下。 (實施例1) ^ ® (a)係SGT的平面圖，第1圖（b)#戴面圖。灰 考此等之圖示而說明有關於本實施例之奶。形成二 導體層101於石夕基板上，以環繞柱狀半導體層1〇1之 形成問極絕_ 1G2，以環繞閘極絕賴102之方式形^ 閘極电極1〇3。於周圍形成有閘極電極之枉狀半導體層1 的側面係形成電晶體的通道部。柱狀半導體層1〇1的上下 係形成源極汲極區域之下部擴散層1〇4和上部擴散層 105下部擴散層上係形成石夕化物層〖ο?，上部擴散層上係 形成矽化物層108。以包覆柱狀半導體層和閘極之方式二 成接點制止物用之I化膜⑽，上部擴散廣1Q5係逢= 接點U0。在本實施例之SGT中，係去除掉形成矽化物萨 必要的由包覆閘極之氮化膜等所構成之間隔物（Space〇可 ^包覆閘極之氮化膜係僅為接點制止物用氮化膜: 忐將1個之SGT的面積抑制於必要最低限度之大小。 將用以形成本實施例之S G T的製造方法 二° 層：第2圖所示，將梅進行_而形成检狀:導體 如第3圖所不’將閘極絕緣膜1⑽4 0曰 予以成膜。 錢102和開極導電膜10 320297R] 7 201001628 如第4圖所示，在形成閘極導電膜於閘極絕緣膜的表 面之後，分別將閘極絕緣膜和閘極導電膜進行蝕刻而形成 閘極電極10 3。 如第5圖所示，藉由離子注入法而形成下部擴散層104 和上部擴散層10 5。 如第6圖所示，將矽氮化膜予以成膜，且進行蝕刻。 藉由矽氮化膜106包覆柱狀半導體層的側壁部與閘極電 極，據此而能自動對準性地形成矽化物於源極汲極擴散層 上，且能抑制來自柱狀半導體層的側壁之矽化物化、或閘 極電極和擴散層間之經由石夕化物的短路現象等。 又，在本步驟中所成膜之絕緣膜係以不會溶解於矽化 物前處理所使用之氟酸的石夕氮化膜等為佳。 如第7圖所示，在將Co或Ni等金屬予以濺鍍之後， 加以熱處理而去除未反應的金屬，藉此而自動對準性地僅 於下部擴散層104上和上部擴散層105上形成石夕化物層 (107 、 108)。 如第8圖所示，藉由溼式蝕刻法去除於矽化物化前形 成之矽氮化膜間隔物106。在該步驟中，藉由去除形成於 閘極電極上之碎氣化膜間隔物10 6 ’即能縮小SGT所佔有 之面積。 如第9圖所示，將接點制止物用之矽氮化膜109予以 成膜。繼而將層間膜之矽氧化膜予以成膜。 如第10圖所示，形成接點110。 本發明之特徵係如在製造步驟的說明中所敘述，在形 8 320297R1 201001628 成矽化物層於源極汲極擴散層上之後，藉由去除形成於閘 極電極上之矽氮化膜間隔膜，即能縮小SGT之佔有面積， 且能縮小SGT彼此之間的間隔或SGT和接點的間隔之點。 在習知之SGT中，和平面電晶體的製造步驟不同，在閘極 形成後，包覆閘極之絕緣膜的膜厚量，即會使SGT之佔有 面積變大，結果，則增加電路佔有面積。在本發明中，係 注意到該點，而於最後形成為使形成於閘極電極的外圍之 絕緣膜係僅形成為接點制止物用之矽氮化膜的構造。 第11圖係表示使用本發明時之SGT的平面圖（a)和截 面圖（b)、以及使用習知技術時之SGT的平面圖（c)和截面 圖（d)。未使用本發明時，則並未去除氮化膜間隔物126而 存在於接點制止物用之矽氮化膜129的内側。因此，SGT 之佔有面積變大。 例如，氮化膜間隔物膜厚為30nm時，藉由使用本發明 而能將SGT和接點間的間隔縮小達3Onm。通常在邏輯電路 部中，由於為了縮小面積，許多的接點係以最小間隔和SGT 作配置，故藉由使用本發明而能縮小邏輯電路的面積。 (實施例2) 本實施例係藉由調整接點制止物氮化膜的成膜方法和 構造而用以縮小SGT之佔有面積之實施例。 第12圖（a)係表示本實施例之單體SGT的平面圖，第 12圖（b)係表示截面圖。 在本實施例中，和實施例1不同之點為在本發明中， 關於接點制止物氮化膜的形狀，相較於成膜於閘極電極上 9 320297R1 201001628 之膜厚，實際上作為接點制止物而使用之成膜於柱狀半導 體層上面與下部擴散層上部之膜厚為更厚而形成的構造之 點。藉由如上述使接點制止物氮化膜予以成膜之方式，即 能不增加SGT之佔有面積，而具有接點制止物之功能。 在習知之平面電晶體中，接點制止物氮化膜係以覆蓋 範圍佳之成膜條件而予以成膜者居多。但，在SGT中若使 用覆蓋範圍佳之膜時，則存在增加橫方向的面積之問題。 本發明係如上述藉由抑制橫方向的成膜膜厚，而能充分確 保往縱方向的成膜膜厚。如此之氮化膜的構造係能藉由濺 鍍之成膜、或使用CVD之反應速率控制之成膜、或濺鍍和 CVD的組合之成膜而實現。 將形成於閘極電極周圍之接點制止物氮化膜膜厚設成 Ts、將成膜於上部矽化物層上之接點制止物氮化膜膜厚設 成Tt時，通常係成立0. 8T t<Ts< 1. 2Tt。為了抑制SGT 所佔有的面積之增加，係調整接點制止物氮化膜之成膜條 件，而以能成立0. 5Τΐ < Ts < 1. OTt的關係之氮化膜的形狀 為佳。該情形時，能在保持上部矽化物層上之氮化膜膜厚 Tt之狀態下抑制面積之增加。當0. 25Tt < Ts< 0. 5Tt的關 係成立時，更能抑制面積之增加。 (實施例3) 將易於作定量性地評價使用本發明的功效之SRAM單 元（cell)之實施例表示如下。特別是在本實施例中，以使 用形成於SOI基板上之SGT之CMOS型6T-SRAM為例而表示 本發明的功效。 10 320297R1 201001628 首先，第13圖係表示使用本實施例的CMOS型6T-SRAM 之記憶體單元之等效電路圖。在第13圖中，BL1和BLB1 係位元線、WL1係字線，Vccl係電源電位，Vssl係接地電 位，Qnll和Qn21係用以存取於記憶體單元之存取電晶體， Qn31和Qn41係驅動記憶體單元之驅動電晶體，Qpl 1和Qp21 係供應電荷於記憶體單元之負載電晶體（load transi stor)，Qa和Qb係表示用以記憶資料之記憶節點。 以下作為第13圖之記憶體單元的動作之一例，說明有 關記憶“L”的資料於記憶節點Qa，記憶“H”的資料於記 憶節點Qb時之讀取動作。進行讀取時，位元線BL1和BLB1 係預充電（precharge)成“H”電位。在預充電完成之後， 字線WL1係形成“H”，而存取電晶體Qnll和Qn21即形成 導通狀態，形成“H”之位元線BL1的電位係由於記憶節點 Qb為接近“H”電位之值，故驅動電晶體Qn31即形成導通 狀態，自存取電晶體Qnll通過記憶節點Qa、驅動電晶體 Qn31而進行放電，使其接近“L”電位。另一方面，位元 線BLB1的電位係由於記憶節點Qa為接近“L”電位之值， 故驅動電晶體Qn41即形成不導通狀態，由於不進行放電， 相反地由負載電晶體Qp21供應電荷，故維持接近“Γ電 位之值的狀態。在形成BL1和BLB1的電位差能藉由感測放 大器（sense amplifier)予以放大的位準之時點，雖未圖 示，但藉由啓動連接於位元線的感測放大器，即可使記憶 體單元的資料放大並予以輸出。 第14圖係表示本發明的實施例之SRAM記憶體單元之 11 320297R1 201001628 佈局圖。為了易懂起見、第14(b)圖係自第14(a)圖削除配 線層之圖示。在SRAM單元陣列内，第14圖所示之單位單 元（unit cell)係重覆而配置。第15(a)至第15(d)圖係表 不第14圖的佈局圖之剖線A—A，至D—D，的截面構造。 以下，參考第14圖和第15圖而說明有關本實施例之 佈局。形成平面狀石夕層（3〇2a、3〇2b)於埋入氧化膜層（box) 301上，上述平面狀石夕層（3〇2a、302b)係藉由雜質注入等 方式’而由N +擴散層（303a、303b、305a、305b)、以及p +擴散層（304a、304b)所構成，形成於相同的平面狀矽層 之N+擴散層和P +擴散層係藉由形成於平面狀矽層 (3〇2a、3G2b)的表面之砍化物層（313a、313b)而相互連接。 平=狀石夕層（3〇2a、302b)係分別具有記憶節點（Qa、Qb)之 力月匕日Qnll和Qn2i係用以存取於腦s的記憶體單元之存 取^曰體，Qn31和Qn41係用以驅動NM〇s的記憶體單元之 夕^體’ QPU和Qp21係供應電荷於pM〇S的記憶體單 係夢由Ϊ電晶體。形成於平面狀碎層3G2a上之接點310a 配線Nal’而和形成於從驅動電晶體_ 二21 於的閑極電極延伸的閘極配線上之接點 由節/ 狀矽層3025上之接點3i0b係藉 田即點連接配線Nbl， ^ 載電晶體（^11 Θ 矛形成於從驅動電晶體Qn31和負 秋电日曰體Qpl 1的閑極電 3Ha ^ ^ ^ 而延伸的閘極配線上之接點 伯适楼。形成於存取 連接於位元線BL1 H认:體_上部之接點306a係 鳩係連接於位元線咖/。子取電晶體_上部之接點 。形成於自存取電晶體Qnll的
320297RI 12 201001628 閘極電極延伸的閘極配線上之接點307a、以及形成於自存 取電晶體Qn21的閘極電極延伸的閘極配線上之接點307b 係連接於字線WL1。形成於驅動電晶體（Qn31、Qn41)上部 的接點（308a、308b)係分別連接於接地電位之配線層 (Vssla、Vsslb)，形成於負載電晶體（Qpn、Qp21)上部的 接點（309a、309b)係連接於電源電位之配線層Vccl。 第14圖係表示N+注入區域（324a、324b)、以及P + 注入區域325。在本實施例之SRAM單元陣列區域中，形成 N+注入區域（324a、324b)、以及p+注入區域325之圖案 係由單純的線條和空間所形成。此外，由於上述單元 係記憶節點與閘極配線的形狀僅為由長方形而構成，故易 於進行 OPC(〇ptical Proximity Correction，光學鄰近效 應修正）之圖案形狀的補正’且為適合於實現小的SRAM單 元面積之佈局。 在本發明中’將構成SRAM的各電晶體之源極和沒極定 義如下·對於驅動電晶體(Qn31、Qn41),係將形成於連接 於接地電壓之桂狀半導體層上部之擴散層定義為源極擴散 層.將开^成於挺狀半導體層的下部之擴散層定義為汲極擴 散層。關=負載電晶體（Qpll、Qp21)，其係將形成於連接 ^電源電墨之挺狀半導體層的上部之擴散層定義為源極擴 ' 成於柱狀半導體層的下部之擴散層定義為没極. 擴政層關於存取電晶體（Qnn、Qn2i)，根據動作狀態， 雖，成於枝狀半特層的上部之擴散層 、以及成於下部之 擴散層均形成源極或及極 ，但為了方便起見，將形成於柱 13 320297R1 201001628 狀半導體層的上部之擴散層定義為源極擴散層，將形成於 柱狀半導體層的下部之擴散層定義為汲極擴散層。 繼而參照第15圖之截面構造而說明有關本發明之 SRAM的構造。如第15圖（a)所示，形成記憶節點之平面狀 石夕層（302a、302b)於埋入氧化膜層（BOX)301上，上述平面 狀矽層（302a、302b)係籍由雜質注入等方式而形成n+汲 極擴散層（303a、305b)。由於用以分離平面狀矽層（3〇2a、 3 0 2 b)之元件分離係僅藉由將平面狀矽層進行蝕刻而分離 即可形成，故形成元件分離所必需之步驟數較少，而能形 成最小加工尺寸的元件分離。形成矽化物層（3l3a、3i3b) 於N+汲極擴散層（303a、305b)上。形成構成存取電晶體 Qnll的柱狀矽層321a於N+汲極擴散層303a上，形成構 成驅動電晶體Qn41的柱狀矽層322b於N+汲極擴散層 305b上。各個柱狀矽層的周圍係形成有閘極絕緣膜μ 7和 閘極電極318。柱狀矽層上部係藉由雜質注入等而形成N +源極擴散層314,源極擴散層表面係形成有石夕化物層 315。形成於存取電晶體㈣上之接點3Q6a係連接於位二 於自存取電㈣斷肇延伸的義 8a上之接點係連接於字線wu，形成於 ㈣1上的接點襲係連接於接地電位之配線Vsslb。 如第15圖⑻所示，形成記憶節點之 (3°2a、3_於埋入氧化臈層(_如上，上述： ==I:;藉由雜質注入等方式而形成_擴 散層⑽、卿。形成魏物層（313&、31如於N+及 320297R1 ]4 201001628 極擴散層（303a、305b)上。形成於汲極擴散層303a上之接 點310a係形成於N+汲極擴散層303a和P+没極擴散芦 304a的邊界上’通過記憶節點連接配線Nal而連接於形成 於自驅動電晶體Qn41和負載電晶體Qp21的閘極電極延伸 的閘極配線318d上之接點311b。 如第15圖（c)所示’形成記憶節點之平面狀矽層 (302a、302b)於埋入氧化膜層（BOX)3〇1上，上述平面狀石夕 層（302a、302b)係藉由雜質注入等方式而形成p +源極擴 ' 散層（304a、304b)。形成矽化物層（313a、313b)於P +及 極擴散層（304a、304b)表面。形成構成負載電晶體Qpll 的柱狀矽層323a於P+汲極擴散層3〇4a上，形成構成負 載電晶體Qp21的柱狀石夕層323b於p+汲極擴散層3〇4b 上。各個柱狀矽層的周圍係形成閘極絕緣膜317和閘極電 極318。柱狀矽層上部係藉由雜質注入等而形成p+源極擴 散層316 ’源極擴散層表面係形成矽化物層315。形成於負 載電晶體（Qp 11、Qp21)上的接點（30 9a、309b)均通過配線 層而連接於電源電位配線Vccl。 如第15圖（d)所示，形成記憶節點之平面狀矽層 (302a、302b)於埋入氧化膜層（BOX)301上，上述平面狀石夕 層係藉由雜質注入等方式而形成N+汲極擴散層（303a、 305b)、以及P+汲極擴散層304a。汲極擴散層上係形成矽 化物層313a’且藉由矽化物層313a而直接連接N+汲極擴 散層（303a、305b)和P+汲極擴散層304a。形成構成存取 電晶體Qnll的柱狀矽層321a於N+汲極擴散層303a上， 15 320297R1 201001628 形成構成驅動電晶體Qn31的柱狀石夕層孤於^及極擴 散層305a上，形成構成負載電晶體㈣的柱狀石夕層· 於p+汲極擴散層304a上。N+没極擴散層3〇3_ρ+沒 f擴散層馳和Ν+没極擴散層3〇5a係藉由形成於平面 表面之石夕化物層⑽而直接連接。各個柱狀 :夕f的周圍係形成閑極絕緣膜3Π和問極電極318。各個 擴由雜#注入等而形成源極擴散層，源極 物層315。形成於存取電晶體_ 之接點306a係連接於位元線BU，形成於 Qn31上的接點308a係連 、電日日體 負截雷曰電位配線Vssla，形成於 Vcc:電;體QPU上的接點係連接於電源電位配線 形成於自驅動電晶體Qn31和負载電晶體_的間極 連接=1=，318&錢311&係通過記憶節點 上¥成在記憶節點嶋的_廣散層 而和=』Γ。形成於配線上之接點叫係藉由配線層 連接於平面狀梦層·之接點贿相連接。 在f述SRAM單元中，形成於記憶節點之平面狀石夕層 成於平_表一物層而直 ==藉由形 取電晶體、驅動電晶體、以及負載電曰體 政而使存 丘诵仆^ a 秋电日日體之汲極區域達於 ，並八有SRAM的記憶節點之功能。 在本實施例中，由於係在形成石夕化物層 化膜間隔物，故形成於閑極電極周圍之氮化膜係冊由: 320297R1 16 201001628 點制止物用石夕氮化膜而形成。因此，可將接點和柱狀石夕層 的間隔形成較窄’且能縮小SRAM面積。 以下參照第16圖至第34圖說明有關用以形成本發明 之半導體裝置的製造方法之一例。在各圖式中，（a)係平面 圖，（b)係D—D’間之截面圖。 如第16圖所示，將矽氮化膜之遮罩319成膜於形成於 埋入氧化膜（BOX)301上之SOI基板上。然後，藉由微影法 而形成柱狀矽層(321a至323a、321b至323b)之圖案，藉 由钱刻法而形成柱狀矽層（321a至323a、321b至323b)。 此時，以平面狀形成有矽於柱狀半導體底部。 —如第17圖所示，將平面狀矽層予以分離而形成成為記 隐喊點之平面狀石夕層（3G2a、302b)。由於上述之元件分離 係此开v成為僅分離平面狀矽層，故可減少步驟數，且能形 成具=小加卫尺寸的分離寬度之元件分離。 於18。圖所示’分別11由離+注人等方式而導入雜質 極据t 區域和p+注入區域，且形成柱狀矽層下部的汲 達=入二；平面狀矽層（302a、302b)。此時，係以雜質到 違埋入氧化膜q ^ 夕古4二 ’且雜貝更包覆柱狀秒層的底部而分佈 心刀5^而調整、、Φ ， 於柱狀石夕件為佳。此外，藉由石夕氮化膜319而 。卩作成並未導入雜質。 如弟1Θ圖％ - 、 將閘極導電心不，將閘極絕緣膜317予以成膜之後，再 t电賤3丨8予以成膜。 如第2〇网 矽層間。Θ所不，將矽氧化膜331予以成膜而埋入柱狀 320297R3 17 201001628 如第21圖所示，藉由CMP法而將矽氧化膜331、柱狀 矽層上部的閘極導電膜318、以及閘極絕緣膜317進行研 磨，而使閘極上面平坦化。在進行CMP法時，將柱狀矽層 上部的矽氮化膜遮罩319作為CMP之制止物使用。藉由將 矽氮化膜遮罩319作為CMP之制止物而使用之方式，即能 重現性佳地控制CMP研磨量。 如第22圖所示，為了決定閘極長度，將閘極導電膜 318和矽氧化膜331進行蝕刻而形成柱狀矽層側壁之閘極 電極。此時，使用對矽氮化膜遮罩319能取得高選擇比之 餘刻條件。 如第23圖所示，將矽氮化膜予以成膜，且藉由回蝕而 形成矽氮化膜側壁332於金屬閘極的上部。此時，以殘留 於閘極上之矽氮化膜侧壁332正好包覆閘極之方式而設定 矽氮化膜成膜量和回蝕量。由於以該矽氮化膜侧壁所包覆 之部份的閘極係於後步驟之閘極蝕刻時受到保護，故能以 期望的膜厚而自動對準性地形成閘極電極。 如第24圖所示，藉由溼式蝕刻法去除殘留於金屬閘極 上之矽氧化膜331。 如第25圖所示，使用抗蝕劑或多層抗蝕劑，並藉由微 影法而形成閘極配線圖案333。 如第26圖所示，將抗蝕劑333作為遮罩，而將閘極導 電膜和閘極絕緣膜進行蝕刻且予以去除。據此而能形成閘 極配線（318a至318d)。 如第27圖所示，藉由溼式處理而去除矽氮化膜遮罩 18 •320297R1 201001628 319、以及矽氮化膜側壁332。 如第28圖所示，將矽氮化臈間隔物334予以成膜。 如第2 9圖所示，將梦氮化膜進行回餘，作成以碎氣化 膜間隔物334包覆枉狀矽層的側壁和閘極電極的側壁之構 造。由於藉由作成如此的構造之方式而能以矽氮化膜間隔 物334包覆閘極絕緣嫉317，故能防止對後步驟之閘極絕 緣膜的溼式處理所導致之損害、或雜質注入所導致之損害。 此外’藉由包覆枉狀矽層和閘極電極的側壁之矽氮化 膜間隔物334，而能抑制起因於石夕化物層之及極—閘極間、 以及源極~~閘極間之短路現象。 如第30圖所示，分別藉由離子注入法等導入雜質於n +庄入區域和p+注入區域，而形成柱狀矽層上部的源極 擴散層（314、 如第31圖所示，將Co或Ni等之金屬予以濺鍍，且進 ^熱處理’藉此而能選擇性地使祕純擴散層進行石夕化 而开^成汲極擴散層上之石夕化物層、31北）、以 及柱狀矽層上部的源極擴散層上之矽化物層3l5。 於枝圖所示，藉由淫絲刻或乾式關而去除存在 夕層和閘極電極的侧壁之錢切間隔物334。 如第33圖所示，將接點制止物用切氮化膜咖予以 如第34圖所示，在形成層間膜之矽氧化膜 _ 點（306a 至 3l〇a、3〇6b 至 31〇b)。 、 / 成接 第35圖⑷係表示使用本發明時之麵單元，第沾 J9 · 320297R1 201001628 圖（b)儀表不未使用太B 口士 、4承發明時之SRAM單元。在第35圖（a) 中^覆开/成於柱狀石夕層的周圍之閘極電極的氮化膜係僅 形成為接點制止物用之錢化膜娜，相對於此在第犯圖 (b)中，包覆形成於柱狀矽層的周圍之閘極電極的氮化膜係 成為形成於矽化物化前的之矽氮化膜間隔物434、以及接 點制止物用矽氮化膜435之積層構造。 在SRAM單元中，由於柱狀矽層和接點係以最密間隔形 成於縱方向，故將本發明和習知例作比較時，則能使本發 明之柱狀矽層和接點之間隔減小達矽氮化膜間隔物的膜厚 程度。 在SRAM中，柱狀矽層和接點係以最小間隔而排列的處 所存在4個於縱方向。具體而言，在第35圖（a)當中，柱 狀矽層Qnll和Qpll、以及接點310a係以最小間隔而形成， 此外，柱狀矽層Qpll和Qn31、以及接點311a係以最小間 隔而形成。此外，柱狀石夕層和接點間隔係以最小間隔而排 列的處所存在2個於SRAM早元之橫方向。具體而言，在第 35圖（a)中，柱狀矽層Qnll和Qn41、以及接點307a係以 最小間隔而形成。 和實施例1之情形同樣地’將矽氮化膜間隔物的膜厚 作成30nm時，柱狀矽層和接點的最小間隔於使用本發明時 係縮小達30nm。因此’ SRAM單元的縱方向之長度係縮小達 30nmx4 = 12Onm。將柱狀石夕層的直徑作成30nm，將閘極膜 厚作成50nm，將接點尺寸作成60nm，以及將元件分離寬度 作成6 Onm時，由於習知例之SRAM單元的縱方向之長度係 20 320297R1 201001628 可估計為840nm程度，故能將SRAM單元的縱方向之長度收 縮14%程度。 同樣地，由於SRAM的橫方向之長度係具有以最小間隔 而形成柱狀石夕層和接點之2個處所，故縮小達30nmx2 = 60nm。將柱狀砍層的直徑作成30nm，將閘極膜厚作成 5Onm，將接點尺寸作成6Onm，以及將元件分離寬度作成 60皿時，由於習知例之SRAM單元的橫方向之長度係可估 計為560nm程度，故能將SRAM單元的橫方向之長度收縮 11%程度。 根據以上之情形，估計本發明和習知例之SRAM面積 時，則形成 本發明：690nmx420nm= 0.29# m2 習知例：8101111^48011111=0.39//1112 在本發明中係能將SRAM單元面積縮小成習知例之74%程 度。 如上述在本發明中，藉由減低SGT的閘極電極的外圍 之矽氮化膜厚，而能縮小由SGT所形成之電路佔有面積。 【圖式簡單說明】 第1圖（a)及（b)本發明之第1實施例的平面圖和截面 圖。 第2圖（a)及（b)依步驟順序表示本發明之第1實施例 的製造方法之步驟圖。 第3圖（a)及（b)依步驟順序表示本發明之第1實施例 的製造方法之步驟圖。 .21 320297R1 201001628 施例 第4圖⑷及⑸依步驟順序表示本發 的製造方法之步驟圖。 弟1貫 施例 第5圖（a)及（b)依步驟順序 的製造方法之步驟圖。 ’、%之第1實 第6圖（a)及⑻依步驟餐表示本發 * 的製造方法之步驟圖。 弟1戸、把例 之第1實施例 第7圖（a)及⑻依步驟順序表示本發明 的製造方法之步驟圖。 順序表示本發明 第8圖（a)及（b)依步驟 的製造方法之步驟圖。'g '、小个赏刊之第1實施例 第9圖（a)及⑻依步驟順序表示本發明 的製造方法之步驟圖。 第10圖（a)及⑹依步驟頻序表示本發明 的製造方法之步驟圖。 第11圖（a)至（d)將本發明和羽 和截面圖。 纟月和白知例作比較之平 之第1實施例 之第1實施例 面圖 面圖和截面 第12圖⑷及⑹本發明之第2實施例的平 f 13圖本發明之第3實施例的細之等效電路圖。 平^14⑷及第14(_本發明之第3實_的邏之 τ面圖。 弟.15(a)至弟15(d)圖本發明夕哲。— 令士明之苐3實施例的SRAM之 角C曲圖。 弟16圖（a)及（b)依步驟順東矣— 貝序表不本發明之第3實施例 320297R1 22 201001628 之SRAM的製造方法之步驟圖。 第17圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第18圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第19圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第20圖（a)及（b)依步驟順序表示本發明之第3實施例 f 之SRAM的製造方法之步驟圖。 第21圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第22圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第23圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第24圖（a)及（b)依步驟順序表示本發明之第3實施例 、 之SRAM的製造方法之步驟圖。 第25圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第26圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第27圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第28圖（a)及（b)依步驟順序表示本發明之第3實施例 23 320297R1 201001628 之SRAM的製造方法之步驟圖。 第29圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第30圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第31圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第32圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第33圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第34圖（a)及（b)依步驟順序表示本發明之第3實施例 之SRAM的製造方法之步驟圖。 第35圖（a)及（b)將本發明之第3實施例之SRAM的本 發明和未使用本發明之情形作比較之平面圖。 第36圖（a)及（b)將本發明之第3實施例之SRAM的本 發明和未使用本發明之情形作比較之截面圖。 第37圖（a)及（b)表示本發明之實施例的鳥瞰圖和截 面圖。 【主要元件符號說明】 101、201 柱狀矽層 103、203 閘極電極 105、205 上部擴散層 107、207 下部矽化物層 102、202 閘極絕緣膜 104、204 下部擴散層 106 矽氮化膜間隔物 108、208 上部矽化物層 24 320297R1 201001628 109、209 接點制止物用矽氮化膜 110 接點 301 埋入氧化膜 302a、302b 平面狀矽層 303a 、 303b 304a 、 304b 306a、306b 307a 、 407a 310a 、 410a 311a、411a 305a、305b N+汲極擴散層 P +没極擴散層 存取電晶體源極擴散層上接點 307b、407b 存取電晶體字配線上接點 310b、410b 平面狀矽層上接點 311b、411b 閘極配線上接點 313a、313b 汲極部矽化物層 314 N+源極擴散層區域 315 源極部碎化物層 316 P+源極擴散層區域 317 閘極絕緣膜 318 閘極電極 318a、318b、318c、318d 閘極配線 319 遮罩 321a > 321b 存取電晶體柱狀矽層 322a 、 322b 驅動電晶體柱狀矽層 323a 、 323b 負載電晶體柱狀矽層 324a 、 324b N+注入區域 325 P +注入區域 331 矽氧化膜 332 矽氮化膜侧壁 333 抗姓劑 334 矽氮化膜間隔物 335 石夕氮化膜 25 320297R1
Claims (1)
- 201001628 七、申請專利範圍： 1. -種半導體裝置，係使用騰電晶體而構成，而 前述MGS電晶體係分別配置源極或沒極於形成於 石夕基板上之柱狀半導體層的上部和下部，且具㈣極電 極為環繞柱狀半導體層之構造，其係具備： 上部石夕化物層和下料化物層，其係自動對準性地 形成於配置於前述柱狀半導體層的上部和下部之源極 或汲極的表面之上部魏物層和下抑化物層，而為了 於开/成該石夕化物層時保護前述柱狀半導體層的側壁和 間極電極的表面，係於形成第1絕緣膜於前述柱狀半導 體層的侧壁㈣極電極的表面之後而形成； 立第2絕緣膜，其係於形成前述上部石夕化物層和前述 下化物層去除前述第丨絕緣膜之後，以包覆形 成於削述柱狀半導體層的上部之祕或汲極、形成於柱 狀半導體㈣_閘極電極、以及形成於柱狀半導體層 的下部之祕歧極之方式㈣成；以及 第3絕緣膜’其係作為層間膜而能包覆前述第2 緣膜。 ' 申明專利範圍第1項之半導體裝置，其中， 包覆閘極電極之前述第2絕緣膜的第1部份的厚度 9以及包覆柱狀半導體層的上面之前述第2絕緣膜 部份的厚度⑴系具有G.8Tt<Ts<1.2T_ 申叫專利範圍第丨項之半導體裝置，其中， 26 320297R1 201001628 包覆閘極電極之前述第2絕緣膜的第丨部份的厚度 τ二、以及包覆柱狀半導體層的上面之前述第2絕緣膜 的第2部份的厚度T t係具有〇·5Τ t<T s<i 〇τ 關係。 4.如申請專利範圍第丨項之半導體裝置，其中， 包覆閘極電極之前述第2絕緣膜的第丨部份的厚度 τ s、以及包覆柱狀半導體層的上面之前述第2絕緣ς 的第2部份的厚度T t係具有〇·25Τ t<T s<〇 5T ^ 的關係。 5·如申請專利範圍第i項之半導體裝置，其中， /逑弟2絕緣膜為發氮化膜，前述第3絕緣膜為石夕 I. 製造半導體裝置之方法，該半導體裝置係使用分3 ^原極或沒極於形成於石夕基板上之柱狀半導體層& 電日日體而構成，其特徵在於具備： 將石夕基板進行钱刻而形成柱狀半導體層之步驟，· 部和=閘極1^緣膜於形成於前述錄半導體層的上 體二:源極或汲極之各擴散層、以及前述柱狀半導 體層的側壁的表面之步驟； 卞命 電膜於前述閉極絕緣膜的表面之步驟; 刻；前述閘極導電膜分別咖 自動料性地形切化物層於配置於前述柱狀半 320297R1 27 201001628 導體層的上部和下部之擴散層上時，為了_ ^導體層的側壁和間極電極的表面，形成第】絕緣膜於 刖述柱狀半導體層的側壁和閘極電極的表面之步驟:、 、自動對準性地形切化物層於配置於前述柱狀半 導體層的上部和下部之各擴散層上之步驟； 於形成前述矽化物層之後，去除前述第丨絕 步驟； 作為接點制止物而將第2絕緣膜予以成膜於前述 狀半導體層和前述閘極電極上之步驟；以及 作為層間膜而形成第3絕緣膜於前述第2絕緣膜上 之步驟。 、 如申叫專利範圍第6項之製造半導體裝置之方法，豆 中， ’、 則述第1絕緣膜和第2絕緣膜為矽氮化膜，前述第 3絕緣膜為矽氧化膜。 28 320297R1
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/061308 WO2009153880A1 (ja) | 2008-06-20 | 2008-06-20 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201001628A true TW201001628A (en) | 2010-01-01 |
Family
ID=41433810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098120212A TW201001628A (en) | 2008-06-20 | 2009-06-17 | Semiconductor storage device |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2315241A4 (zh) |
| KR (1) | KR101195804B1 (zh) |
| CN (1) | CN102105978B (zh) |
| TW (1) | TW201001628A (zh) |
| WO (2) | WO2009153880A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9000513B2 (en) | 2012-11-12 | 2015-04-07 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor |
| WO2014073103A1 (ja) * | 2012-11-12 | 2014-05-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US8835255B2 (en) * | 2013-01-23 | 2014-09-16 | Globalfoundries Inc. | Method of forming a semiconductor structure including a vertical nanowire |
| JP5725679B2 (ja) * | 2013-11-06 | 2015-05-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US9406793B2 (en) * | 2014-07-03 | 2016-08-02 | Broadcom Corporation | Semiconductor device with a vertical channel formed through a plurality of semiconductor layers |
| JP5814437B2 (ja) * | 2014-08-06 | 2015-11-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法と半導体装置 |
| JP5936653B2 (ja) * | 2014-08-06 | 2016-06-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP5861196B2 (ja) * | 2014-12-24 | 2016-02-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| JP3173094B2 (ja) * | 1992-01-23 | 2001-06-04 | ソニー株式会社 | Ｍｏｓトランジスタの製造方法 |
| DE19711482C2 (de) * | 1997-03-19 | 1999-01-07 | Siemens Ag | Verfahren zur Herstellung eines vertikalen MOS-Transistors |
| US6392271B1 (en) * | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| KR20020019462A (ko) | 2000-04-12 | 2002-03-12 | 롤페스 요하네스 게라투스 알베르투스 | 반도체 디바이스 제조 방법 |
| JP2002299613A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 縦型電界効果トランジスタ及び半導体装置の製造方法 |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7064025B1 (en) * | 2004-12-02 | 2006-06-20 | International Business Machines Corporation | Method for forming self-aligned dual salicide in CMOS technologies |
| US7825460B2 (en) | 2006-09-06 | 2010-11-02 | International Business Machines Corporation | Vertical field effect transistor arrays and methods for fabrication thereof |
| JP2009094395A (ja) | 2007-10-11 | 2009-04-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-06-20 WO PCT/JP2008/061308 patent/WO2009153880A1/ja active Application Filing
-
2009
- 2009-06-17 TW TW098120212A patent/TW201001628A/zh unknown
- 2009-06-22 EP EP09766741.4A patent/EP2315241A4/en not_active Withdrawn
- 2009-06-22 KR KR1020107029125A patent/KR101195804B1/ko active IP Right Grant
- 2009-06-22 WO PCT/JP2009/061293 patent/WO2009154293A1/ja active Application Filing
- 2009-06-22 CN CN200980123303.XA patent/CN102105978B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2315241A1 (en) | 2011-04-27 |
| CN102105978A (zh) | 2011-06-22 |
| KR101195804B1 (ko) | 2012-11-05 |
| KR20110030485A (ko) | 2011-03-23 |
| EP2315241A4 (en) | 2013-10-09 |
| CN102105978B (zh) | 2013-04-10 |
| WO2009153880A1 (ja) | 2009-12-23 |
| WO2009154293A1 (ja) | 2009-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201001628A (en) | Semiconductor storage device | |
| TWI261911B (en) | Semiconductor device and method for manufacturing the same | |
| TWI324386B (en) | Semiconductor device and method for manufacturing the same | |
| TW200935590A (en) | Semiconductor storage device and embedded memory semiconductor device, and method of producing the same | |
| US6825528B2 (en) | Semiconductor device, method of manufacture thereof, and information processing device | |
| JP3902831B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US7276765B2 (en) | Buried transistors for silicon on insulator technology | |
| US20070045720A1 (en) | Semiconductor device and manufacturing method therefor | |
| TW200816493A (en) | Integrated circuit memory system employing silicon rich layers | |
| JP2013165220A (ja) | 半導体装置及びその製造方法 | |
| TW564546B (en) | Semiconductor device, semiconductor memory device and the manufacturing method thereof | |
| JP2007250567A (ja) | 半導体記憶装置およびその製造方法 | |
| TWI240414B (en) | A double-gate field effect transistor (DGFET) structure and method of forming such a structure | |
| JP2010278394A (ja) | 半導体装置の製造方法 | |
| JPH11135752A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001007224A (ja) | 半導体装置及びその製造方法 | |
| US7888780B2 (en) | Semiconductor structures incorporating multiple crystallographic planes and methods for fabrication thereof | |
| US11688649B2 (en) | Compact and efficient CMOS inverter | |
| KR100345365B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JP5374505B2 (ja) | 半導体記憶装置 | |
| US20050148145A1 (en) | Semiconductor memory cell with buried dopant bit lines and salicided polysilicon word lines isolated by an array of blocks | |
| JP2003031697A (ja) | スタティック型ランダムアクセスメモリ装置及びその製造方法 | |
| JPS6281750A (ja) | 半導体集積回路装置 | |
| JP2005101515A (ja) | 半導体スイッチ | |
| TWI328271B (en) | Structures for and method of silicide formation on memory array and peripheral logic devices |