TW200934121A - Open-drain output buffer for single-voltage-supply CMOS - Google Patents

Open-drain output buffer for single-voltage-supply CMOS Download PDF

Info

Publication number
TW200934121A
TW200934121A TW097147633A TW97147633A TW200934121A TW 200934121 A TW200934121 A TW 200934121A TW 097147633 A TW097147633 A TW 097147633A TW 97147633 A TW97147633 A TW 97147633A TW 200934121 A TW200934121 A TW 200934121A
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
coupled
well
terminal
Prior art date
Application number
TW097147633A
Other languages
English (en)
Inventor
Hung Pham Le
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of TW200934121A publication Critical patent/TW200934121A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200934121 六、發明說明: 【明所雇^^技^^^領城3 本發明係有關於電子電路,及較特別地’有關於適於 操作在相對高的電壓下的一開汲極輸出缓衝器。 5 【先前技術】 發明背景 為了實現製造及經濟的槓桿作用,半導體裝置的抬撲 幾何已經橫跨連續的產品世代被持續地減小。用於半導體 的供應電壓至少部分地已經相應地減小,以保持橫跨諸如 10 閘極氧化物之材料兩端之一致的工作電壓。歷史上,—種 〇·35微公尺(μηι)技術已經併入一個3 3伏(V)供應電壓,且相 對應地,0.18 μηι及0.13 μιη技術世代已經分別使用了丨8 ν 及1.2 V供應電源。有必要保持一致的最高操作電壓以避免 跨接電氣終端的過電壓條件,該等過電壓條件將相對應的 15材料暴露於會導致材料崩潰及裝置失效的電場大小。保持 操作電壓在材料特性的電氣侷限内之挑戰出現在該半導體 裝置的輸入及輸出終端。該等輸入及輸出終端是一第—裝 置的一操作電壓區與一第二裝置的電壓區交互作用之處。 最虽挑戰性的裝置是操作在一較低電壓區中的那個裝置。 20在該兩個操作電壓區之間電氣切換期間,操作在該較低電 壓下的該第-裝置遭受來自該第二電壓區之可能超過該第 -裝置的操作電壓限制的電壓。在電壓偏移到該第二裝置 的上邏輯位準期間,該第一裝置中的過電壓條件有可能導 致暴露的材料失效。 3 200934121 具有開汲極下拉電晶體之輸出緩衝器被典型地用以與 其他電晶體(通常在另一封裝中)一起連接到公共匯流排。一 單電壓供應點(也許具有到一電源的一上拉電阻)提供該匯 流排上之任何切換電晶體所需的最高邏輯位準。具有開汲 5極下拉電晶體之輸出緩衝器通常在互補式金氧半導體 (CM0S)製程中被製造。當一開汲極CMOS緩衝器的一輸出 ’’’、端關閉時,下拉電晶體被切換為不導通,且緩衝器終端 保持與輸出焊墊的電氣連接。該第一電晶體(如以上)的一開 、極緩衝器遭受與來自該第二電晶體的一上邏輯位準電壓 10相對應的-高電壓位準。當被施加給該第一電晶體的終端 時,該第二電晶體的該高邏輯位準之大小可能提供了超過 該等操作電壓及該第-電晶體中的特定材料的最大持續電 壓之電壓。為避免損壞,該等下拉電晶體必須被保持在提 有等於由5亥第一電晶體所提供的電壓之一電壓的一半導 體井中,且沒有一切換電晶體之閘極氧化物可以被暴露於 ^致該閘極失效的-電壓。為了避免材料崩潰,暴露於升 高的外部電壓的電晶體已經被放置在提供有接近於該等切 換電壓位準之電壓的一井内。 典型地,設計者已經找到了提供一偏壓電壓位準給包 Μ含暴露於—相對較高的電壓區之—給定的切換電晶體的_ 基體井之方法。假如對於該第一電晶體,沒有到較高電壓 區的明確連接存在,則-設計者已經面臨利用自該外部電 壓源提供—路徑以提供偏壓給自操作在本體電壓區位準下 之該等井區隔離的-井區的-些方法。㉟常,藉由具有由 200934121 5 ❹ 10 15 ❹ 20 該升馬的外部電壓位準所提供且觸發的一傳導特性之一耦 接電晶體’該隔離或浮動井區被耦接到該輸出焊墊。該耦 接電晶體提供一電氣路徑到該浮動井,提供該外部電壓位 準作為一井偏壓。該技術已經被限制於大約為該第一電晶 體的该操作電壓(VDD)的兩倍的一相對電壓位準。為了提 供半導體電晶體之間的一較寬可能範圍的介面電壓交互作 用,允許被來回切換之電壓區之間的一更大範圍差異之一 方法將疋令人期望的。還期望具有如下一種方式:併入該 外部區的該電壓位準、還併人該浮動井原理、及同時允許 繼續使用較便宜的製程技術來實施該介面電晶體。 【餐h明内溶1】 發明概要 本發明係一種開汲極輸出緩衝器,用以與外部電壓區 及實質上大於該緩衝^的本體供應電壓位準之相關聯的發 信位準電氣軌。該緩衝器被配置在-供應電壓終端與- 接地端之間。該輸出緩衝器在—實施例中具有自—輸出焊 塾到地串列耦接的二個電晶體。該三個電晶體可以是被組 配以將該輸出焊塾電氣耗接到該接地端的NMGS電晶體。 為了忍受超職本體供應«位準❸卜部電壓位準,暴露 於升兩的電壓位準的輸器電晶體位於浮動井内,使 Γ本實施财,沒有任何電晶體的閘極氧化物被暴露於 大於諸如在某實施例巾的h2v之—敢__電壓。 個井:壓選擇器輛接到該等浮動井中的-相關聯的-個,且提供—反向偏㈣壓給軸_的浮動井。對於包 5 200934121 括PMOS電晶體的該等浮動井,該等相對應的井偏壓選擇器 選擇可得到的-最高的電壓來為該等被包括的電晶體提供 一正確的反向偏壓位準。浮動井及井偏壓選擇器可以是串 接的(如在本實施例中)’以便使升高電壓調節可以是相加 5的。串接允許該輸出緩衝器忍受超過該本體供應電壓位準° 的2倍的外部電壓。以一相似卻互補的方式,用於包括有 NMOS電晶體之該浮動井的該井偏壓選擇器被組配以選擇 且提供一反向偏壓電壓,其係兩個可得到的電壓中較小的 -個。井偏壓選擇器被連接到輸入終端,該等輸入終端根 〇 10 據该輸出焊塾上的電氣發#在電壓上變化。當存在於該輸 出焊墊上的一信號位準自一低位準,諸如地電位,轉變到 一高位準電壓時’為了保持用以分別反向偏壓用於PM〇s - 或NMOS電晶體之該等浮動井的最面或最低的可得到的電 _ 壓,該等井偏壓選擇器交替選擇輸入偏壓。 15 圖式簡單說明 第1圖是根據本發明之一實施例的一輸出緩衝器的一 示意圖。 © t實方式3 較佳實施例之詳細說明 2〇 第1圖是根據本發明之一示範實施例的一開沒極輸出 緩衝器100的一示意圖。開汲極輸出緩衝器(以後可選擇地 被稱為緩衝器)1〇〇被顯示為部分地包括配置在輸出焊塾 OUT與接地端GND之間的電晶體105、107、109。緩衝器1 〇〇 還被顯示為包括分壓器13〇、145及偏壓選擇器11()、112及 6 200934121 5 10 15 鲁 20 i20。如以下所進-步描述,緩衝器刚適於在輸出焊墊贿 接收相對高的電壓’例如3·3ν’而在緩衝器1()()中所配置的 該等電晶體中的每-個的終端之間保持適當的電壓,例如 1.2V。參考第1圖,在緩衝器刚之一示範實施例中,電晶 體105的一輸出終端耦接到輸出焊墊〇υι^電晶體 晶體1〇7及電晶體1〇9串列耦接在輸出焊墊〇^τ與接地Z 102之間。電晶體107的-雜輸人終端純職應電壓終 端101。電晶體109的一閘極輸入終端耦接到輸入焊墊ΐΝ/ 分壓器130耦接在輸出焊墊ουτ與供應電壓終端ι〇ι之 間。分壓器130包括電晶體i4〇a、i4〇b及輸出終端135。本 體電晶體被使用在一低的臨界值提高用於分壓器或井偏壓 選擇器的偏壓回應之處(以下進一步描述)。較低的臨界電壓 保證該分壓器或井偏壓選擇器被致能,且盡可能快地提供 一反向偏壓電壓給一相關聯的浮動井。本體電晶體被顯示 為在通道區中包括一斜紋圖樣。電晶體14〇3的一源極輛接 到輸出焊塾OUT。電晶體140a的一閘極及一;及極叙接到輸 出終端135。電晶體140b的一源極搞接到輸出終端135。電 晶體140b的一汲極耦接到供應電壓終端ιοί。輸出終端135 耦接到電晶體105的一閘極。 分壓器145耦接在供應電壓終端ιοί與接地端1〇2之 間。分壓器145包括電晶體155a、電晶體155b及分壓器輸出 終端150。電晶體155a的一汲極及一閘極耦接到供應電壓終 端101。電晶體155a的一源極柄接到分壓器輸出終端15〇。 電晶體155b的一汲極及一閘極耦接到分壓器輸出終端 7 200934121 150。電晶體155b的一源極麵接到接地端1〇2。電晶體155a 的一基底端及電晶體155b的一基底端耦接到接地端1〇2。 井偏壓選擇器110被耦接在輸出焊墊OUT與輸出終端 135之間。井偏壓選擇器11〇包括電晶體115a、115b及井偏 5 壓終端190。電晶體115a的一源極及電晶體U5b的一閘極耦 接到輸出焊墊OUT。電晶體115a的一汲極及電晶體U5b的 一源極麵接到井偏壓終端19〇 〇電晶體ii5b的一没極及電晶 體115a的一閘極耦接到輸出終端135。 井偏壓選擇器112被耦接在輸出終端135與供應電壓終 10 端101之間。井偏壓選擇器112包括電晶體117a、117b及井 偏壓終端192。電晶體U7a的一源極及電晶體117b的一閘極 耦接到輸出終端135。電晶體117a的一汲極及電晶體U7b的 一源極耦接到井偏壓終端192。電晶體117b的一汲極及電晶 體117a的一閘極被耦接到供應電壓終端1〇1。 15 電晶體160被耦接在輸出終端135與供應電壓終端1〇1 之間。電βη趙160的一閘極及一源極耗接到輸出終端。 電晶體160的一沒極麵接到供應電壓終端丨〇1。 井偏壓選擇器120耦接在一中間輸出終端199與分壓器 輸出終端150之間。井偏壓選擇器12〇包括電晶體12元、12% 20及井偏壓終端195。電晶體〗25a的一源極及電晶體i25b的一 閘極耦接到中間輸出終端199。電晶體125a的一汲極及電晶 體125b的一源極被耦接到井偏壓終端195。電晶體12北的一 没極及電晶體125a的-閘極彳线制分壓^輸出終端15〇。 電阻器170與電源165串列耦接在輸出焊墊〇υτ與接地 200934121 端102之間。電容器175被耦接在輸出焊墊OUT與接地端l〇2 之間。二極體177耦接在井偏壓終端195與供應電壓終端1〇1 之間。 繼續參考第1圖,在該緩衝器1〇〇之該示範實施例中, 5 浮動井180包括電晶體140a、115a及115b。浮動井182包括 電晶體140b、117a、117b及160。浮動井185包括電晶體1〇5、 125a及125b。浮動井180、浮動井182及浮動井185以相對應 的電晶體描述了浮動井區。 繼續參考第1圖,電源165表示一外部電壓區,該緩衝 10 器100可被電氣耦接到該外部電壓區。在一實施例中,電源 165可以是3.3 V。該緩衝器1〇〇可以被柄接到位準為3.3 v之 電源165,且還保證,當該外部電壓等於3 3 v時,沒有兩個 終端承受大於1.2 V。特別地,緩衝器1〇〇保證,沒有任何電 晶體的閘極氧化物被暴露在等於或大於12v的一電壓。藉 15 由保持一閘極電壓在12 V或更小,閘極氧化物崩潰被避 免。藉由保持不大於1.2 V跨接於任何氧化物,浮動井中一 串電晶體的堆疊允許該緩衝器被連接到為供應電壓終端 101上之該供應電壓的大小的兩倍以上的外部電壓區。供應 電壓終端101上之電壓的大小是例如12V。 20 該緩衝器100的裝置例如都在一單一半導體基體内,且 都處於由供應電壓終端1〇1上之該丨2 V大小所提供的一單 一本體電壓區。多個緩衝器100可以被實施在相同的半導體 内,且可被用以實施例如一輸出匯流排。在緩衝器1〇〇可被 實施之一基體上,其他電壓區可以是可得到的。緩衝器100 9 200934121 減輕了對該相同的基體上可得到的一附加電壓參考的需 要。藉由緩衝器100電氣搞接到1.2 V與3.3 V之間的外部電 壓是可能的。一開汲極輸出緩衝器,諸如該緩衝器1〇〇,提 供了 一電氣下拉能力’且依賴於由電源165所提供的用於一 5 升高電壓處的邏輯位準的電壓位準。 當施加給輸入焊墊IN的一輸入電壓從一低位準(即大 約0 V)到一高位準(即大約1.2 V)變化時,電晶體1〇5、電晶 體107及電晶體109被啟動(被導通),且將輸出焊墊out拉到 一低的位準。另一方面,當輸入到該緩衝器10〇的一輸入電 10 壓從一高位準到一低位準變化時,電晶體1〇9被關閉,且允 許由電源165所提供的該電壓將輸出焊墊〇υτ拉到一高的 位準。以此方式,該緩衝器1〇〇能夠提供操作在不同的供應 電壓位準下的區域(即具有一相對應的供應電壓VDD的每 一個電壓區)之間的電子發信。 15 繼續參考第1圖,當電晶體1〇5、107及109不導通時, 輸出焊墊OUT處在電源165的外部電壓下。在電晶體14〇&的 該源極,該外部電壓被從輸出焊墊〇υτ提供給分壓器13〇。 電晶體140b的該閘極處在分壓器輸出終端15〇(以下進一步 2 詳、·田地°寸瀹)上所提供的一第二分壓器輸出電壓位準(未顯 2〇示出)。該第二分壓器輸出電壓在電晶體140b上產生一啟動 _-源極電壓。由於—已啟動通道,電晶體屬在輸出終 端U5與供應電壓終端1〇1之間傳導電流。因而,電晶體购 的"亥閘極(其被_接到輸出終端135)在電晶體1術上提供一 啟動閘極·源極電壓。電晶體_及電晶體屬被啟動,且 200934121 提供對外部電壓與供應電壓VDD的一分壓效應,且在輸出 終端135上產生一第一分壓器輸出電壓(未顯示出對於3.3 V的一外部電壓,該第一分壓器輸出電壓可以大約為2.1 V。 在電晶體115a的該源極,外部電壓被從輸出焊墊〇υτ 5提供給井偏壓選擇器110。電晶體115a的該閘極被耦接到輸 出終端135。由於由分壓器130(以上所討論)在輸出終端135 上所產生的一分壓效應,一啟動閘極_源極電壓被提供給電 晶體115a。電晶體U5a傳導且提供外部電壓給井偏壓終端 190。藉由電氣耦接,井偏壓終端19〇提供外部電壓給浮動 10 井180。電晶體140a自浮動井180接收一基底端電壓。由於 k供給浮動井180的該外部電壓位準,且由於分壓器13〇的 分壓特性,電晶體115a、電晶體U5b或電晶體140a的該等 終端都不遭受大於一個1·2 v的差,因而,沒有過電壓條件 發生。 15 由於供應電壓終端1〇1上之一個1.2 V位準及輸出焊墊 OUT上之3.3 V,所以輸出終端135上的電壓大約是2.1 v。 由於通過所描述的該偏壓中所包含的傳導裝置及電氣路徑 之電壓降’輸出終端135上之電壓的大小自2.1 V的一些變化 會發生。 20 由於電晶體115b的該閘極被耦接到輸出焊墊OUT及因 而處在该升咼的外部電壓下,且由於電晶體115b的該源極 被耦接到井偏壓終端190上所提供的該升高的外部電壓,所 以一關閉閘極-源極電壓存在於電晶體丨丨外上。由於電晶體 115a導通(傳導)’且電晶體ii5b不導通,所以井偏壓選擇器 11 200934121 u〇將該兩個電壓(即外部電壓與一第一分壓器輸出電壓)中 . 的較兩的位準提供給井偏壓終端190。 在電晶體117a的該源極,該第一分壓器輸出電壓被從 輸出終端135提供給井偏壓選擇器112。電晶體丨丨乃的該閘 極被輕接到供應電壓終端101。由於分壓器13 0(以上所討論) 在輸出終端135上所產生的一分壓效應,一啟動閘極_源極 電壓被提供給電晶體l17a。電晶體U7a傳導且提供該第一 刀壓器輸出電壓位準給井偏壓終端192。藉由電氣耦接,井 偏壓終端192提供該第一分壓器輸出電壓位準給浮動井 ❹ 1〇 182。電晶體14%自浮動井182接收一基底端電壓。由於該 第—分壓器輸出電壓(2.1V)被提供給浮動井182,且由於操 作於該第一分壓器輸出電壓及12 v的供應電壓VDD之分 壓器130的該分壓特性,電晶體117&、電晶體U7b、電晶體 MOb或電晶體160的該等終端都不遭受它們之間的大於一 15 個1 ·2 V的差,因而,沒有過電壓條件發生。 由於電晶體117b的該閘極被搞接到輸出終端135及因 而處在該第一分壓器輸出電壓位準下,且由於電晶體11几 ® 的該源極被耦接到井偏壓終端192上所提供的該第一分壓 器輸出電壓,所以一關閉閘極-源極電壓存在於電晶體丨丨几 2〇 上,且該電晶體不導通。由於電晶體117a導通(傳導),且電 晶體117b不導通,所以井偏壓選擇器112將該兩個電壓(即 該第一分壓器輸出電壓與供應電壓VDD)中的較高的位準 提供給井偏壓終端192。 在電晶體155a的該汲極,供應電壓VDD被從供應電壓 12 200934121 5 10 15 ❿ 20 終端101提供給分壓器145。電晶體155a的該閘極處在供應 電壓位準VDD下。供應電壓位準VDD在電晶體155&上產生 一啟動閘極-源極電壓,且允許電晶體的通道傳導。由於電 晶體155a的一已啟動通道在分壓器輸出終端15〇與供應電 壓終端101之間傳導,所以電晶體155b的該閘極(其被辆接 到分壓器輸出終端150)在電晶體155b上提供一啟動閘極·源 極電壓。因此,電晶體155a及電晶體155b被啟動,且提供 對供應電壓VDD與地GND的一分壓效應,以在分壓器輸出 終端150上產生分壓器輸出電壓(未顯示出)。電晶體155&與 電晶體155b的裝置臨界值可以被組配,使得分壓器輸出電 壓大約是例如0.9 V’以備操作在具有1.2 V的供應電壓VDD 及大約3.3V的一外部電壓的一電壓區中。 在電晶體125b的§亥汲_極,該第二分壓器輸出電壓位準 被提供給井偏壓選擇器120。如以上所討論,該第一分壓器 輸出電壓大約是2.1 V’且被提供作為電晶體1〇5上的該閘極 電壓。因此,該中間輸出電壓可以上升到大約比該第一分 壓器輸出電壓低的一個NMOS裝置臨界電壓的一位準或大 約1.8-1.9 V。由於電晶體125b的該閘極被耦接到電晶體1〇5 的該源極,因而處在等於該中間輸出電壓位準減去一個 NMOS裝置臨界電壓的一電壓位準,且由於電晶體12%的 該汲極處在分壓器輸出電壓下,所以電晶體125b是導通 的。電晶體125b傳導且提供分壓器輸出終端15〇上的一低位 準輸出電壓給井偏壓終端195。藉由電氣耦接,井偏壓終端 195將來自分壓器輸出終端15〇上的該低位準電壓提供給浮 13 200934121 動井185。電晶體105自浮動井185接收一基底端電壓。 由於電晶體125a的該閘極被耦接到分壓器輸出終端 150,因而處在0.9 V的分壓器輸出電壓位準,且由於電晶體 12 5 a的該源極被耦接到中間輸出終端丨9 9上所提供的大約 5 h8-1.9V的該中間輸出電壓,所以一關閉閘極-源極電壓存 在於電晶體125a上,且該電晶體不導通。由於電晶體I〕% 導通(傳導)且電晶體125a不導通,所以井偏壓選擇器12〇將 該兩個電壓(即分壓器輸出電壓與該中間輸出電壓)中的較 低的位準提供給井偏壓終端195。 1〇 由於分壓器輸出電壓位準被提供給浮動井185,且由於 分壓器145的該分壓特性,所以電晶體125a、電晶體以北或 電晶體105的閘極氧化物有關終端都不遭受它們之間的大 於一個1.2 V的差,且因而,在該等閘極氧化物中的任何一 個上,沒有過電壓條件發生。電晶體1〇5的該汲極被電氣耦 15接到輸出焊墊0UT上的外部電壓(3.3 V),但是被提供給浮 動井185的分壓器輸出電壓(09v)包圍。以此方式,電晶體 105的該汲極被提供有在透過井偏壓選擇器12〇可得到的較 低的偏壓控制電壓下的一井偏壓。使一電晶體内的一半導 體接面遭觉大於例如為1.2V的供應電壓vDD之大小的一電 20壓差是可接受的。然而,電晶體的該閘極氧化物,即任何 閘極至源極、閘極至汲極、或閘極至基底連接,不被暴露 於大於例如1.2 V的一電壓差。 繼續參考第1圖’由於-高位準電壓被施加給電晶體 109的》亥閘極,且由於§玄源極被麵接到地,所以電晶體 200934121 5 10 15 參 20 109導通,且傳導至地GND上的一個〇 V位準。電晶體109 的該汲極及因而電晶體107的該源極被下拉至〇 V。由於電 晶體107的該閘極被耦接到供應電壓VDD,所以電晶體107 接收一啟動閘極-源極電壓且傳導,將電晶體1〇7的該汲極 拉至0 V。 電晶體140b的該閘極處在分壓器輸出終端150(以上所 討論)上所提供的一第二分壓器輸出電壓位準。由於電晶體 140b的該源極處在供應電壓終端1〇1上的供應電壓VDD 下,且電晶體140b的該閘極被耦接到分壓器輸出終端150, 所以分壓器輸出電壓在電晶體140b上產生一啟動閘極-源 極電壓。由於一已啟動通道,所以電晶體i4〇b傳導且將來 自供應電壓終端101的供應電壓VDD提供給輸出終端135。 輸出終端135提供供應電壓VDD給電晶體105的該閘極,且 傳導的電晶體107提供0V給電晶體105的該源極。因此,電 晶體105接收一啟動閘極·源極電壓。 由於一高位準電壓被施加給電晶體105、1〇7及1〇9的該 等閘極,所以大約〇 V的一低位準電壓透過電晶體1〇5、電 晶體107及電晶體1〇9被提供給輸出焊塾OUT。要注意,由 於供應電壓VDD為所提供的最高電壓,所以該等pm〇s電 晶體的源極-沒極定義在一互補式偏壓脈絡中反向。在電晶 體140a的該汲極,該低位準電壓被從輸出焊墊〇υτ提供給 分壓器130。因而,電晶體140a的該閘極(其被耦接到輸出 終端135)接收用於電晶體i4〇a的一關閉閘極-源極電壓。由 於電晶體140a不導通且電晶體140b導通,所以供應電壓 15 200934121 VDD被提供在輸出終端135上。供應電壓VDD還被提供給電 . 晶體105的該閘極,保證該裝置保持導通。 由於電晶體115b的該閘極被耦接到輸出焊墊out,及 因而處在該低位準電壓下,且由於電晶體11513的該源極(從 5 前’在先前的互補式偏壓組態中的該汲極)被耦接到輸出終 端135上的供應電壓VDD,所以一啟動閘極-源極電壓存在 於電晶體115b上。電晶體115b傳導且提供供應電壓VDD給 井偏壓終端190。藉由電氣耦接,井偏壓終端19〇提供供應 電壓VDD給浮動井180。電晶體140a自浮動井18〇接收一基 〇 10 底端電壓(即本體VDD)。 在電晶體115a的該汲極,該低電壓位準被從輸出焊墊 OUT提供給井偏壓選擇器11〇。電晶體115&的該閘極被耦接 到輸出終端135。由於輸出終端135上的供應電壓VDD,一 關閉閘極-源極電壓被提供給電晶體U5a,且該裝置不導通 15 (不傳導)。 由於供應電壓VDD被提供給浮動井18〇,所以電晶體 115a、電晶體115b或電晶體i4〇a的該等終端都不遭受它們 _ 之間的大於一個1.2 V的差,因而,沒有過電壓條件發生。 由於電晶體115b導通(傳導)且電晶體115&不導通,所以井偏 20 壓選擇器110將該兩個電壓中的較高的位準(即選擇該第— 分壓器輸出電壓而非該低位準電壓)提供給井偏壓終端 190。 由於電晶體117b的該閘極被耦接到輸出終端丨35,及因 而處在供應電壓VDD下,且由於電晶體U7b的該源極被耦 16 200934121 接到供應電壓終端101,所以一關閉閘極-源極電壓存在於 電晶體117b上,且該裝置不導通。由於電晶體117a不導通(不 傳導),且電晶體117b不導通,所以井偏壓選擇器112使井 偏壓終端192處於浮動狀態。 5 e 10 15 e 20 在電晶體117a的該汲極,該第一分壓器輸出電壓被從 輸出終端135提供給井偏壓選擇器112。電晶體117a的該閘 極被耦接到供應電壓終端101。由於輸出終端135上的供應 電壓VDD ’ 一關閉閘極-源極電壓被提供給電晶體117a,使 該裝置不導通。 由於井偏壓終端192浮動,且供應電壓終端1〇1及輸出 終端135兩者都處在供應電壓VDD下,所以電晶體1〇5及電 晶體107的該等閘極被提供有啟動閘極-源極電壓,且該兩 個裝置的傳導被確定。 如以上所描述,在電晶體155a的該汲極,供應電壓VDD 被從供應電壓終端101提供給分壓器145。分壓器145的所有 連接及操作保持為如以上所描述。 井偏壓選擇器120、電晶體125a及電晶體12北在井偏壓 終端195上提供一反向偏壓電壓,該反向偏壓電壓來自於或 者中間輸出終端199或者分壓器輸出終端15〇,無論哪一個 都是較低的。該井偏壓及因而電晶體1〇5、電晶體125a及電 晶體125b的基底端被提供有此專裝置在傳導通道络端上所 暴露的最低電位。當電晶體105被導通時,中間輸出終端199 接近GND ’因此電晶體1〇5的該井也處在gnd下。當電晶體 105被不導通時,中間輸出終端199上升至18_19V,因而, 17 200934121 井偏壓終端195上的該電壓等於分壓器輪出終端15〇上之大 約0.9 V的邊電壓。無論電晶體1〇5或者導通或者不導通,則 浮動井185中的所有電晶體遭受不多於12 v跨接於該閘極 氧化物。 5 在電晶體125a的該源極,一中間輸出電壓位準,即該 低位準電壓,被從中間輸出終端199提供給井偏壓選擇器 120。電晶體125a的該閘極被耦接到分壓器輸出終端15〇。 由於由分壓器145(以上討論的)所產生的一分壓效應,分壓 器輸出電壓在電晶體125a上產生允許該裝置傳導的一啟動 © 1〇閘極-源極電壓。電晶體125&傳導且提供該中間輸出電壓位 準(大概等於例如0V的一低電壓)給井偏壓終端195。藉由電 氣耦接,井偏壓終端195提供該中間輸出電壓位準給浮動井 185。電曰曰體1〇5自浮動井185接收一基底端電壓。由於該中 - 間輸出電壓位準被提供給浮動井185,且由於分壓器145的 15該分壓特性,電晶體125a、電晶體1251)或電晶體1〇5的該等 終端都不遭受它們之間的大於一個1.2 V的差,因而,沒有 過電壓條件發生。 〇 耦接在井偏壓終端195與供應電壓終端1〇1之間的二極 體Π7表不由包括有浮動井185之一n型井形成的一接面。該 2〇 11型井被偏壓至供應電壓VDD,且將浮動井185自一公共的ρ 型基體隔離。 如在以上各種討論中,及由於供應電壓終端1〇1上的一 個丨·2 V位準及接地端102上的〇 V,所以分壓器輸出終端150 上的電壓大約是〇9ν。由於通過所描述的該偏壓中所包含 18 200934121 k 的傳導裝置及電子路徑之電壓降’分壓器輸出終端150上之 電壓的大小自0.9 V的一些變化會發生。 開關的各種示範實施例已經被給出,其中一開關已經 可選擇地作為一NMOS或一PMOS電晶體被表示。如該技藝 5 中具有通常知識者將容易理解的,開關之進一步的替代實 施例存在。例如,一半導體基體内的開關可以作為例如JFET 或IGFET電晶體被製造。以上所參考的該等示範實施例應 該被併入作為實施該等實施例的替代方法,且不應該被看 ® 作對本發明之解釋的一限制。 10 【圖式簡單說明】 第1圖是根據本發明之一實施例的一輸出緩衝器的一 示意圖。 【主要元件符號說明】 100…開沒極輸出緩衝器 145...分壓器 101…供應電壓終端 150…分壓器輸出終端 102...接地端 155a-155b...電晶體 105-109···電晶體 160...電晶體 110-112".井偏壓選擇器 165...電源 115a-117b…電晶體 170...電阻器 120…井偏壓選擇器 175...電容器 125a-125b…電晶體 177...二極體 130…分壓器 108-185···浮動井 135…輸出終端 190-195…井偏壓終端 140a-140b…電晶體 199...中間輸出終端 19

Claims (1)

  1. 200934121 , 七、申請專利範圍: 1. 一種配置在一供應電壓終端與一接地端之間的輸出緩 衝器,該輸出緩衝器包含: 多個電晶體,被耦接到一輸出焊墊且被組配以將該 5 輸出焊墊電氣耦接到該接地端; 多個井偏壓選擇器,每一個被耦接到多個浮動井中 的一相關聯的一個,該等多個井偏壓選擇器被組配以選 擇且提供一各自的反向井偏壓電壓給該等多個浮動井 中的該相關聯的一個;及 ® 10 多個分壓器,每一個被耦接到該等多個井偏壓選擇 器中的一相關聯的一個,且被組配以產生一各自的井偏 壓參考電壓。 ^ 2. 如申請專利範圍第1項所述之輸出緩衝器,其中,該等 · 多個電晶體包含一第一電晶體、一第二電晶體及一第三 15 電晶體,其中,該第一電晶體具有耦接到該輸出焊墊的 一第一載流終端、耦接到一第一節點的一閘極、耦接到 ❹ 一第三節點的一第二載流終端、及耦接到一第一浮動井 的一基底端,其中,該第二電晶體具有耦接到該第三節 點的一第一載流終端、及耦接到該供應電壓的一閘極, 20 其中,該第三電晶體具有耦接到該第二電晶體之該第二 載流終端的一第一電流終端、耦接到該接地端的一第二 載流終端、及接收一輸入電壓的一閘極,其中,該第二 電晶體與該第三電晶體的基底端被耦接到該接地端。 3. 如申請專利範圍第2項所述之輸出緩衝器,其中,該第 20 200934121 一、第二及第三電晶體是NMOS電晶體。 4.如申請專利範圍第3項所述之輸出緩衝器,其中,各該 井偏壓選擇器進一步包含一第一電晶體及一第二電晶 體,其中,一井偏壓選擇器之該第一電晶體的一閘極被 5 耦接到該井偏壓選擇器之該第二電晶體的一第一載流 終端,其中,該井偏壓選擇器之該第二電晶體的一閘極 被耦接到該井偏壓選擇器之該第一電晶體的一第一載 流終端,其中,該井偏壓選擇器之該第一電晶體的一基 ® 底端被耦接到該井偏壓選擇器之該第二電晶體的一基 10 底端、一相對應的浮動井及該井偏壓選擇器之該第一電 晶體與該第二電晶體的第二載流終端。 ' 5.如申請專利範圍第4項所述之輸出緩衝器,其中,配置 * 在該等井偏壓選擇器中的至少一個中之該第一及該第 二電晶體是本體PMOS電晶體,且該相對應的浮動井是 15 具有η型摻雜物的一半導體區。 _ 6.如申請專利範圍第5項所述之輸出緩衝器,其中,配置 在該等井偏壓選擇器中的至少一個中之該第一及該第 二電晶體是NMOS電晶體,且該相對應的浮動井是具有 ρ型摻雜物的一半導體區。 20 7.如申請專利範圍第6項所述之輸出緩衝器,其中,該等 多個井偏壓選擇器中的一第一個被耦接在該輸出焊墊 與該輸出緩衝器之該第一電晶體的該閘極之間,且其 中,該等多個井偏壓選擇器中的一第二個被耦接在該輸 出缓衝器之該第一及第二電晶體的該等閘極之間。 21 200934121 8.如申請專利範圍第7項所述之輸出緩衝器,其中,一第 一分壓器被耦接在該供應電壓終端與一接地端之間,其 中,該第一分壓器包含一第一電晶體及一第二電晶體, 其中,該第一分壓器之該第一電晶體的閘極及汲極被耦 5 接到該供應電壓終端,其中,該第一分壓器之該第一電 晶體的一源極及該第一分壓器之該第二電晶體的閘極 及汲極被耦接到該第一分壓器的一輸出終端,且其中, 該第一分壓器之該第一電晶體及一第二電晶體的基底 端被耦接到該接地端。 10 9.如申請專利範圍第8項所述之輸出緩衝器,其中,配置 在該第一分壓器中的該第一及該第二電晶體是NMOS 電晶體。 10. 如申請專利範圍第9項所述之輸出緩衝器,其中,配置 在該第一分壓器中的該第二電晶體是一本體NMOS電 15 晶體。 11. 如申請專利範圍第10項所述之輸出緩衝器,其中,一第 二分壓器被耦接在該供應電壓終端與該輸出焊墊之 間,其中,該第二分壓器包含一第一電晶體及一第二電 晶體,其中,該第二分壓器之該第一電晶體的一閘極被 20 耦接到該第一分壓器的該輸出終端,且該第一電晶體的 一第一載流終端被耦接到該供應電壓終端,其中,該第 二分壓器之該第一電晶體的一汲極及該第二分壓器之 該第二電晶體的閘極及汲極被耦接到該第二分壓器的 一輸出終端,其中,該第二分壓器之該第二電晶體的一 200934121 源極被耦接到該輸出焊墊,其中,該第二分壓器之該第 一電晶體的一基底端被耦接到一第二浮動井,且其中, 該第二分壓器之該第二電晶體的該基底端被耦接到該 第一浮動井。 5 12.如申請專利範圍第11項所述之輸出緩衝器,其中,配置 在該第二分壓器中的該第一及該第二電晶體是本體 PMOS電晶體。 13.如申請專利範圍第12項所述之輸出緩衝器,其進一步包 含一PMOS電晶體,該PMOS電晶體具有耦接到第一節 10 點的閘極及源極,以及耦接到該供應電壓的一汲極。
    23
TW097147633A 2007-12-26 2008-12-08 Open-drain output buffer for single-voltage-supply CMOS TW200934121A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/964,467 US7683696B1 (en) 2007-12-26 2007-12-26 Open-drain output buffer for single-voltage-supply CMOS

Publications (1)

Publication Number Publication Date
TW200934121A true TW200934121A (en) 2009-08-01

Family

ID=40828820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147633A TW200934121A (en) 2007-12-26 2008-12-08 Open-drain output buffer for single-voltage-supply CMOS

Country Status (4)

Country Link
US (2) US7683696B1 (zh)
JP (1) JP4994351B2 (zh)
CN (1) CN101471654A (zh)
TW (1) TW200934121A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683696B1 (en) * 2007-12-26 2010-03-23 Exar Corporation Open-drain output buffer for single-voltage-supply CMOS
US7773357B2 (en) * 2008-01-14 2010-08-10 Exar Corporation Auto-detecting CMOS input circuit for single-voltage-supply CMOS
TWI357211B (en) * 2008-04-18 2012-01-21 Realtek Semiconductor Corp Leakage current preventing circuit and semiconduct
US8344720B2 (en) * 2009-09-24 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generators, integrated circuits, and methods for operating the reference voltage generators
CN102104328B (zh) * 2009-12-18 2013-06-12 上海华虹Nec电子有限公司 电荷泵电路
CN101853037B (zh) * 2010-05-28 2014-07-16 上海华虹宏力半导体制造有限公司 一种节能稳压器
JP5842720B2 (ja) * 2012-04-19 2016-01-13 株式会社ソシオネクスト 出力回路
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
CN108092403A (zh) * 2017-12-28 2018-05-29 上海胤祺集成电路有限公司 电源自动切换电路及智能电表微控制芯片
US11019392B2 (en) * 2019-07-19 2021-05-25 Semiconductor Components Industries, Llc Methods and apparatus for an output buffer
CN115202425B (zh) * 2022-09-15 2022-11-22 成都市易冲半导体有限公司 串行通信总线超低电源电压检测的io设计电路及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0120565B1 (ko) * 1994-04-18 1997-10-30 김주용 래치-업을 방지한 씨모스형 데이타 출력버퍼
EP0840453A3 (en) * 1996-10-28 1998-05-13 Texas Instruments Incorporated An output buffer
JPH10229165A (ja) * 1997-02-17 1998-08-25 Ricoh Co Ltd 半導体集積回路装置
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US5926056A (en) * 1998-01-12 1999-07-20 Lucent Technologies Inc. Voltage tolerant output buffer
US6433618B1 (en) * 1998-09-03 2002-08-13 International Business Machines Corporation Variable power device with selective threshold control
GB2374475B (en) * 2000-12-15 2005-05-11 Micron Technology Inc Input-output buffer circuit and method for avoiding inadvertent conduction of a pull-up transistor
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
JP4221274B2 (ja) * 2003-10-31 2009-02-12 株式会社東芝 半導体集積回路および電源電圧・基板バイアス制御回路
JP4568096B2 (ja) * 2004-11-25 2010-10-27 Okiセミコンダクタ株式会社 入出力回路
US7683696B1 (en) 2007-12-26 2010-03-23 Exar Corporation Open-drain output buffer for single-voltage-supply CMOS

Also Published As

Publication number Publication date
JP4994351B2 (ja) 2012-08-08
US8098090B2 (en) 2012-01-17
US20100127762A1 (en) 2010-05-27
JP2009177791A (ja) 2009-08-06
CN101471654A (zh) 2009-07-01
US7683696B1 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
TW200934121A (en) Open-drain output buffer for single-voltage-supply CMOS
CN103715672B (zh) 箝位电路、半导体装置和半导体装置的箝位方法
US20060022733A1 (en) Voltage droop suppressing circuit
KR102287060B1 (ko) 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로
KR101548171B1 (ko) 회로 장치 및 전자 기기
JP6184137B2 (ja) 電力管理チップ及びそれを備える電力管理装置
JP5991435B2 (ja) 半導体装置
JPH08228139A (ja) 多重電源電圧によって駆動されるバスのための全cmos高インピーダンス出力バッファ
JP5556726B2 (ja) スイッチング回路
TW200820414A (en) N-channel ESD clamp with improved performance
CN102237141A (zh) 读取高压集成电路中的可编程反熔丝元件的方法和装置
CN103684397A (zh) 具备esd保护电路的半导体集成电路
TW201412019A (zh) 差動輸出電路及半導體裝置
CN100390994C (zh) 半导体器件
CN103326699B (zh) 半导体器件
JP2014138521A (ja) 半導体素子の駆動装置
JP2005251931A (ja) 終端回路
TW200826545A (en) Power supply circuit
JP2012090012A (ja) 高周波用スイッチ回路
CN108336991A (zh) 电平移位电路
JP2016035966A (ja) 半導体集積回路装置
CN110120659B (zh) 静电放电保护装置
TW200913485A (en) Input cell, output cell and input/output device
US11502676B2 (en) Driver circuit and semiconductor device
US8860470B1 (en) Input/output line driver circuit