TW200931541A - Method of manufacturing laminated wafer - Google Patents

Method of manufacturing laminated wafer Download PDF

Info

Publication number
TW200931541A
TW200931541A TW097132921A TW97132921A TW200931541A TW 200931541 A TW200931541 A TW 200931541A TW 097132921 A TW097132921 A TW 097132921A TW 97132921 A TW97132921 A TW 97132921A TW 200931541 A TW200931541 A TW 200931541A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
ion implantation
active layer
oxygen ion
Prior art date
Application number
TW097132921A
Other languages
English (en)
Other versions
TWI363388B (zh
Inventor
Hideki Nishihata
Nobuyuki Morimoto
Tatsumi Kusaba
Akihiko Endo
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW200931541A publication Critical patent/TW200931541A/zh
Application granted granted Critical
Publication of TWI363388B publication Critical patent/TWI363388B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Description

200931541 九、發明說明 【發明所屬之技術領域】 本發明係關於貼合晶圓之製造方法,尤其有效果防止 由於氧離子注入層所引起之表面粗糙度之惡化或結晶缺陷 - 之產生。 【先前技術】 Φ 就以一般之貼合晶圓之製造方法而言,所知的有在形 成氧化膜(絕緣膜)之一片矽晶圓貼合另一片矽晶圓,硏削 或硏磨該貼合矽晶圓之一方而形成SOI層之方法(硏削硏 磨法);或將氧離子注入至矽晶圓之內部之後,藉由執行 高溫退火,使矽晶圓之內部形成埋入氧化膜,並將該氧化 膜之上部當作SOI層之方法(SIM0X);在將成爲SOI層側 之矽晶圓(活性層用晶圓)之表層部,注入氫離子等而形成 離子注入層之後,與支持基板用之矽晶圓貼合,接著藉由 ❹ 熱處理在上述離子注入層剝離,依此形成SOI層之方法 (Smart-Cut 法)等。 - 但是,上述方法中之硏削硏磨法則有活性層之膜厚均 . 勻性差(±30%以上)之問題。 再者,於使用氧離子注入之方法(SIM0X)之時,則有 無法夾著絕緣層製造結晶方位不同之SOI構造之問題。 爲了解決上述問題,發明者先開發了組合氧離子注入 和硏削硏磨法之製程,即是「一種屬於將在表面具有或不 具有絕緣膜之活性層用晶圓直接與支持層用晶圓貼合之 -5- 200931541 後,使活性層用晶圓予以薄膜化而所構成之貼合晶圓之製 造方法,其特徵爲:時間序列性結合將氧離子注入至活性 層用晶圓,而在活性層內形成氧離子注入層之工程;對活 性層用晶圓,在非氧化性環境中,以1100 °c以上之溫度 - 施予熱處理之工程;貼合活性層用晶圓和支持層用晶圓之 . 工程;用以提高貼合強度之熱處理工程;將貼合晶圓之活 性層用晶圓部份硏削至氧離子注入層之前的工程;又硏磨 0 或蝕刻活性層用晶圓,而使氧離子注入層露出之工程;使 貼合晶圓施予氧化處理,而在氧離子注入層之露出面形成 氧化膜之工程;除去該氧化膜之工程;以及在非氧化性環 境中以1100 °c以下之溫度施予熱處理之工程」,揭示於 專利文獻1中。 藉由該專利文獻1所揭示之方法,可以提供活性層之 膜厚均勻性優良,再者在透過電子顯微鏡(TEM)之評價中 缺陷比較少的直接貼合晶圓。 ❹ [專利文獻1]日本特願2006- 1 8423 7號說明書 【發明內容】 (發明所欲解決之課題) 但是,在上述專利文獻1中所揭示之技術,氧離子注 入條件及之後之熱處理條件不一定被最佳化,當作硏磨或 蝕刻之stop層動作之氧離子注入層和最終製品之表面層 之界面產生凹凸。 實際上,依照專利文獻1,以加速電壓:150keV,劑 200931541 量:5.0xl016atoms/cm2之一次處理執行氧離子之注入,利 用硏磨或鹼蝕刻使氧離子注入層露出爲止,以°C以 上之溫度執行熱處理之時,所取得之貼合晶圓之表面粗糙 度(RMS 値)成爲 RMS> 0·6ηιη[10μιηχ10μιη],難謂一定爲 - 良好。 . 該原因應該係由於在高溫下施行熱處理使得注入氧離 子與矽反應,形成不連續的Si02粒子而所產生。 n 爲了改善該現象所引起之表面粗糙度之惡化,可考慮 於氧離子注入後,在氧化性環境中,以1 3 00 °c以上之高 溫執行10小時以上之熱處理,依此形成連續之Si02層之 方法。但是,要執行如此之高溫、長時間之處理,不僅需 要使用特殊爐,也有無法避免因產生滑動而引起良率下 降,成本上升之問題。 本發明係有利於解決上述問題者,其目的爲提案不需 要特殊爐等,再者不會導致因良率下降而引起之成本上 φ 升,有效果改善表面粗糙度之貼合晶圓之有利製造方法。 . [用以解決課題之手段] _ 發明者爲了解決上述問題,尤其針對離子注入條件及 在氧離子注入層之硏磨或蝕刻Stop條件精心硏究結果, 得到以下所述之見解。 (1)以比較低溫執行氧離子注入,若晶圓表面附近成 爲大量含有氧之Si非晶質層時,雖然無法鹼蝕刻Stop, 但可硏磨Stop。 200931541 (2) 於上述(1)之低溫氧離子注入之時,所取得之Si非 晶質層和表面Si層之界面,與以往之注入、熱處理所形 成之界面比較時,顯著平滑。 (3) 當在1 000°C以上之溫度域超過lh長時間保持時, " 非晶質層呈Si結晶化,一部分變化成Si〇2粒子,上述界 - 面容易形成凹凸。爲了迴避此,將在1 000 °C以上之溫度 域的保持時間設爲1 h以內爲有利。 0 本發明係立足於上述之見解。 即是,本發明之主旨構成係如同下述般。 1. 一種貼合晶圓之製造方法,係隔著絕緣膜或不隔著 而直接貼合活性層用晶圓和支持層用晶圓之後,使活性層 用晶圓予以減厚化而構成之貼合晶圓之製造方法,其特徵 爲:在含有 (1) 將氧離子注入至活性層用晶圓之工程; (2) 直接或隔著絕緣膜貼合活性層用晶圓之氧離子注 〇 入側之表面和支持層用晶圓的工程; (3) 用以提高貼合強度之熱處理工程; - (4)使貼合晶圓之活性層用晶圓部份予以減厚化,並 , 使氧離子注入層露出的工程; (5) 除去露出之上述氧離子注入層之工程;以及 (6) 使活性層用晶圓部份之表面予以平坦化及/或薄膜 化之工程之一連串工程中,在上述(1)之對活性層用晶圓 注入氧離子之工程中,在該活性層用晶圓之溫度保持於 2〇〇°C以下之狀態下,以劑量:5x10"〜5xl016atoms/ 200931541 cm2之條件,注入氧離子。 2.如上述1所記載之貼合晶圓之製造方法,其中,在 上述氧離子注入工程後,使氧離子注入層露出之工程爲止 之期間,將在氧離子注入層之1 000 °C以上之溫度域中的 累積滯留時間設爲1 h以內。 3 ·如上述1或2所記載之貼合晶圓之製造方法,其 中,上述貼合晶圓之各晶圓面之結晶方位爲(1 0 0 )、( 1 1 0) 或是(1 Π )中之任一者的組合。 【實施方式】 以下,具體說明本發明。 首先,針對將在本發明中設爲對象之貼合晶圓基板及 依照第1圖所示之製程流程之本發明之各製造工程予以具 體說明。 〇 晶圓基板 爲了製作貼合晶圓,雖然係貼合活性層用晶圓和支持 - 層用晶圓之兩片矽晶圓,但是本發明於貼合兩晶圓之時, . 當然可適用於隔著絕緣膜(氧化膜)之時,即使不隔著如此 之絕緣膜直接貼合之時亦可適用。 並且,作爲貼合晶圓,若爲適用於貼合之表面粗糙度 爲良好者,則不限定摻雜劑種類、濃度及氧濃度等。但 是,爲了更減低缺陷,以無COP或COP較少之晶圓爲 佳。在此’爲了降低c Ο P ’可以適用使c Z拉晶條件最佳 -9- 200931541 化而減少COP之方法,在晶圓鏡面加工後還原環境中施 予1000 °C以上之高溫熱處理之方法,以CVD等在晶圓上 嘉晶生長Si之方法等。 (1)將氧離子注入至活性層用晶圓之工程 ' 在本發明中,氧離子注入時之加速電壓可以因應最終 . 製品之活性層厚度適當選擇,不特別加以限定。因此,若 以通常之氧離子注入機之加速電壓:100〜300keV程度來 φ 執行即可。 氧離子注入時之劑量必須設爲5xl015〜5xl016 atoms/cm2之範圍。如此一來當氧離子注入時之劑量不滿 5xl015atoms/cm2時,無法充分形成含有氧原子之Si非晶 質層,無法確實執行硏磨stop。另外,在超過5xl016 atoms/cm2時,表面層所有成爲非晶質,表面活性層無法 成爲單結晶。 再者,該離子注入時中之基板溫度必須設爲200°C以 〇 下。超過200°C時,則無法充分形成非晶質層。最佳爲室 溫(大約20°C )以上lOOt以下。並且,即使在室溫以下亦 * 可以實施,但需要在注入機附加強制性使晶圓冷卻之功 _ 能。 並且,即使將氧離子注入設爲多數次之分割注入,在 其期間執行洗淨亦可。 作爲洗淨方法,則以藉由顆粒除去能力優良之SC 1、 HF、03及有機酸施行洗淨等爲佳。 再者,本發明中,於注入氧離子後,貼合前之階段, -10- 200931541 以1 100°c以下之溫度施予熱處理爲佳。 此時,藉由在還原環境中處理’可使注入氧離子時被 注入至最表面附近之氧藉由熱處理向外方擴散而降低氧濃 度,有助於抑制貼合強化熱處理時之最表面附近之氧析出 • 物,其結果可更降低缺陷密度。以還原環境而言,則以 . Ar或H2或其混合環境等爲有利且適合。 第2圖(a)、(b)爲表示比較依照以往條件及本發明條 φ 件注入氧離子之後,施予熱處理之晶圓之貼合前的剖面 TEM照片。 並且,氧離子離子注入條件及熱處理條件各如同下述 般。 •以往條件 氧離子注入處理 加速電壓:200keV,劑量: 2X 1 0 17atoms/cm2 > 基板溫度:450°C ⑩ 熱處理 120(TC,2h •本發明條件 * 氧離子注入處理 加速電壓:200keV,劑量: 2x 1 0 16atoms/cm2, 基板溫度:室溫 熱處理 1000 °C,lh 由同圖可知,在以往條件中,觀察到連續之 Si〇2 層’無法避免在相當於貼合後之表面層表面之離子注入層 和表面層之界面產生凹凸。 -11 - 200931541 對此,在本發明條件中,無看到明確之si〇2層,離 子注入層和表面層之界面爲平滑。 (2)貼合活性層用晶圓和支持層用晶圓之工程 雖然貼合活性層用晶圓和支持層用晶圓,但是於該貼 • 合時,即使隔著絕緣膜或不隔著絕緣膜直接貼合亦可。 . 於隔著絕緣膜執行貼合之時,絕緣膜係以氧化膜 (Si〇2)、氮化膜(Si3N4)等爲佳。再者,成膜方法適合在氧 φ 化環境或氮化環境中施予熱處理(熱氧化、熱氮化)、CVD 等。熱氧化除氧氣體之外亦可以使用利用水蒸氣之Wet氧 化等。 並且,絕緣膜即使於氧離子注入前形成在表面側基板 亦可,即使於注入後亦可。但是,於注入後成膜之時,非 晶質之結晶化難以進行,必須要在1 〇〇〇 °c以下之溫度成 膜。 再者,絕緣膜之成膜可以對活性層用晶圓或是支持層 〇 用晶圓或是活性層用及支持層用之兩晶圓執行。 再者,於貼合之前,因抑制顆粒所產生之孔洞(void) - 氣泡,故以施予洗淨處理則爲有利。 . 就以洗淨方法而言,一般之矽晶圓洗淨方法,如 SC1+SC2、HF + 03、有機酸或其組合等則爲有效。 並且,在1 〇〇〇 °C以下之貼合溫度中,貼合強度並不 充分,依貼合後之硏削、硏磨工程之條件(壓力、速度), 於必須擔心有剝落危險之情形時,爲了提高貼合強度,以 對貼合前之矽表面施予使用氧、氮、He、H2、Ar或是其 -12- 200931541 混合環境之電漿所產生之活性化處理則爲有利。 並且’直接貼合之時,因吸附於貼合面之H2〇在之 後之熱處理變化成Si〇2,存在於貼合界面,故即使執行 貼合面之HF洗淨’執行疏水面貼合’而執行抑制Si〇2之 • 方法亦可。依此,可以降低界面之氧化物,以改善裝置特 . 性。 (3) 用以提高貼合強度之熱處理工程 ❹ 爲了提局貼合強度而所執彳了之該熱處理,因充分提高 結合強度,在1000°C以上之溫度實行處理,保持時間以 設爲1 h以內爲佳。針對環境並不特別限制,但是爲了在 下一個硏削工程中保護晶圓背面,氧化環境以附有1 5 Onrn 以上之氧化膜爲佳。 (4) 將活性層用晶圓予以減厚化,並使氧離子注入層 予以露出之工程 •硏削 〇 貼合晶圓之活性層用晶圓之硏削係以機械式之加工來 實施。在該硏削係在氧離子注入層之表面側殘留活性層用 - 晶圓之一部分。所殘留之活性層用晶圓之一部份之膜厚並 不加以限定。 爲了縮短在下工程之硏磨工程時間,雖然以硏削至氧 離子注入層之前爲佳,但是當考慮硏削裝置之精度、硏削 所產生之損傷深度(大約2 μπι)時,殘留膜Si厚度則設爲3 〜1 Ομιη左右爲佳。 •硏磨 -13- 200931541 接著,又硏磨活性層用晶圓,使氧離子注入層露出。 在該硏磨法(硏磨Stop)中,以一面供給硏磨粒濃度爲 1質量%以下之硏磨劑一面執行爲佳。作爲如此之硏磨 液,可舉出硏磨粒(例如氧化矽)濃度爲1質量%以下之鹼 • 性溶液。並且,作爲鹼性溶液,則以無機鹼溶液(K0H、 - NaOH等)、有機鹼溶液(例如以胺爲主成分之哌嗪 (Piperazine)或乙提二胺(Ethylene Diamine)等)或是該些混 φ 合溶液等爲佳。 該硏磨法也有硏磨粒濃度爲1質量%以下情形,幾乎 無硏磨粒所引起機械性之硏磨作用,優先化學性之硏磨作 用。然後’,藉由因該鹼性溶液所產生之化學性硏磨作用, 硏磨活性層用晶圓之一部份(Si層)。鹼性溶液因Si/(含有 氧原子之Si非晶質層)之蝕刻率高,故活性層用晶圓之一 部分的Si層可以效率佳被硏磨,含有氧原子之Si非晶質 層幾乎無被硏磨。因此,即使硏磨裝置之機械性精度不充 Φ 分,氧離子注入層幾乎不被硏磨,僅硏磨Si層之結果, 則可以使氧離子注入層均勻露出。 - 尤其,藉由硏磨前蝕刻Si,階面(兩片晶圓不貼合之 最外周1〜3mm之區域)與貼合區域境界成爲滑順,抑制 顆粒產生。並且,即使於硏磨前僅硏磨階面部亦可。 在此,於在從將氧離子注入至上述(1)之活性層用晶 圓之工程,至藉由上述(4)之硏磨使氧離子注入層露出之 工程爲止之期間施予熱處理之時,則將1000 °C以上之溫 度域中的累積滯留時間設爲1 h以內爲佳。該理由係因爲 -14- 200931541 當在1 000 °c以上之溫度域中滯留時間超過lh時,包含& 氧離子注入時所形成之氧原子的Si非晶質則有再結@ & 之虞。 並且,上述熱處理時之處理溫度若爲 1 00 0 • 時,針對處理時間則並特別限制。 、 (5)氧離子注入層之除去工程 露出之氧離子注入層係由含有氧原子之Si非晶質、 0 一部份再結晶化之Si及Si〇2所構成。作爲除去方法可以 適用蝕刻法、氧化+鈾刻法、硏磨法等。 •蝕刻法 氧離子注入層因選擇用以成爲完全之Si〇2層之氧劑 量、熱處理並不充分之條件,故於蝕刻時以交互執行除去 Si02之HF溶液、除去Si之鹼溶液,或是除去與氧化Si 之SCI溶液或臭氧溶液氧化而生成之Si〇2之HF溶液等 之蝕刻條件爲佳。 ❿ 無論哪一個皆使用HF溶液,於浸漬於HF溶液之 後,以除去Si02爲目標,重複執行氧化+HF至晶圓表面 • 全體成爲撥水面爲止。 •氧化法 該方法係由在氧離子注入層之露出面形成特定厚度之 氧化膜之工程,和除去該氧化膜之工程所構成。 該氧化處理即使在氧化性環境中執行亦可,處理溫度 並不特別限定,但是最佳爲600〜1 000 °C之氧化性環境。 但是,爲了抑制因藉由氧離子注入層之非晶質再結晶 -15- 200931541 化而產生之Si〇2粒子所引起之表面粗糙度惡化,以低溫 處理爲佳,以600〜900°c爲更佳。 於以低溫執行氧化處理之時,爲了增大氧化膜生長速 度,可以適用含有使用H20蒸氣之Wet氧化或HC1氣體 之氧化性氣體處理之鹽酸氧化,並取得高處理量,故爲更 佳。 氧化膜之厚度雖然並不特別限定,但是於氧離子注入 層存在結晶缺陷層之時,則以其厚度以上爲佳,在本發明 之氧離子注入條件中,則以100〜500nm左右爲佳。氧化 膜之厚度低於1 OOnm時在本發明之氧離子注入條件下則 無法充分除去Si非晶質層,另外超過500nm時,由於氧 化膜之面內均勻性崩壞,故活性層膜厚均勻性惡化。 爲了除去該氧化膜,即使藉由HF液執行洗淨亦可, 即使藉由使用氫氣體或Ar氣體或是含有HF氣體之退火 所產生之蝕刻亦可。在此上述氧化處理及除去處理即使執 行多數次亦可。依此,可在維持被平坦化之表面粗糙度之 狀態下,使活性層更加薄膜化。 於除去氧化膜之後,將貼合晶圓浸漬於例如有機酸和 氟酸之混合液,除去附著於貼合晶圓之表面的顆粒及金屬 雜質則爲有利。 (6)活性層用晶圓表面之平坦化及/或薄膜化工程 氧離子注入層除去後之貼合晶圓表面因比起鏡面硏磨 較粗糙,故需要使成爲平坦。 作爲該平坦化方法可以適用在還原環境中可以施予熱 -16- 200931541 處理、硏磨以及Si蝕刻之氣體•離子•自由基等 之氣體蝕刻等。 •硏磨法 僅稍微硏磨貼合表面改善粗糙度。硏磨程度 5 00nm左右爲佳。當低於lOnm時則無法充分改 度,另外當超過500nm時活性層之膜厚均勻性貝[ 依據該處理,可使表面粗糙度(RMS)成爲0.5nm以 •還原環境熱處理 藉由在Ar、H2或是其混合環境中執行熱處理 貼合晶圓表面之粗糙度。處理溫度以1 000 °C以上 以下左右爲佳。針對處理時間越低溫越需要長時 1000 〜1200 °c 爲 1 〜2h 左右,在 1200 〜1250 -C: 30min左右’在1250以上爲1〜5min左右爲佳。 上述溫度及時間而成爲高溫、長時間執行熱處理時 由於還原環境之蝕刻作用而使活性層之面內均勻性 虞。 在本發明中,於貼合後,至氧離子注入層除 熱處理因10 00 °c以上之溫度域中之累積滞在時 在lh以內’故不一定會取得充分之貼合強度。 氧離子注入層除去後改善貼合強度,在HOOt: 度下執行的平坦化處理爲更佳。 在貼合處理中施予藉由電漿等所產生之表面 時’不一定需要1 l〇(TC以上之熱處理。 作爲熱處理爐係以同時可以處理多數片之電 所構成
以 1 0〜 :善粗糙 丨惡化。 下。 [,改善 1 3 0 0 °c 間,在 m 1 〇〜 當超過 ;,則有 :惡化之 ;爲止之 被限制 :此,以 上之溫 •性化之 .加熱型 -17- 200931541 之縱型爐或是對每一片處理之燈加熱式之RTA(高速升降 溫爐)等爲佳。尤其’在1200。(:以上之處理中則以RT A爲 有效。 藉由上述熱處理,與硏磨法的情形同樣地,可將表面 粗糙度(RMS)設爲0.5nm以下。 - 除去藉由該熱處理所產生之表面氧化膜,即使藉由 HF液執行洗淨亦可,即使藉由使用氫氣體或Ar氣體或是 0 含有HF之氣體之退火而所產生之蝕刻亦可。 因此,可以取得膜厚均勻性優良,並且缺陷少,顯著 提高表面粗糙度之貼合晶圓。 並且,若藉由本發明,亦可以製作出直接貼合結晶方 位不同之矽晶圓(例如11 〇結晶和1 〇〇結晶之貼合或111 結晶和1 〇〇結晶之貼合等)的貼合晶圓。 實施例 φ 實施例1 準備兩片由藉由CZ法成長,慘雜有硼之较錬所切出 • 之直徑300mm之矽晶圓。兩片中之一片矽晶圓之結晶方 位爲(1〇〇),將此當作活性層用晶圓。再者,將另一方之 矽晶圓之結晶方位設爲(11 〇),將此當作支持層用晶圓。 對於(100)晶圓,在氧化環境中’施予1000°C,3h之 處理,形成厚度爲150nm之氧化膜。 接著,自活性層用晶圓之(100)晶圓表面,以加速電 壓:200keV實施氧離子注入。此時,將基板溫度從室溫 -18- 200931541 設爲低於200°C ’將劑量在lxl〇15〜lxl〇17atoms/cm2之範 圍予以變化。 其結果,在從活性層用晶圓之表面至大約450nm之 深度位置形成氧離子注入層。 • 接著,對兩晶圓施予HF +臭氧洗淨,除去貼合面上之 . 顆粒之後,貼合兩晶圓。 之後,執行強固結合貼合界面之貼合熱處理。熱處理 φ 條件係在氧化性氣體環境中執行950 °C,1小時,在貼合 晶圓表背面賦予大約1 50nm厚度之氧化膜,當作於後加 工時之背面保護膜。 接著,使用硏削裝置,使貼合晶圓之活性層用晶圓自 其表面僅硏削特定厚度部份。即是,在氧離子注入層之表 面側施予僅殘留活性層用晶圓之一部份(膜厚大略5μπι)的 硏削處理。 接著,一面供給含有硏磨粒(氧化矽)濃度爲1質量% ❹ 以下之硏磨粒的硏磨劑,一面硏磨硏削後之貼合晶圓表 面,使氧離子注入層露出》硏磨劑係使用硏磨粒濃度爲1 - 質量%以下之鹼性溶液。該鹼性溶液爲有機鹼性溶液,以 胺爲主成分者(例如哌曉(Piperazine)或乙撐二胺(Ethylene Diamine)等)。 並且’所取得之氧離子注入層,均勻被形成在貼合晶 圓之面內,其結果,確認出被均勻形成在面內之氧離子注 入層露出。 之後’對貼合晶圓,在氧化性環境中,施予溫度: -19- 200931541 95 0°C,0.5小時之濕氧化處理。其結果,在氧離子注入層 之露出面形成特定厚度之氧化膜,含有氧原子之Si非晶 質層所有成爲氧化膜(Si〇2)。接著,藉由HF蝕刻(HF液 組成:10%,溫度:20°c )除去該氧化膜。依此,氧化膜除 去後,露出之活性層之厚度在面內呈均勻化,並且薄膜 化。 接著,藉由以下處理洗淨貼合晶圓。首先,浸漬於臭 氧濃度爲5ppm之溶解臭氧水溶液,接著浸漬於對純水混 合0.06質量%當作有機酸之檸檬酸的水溶液,然後浸漬添 加〇 · 〇 5質量%氟酸的水溶液,之後浸漬於對純水添加〇 . 6 質量%屬於有機酸之檸檬酸的水溶液,最後浸漬於臭氧濃 度爲5ppm之室溫之溶解臭氧水溶液。處理時間各爲5分 鐘,溫度設爲室溫。藉由該洗淨處理,自貼合晶圓之表面 除去金屬雜質及顆粒。 上述洗淨後,在氬氣体環境中,施予1100 °C,兩小 時之熱處理,完成貼合晶圓。 如此一來所取得之活性層之膜厚爲100〜200nm,面 內的膜厚分佈之偏差在10〜20%以內。 實施例2 除不隔著絕緣膜(氧化膜),貼合(100)活性層用晶圓和 (110)支持層用晶圓以外,其他以與實施例1相同之條件 製作貼合晶圓。 如此一來所取得之活性層之膜厚爲250〜3 5〇nm,面 -20- 200931541 內之膜厚分佈之偏差在ίο〜20%以內。 接著,針對在實施例1及實施例2所取得之貼合晶圓 之表面粗糙度予以調査。測量設爲AFM,再者評價視野 設爲 1 Οχ 1 0 μπι。 將所取得之結果表示於第3圖。再者,在第3圖中, 爲了比較,也將針對以依照基板溫度:45CTC,劑量: 2x 1017atoms/cm2之以往法的高溫且高劑量條件執行氧離 子注入之情形的調查結果一倂表示。 藉由同圖明顯可知,如以往般,以高溫且高劑量執行 氧離子之注入時,僅取得超過 〇.4nm之表面粗糙度 (RMS),對此依照本發明之時,則可以取得不管有無氧化 膜,皆低於〇.4nm之良好表面粗糙度(RMS)。 [產業上之利用可行性] 若藉由本發明,則可以安定取得薄膜化後之膜後均勻 性優良,且缺陷之產生極少,顯著提高表面粗糙度的貼合 晶圓。 【圖式簡單說明】 第1圖爲表示本發明之製程流程之圖式。 第2圖(a)爲依照以往條件,再者(b)爲依照本發明條 件注入氧離子之後,施予熱處理之晶圓之剖面TEM照 片。 第3圖爲表示各種離子注入條件所製作出之貼合晶圓 -21 - 200931541 之表面粗糙度之圖式。
-22

Claims (1)

  1. 200931541 十、申請專利範圍 1· 一種貼合晶圓之製造方法,係隔著絕緣膜或不隔著 而直接貼合活性層用晶圓和支持層用晶圓之後,使活性層 用晶圓予以減厚化而構成的貼合晶圓之製造方法,其特徵 爲:在含有 - (1)將氧離子注入至活性層用晶圓之工程; (2) 直接或隔著絕緣膜貼合活性層用晶圓之氧離子注 φ 入側之表面和支持層用晶圓的工程; (3) 用以提高貼合強度之熱處理工程; (4) 使貼合晶圓之活性層用晶圓部份予以減厚化,並 使氧離子注入層露出的工程; (5) 除去露出之上述氧離子注入層之工程;以及 (6) 使活性層用晶圓部份之表面予以平坦化及/或薄膜 化之工程之一連串工程中,在上述(1)之對活性層用晶圓 注入氧離子之工程中,在該活性層用晶圓之溫度保持於 φ 200°C以下之狀態下,以劑量:5xl015〜5xl016at〇mS/Cm2 之條件,注入氧離子。 - 2.如申請專利範圍第1項所記載之貼合晶圓之製造方 法,其中,在上述氧離子注入工程後,使氧離子注入層露 出之工程爲止之期間,將在氧離子注入層之1000 °C以上 之溫度域中的累積滯留時間設爲1小時以內。 3.如申請專利範圍第1或2項所記載之貼合晶圓之製 造方法,其中,上述貼合晶圓之各晶圓面之結晶方位爲 (100)、(110)或是(111)中之任一者的組合。 -23-
TW097132921A 2007-09-07 2008-08-28 Method of manufacturing laminated wafer TW200931541A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232818A JP5499428B2 (ja) 2007-09-07 2007-09-07 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW200931541A true TW200931541A (en) 2009-07-16
TWI363388B TWI363388B (zh) 2012-05-01

Family

ID=40428714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132921A TW200931541A (en) 2007-09-07 2008-08-28 Method of manufacturing laminated wafer

Country Status (6)

Country Link
US (1) US8003494B2 (zh)
EP (1) EP2187429B1 (zh)
JP (1) JP5499428B2 (zh)
KR (1) KR101071509B1 (zh)
TW (1) TW200931541A (zh)
WO (1) WO2009031392A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140553A (zh) * 2015-10-28 2018-06-08 信越半导体株式会社 贴合式soi晶圆的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US9252042B2 (en) 2011-01-25 2016-02-02 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
WO2012136268A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
CN103477420B (zh) 2011-04-08 2016-11-16 Ev集团E·索尔纳有限责任公司 永久性粘合晶片的方法
JPWO2013145622A1 (ja) * 2012-03-28 2015-12-10 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
FR3028664B1 (fr) * 2014-11-14 2016-11-25 Soitec Silicon On Insulator Procede de separation et de transfert de couches
JP6749394B2 (ja) * 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH07226433A (ja) * 1993-12-17 1995-08-22 Sony Corp 半導体装置の製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH07297377A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Soiウェーハの製造方法
US20050217560A1 (en) 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP2006184237A (ja) 2004-12-28 2006-07-13 Seiko Instruments Inc 電池電極端子部材及びこれを備えた電子時計
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
JP4977999B2 (ja) 2005-11-21 2012-07-18 株式会社Sumco 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Simoxウェーハの製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP5365057B2 (ja) * 2008-04-11 2013-12-11 株式会社Sumco 貼り合わせウェーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140553A (zh) * 2015-10-28 2018-06-08 信越半导体株式会社 贴合式soi晶圆的制造方法
TWI709999B (zh) * 2015-10-28 2020-11-11 日商信越半導體股份有限公司 貼合式soi晶圓的製造方法
CN108140553B (zh) * 2015-10-28 2022-04-08 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
US20100248447A1 (en) 2010-09-30
JP5499428B2 (ja) 2014-05-21
TWI363388B (zh) 2012-05-01
JP2009065039A (ja) 2009-03-26
US8003494B2 (en) 2011-08-23
EP2187429B1 (en) 2014-09-17
EP2187429A4 (en) 2011-03-02
KR20100040329A (ko) 2010-04-19
WO2009031392A1 (ja) 2009-03-12
KR101071509B1 (ko) 2011-10-10
EP2187429A1 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
TW200931541A (en) Method of manufacturing laminated wafer
JP5025957B2 (ja) 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
TWI357101B (en) Method for producing bonded wafer
KR20090037319A (ko) 접합 웨이퍼의 제조 방법
TW200834669A (en) Method for manufacturing deformation silicon substrate
JP2006216826A (ja) Soiウェーハの製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
TWI355711B (en) Method of producing simox wafer
TWI335614B (en) Method of producing bonded wafer
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
JP4720163B2 (ja) Soiウェーハの製造方法
JP4720164B2 (ja) Soiウェーハの製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
US8013417B2 (en) Low cost substrates and method of forming such substrates
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2009111347A (ja) 貼り合わせウェーハの製造方法
WO2009106915A1 (en) Method for reducing the amount or eliminating the crystalline defects, in a semiconductor layer of a composite structure