TW200903644A - Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus - Google Patents

Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus Download PDF

Info

Publication number
TW200903644A
TW200903644A TW097111062A TW97111062A TW200903644A TW 200903644 A TW200903644 A TW 200903644A TW 097111062 A TW097111062 A TW 097111062A TW 97111062 A TW97111062 A TW 97111062A TW 200903644 A TW200903644 A TW 200903644A
Authority
TW
Taiwan
Prior art keywords
film
gas
raw material
partial pressure
forming
Prior art date
Application number
TW097111062A
Other languages
English (en)
Inventor
Masamichi Hara
Tatsuo Hatano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200903644A publication Critical patent/TW200903644A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

200903644 九、發明說明 【發明所屬之技術領域】 本發明是關於一般半導體裝置之製造，尤其在多層配 線構造之形成中所使用之金屬膜之成膜方法及成膜裝置。 【先前技術】 今曰之超微細化半導體積體電路裝置，爲了互相連接 形成於基板上之莫大數量之半導體元件，使用將低電阻金 屬設爲配線圖案之多層配線構造。尤其，以Cu爲配線圖 案之多層配線構造，一般使用在由矽氧化膜或是介電常數 更低之所謂的低介電率（low-K )材料所構成之層間絕緣 膜中，事先形成配線溝或是通孔，以Cu層塡充此，藉由 化學機械硏磨（CMP )除去剩餘之Cu層部分之金屬鑲嵌 法或是雙金屬鑲嵌法。 金屬鑲嵌法或是雙金屬鑲嵌法典型上是以由 Ta或 TaN等之高熔點金屬或是其氮化物所構成之阻障金屬膜， 覆蓋形成在層間絕緣膜中之配線溝或是通孔之表面，藉由 PVD法或是CVD法在其上方形成Cu種子層，將如此之 Cu種子層當作電極執行電解電鍍，依此藉由Cu層塡充上 述配線溝或是通孔。 [專利文獻1]日本特開2004-346401號公報 [專利文獻2]日本開2990551號公報 [專利文獻3]日本特開2004- 1 56 1 04號公報 200903644 【發明內容】 [發明所欲解決之課題] 今曰之半導體積體’多爲微細化，形成在層間絕緣膜 中之Cu中通栓塞之直徑從65nm縮小至45nm，預測不久 將來，中通栓塞直徑則從32ηιη縮小至22nm。 隨著如此半導體積體電路之微細化，如此微細之中通 栓塞或是配線溝，要以以往之PVD法形成阻障金屬膜或 是Cu種子層，從階梯覆蓋來看爲困難，硏究出藉由可以 以由low-K材料所構成之不對層間絕緣膜造成傷害之低 溫，實現優良之階梯覆蓋之MOCVD法或是ALD法的成膜 技術。 但是，MOCVD法或ALD法一般因使用金屬原子與有 機基結合之有機金屬原料，故容易在所形成之膜中殘留雜 質，因此，乍看之下爲以良好階梯覆蓋所形成之膜，但其 膜質爲不安定。藉由MOCVD法在例如Ta阻障金屬膜上 形成Cu種子層之時，所形成之Cu種子層容易產生凝集， 難以安定Ta阻障膜形成以一樣膜厚覆蓋之Cu種子層。當 將產生如此凝集之種子層當作電極執行Cu層之電解電鍍 時，則在塡充配線溝或通孔之Cu層中含有潛在性之缺 陷，不僅增大電阻，也引起電子移位或應力移位之惡化等 之問題。 另外’在本發明之關連技術中，提案有藉由CVD法 在Ta阻障膜上形成膜，在其上方藉由MOCVD法形成 Cu種子層’依此迴避cu種子層凝集之問題’形成一樣之 -5- 200903644
Cu種子層之技術。在該本發明之關連技術中，將Ru之羰 基原料與高濃度之Co氛圍同時供給至被處理基板表面， 抑制在輸送過程中Ru鑛基原料分解。 另外’於又進行半導體積體電路裝置之微細化，例如 形成在層間絕緣膜中之通孔直徑成爲22 nm或是此以下之 時，在如此之CVD法中’於階梯覆蓋則產生界限，出現 難以控制所欲之成膜的狀況。 作爲覆蓋如此非常微細之通孔，或是具有非常大之縱 橫比之構造的成膜技術，期望著先前所述之ALD法。 但是，ALD法必須以（1 )原料吸附於被處理基板表 面’ （2 )清除過剩原料，（3 )因還原氣體或氧化氣體造 成吸附於被處理基板表面之原料分解，（4 )清除反應生 成物及殘留反應氣體的4工程構成一循環，重複實行該些 工程’具有僅取得低成膜處理量之問題。再者，使用有機 金屬原料之ALD法，因於上述工程（1)中，金屬原子在 原料氣體分子中藉由有機基被配位之狀態下被輸送至被處 理基板表面，在上述工程（3)藉由脫離上述有機基產生 上述金屬原子之堆積，故上述被處理基板表面中，佔有上 述有機基之部份，不會產生金屬原子之堆積，因此當欲形 成1原子層份之金屬膜之時，則必須多數重複上述循環。 [用以解決課題之手段] 若藉由一觀點，本發明是提供一種金屬膜之成膜方 法’其特徵爲：由第1工程和第2工程所構成，第1工程 -6 - 200903644 係以氣相分子之形式將金屬元素之羰基原料以及抑制上 氣相分子之分解之氣相成分，在將上述氣相成分之分壓 定成抑制上述氣相分子之分解的第1分壓之狀態下，同 供給至被處理基板表面；第2工程係在上述被處理基板 面使上述氣相成分之分壓變化成上述羰基原料之分解所 生之第2分壓，並使上述金屬元素堆積於上述被處理基 表面。 若藉由另一觀點，本發明則提供一種多層配線構造 形成方法，包含：在絕緣膜中形成凹部之工程；藉由阻 金屬膜以整合於上述凹部之形狀，覆蓋含有上述凹部之 述絕緣膜之工程；以整合於上述凹部之形狀在上述阻障 屬膜上形成RU膜之工程；以整合於上述凹部之形狀在 述Ru膜上形成Cu種子層之工程；藉由執行將上述Cu 子層設爲電極之電解電鍍，以Cu層來塡充上述凹部之 程；和藉由化學機械硏磨除去上述絕緣膜表面上之Cu 的工程’其特徵爲：形成上述Ru膜之工程是由第1工 和第2工程所構成，第1工程係以氣相分子之形式， Ru3(CO)12原料以及co氣體，在將上述c〇氣體分壓設 成抑制Ru3(CO)12原料之分解之第i分壓的狀態下，供 至含有上述凹部之上述絕緣膜表面，第2工程係使上 c〇氣體之分壓變化成上述RU3(C0)i2原料之分解所產生 第2分壓，並使Ru堆積於上述絕緣膜表面。 又’若藉由其他之觀點，本發明是提供一種半導體 置之製造方法’具有多層配線構造，其特徵爲：包含在 述 設 時 表 產 板 之 障 上 金 上 種 工 層 程 將 定 給 述 之 裝 構 200903644 成上述多層配線構造之層間絕緣膜中形成凹部之工程；藉 由阻障金屬膜以整合於上述凹部之形狀，覆蓋含有上述凹 部之上述層間絕緣膜之工程；以整合於上述凹部之形狀在 上述阻障金屬膜上形成Ru膜之工程；以整合於上述凹部 之形狀在上述Ru膜上形成Cu種子層之工程；藉由執行將 上述Cu種子層設爲電極之電解電鍍，以Cu層來塡充上述 凹部之工程；和藉由化學機械硏磨除去上述層間絕緣膜表 面上之Cu層的工程，形成上述Ru膜之工程是由第1工程 和第2工程所構成，第1工程係以氣相分子之形式，將 Ru3(CO)12原料以及CO氣體，在將上述CO氣體分壓設定 成抑制Ru3(CO)12原料之分解之第1分壓的狀態下，供給 至含有上述凹部之上述絕緣膜表面，第2工程係使上述 CO氣體之分壓變化成上述Ru3(CO)12原料之分解所產生之 第2分壓，並使RU堆積於上述絕緣膜表面。 再者，若藉由其他觀點，本發明則提供一種基板處理 裝置，具備：具有保持被處理基板之基板保持台之處理容 器；將上述處理容器予以排氣之排氣系統；將金屬羰基原 料之氣體供給至上述處理容器之第1氣體供給系統；將抑 制上述金屬羰基原料之分解的氣體供給至上述處理容器之 第2氣體供給系統；將惰性氣體供給至上述處理容器之第 3氣體供給系統；和控制上述第1、第2及第3氣體供給 系統之控制部，其特徵爲：上述控制部控制上述第3氣體 供給系統中之上述惰性氣體之流量，使抑制上述處理容器 中、上述被處理基板表面中之上述金屬羰基原料之分解的 -8- 200903644 氣體之分壓，在上述被處理基板表面抑制上述金屬羰基 料之分解之第1分壓，和在上述被處理基板表面產生上 金屬羰基原料之分解之第2分壓之間予以變化。 [發明效果] 若藉由本發明藉由添加抑制金屬羰基原料之分解， 可以以羰基原料之形式將金屬元素安定輸送至被處理基 表面，並使予以吸附。再者，若藉由本發明，藉由使抑 上述金屬羰基之分解的氣體之分壓予以變化，則可以在 述被處理基板表面使吸附於上述被處理基板表面之金屬 基原料分解，可以在上述被處理基板表面形成所欲之金 層。在本發明中，藉由重複執行如此2循環工程，比起 含有長時間之清除工程的4循環工程所構成之 ALD 程，可以大大提升成膜效率，並且可形成雜質較少之膜 本發明尤其對形成圖案寬度爲22nm以下之超微細 層配線構成爲有用。 【實施方式】 [第1實施形態] 第1圖爲表示依據本發明之第1實施形態的成膜裝 1 〇之構成。 參照第1圖，成膜裝置1 〇是藉由排氣系統排氣’ 有擁有保持被處理基板w之基板保持台1 3之處理容 12，在上述處理容器12又形成有取出放入被處理基板 原 述 則 板 制 上 MW 振 屬 由 製 多
置 具 器 W -9- 200903644 之閘閥1 2 G。 上述基板處理台1 3內藏有無圖式之加熱器，經驅動 線1 3 A驅動如此之加熱器，依此將上述被處理基板w保 持於所欲之處理溫度。 上述排氣系統1 1具有串聯連接渦輪分子泵1 1 A和乾 式泵1 1 B之構成，在上述渦輪分子泵丨丨a經閥1 1 b被供給 著氮氣體。 在上述處理容器12和渦輪分子泵11A之間，設置可 變傳導閥11a，將上述處理容器12內之全壓維持一定。並 且’在第1圖之成膜裝置10中，爲了藉由乾式泵11B粗 抽上述處理容器12，是這有旁通上述渦輪分子11A之排 氣路徑1 1 C，於排氣路徑1 1 C設置有閥1 1 c，於渦輪分子 泵1 1 A之下流側設置有另外之閥1 i d。 成膜原料經氣體導入管14B，自含有發泡器14A之原 料供給系統1 4，以氣體之形式被供給於上述處理容器 12。 在圖式之例中，於上述發泡器14A中，保持屬於RU 之羰基原料化合物的Ru3(CO)i2，藉由自含有MFC (質量 流量控制裝置）1 4 b之發泡氣體管線1 4 a供給當作發泡氣 體之Co氣體，依此rU3(CO)i2經上述氣體導入管線14β， 與來自包含管線MFC1 4c之管線14d之Co載體氣體同時 被供給至上述處理容器12。 並且’在第1圖之構成中’於上述原料供給系統14， 含閥14g、14h及MFC14e設置有供給Ar等之惰性氣體之 -10- 200903644 管線1 4 f ’經上述管線丨4 b對被供給至上述處理容器1 2之 RudCO)”原料氣體添加惰性氣體。 並且’上述成膜裝置10設置有上述處理容器12、排 氣系統1 1、原料供給系統1 4之控制裝置1 〇 A。 接著’針對使用上述第1圖之成膜裝置11而被實行 之本發明第1實施形態的成膜工程，一面參照第2圖及第 3圖A〜第3圖D —面予以說明。 保持於上述氣泡器14A中之Ru3(CO)12化合物藉由反 應式
Ru3(CO)i2-> 3RU+12CO 容易分解，產生金屬Ru之沉澱。該反應因當屬於反應物 之CO之分壓爲低時，反應則朝右邊側進行，故本發明之 關連技術是於在被處理基板上藉由CVD法形成Ru膜之 時，添加CO至輸送上述Ru3(CO)12之氛圍中，藉由控制 其分壓，抑制在氣體供給管線中之分解反應。 第2圖爲表示，在本發明之發明者以本發明作爲基礎 之硏究中，針對160°C、18(TC、200 °C及2 5 0 °C之基板溫 度，調查藉由如此Ru3(CO)12原料之分解所產生之Ru膜 之堆積速度，和氛圍中之CO分壓之關係的結果。 參照第2圖，可知即使在任一基板溫度中C Ο分壓爲 低時，則開始堆積Ru ’若C Ο分壓越下降’ Ru膜之堆積 速度則越增加。 -11 - 200903644 例如，基板溫度爲180°c之時，氛圍中之CO分壓在 13 0m Torr以上，不產生Ru膜之堆積（堆積速度爲零）， 對此可知當CO分壓低於上述130m Torr時，Ru膜之堆積 則以有限堆積速度開始。 本案之發明者由第2圖之關係構思在例如第1圖般之 基板處理裝置中，若以任何手段使處理容器內之CO分壓 予以變化時，則可以在被處理基板W上自由執行Ru膜之 所謂的ALD成膜。 第3圖A〜第3圖D爲表示藉由上述構思所產生之本 發明之第1實施形態的Ru膜之成膜方法之圖式。 參照第3圖A，在對應於上述第1圖之被處理基板W 之被處理基板41上，同時供給Ru3(CO)12原料以及抑制其 分解之高濃度CO氛圍，在第3圖B之工程中，吸附於上 述被處理基板21之表面。 在此，在第3圖C之工程中，當將Ar氣體等之惰性 氣體供給至上述氛圍中，使氛圍中之CO濃度下降時，上 述Ru3(CO)12化合物立即分解，其結果，在上述被處理基 板21上如第3圖D所示般殘留Ru之原子層。原料分子之 分解結果，雖然也產生因CO配位體所引起之CO，但是不 會發生CO結合被切斷C混入至Ru原子層之狀況。即 是，在第3圖D中之工程中，可以取得純度非常高之Ru 層。再者，在第3圖C、第3圖D之工程中’配位體起源 之CO的比率極少，即使該被釋放至氛圍中，也不會產生 CO分壓上昇妨礙原料化合物之分解之問題。即是，在第3 -12- 200903644 圖A〜3圖D之製程中，不需要將長時間清除工 反應生成物從系統除外。 在此，藉由重複上述工程，在被處理基板表 成任意之Ru膜。此時，依據本實施形態之ALD 通常之ALD工程所需之原料體之吸附工程後不 長時間的清除工程，並且於反應工程後不需要經 的清除工程，因僅重複第4圖之步驟1所示之原 吸附工程和步驟2所示之C Ο分壓減少及分解工 故可以極增大成膜處理量。但是，第4圖爲對應 3圖A〜第3圖D之工程的流程圖，上述控制裝1 著第4圖之流程圖，控制第1圖之成膜裝置10。 以一例而言，上述第3圖A、第3圖B之 Ru3(CO)12氣體是以 1 seem左右之流量，以及 seem之流量的CO氣體同時被供給，Ar氣體不被 另外，在第3圖C、第3圖D之工程中， Ru3(CO)12氣體及CO氣體之流量變化，以1 5scc 添加Ar氣體。此時’即使以處理容器1 2內部之 化之方式，藉由例如設置在處理容器12之壓力 測定上述處理容器1 2之內壓’以其測定結果爲 用上述控制裝置1 〇 A ’控制上述傳導閥亦可。 再者，在上述第3圖A〜第3圖D之製程中 處理容器12之全壓變化’自第3圖B之狀態使 1 0之狀態遷移至第3圖C亦可。 並且，上述說明雖然爲針對以Ru3(CO)12當 程執行至 面，可形 工程，於 需要經過 過長時間 料導入及 程即可， 於上述第 置10A隨 工程中， 70 〜1 00 供給。 不使上述 m之流量 全壓不變 計 12P ’ 基準，使 ，即使使 成膜裝置 作原料之 -13- 200903644 時予以說明，但是本發明所並不限定於如此之特定原料， 例如即使以 W(CO)6、Ni(C〇)4、Mo(CO)6、c〇2(c：〇h、 Rh4(C〇)12、Re2(CO)1()及C r (C 0) 6中當作原料，形成各個 金屬膜之情形亦有效。 再者’在第3圖A〜第3圖D之工程中，成爲基底層 之基板4 1即使爲矽基板，或即使爲系氧化膜或其他之介 電體膜，或者即使爲金屬膜亦可。 [第2實施形態] 第5圖A〜第5圖I爲表示依據本發明之第2實施形 態的多層配線構造之製造工程。參照第5圖A，以2 0 0 n m 厚度形成在矽基板21上之Si02膜22中，係藉由金屬鑲 嵌法’以在上述Si02膜22表面露出之方式，形成寬度爲 厚度爲100nm之Cu圖案22A，在第5圖B之工程 中第5圖A之構造上，藉由順序電漿CVD法形成SiN阻 障兼蝕刻停止膜23、SiCOH層間絕緣膜24、SiN蝕刻停 止膜25、SiCOH層間絕緣膜26、SiN蝕刻停止膜27。 作爲上述SiOCH膜24、26，雖然可以使用市售之電 漿CVD法膜，但是例如於以無圖式之平行平板型高頻電 漿CVD裝置執行例如如此之SiOCH膜24、26之形成時， 可以藉由在大約3 99Pa ( 3T〇rr )之壓力下，基板溫度爲 2 5°C，以5〇SCCm之流量供給Ar氣體，以50〇sccm之流量 供給氫氣體，並且以1 000w之功率供給頻率爲13.50MHz 之高頻，來執行成膜。如此一來所形成之SiOCH膜24、 -14- 200903644 26具有大約3.0之介電率。再者，如此之SiOCH膜之多 孔質膜，具有大約2.2之介電率。 接著，在第5圖C之工程中，藉由無圖式之光微影工 程，將上述SiN膜27圖案製作成所欲之配線圖案，並且 將上述SiN膜27予以硬遮罩使上述層間絕緣膜26乾蝕刻 至上述SiN膜25露出爲止，在上層間絕緣膜26中形成對 應於所欲之配線圖案之溝部26A。並且，在第5圖C之工 程中，將露出於上述溝部26A中之上述SiN膜25圖案至 作成所欲之導孔接觸，並將上述SiN膜25及SiN膜27予 以硬遮罩使上述層間絕緣膜24乾蝕刻至上述SiN膜23露 出爲止，在上述層間絕緣膜24中，對應於上述導孔接 觸，形成例如直徑爲1 6nm，或是該以下之開口部24A。 並且，即使在第5圖C之工程，使形成上述溝部26A之工 程和形成開口部24A之工程之順序顛倒亦可。 接著，在第5圖D之工程中，藉由回蝕除去露出於式 上述開口部24A之底部之SiN膜23，使上述Cu配線圖案 露出於上述開口部24 A之底部。再者，藉由該SiN膜之回 蝕工程，.除去上述層間絕緣膜26上之SiN膜27，並且除 去上述配線溝26A之底部之SiN膜25。 接著，在第5圖E之工程中，於第5圖D之構造上疊 層TaN膜和Ta膜之金屬阻障膜2 8 ,是藉由在期間夾著清 除工程重複供給成膜氣體和還原氣體而執行成膜的所謂 ALD法，形成2〜3nm之膜厚。 接著，在第5圖F之工程中，第5圖E之構造是被導 -15- 200903644 入先前所述之第1圖之基板處理裝置10之處理容器12, 藉由執行上述第3圖（A)〜（D)或是第4圖之工程， 以2〜3nm之一樣膜厚在上述Ta膜28上形成Ru膜28R。 並且，在第5圖G之工程中，藉由MOCVD法或ALD 法在上述第5圖F之構造上形成Cu種子層29，在第5圖 Η之工程中，上述第5圖G之構造被移至電解電鍍處理裝 置，藉由電解電鍍法或無電解電鍍法在上述Cu種子層29 上形成Cu層30。 並且於熱處理之後，在第51之工程中，藉由 CMP (化學機械硏磨）法硏磨除去上述層間絕緣膜26上之Cu 層30及其下方之阻障金屬膜28，取得藉由Cu圖案30A 塡充上述配線溝26A及通孔24A的配線構造。 並且，藉由重複上述第5圖A〜第5圖I之工程，可 以形成重複第5圖I之構造的多層配線構造。 在本實施形態中，因藉由先前所述之第3圖（A)〜 (D )或是第4圖之ALD工程，以一樣膜厚，在上述Ta 膜1 8上，形成Ru膜28R，故於形成其上方之Cu種子層 29不會發生凝集，形成一樣之種子層29。因此，依據使 用如此種子層2 9之Cu層3 0之電鍍法的成膜也不會形成 缺陷或孔隙，可以同樣進行而取得應力移位耐性佳之Cu 配線圖案。 以上，雖然針對最佳實施形態說明本發明，但是本發 明並不限定於如此之特定實施形態，只要在記載於申請專 利範圍之主旨內可作各種變形或變更。 -16- 200903644 【圖式簡單說明】 第1圖爲表示本發明中所使用之成膜裝置之構成圖。 第2圖爲說明本發明之原理的圖式。 第3圖A爲說明依據本發明之第1實施形態的成膜方 法之圖式（其1 )。 第3圖B爲說明依據本發明之第1實施形態的成膜方 法之圖式（其2)。 第3圖C爲說明依據本發明之第1實施形態的成膜方 法之圖式（其3 )。 第3圖D爲說明依據本發明之第1實施形態的成膜方 法之圖式（其4 )。 第4圖爲表示依據本發明之第1實施形態的成膜方法 之流程圖。 第5圖A爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其1 )。 第5圖B爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其2 )。 第5圖C爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其3 )。 第5圖D爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其4 )。 第5圖E爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其5 )。 -17- 200903644 第5圖F爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其6)。 第5圖G爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其7)。 第5圖Η爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其8)。 第5圖I爲表示依據本發明之第2實施形態的多層配 線構造之形成方法之圖式（其9)。 【主要元件符號說明】 10 :成膜裝置 11 :排氣系統 1 1 a :渦輪分子栗 1 1 B :乾式泵 11C :排氣路徑 1 1 a :可變傳導閥 1 1 b ··閥 η C :閥 1 1 d :閥 1 2 :處理容器 12P :壓力計 1 2 G :閘閥 1 3 :基板保持台 1 3 A :驅動線 200903644 1 4 :原料供給系統 1 4 A :起泡器 14a :起泡氣體管線 14b : MFC (質料流量控制裝置）
1 4 c :管線 M F C 1 4 d :管線
14e ： MFC 14f _·管線 1 4g :閥 1 4 h :閥 4 1 :基板 2 1 :被處理基板 22 ： Si02 膜 22A : Cu圖案 23 : SiN阻障兼蝕刻停止膜 2 4 : S i C Ο Η層間絕緣膜 24Α :開口部 25 : SiN 膜 26 :層間絕緣膜 26A :溝部 27 : SiN 膜 28 :阻障金屬膜 28R ： Ru 膜 30: Cu 層 30A ： Cu圖案 -19-

Claims (1)

  1. 200903644 十、申請專利範圍 1. 一種金屬膜之成膜方法，其特徵爲：由第1工 第2工程所構成，第1工程係以氣相分子之形式將金 素之羰基原料以及抑制上述氣相分子之分解之氣相成 在將上述氣相成分之分壓設定成抑制上述氣相分子之 的第1分壓之狀態下，同時供給至被處理基板表面； 第2工程係在上述被處理基板表面使上述氣相成 分壓變化成上述鑛基原料之分解所產生之第2分壓， 上述金屬元素堆積於上述被處理基板表面。 2. 如申請專利範圍第1項所記載之金屬膜之成 法，其中，又交互重複上述第1及第2工程。 3 .如申請專利範圍第1或2項所記載之金屬膜之 方法，其中，上述羰基原料之氣相分子係與上述氣相 及惰性氣體成分同時被供給至上述被處理基板表面， 氣相成分之分壓是藉由控制上述惰性氣體成分之供給 控制。 4 ·如申請專利範圍第1或2項所記載之金屬膜之 方法，其中，上述羰基原料之氣相分子係與上述氣相 及惰性氣體成分同時被供給至上述被處理基板表面， 氣相成分之分壓係藉由斷續供給上述惰性氣體成分而 制 5 .如申請專利範圍第1至4項中之任一項所記載 屬膜之成膜方法，其中，上述金屬元素是由Ru、W、 Mo、Co、Rh、Re及Cr中之任一者所構成。 程和 屬元 分， 分解 分之 並使 膜方 成膜 成分 上述 而被 成膜 成分 上述 被控 之金 Ni、 -20- 200903644 6 ·如申請專利範圍第1至5項中之任一項所記載之金 屬膜之成膜方法，其中，上述羰基原料爲Ru3(CO)12、 W(CO)6、Ni(C〇)4、Mo(CO)6、C〇2(CO)8、Rh4(CO)12、 Re2(CO)1()及 Cr(CO)6 中之任一者。 7 如申請專利範圍第1至6項中之任一項所記載之金 屬膜之成膜方法，其中，抑制上述氣相分離之分解的氣相 成份爲CO。 8.—種多層配線構造之形成方法，包含： 在絕緣膜中形成凹部之工程； 藉由阻障金屬膜以整合於上述凹部之形狀，覆蓋含有 上述凹部之上述絕緣膜之工程； 以整合於上述凹部之形狀在上述阻障金屬膜上形成 Ru膜之工程； 以整合於上述凹部之形狀在上述Ru膜上形成Cu種子 層之工程； 藉由執行將上述Cu種子層設爲電極之電解電鍍，以 Cu層來塡充上述凹部之工程；和 藉由化學機械硏磨除去上述絕緣膜表面上之Cu層的 工程，其特徵爲： 形成上述Ru膜之工程是由第1工程和第2工程所構 成，第1工程係以氣相分子之形式，將Ru3(CO)12原料以 及CO氣體，在將上述CO氣體分壓設定成抑制Ru3(CO)12 原料之分解之第1分壓的狀態下’供給至含有上述凹部之 上述絕緣膜表面’ -21 - 200903644 第 2工程係使上述 CO.氣體之分壓變化成上述 Ru3(CO)12原料之分解所產生之第2分壓，並使Ru堆積於 上述絕緣膜表面。 9. 一種半導體裝置之製造方法，具有多層配線構造， 其特徵爲：包含 在構成上述多層配線構造之層間絕緣膜中形成凹部之 工程； 藉由阻障金屬膜以整合於上述凹部之形狀，覆蓋含有 上述凹部之上述層間絕緣膜之工程； 以整合於上述凹部之形狀在上述阻障金屬膜上形成 Ru膜之工程； 以整合於上述凹部之形狀在上述Ru膜上形成Cu種子 層之工程； 藉由執行將上述Cu種子層設爲電極之電解電鍍，以 Cu層來塡充上述凹部之工程；和 藉由化學機械硏磨除去上述層間絕緣膜表面上之Cu 層的工程， 形成上述Ru膜之工程是由第1工程和第2工程所構 成，第1工程係以氣相分子之形式，將Ru3(CO)12原料以 及CO氣體，在將上述CO氣體分壓設定成抑制Ru3(CO)12 原料之分解之第1分壓的狀態下，供給至含有上述凹部之 上述絕緣膜表面， 第 2工程係使上述 C◦氣體之分壓變化成上述 Ru^COh2原料之分解所產生之第2分壓，並使RU堆積於 -22- 200903644 上述絕緣膜表面。 10.—種成膜裝置，具備： 具有保持被處理基板之基板保持台之處理容器； 將上述處理容器予以排氣之排氣系統； 將金屬羰基原料之氣體供給至上述處理容器之第1氣 體供給系統； 將抑制上述金屬羰基原料之分解的氣體供給至上述處 理容器之第2氣體供給系統； 將惰性氣體供給至上述處理容器之第3氣體供給系 統；和 控制上述第1、第2及第3氣體供給系統之控制部， 其特徵爲： 上述控制部控制上述第3氣體供給系統中之上述惰性 氣體之流量，使抑制上述處理容器中、上述被處理基板表 面中之上述金屬羰基原料之分解的氣體之分壓，在上述被 處理基板表面抑制上述金屬羰基原料之分解之第1分壓， 和在上述被處理基板表面產生上述金屬羰基原料之分解之 第2分壓之間予以變化。 1 1.如申請專利範圍第1 0項所記載之成膜裝置，其 中’上述控制部於將抑制上述金屬羰基原料之分解之氣體 之分壓在上述第1分壓和上述第2分壓之間予以變化之期 間’控制上述排氣系統而實質性保持處理容器之壓力於一 定。 •23-
TW097111062A 2007-03-28 2008-03-27 Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus TW200903644A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085021A JP2008244298A (ja) 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置

Publications (1)

Publication Number Publication Date
TW200903644A true TW200903644A (en) 2009-01-16

Family

ID=39788321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111062A TW200903644A (en) 2007-03-28 2008-03-27 Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus

Country Status (6)

Country Link
US (1) US20100015800A1 (zh)
JP (1) JP2008244298A (zh)
KR (1) KR101188503B1 (zh)
CN (1) CN101652836A (zh)
TW (1) TW200903644A (zh)
WO (1) WO2008117582A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577684B (zh) * 2014-06-04 2017-04-11 田中貴金屬工業股份有限公司 十二羰基三釕的純化方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529579A (ja) 2006-03-10 2009-08-20 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド チタネート、ランタネート及びタンタレート誘電体の膜の原子層堆積及び化学蒸着のための前駆体組成物
JP2010159447A (ja) * 2009-01-07 2010-07-22 Jsr Corp コバルト膜の形成方法
JP2010177262A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置の製造方法
JP2012520943A (ja) * 2009-03-17 2012-09-10 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド ルテニウムを補助金属種と共に堆積させるための方法及び組成物
JP2012117127A (ja) * 2010-12-02 2012-06-21 Sumitomo Heavy Ind Ltd 成膜装置、成膜基板製造方法、および成膜基板
CN102140625B (zh) * 2011-01-05 2013-07-17 景德镇陶瓷学院 一种采用羰基钨为前驱体制备用于聚变堆中面向等离子体钨涂层的方法
JP5938164B2 (ja) * 2011-02-21 2016-06-22 東京エレクトロン株式会社 成膜方法、成膜装置、半導体装置及びその製造方法
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
JP5531120B1 (ja) * 2013-01-21 2014-06-25 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの製造方法
WO2014124056A1 (en) 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
JP5732512B2 (ja) * 2013-10-29 2015-06-10 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの製造方法及び製造装置
US10100407B2 (en) * 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
JP2016173392A (ja) 2015-03-16 2016-09-29 株式会社東芝 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク
CN108886092A (zh) * 2016-03-30 2018-11-23 英特尔公司 用于垂直磁隧道结(pMTJ)的应变工程的方式以及所得到的结构
US9947621B2 (en) 2016-08-05 2018-04-17 International Business Machines Corporation Structure and method to reduce copper loss during metal cap formation
JP7507619B2 (ja) 2020-07-01 2024-06-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022094569A (ja) 2020-12-15 2022-06-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789922B2 (ja) * 1992-03-12 1998-08-27 三菱マテリアル株式会社 Ｃｖｄ法による金膜の形成方法
JPH0778809A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd 絶縁膜生成方法及び装置
JP3052278B2 (ja) * 1994-11-09 2000-06-12 日本電信電話株式会社 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
JP2001068468A (ja) * 1999-08-30 2001-03-16 Tokyo Electron Ltd 成膜方法
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP4032872B2 (ja) * 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
US7427426B2 (en) * 2002-11-06 2008-09-23 Tokyo Electron Limited CVD method for forming metal film by using metal carbonyl gas
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
JP2004346401A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 成膜方法
CA2437343A1 (en) * 2003-08-08 2005-02-08 Reinhart Weber Hollow nickel shapes by vapour deposition
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577684B (zh) * 2014-06-04 2017-04-11 田中貴金屬工業股份有限公司 十二羰基三釕的純化方法

Also Published As

Publication number Publication date
WO2008117582A1 (ja) 2008-10-02
KR20090126272A (ko) 2009-12-08
JP2008244298A (ja) 2008-10-09
KR101188503B1 (ko) 2012-10-05
US20100015800A1 (en) 2010-01-21
CN101652836A (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
TW200903644A (en) Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus
US11959167B2 (en) Selective cobalt deposition on copper surfaces
US6849122B1 (en) Thin layer metal chemical vapor deposition
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
KR101506019B1 (ko) 금속 카바이드 막의 기상 증착
CN106024598B (zh) 于阻障表面上的钴沉积
JP4674061B2 (ja) 薄膜形成方法
US7476618B2 (en) Selective formation of metal layers in an integrated circuit
US8133555B2 (en) Method for forming metal film by ALD using beta-diketone metal complex
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
US9076661B2 (en) Methods for manganese nitride integration
CN109087885B (zh) 金属膜的选择性沉积
CN113314458A (zh) 半导体器件的扩散阻挡部及方法
TW202237881A (zh) 含過渡金屬材料的選擇性沉積
CN109461698B (zh) 用于铜互连件的种晶层
TW202021046A (zh) 形成具有嵌入式阻障層的穿孔之方法
TWI609095B (zh) 用於氮化錳整合之方法
WO2006046386A1 (ja) 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
US7014709B1 (en) Thin layer metal chemical vapor deposition
CN105830210A (zh) 作为用于先进互连的介电封顶阻挡层的含金属膜
KR20240090742A (ko) 이중 기능 자기-조립 단분자층들을 사용한 금속 표면들의 선택적 차단
US8119526B2 (en) Method of forming a metal layer and a method of fabricating a semiconductor device
TW202312300A (zh) 形成用於互連結構的金屬襯墊之方法
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JP2024539913A (ja) 二官能性自己組織化単分子膜を用いた金属表面の選択的ブロッキング