CN101652836A - 使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置 - Google Patents

使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置 Download PDF

Info

Publication number
CN101652836A
CN101652836A CN200880010346A CN200880010346A CN101652836A CN 101652836 A CN101652836 A CN 101652836A CN 200880010346 A CN200880010346 A CN 200880010346A CN 200880010346 A CN200880010346 A CN 200880010346A CN 101652836 A CN101652836 A CN 101652836A
Authority
CN
China
Prior art keywords
film
gas
mentioned
decomposition
potential drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880010346A
Other languages
English (en)
Inventor
原正道
波多野达夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101652836A publication Critical patent/CN101652836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置，该成膜方法的特征在于，包括：第一工序，将金属元素的羰基原料以气相分子的形态与抑制上述气相分子的分解的气相成分一起供给至被处理基板表面，其中，将上述气相成分的分压设定为抑制上述羰基气相原料分子的分解的第一分压；和第二工序，使上述气相成分的分压在上述被处理基板表面变化为产生上述羰基原料的分解的第二分压，使上述金属元素沉积在上述被处理基板表面。

Description

使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置
技术领域
本发明涉及一般的半导体装置的制造，特别涉及在多层配线构造的形成中使用的金属膜的成膜方法和成膜装置。
背景技术
在现今的超微细化半导体集成电路装置中，为了使形成在基板上的数量巨大的半导体元件相互连接，使用以低电阻金属作为配线图案的多层配线构造。特别是在以Cu作为配线图案的多层配线构造中，一般使用金属镶嵌法(damascene)或双层金属镶嵌法(dual damascene)，即，在由硅氧化膜或相对介电常数更低的所谓低介电常数(low-K)材料构成的层间绝缘膜中预先形成配线槽或通孔(via hole)，以Cu层填充它们，通过化学机械研磨(CMP)除去剩余的Cu层部分。
在金属镶嵌法或双层金属镶嵌法中，典型的是以由Ta、TaN等高熔点金属或其氮化物构成的隔阻金属(barrier metal)膜覆盖形成在层间绝缘膜中的配线槽或通孔的表面，在其上通过PVD法或CVD法形成薄的Cu种层，将该Cu种层作为电极进行电解镀，从而由Cu层填充上述配线槽或通孔。
专利文献1：日本特开2004-346401号公报
专利文献2：日本专利2990551号
专利文献3：日本特开2004-156104号公报
发明内容
在现今的半导体集成电路装置中，随着微细化，形成在层间绝缘膜中的Cu通孔塞(via plug)的直径从65nm缩小至45nm，在不远的将来，预测通孔塞直径能够进一步缩小至32nm或22nm。
随着这样的半导体集成电路装置的微细化，在该微细的通孔或配线槽中，隔阻金属膜或Cu种层的成膜，在现有的PVD法中，从阶梯覆盖(step coverage)的观点出发变得困难，于是开始研究利用在不对由low-K材料构成的层间绝缘膜造成损伤的低温下能够实现优异的阶梯覆盖的MOCVD法或ALD法的成膜技术。
但是，MOCVD法、ALD法一般使用金属原子与有机基结合而成的有机金属原料，因此容易在形成的膜中残留杂质，因此即使是看似以良好的阶梯覆盖形成的膜，膜质也不稳定，例如在Ta隔阻金属膜上通过MOCVD法形成有Cu种层的情况下，形成的Cu种层容易产生凝集，难以形成稳定地以一样的膜厚覆盖Ta隔阻膜的Cu种层的膜。如果以这样产生了凝集的种层作为电极进行Cu层的电解镀，则在填充配线槽或通孔的Cu层中包含潜在的缺陷，不仅引起电阻的增大，而且引起电迁移耐性、应力迁移耐性的劣化等的问题。
另一方面，在本发明的关联技术中，提出了如下的技术方案，即，在Ta隔阻膜上通过CVD法形成Ru膜，在其上通过MOCVD法形成Cu种层，从而回避Cu种层的凝集的问题，形成均匀的Cu种层。在该本发明的关联技术中，将Ru的羰基(carbonyl)原料和高浓度的CO气氛一同供给至被处理基板表面，抑制输送过程中的Ru羰基原料的分解。
另一方面，半导体集成电路装置的微细化进一步进行，例如在形成在层间绝缘膜中的通孔径为22nm或其以下的情况下，这样的CVD法在阶梯覆盖上出现极限，认为会出现难以进行期望的成膜的控制的状况。
作为覆盖这样的具有非常微细的通孔或非常大的纵横(aspect)比的构造的成膜技术，先前所述的ALD法是有希望的。
但是，在ALD法中，(1)将原料吸附到被处理基板表面、(2)过剩的原料的吹扫、(3)由还原气体或氧化气体引起的吸附在被处理基板表面的原料的分解、以及(4)反应生成物和残留反应气体的吹扫这四个工序构成一个循环，需要重复执行它们，存在只能够得到低成膜生产能力的问题。此外，在使用有机金属原料的ALD法中，在上述工序(1)中金属原子以在原料气体分子中通过有机基被配位的状态输送至被处理基板表面，在上述工序(3)中由于上述有机基的脱离而产生上述金属原子的沉积，因此，在上述被处理基板表面中的上述有机基所占有的部分不会产生金属原子的沉积，因此，当希望形成一原子层的量的金属膜时，需要重复多次上述循环。
根据本发明的一个方面，提供一种金属膜的成膜方法，其特征在于，包括：第一工序，将金属元素的羰基原料以气相分子的形态与抑制上述气相分子的分解的气相成分一起供给至被处理基板表面，其中，将上述气相成分的分压设定为抑制上述羰基气相原料分子的分解的第一分压；和第二工序，使上述气相成分的分压在上述被处理基板表面变化为产生上述羰基原料的分解的第二分压，使上述金属元素沉积在上述被处理基板表面。
根据本发明的另一方面，提供一种多层配线构造的形成方法，其包括：以与上述凹部匹配的形状利用隔阻金属膜覆盖上述绝缘膜和上述凹部的工序；在上述隔阻金属膜上以与上述凹部匹配的形状形成Ru膜的工序；在上述Ru膜上以与上述凹部匹配的形状形成Cu种层的工序；通过进行以上述Cu种层作为电极的电解镀，利用Cu层填充上述凹部的工序；和通过化学机械研磨除去上述绝缘膜表面上的Cu层的工序，该多层配线构造的形成方法的特征在于：形成上述Ru膜的工序包括：第一工序，将Ru3(CO)12原料以气相分子的形态与CO气体一起供给至包含上述凹部的上述绝缘膜表面，其中，将上述CO气体分压设定为抑制Ru3(CO)12原料的分解的第一分压；和第二工序，使上述CO气体的分压变化为产生上述Ru3(CO)12原料的分解的第二分压，使Ru沉积在上述绝缘膜表面。
进一步，根据本发明的又一方面，提供一种具有多层配线构造的半导体装置的制造方法，其特征在于，包括：在构成上述多层配线构造的层间绝缘膜中形成凹部的工序；以与上述凹部匹配的形状利用隔阻金属膜覆盖上述层间绝缘膜和上述凹部的工序；在上述隔阻金属膜上以与上述凹部匹配的形状形成Ru膜的工序；在上述Ru膜上以与上述凹部匹配的形状形成Cu种层的工序；通过进行以上述Cu种层为电极的电解镀，利用Cu层填充上述凹部的工序；和通过化学机械研磨除去上述层间绝缘膜表面上的Cu层的工序，形成上述Ru膜的工序包括：第一工序，将Ru3(CO)12原料以气相分子的形态与CO气体一起供给至包含上述凹部的上述绝缘膜表面，其中，将上述CO气体分压设定为抑制Ru3(CO)12原料的分解的第一分压；和第二工序，使上述CO气体的分压变化为产生上述Ru3(CO)12原料的分解的第二分压，使Ru沉积在上述绝缘膜表面。
进一步，根据本发明的又一方面，提供一种基板处理装置，其包括：具有保持被处理基板的基板保持台的处理容器；对上述处理容器进行排气的排气系统；向上述处理容器供给金属羰基原料的气体的第一气体供给系统；向上述处理容器供给抑制上述金属羰基原料的分解的气体的第二气体供给系统；向上述处理容器供给惰性气体的第三气体供给系统；以及控制上述第一、第二和第三气体供给系统的控制部，该基板处理装置的特征在于：上述控制部控制上述第三气体供给系统中的上述惰性气体的流量，使上述处理容器中上述被处理基板表面的抑制上述金属羰基原料的分解的气体的分压在第一分压和第二分压之间变化，其中，在第一分压下，在上述被处理基板表面抑制上述金属羰基原料的分解，在第二分压下，在上述被处理基板表面产生上述金属羰基原料的分解。
发明的效果
根据本发明，通过添加抑制金属羰基的分解的气体，能够将金属元素以羰基原料的形态稳定地输送至被处理基板表面，并使其吸附。此外，根据本发明，通过使抑制上述金属羰基的分解的气体的分压变化，能够使吸附在上述被处理基板表面的金属羰基原料在上述被处理基板表面分解，在上述被处理基板表面形成期望的金属层。在本发明中，通过重复这样的2循环工序，与由在中间包括长时间的吹扫工序的通常的4循环工序构成的ALD工艺相比，能够大幅提高成膜效率，并且能够形成杂质较少的膜。
本发明特别对于形成图案宽度为22nm以下的超微细化多层配线构造是有用的。
附图说明
图1是表示在本发明中使用的成膜装置的结构的图。
图2是说明本发明的原理的图。
图3A是说明本发明的第一实施方式的成膜方法的图(之一)。
图3B是说明本发明的第一实施方式的成膜方法的图(之二)。
图3C是说明本发明的第一实施方式的成膜方法的图(之三)。
图3D是说明本发明的第一实施方式的成膜方法的图(之四)。
图4是表示本发明的第一实施方式的成膜方法的流程图。
图5A是表示本发明的第二实施方式的多层配线构造的形成方法的图(之一)。
图5B是表示本发明的第二实施方式的多层配线构造的形成方法的图(之二)。
图5C是表示本发明的第二实施方式的多层配线构造的形成方法的图(之三)。
图5D是表示本发明的第二实施方式的多层配线构造的形成方法的图(之四)。
图5E是表示本发明的第二实施方式的多层配线构造的形成方法的图(之五)。
图5F是表示本发明的第二实施方式的多层配线构造的形成方法的图(之六)。
图5G是表示本发明的第二实施方式的多层配线构造的形成方法的图(之六)。
图5H是表示本发明的第二实施方式的多层配线构造的形成方法的图(之八)。
图5I是表示本发明的第二实施方式的多层配线构造的形成方法的图(之九)。
具体实施方式
图1表示本发明的第一实施方式的成膜装置10的结构。
参照图1，成膜装置10通过排气系统11被排气，具有设置有保持被处理基板W的基板保持台13的处理容器12，在上述处理容器12还形成有用于放入取出被处理基板W的闸阀12G。
上述基板处理台13内置有未图示的加热器，通过经驱动线13A驱动该加热器，将上述被处理基板W保持为期望的处理温度。
上述排气系统11具有串联连接有涡轮分子泵11A和干式泵11B的结构，氮气通过阀11b被供给至上述涡轮分子泵11A。在上述处理容器12与涡轮分子泵11A之间，设置有可变流导(conductance)阀11a，将上述处理容器12内的全压维持为一定。进而，在图1的成膜装置10中，为了通过干式泵11B对上述处理容器12进行粗抽吸，设置有对上述涡轮分子泵11A旁通的排气通路11C，在排气通路11C设置有阀11c，在涡轮分子泵11A的下游侧设置有另外的阀11d。
成膜原料从包括起泡器(bubbler)14A的原料供给系统14以气体的形态经气体导入线路14B被供给至上述处理容器12。
在图示的例子中，在上述起泡器14A中保持有作为Ru的羰基化合物的Ru3(CO)12，并从包括MFC(质量流量控制装置)14b的起泡气体线路14a将CO气体作为起泡气体进行供给，由此，气化的Ru3(CO)12经上述气体导入线路14B，与来自包括线路MFC14c的线路14d的CO载气一起被供给至上述处理容器12。
进而，在图1的结构中，在上述原料供给系统14中设置有包括阀14g、14h和MFC14e的供给Ar等惰性气体的线路14f，在通过上述线路14B被供给至上述处理容器12的Ru3(CO)12原料气体中添加惰性气体。
进而，上述成膜装置10设置有控制上述处理容器12、排气系统11、原料供给系统14的控制装置10A。
接着，参照图2和图3A～图3D，对使用上述图1的成膜装置10实施的本发明的第一实施方式的成膜工序进行说明。
保持在上述起泡器14A中的Ru3(CO)12化合物，通过反应
Ru3(CO)12→3Ru+12CO
能够容易地分解，产生金属Ru的析出。如果作为反应生成物的CO的分压较低，则该反应向右侧进行，因此，在本发明的关联技术中，在通过CVD法在被处理基板上形成Ru膜时，在输送上述Ru3(CO)12的气氛中添加CO，控制其分压，从而抑制气体供给线路中的分解反应。
图2表示，本发明的发明者在作为本发明的基础的研究中，对于160℃、180℃、200℃和250℃的基板温度，调查由于这样的Ru3(CO)12原料的分解而产生的Ru膜的沉积速度与气氛中的CO分压的关系而得的结果。
参照图2可知，在任一基板温度下，当CO分压较低时，均开始Ru的沉积，CO分压越低，Ru膜的沉积速度越大。
例如在基板温度为180℃的情况下，如果气氛中的CO分压为130mTorr以上则不会产生Ru膜的沉积(沉积速度为零)，相对于此，当CO分压小于上述130mTorr时，Ru膜的沉积以有限的沉积速度开始。
本发明的发明者，根据图2的关系想到，例如在图1这样的基板处理装置中，如果以某种方法改变处理容器内的CO分压，则能够自由地在被处理基板W上进行Ru膜的所谓ALD成膜。
图3A～图3D是表示基于上述想法的本发明的第一实施方式的Ru膜的成膜方法的图。
参照图3A，Ru3(CO)12原料与抑制其分解的高浓度CO气氛一同被供给至与上述图1的被处理基板W对应的被处理基板41上，在图3B的工序中，吸附在上述被处理基板21的表面。
于是，在图3C的中，当向上述气氛中供给Ar气体等惰性气体，使气氛中的CO浓度下降时，上述Ru3(CO)12化合物立即分解，结果，如图3D所示，Ru的原子层残留在上述被处理基板21上。原料分子的分解的结果是，也产生来源于CO配位基的CO，但不会发生CO键被切断、C混入Ru原子层的状况。即，在图3D的工序中，能够得到非常高纯度的Ru层。此外，在图3C、3D的工序中，来源于配位基的CO的比例极小，即使它们被释放在气氛中，CO分压上升，也不会产生妨碍原料化合物的分解的问题。即，在图3A～图3D的工艺中，不需要进行直至从系统中除去反应生物的长时间吹扫工序。
于是，通过重复上述工序，在被处理基板表面能够进行任意的膜厚的Ru膜的成膜。此时，在本实施方式的ALD工序中，不需要在通常的ALD工序中必须的原料气体的吸附工序后的经历长时间的吹扫工序、以及反应工序后的经历长时间的吹扫工序，只需要重复图4的步骤1所示的原料导入和吸附工序以及步骤2所示的CO分压减少和分解工序即可，因此，能够大幅增大成膜生产能力。其中，图4是与上述图3A～图3D的工序对应的流程图，上述控制装置10A根据图4的流程图控制图1的成膜装置10。
作为一个例子，在上述图3A、3B的工序中，Ru3(CO)12以1sccm左右的流量，与70～100sccm的流量的CO气体一同被供给，不供给Ar气体。
另一方面，在图3C、3D的工序中，不改变上述Ru3(CO)12气体和CO气体的流量，以例如15sccm的流量添加Ar气体。此时，例如利用设置在处理容器12的压力计12P测定上述处理容器12的内压，基于其测定结果使用上述控制装置10A控制上述流导阀11a，使得处理容器12内部的全压不变化。
此外，在上述图3A～3D的处理中，也可以使处理容器12的全压改变，使成膜装置10的状态从图3B的状态转变到图3C。
另外，上述说明的是以Ru3(CO)12为原料的情况，但本发明并不限定于特定的原料，例如在以W(CO)6、Ni(CO)4、Mo(CO)6、Co2(CO)8、Rh4(CO)12、Re2(CO)10、Cr(CO)6等金属羰基化合物为原料，形成各自的金属膜的情况下也是有效的。
此外，在图3A～图3D的工序中，作为基底层的基板41可以是硅基板，也可以是硅氧化膜、其它的电介质膜，或者也可以是金属膜。
[第二实施方式]
图5A～图5I表示本发明的第二实施方式的多层配线构造的制造工序。
参照图5A，在以200nm的厚度形成在硅基板21上的SiO2膜22中，通过金属镶嵌法，以露出在上述SiO2膜22的表面的方式形成宽度0.1μm、厚度100nm的Cu图案22A，在图5B的工序中，在图5A的构造基础上，通过等离子体CVD法依次形成兼用作SiN隔阻的蚀刻阻止膜23、SiCOH层间绝缘膜24、SiN蚀刻阻止膜25、SiCOH层间绝缘膜26、和SiN蚀刻阻止膜27。
作为上述SiOCH膜24、26，能够使用市售的等离子体CVD法膜，例如在利用未图示的平行平板型高频等离子体CVD装置进行该SiOCH膜24、26的形成的情况下，能够在约399Pa(3Torr)的压力下，以25℃的基板温度，以50SCCM的流量供给Ar气体、以500SCCM的流量供给氢气体，以1000W的功率供给频率为13.50MHz的高频，从而进行成膜。这样形成的SiOCH膜24、26具有约3.0的相对介电常数。此外，这样的SiOCH膜的多孔质膜具有约2.2的相对介电常数。
接着，在图5C的工序中，通过未图示的光刻工序将上述SiN膜27图案形成(patterning)为期望的配线图案，进而以上述SiN膜27作为硬掩模，将上述层间绝缘膜26干蚀刻至露出上述SiN膜25，在上述层间绝缘膜26中形成与期望的配线图案对应的槽部26A。进而，在图5C的工序中，将露出于上述槽部26A中的上述SiN膜25图案形成为期望的通孔接触部，以上述SiN膜25和SiN膜27为硬掩模，将上述层间绝缘膜24干蚀刻至露出上述SiN膜23，在上述层间绝缘膜24中，与上述通孔接触部相对应地形成例如直径为16nm或这之下的开口部24A。另外，在图5C的工序中，形成上述槽部26A的工序和形成开口部24A的工序的顺序能够逆转。
接着，在图5D的工序中，通过蚀刻除去露出在上述开口部24A的底部的SiN膜23，使上述Cu配线图案露出在上述开口部24A的底部。此外，通过该SiN膜的蚀刻工序，除去上述层间绝缘膜26上的SiN膜27，进而除去上述配线槽26A的底部的SiN膜25。
接着，在图5E的工序中，在图5D的构造上，通过所谓的ALD法，即在中间夹着吹扫工序地重复供给成膜气体和还原气体进行成膜，形成膜厚为2～3nm的叠层有TaN膜和Ta膜的隔阻金属膜28。
接着，在图5F的工序中，图5E的构造被导入之前所述的图1的基板处理装置10的处理容器12中，通过进行上述图3(A)～(D)或图4的工序，在上述Ta膜28上以2～3nm的均匀的膜厚形成Ru膜28R。
进而，在图5G的工序中，在上述图5F的构造上，通过MOCVD法或ALD法形成Cu种层29，在图5H的工序中，上述图5G的构造被移送至电解镀处理装置，通过电解镀法或无电解镀法在上述Cu种层29上形成Cu层30。
进而，在热处理之后，在图5I的工序中，上述层间绝缘膜26上的Cu层30和其下的隔阻金属膜28通过CMP(化学机械研磨)法被研磨除去，得到利用Cu图案30A填充了上述配线槽26A和通孔24A的配线构造。
进而，通过重复进行上述图5A～图5I的工序，能够形成重复具有图5I的构造的多层配线构造。
在本实施方式中，在上述Ta膜18上，通过前述的图3(A)～(D)或图4的ALD工序以均匀的膜厚形成有Ru膜28R，因此，在其上形成的Cu种层29不会发生凝集，能够形成均匀的种层29。因此，使用该种层29、利用电镀法形成的Cu层30的膜不会形成缺陷、空隙，能够均匀地进行其成膜，能够得到电迁移耐性、或应力耐性优异的Cu配线图案。
本发明以2007年3月28日申请的日本国专利申请2007-085021号为优先权主张的基础，包括其全部内容。
以上，对本发明的优选实施方式进行了说明，但本发明并不限于该特定的实施方式，在记载于权利要求的范围的宗旨内能够进行各种变形、变更。

Claims (11)

1.一种金属膜的成膜方法，其特征在于，包括：
第一工序，将金属元素的羰基原料以气相分子的形态与抑制所述气相分子的分解的气相成分一起供给至被处理基板表面，其中，将所述气相成分的分压设定为抑制所述气相分子的分解的第一分压；和
第二工序，使所述气相成分的分压在所述被处理基板表面变化为产生所述羰基原料的分解的第二分压，使所述金属元素沉积在所述被处理基板表面。
2.如权利要求1所述的金属膜的成膜方法，其特征在于：
进一步交替重复所述第一和第二工序。
3.如权利要求1或2所述的金属膜的成膜方法，其特征在于：
所述羰基原料的气相分子与所述气相成分和惰性气体成分一起被供给至所述被处理基板表面，所述气相成分的分压通过控制所述惰性气体成分的供给而被控制。
4.如权利要求1或2所述的金属膜的成膜方法，其特征在于：
所述羰基原料的气相分子与所述气相成分和惰性气体成分一起被供给至所述被处理基板表面，所述气相成分的分压通过断续进行所述惰性气体成分的供给而被控制。
5.如权利要求1～4中任一项所述的金属膜的成膜方法，其特征在于：
所述金属元素由Ru、W、Ni、Mo、Co、Rh、Re和Cr中的任一种构成。
6.如权利要求1～5中任一项所述的金属膜的成膜方法，其特征在于：
所述羰基原料是Ru3(CO)12、W(CO)6、Ni(CO)4、Mo(CO)6、Co2(CO)8、Rh4(CO)12、Re2(CO)10和Cr(CO)6中的任一种。
7.如权利要求1～6中任一项所述的金属膜的成膜方法，其特征在于：
抑制所述气相分离的分解的气相成分是CO。
8.一种多层配线构造的形成方法，其包括：
在绝缘膜中形成凹部的工序；
以与所述凹部匹配的形状利用隔阻金属膜覆盖所述绝缘膜和所述凹部的工序；
在所述隔阻金属膜上以与所述凹部匹配的形状形成Ru膜的工序；
在所述Ru膜上以与所述凹部匹配的形状形成Cu种层的工序；
通过进行以所述Cu种层为电极的电解镀，利用Cu层填充所述凹部的工序；和
通过化学机械研磨除去所述绝缘膜表面上的Cu层的工序，
该多层配线构造的形成方法的特征在于：
形成所述Ru膜的工序包括：
第一工序，将Ru3(CO)12原料以气相分子的形态与CO气体一起供给至包含所述凹部的所述绝缘膜表面，其中，将所述CO气体分压设定为抑制Ru3(CO)12原料的分解的第一分压；和
第二工序，使所述CO气体的分压变化为产生所述Ru3(CO)12原料的分解的第二分压，使Ru沉积在所述绝缘膜表面。
9.一种半导体装置的制造方法，该半导体装置具有多层配线构造，该半导体装置的制造方法的特征在于，包括：
在构成所述多层配线构造的层间绝缘膜中形成凹部的工序；
以与所述凹部匹配的形状利用隔阻金属膜覆盖所述层间绝缘膜和所述凹部的工序；
在所述隔阻金属膜上以与所述凹部匹配的形状形成Ru膜的工序；
在所述Ru膜上以与所述凹部匹配的形状形成Cu种层的工序；
通过进行以所述Cu种层为电极的电解镀，利用Cu层填充所述凹部的工序；和
通过化学机械研磨除去所述层间绝缘膜表面上的Cu层的工序，
形成所述Ru膜的工序包括：
第一工序，将Ru3(CO)12原料以气相分子的形态与CO气体一起供给至包含所述凹部的所述绝缘膜表面，其中，将所述CO气体分压设定为抑制Ru3(CO)12原料的分解的第一分压；和
第二工序，使所述CO气体的分压变化为产生所述Ru3(CO)12原料的分解的第二分压，使Ru沉积在所述绝缘膜表面。
10.一种成膜装置，其包括：
具有保持被处理基板的基板保持台的处理容器；
对所述处理容器进行排气的排气系统；
向所述处理容器供给金属羰基原料的气体的第一气体供给系统；
向所述处理容器供给抑制所述金属羰基原料的分解的气体的第二气体供给系统；
向所述处理容器供给惰性气体的第三气体供给系统；和
控制所述第一、第二和第三气体供给系统的控制部，
该成膜装置的特征在于：
所述控制部控制所述第三气体供给系统中的所述惰性气体的流量，使所述处理容器中所述被处理基板表面的抑制所述金属羰基原料的分解的气体的分压在第一分压和第二分压之间变化，其中，在第一分压下，在所述被处理基板表面抑制所述金属羰基原料的分解，在第二分压下，在所述被处理基板表面产生所述金属羰基原料的分解。
11.如权利要求10所述的成膜装置，其特征在于：
所述控制部在使抑制所述金属羰基原料的分解的气体的分压在所述第一分压与所述第二分压间之间变化的期间，控制所述排气系统，将处理容器的压力保持为实质上一定。
CN200880010346A 2007-03-28 2008-02-14 使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置 Pending CN101652836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP085021/2007 2007-03-28
JP2007085021A JP2008244298A (ja) 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置

Publications (1)

Publication Number Publication Date
CN101652836A true CN101652836A (zh) 2010-02-17

Family

ID=39788321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880010346A Pending CN101652836A (zh) 2007-03-28 2008-02-14 使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置

Country Status (6)

Country Link
US (1) US20100015800A1 (zh)
JP (1) JP2008244298A (zh)
KR (1) KR101188503B1 (zh)
CN (1) CN101652836A (zh)
TW (1) TW200903644A (zh)
WO (1) WO2008117582A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485949A (zh) * 2010-12-02 2012-06-06 住友重机械工业株式会社 成膜装置、成膜基板制造方法及成膜基板
CN104936903A (zh) * 2013-01-21 2015-09-23 田中贵金属工业株式会社 十二羰基三钌的制造方法
CN105683410A (zh) * 2013-10-29 2016-06-15 田中贵金属工业株式会社 十二羰基三钌的制造方法及制造装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421366B (zh) 2006-03-10 2014-01-01 Advanced Tech Materials 鈦酸鹽、鑭酸鹽及鉭酸鹽電介質薄膜之原子層沉積及化學氣相沉積用之前驅體組成物
JP2010159447A (ja) * 2009-01-07 2010-07-22 Jsr Corp コバルト膜の形成方法
JP2010177262A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置の製造方法
JP2012520943A (ja) * 2009-03-17 2012-09-10 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド ルテニウムを補助金属種と共に堆積させるための方法及び組成物
CN102140625B (zh) * 2011-01-05 2013-07-17 景德镇陶瓷学院 一种采用羰基钨为前驱体制备用于聚变堆中面向等离子体钨涂层的方法
JP5938164B2 (ja) * 2011-02-21 2016-06-22 東京エレクトロン株式会社 成膜方法、成膜装置、半導体装置及びその製造方法
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
JP5876108B2 (ja) * 2014-06-04 2016-03-02 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの精製方法
US10100407B2 (en) * 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
JP2016173392A (ja) 2015-03-16 2016-09-29 株式会社東芝 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク
KR102551980B1 (ko) * 2016-03-30 2023-07-05 타호 리서치 리미티드 수직 자기 터널 접합(pmtjs)의 변형 엔지니어링에 대한 접근법 및 결과적 구조체
US9947621B2 (en) * 2016-08-05 2018-04-17 International Business Machines Corporation Structure and method to reduce copper loss during metal cap formation
JP7507619B2 (ja) * 2020-07-01 2024-06-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022094569A (ja) 2020-12-15 2022-06-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789922B2 (ja) * 1992-03-12 1998-08-27 三菱マテリアル株式会社 Ｃｖｄ法による金膜の形成方法
JPH0778809A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd 絶縁膜生成方法及び装置
JP3052278B2 (ja) * 1994-11-09 2000-06-12 日本電信電話株式会社 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
JP2001068468A (ja) * 1999-08-30 2001-03-16 Tokyo Electron Ltd 成膜方法
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP4032872B2 (ja) * 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
US7427426B2 (en) * 2002-11-06 2008-09-23 Tokyo Electron Limited CVD method for forming metal film by using metal carbonyl gas
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
JP2004346401A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 成膜方法
CA2437343A1 (en) * 2003-08-08 2005-02-08 Reinhart Weber Hollow nickel shapes by vapour deposition
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485949A (zh) * 2010-12-02 2012-06-06 住友重机械工业株式会社 成膜装置、成膜基板制造方法及成膜基板
CN104936903A (zh) * 2013-01-21 2015-09-23 田中贵金属工业株式会社 十二羰基三钌的制造方法
CN105683410A (zh) * 2013-10-29 2016-06-15 田中贵金属工业株式会社 十二羰基三钌的制造方法及制造装置
CN105683410B (zh) * 2013-10-29 2017-12-05 田中贵金属工业株式会社 十二羰基三钌的制造方法及制造装置

Also Published As

Publication number Publication date
KR101188503B1 (ko) 2012-10-05
WO2008117582A1 (ja) 2008-10-02
JP2008244298A (ja) 2008-10-09
US20100015800A1 (en) 2010-01-21
TW200903644A (en) 2009-01-16
KR20090126272A (ko) 2009-12-08

Similar Documents

Publication Publication Date Title
CN101652836A (zh) 使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置
TWI383426B (zh) A method for forming a barrier film and a method for forming an electrode film
KR20240007889A (ko) 순환 증착에 의해 기판 상에 금속막을 형성하는 방법 및 관련 반도체 디바이스 구조체
JP4674061B2 (ja) 薄膜形成方法
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
CN111630204A (zh) 使用双(烷基芳烃)钼前体的钼气相沉积
JP2015021175A (ja) 金属薄膜の製膜方法
CN102804351A (zh) 阻挡层、成膜方法以及处理系统
JP2005347472A (ja) 基板処理方法および半導体装置の製造方法
JP7345546B2 (ja) ルテニウム前駆体を使用したｐｅａｌｄプロセス
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
TW202021046A (zh) 形成具有嵌入式阻障層的穿孔之方法
TWI609095B (zh) 用於氮化錳整合之方法
WO2006046386A1 (ja) 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
US9236467B2 (en) Atomic layer deposition of hafnium or zirconium alloy films
US10269560B2 (en) Atomic layer deposition method for manufacturing semiconductor structure
JP5054890B2 (ja) 半導体装置の製造方法
KR102536802B1 (ko) 루테늄 박막의 선택적 증착 방법
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR20060079359A (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP5372075B2 (ja) 半導体装置の製造方法
KR100865724B1 (ko) 구리막의 원자층증착법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JP2006173299A (ja) 半導体装置の製造方法
TW202312300A (zh) 形成用於互連結構的金屬襯墊之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20100217

C20 Patent right or utility model deemed to be abandoned or is abandoned