TW200840047A - High voltage semiconductor devices - Google Patents

High voltage semiconductor devices Download PDF

Info

Publication number
TW200840047A
TW200840047A TW096125380A TW96125380A TW200840047A TW 200840047 A TW200840047 A TW 200840047A TW 096125380 A TW096125380 A TW 096125380A TW 96125380 A TW96125380 A TW 96125380A TW 200840047 A TW200840047 A TW 200840047A
Authority
TW
Taiwan
Prior art keywords
region
type
gate stack
drift
semiconductor device
Prior art date
Application number
TW096125380A
Other languages
English (en)
Other versions
TWI364110B (en
Inventor
Yi-Chun Lin
Chi-Chih Chen
Kuo-Ming Wu
Ruey-Hsin Liu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200840047A publication Critical patent/TW200840047A/zh
Application granted granted Critical
Publication of TWI364110B publication Critical patent/TWI364110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200840047 九、發明說明： 【發明所屬之技術領域】 本發明有關於〜種積體電路的製造方法，特別有關 於一種用於高壓操作之半導體裝置及其製造方法。 【先前技術】 在目前的積體電路製程中，如控制器、記憶體、低 壓電路和高壓電源巢置已被大量的整合於一單晶片上， φ -般稱作單晶片系繞。例如，在高電壓和高電流的操作 上又擴放/及極（間稱DDD:double diffused drain)結構即 經常被用於高壓金氧半導體電晶體（HVM〇s)的源/汲極 、、口構上其中’雙擴散 >及極結構不僅可以防止熱載子效 應的問題，也可以同時提供高崩潰電壓。 這些雙擴散汲極結構可以藉由各種已知的方法形 成’叫參考第1A圖，其顯示一具有井區之基底1〇丨，其 表面則形成有隔離區103,電晶體閘極堆疊層105則形成 參於井區1〇1上，源/汲極區111可藉由一第一離子植入製 私形成。隨後，可執行一第二離子植入製程和熱退火步 驟以形成DDD結構113。其中，為了獲得具有足夠長度 的淡#雜P型DDD區，必須進行長時間的熱驅入（thermal drive-in)製程，但相對的也因此導致短通道效應，因而在 ___n減少通道長度以縮小元件尺寸也變的十分困 難。換言之，由於具有傳統DDD電晶體的半導體裝置需 要杈大的晶胞間距（cell pitch)，因此不利於縮小元件尺 〇503-A32795TWF/chad 5 200840047 寸0 另一種雙擴散金氧率導體（DM0S)電晶體則經常用 於傳統的電源裝置，其可在低阻值下操作而仍能維持高 電壓。而橫向雙擴散金氣半導體（LDM0S)電晶體則特別 因具有簡單的結構而可和超大型積體（VLSI)邏輯電路整 合。然而，由於LDMOS電晶體的導通電阻較高，因此其 表現仍不如於垂直式雙擴散金氧半導體（VDM〇s)電晶 體。最近則發展出一種減少表面電場型（RESURF: reduced surface field)的LDMOS電晶體，由於其能夠提供低的導 通電阻，因此，將其導入電源裝置的應用已有逐漸增加 的趨勢。 請麥考第1B圖’其顯示積體電路或半導體裝置2〇 内之傳統LDMOS裝置。一 p型汲極區224和具有閘極 間隔層220(spacei〇之閘極216係相距一既定距離。電晶 體則形成於基底240上，其中P型磊晶矽層26〇形成於N 型埋層280上，而N型井區212形成於P型磊晶層26〇 中’場氧化隔離結構210則用於隔離電晶體。 另外，P+型源極區222形成於N型井區212中通道 區228之一側處。P+型汲極區224則形成於p型磊晶層 260中，電晶體閘極堆疊層216另形成於N型井區之通 道區228上’並橫跨於部分之p型蠢晶層260上。 在操作上，介於汲極區224和通道區228間的空間 係用以分散電場’藉此可增加裝置的崩潰電壓值，然而， 此向外延長設置的没極區卻因此使沒極-源極電流路徑間 0503-A32795TWF/chad 6 200840047 的阻值（Rdson)提高，因此，LDMOS裝置經常必須在高崩 潰電壓值BVdss和低導通阻值Rdson間求取平衡。 而在製程上，為了同時整合高壓MOS電晶體和低壓 MOS電晶體的製程，使用離子植入罩幕和熱驅入製程形 成N型井區212的步驟必須在閘極堆疊層形成之前進 行，因此，通道區的通道長度會因熱驅入製程而不當的 增加，甚至於導致LDMOS電晶體的導通電阻提高。 據此，業界亟需要一種能改善傳統半導體裝置的缺 點，例如可維持固定通道長度，較高的崩潰電壓值，及 較低的導通電阻，同時可改善元件的性能而毋須增加太 多的成本或使用複雜的製程，並能符合高電壓的操作需 求·。 【發明内容】 有鑑於此，本發明之一實施例係揭露一種用於高壓 操作之半導體裝置，其包括一基底及一位於基底中之井 區。一閘極堆疊層，位於井區上，並具有一第一侧邊和 相對之第二侧邊。井區内具有一摻雜本體區及一漂移 區，摻雜本體區包括一通道區和一漂移區，其中，通道 區係延伸至部分閘極堆疊層底下，而漂移區則鄰接通道 區。一没極區，位於漂移區内且和閘極堆疊層之第一侧 邊相隔一既定距離。一源極區，位於摻雜本體區内並靠 近閘極堆疊層之第二侧邊。其中在摻雜本體區和井區間 沒有P-N接面存在。 0503-A32795TWF/chad 7 200840047 :發明之另一實施例係係揭露一種用於 半導體裝置，其包括一美麻菸_am* 門朽始田 〆、 土_ 位於基底中之井區。一 閘極堆暨層，位於井區上，並 第-伽、真亚r I具有一弟一侧邊和相對之 =:側故。井區内具有一摻雜本體區，其包括—通道區， 二：和^係延伸至部分開極堆疊層底下，且摻雜本 _ΛΝ接面存在一第—漂移區，鄰接 、：i至）k向延伸至閘極堆疊層的第-側邊底 :。一没極區，和閘極堆疊層之第—側邊相隔—既定距 ^一源極區，位於摻雜本體區内並靠近閘極堆疊層之 弟一側故。及一第二漂移區，圍繞著汲極區，其二 一接面’其鄰接於第一漂移區且位於汲極區 和閘極堆®層的第一側邊之間。 半導i!:之實施例係係揭露-種用於高塵操作之 =脰衣置，其包括—P型基底及—位於基底中之N型 井區。—閘極堆疊層，位於㈣井區上，並且有一第一 =和：狀第二側邊。N型井區内具有，摻雜本 _ β /、匕括一通迢區，其中，通道區係延伸至部分閘 極举宜層底下’-具Ν型摻雜本體區和Ν型井區間沒有ρ_Ν 接面存在。—ρ型第—漂移區’鄰接通道區，且至少橫 向延輕f祕堆疊層的第—側邊底下。—祕區，和閑 極堆®層之第—側邊相隔—既定距離。-源極區，位於N "隹本體區内並靠近閘極堆疊層之第二側邊。及一第 二P型漂移區，圍繞著汲極區，其"型第二漂移區包 括接面，其鄰接於P型第一漂移區且位於沒極區和閉 〇503-A32795TWF/chad 200840047 極堆豐層的第一側邊之間。一 置於閘極堆疊層的第—側邊和 ^間隔層則分別設 - + f弟一侧邊。一淡摻雜區另 、弟-間層底下且介於源極區和通道區之間。 更明本發明之上述和其他目的、特徵、和優點能 更明顯易Μ，下文特舉一較隹廉 、， 作詳細說明如下：，亚配合所附圖示， 【實施方式】 以下所描述之實施例内容係包 :模式，且其目的僅為顯示本發明之一般原理原二 似視為種限定，本發明之範圍係依後附之中請專利範 圍而定。 、本毛明之貝細例係有關於半導體裝置及其製造方 法’特別有關於-種可用於高壓操作之半導體裝置及里 製造方法。 /' 有關各實施例之製造和使用方式係如以下所詳述， 並伴隨圖示加以說明。其中，圖示和說明書中使用之相 同的元件編號係表示相同或類似之元件。而在圖示中， 爲清楚和方便說明起見，有關實施例之形狀和厚度或有 不符實際之情形。而以下所描述者係特別針對本發明之 裝置的各項元件或其整合加以說明，然而，值得注意的 ^，上述元件並不特別限定於本文所顯示或描述者，而 疋可以如熟習此技藝之人士所知的各種形式，此外，當 一材料層是位於另一材料層或基底之上時，其可以是直 〇503-A32795TWF/chad 9 200840047 接位於其表面上或另外插入有其他中介層。 第2至6圖的剖面圖係顯示一種半導體裝置製程之 實施例，例如一種HVMOS裝置製程，其可藉此減小尺 寸並提高元件性能。 第2圖係顯示一起始步驟，首先提供一具有井區200 之半導體基底100，在一實施例中，半導體基底100可包 括絕緣層上有石夕（SOI)基底、塊狀石夕（Bulk silicon)基底、 或基底上有矽磊晶層之形式。半導體基底100可以為一 第一導電形態，例如P型或N型，在本例中，半導體基 底100為用於形成PM0S電晶體的P型矽基底。 此外，隔離結構300係形成於基底100上以定義出 主動區，例如高壓主動區，而在第2圖中所顯示之隔離 結構300係以場氧化層為例但並不以此為限，其他各種 隔離結構例如淺溝槽隔離結構亦可採用。 其次，一井區200形成於基底中，其具有一和基底 100相反的導電形態，舉例而言，可以藉由植入磷等N 型摻雜質以形成高壓N型井區200,摻雜濃度可介於1E12 atoms/cm2至1E13 atoms/cm2之間。而其他種N型掺雜 質例如砷、氮、銻、或其結合亦可適用本實施例。井區 2 0 0則可藉由一圖案化井區植入罩幕（未顯示）配合執行一 井區植入步騾形成。 第3圖顯示一藉由植入摻雜質至井區中以形成漂移 區550的製程步驟。在一較佳實施例中，漂移區550係 形成於井區的上部，在漂移區550和井區之間則形成一 0503-A32795TWF/chad 10 200840047 接面（junction)。一般而言，漂移區55〇的導電形態和井 區200相反，例如是P型漂移區55〇。在一實施例中，可 以藉由植入硼等P型摻雜質以形成P型漂移區55〇,摻雜 濃度可介於lE12atoms/cm2至iEi3at_s/cm2之間。而 其他種P型摻雜質例如鎵、鋁、銦、或其結合亦可適用 本實施例。 第4圖顯示形成一閘極堆疊層4〇〇的製程步驟，其 中在井區200或漂移區550之上所形成之閘極堆疊層 ⑩ 400，係具有第一侧邊S1和相對之第二側邊S2。在本例 中，閘極絕緣層430形成於漂移區550之部分表面上， 閘極絕緣層430 —般可使用熱氧化製程形成，而形成於 閘極絕緣層430表面上之閘極導電層41 〇，則可使用化學 氣相沈積法沈積形成。在一實施例中，閘極導電層410 可以為摻雜多晶矽層、金屬或金屬合金等導電材料層， 此外，閘極導電層410表面也可以選擇形成金屬矽化物。 請參考第5圖，其顯示一摻雜本體區650形成於漂 鲁 移區550中，摻雜本體區650的導電形態和漂移區550 相反，例如是N型導電形態。在一實施例中，可以藉由 植入磷等N型摻雜質以形成N型摻雜本體區650,摻雜 濃度可介於lE13atoms/cm2至lE14atoms/cm2之間。而 其他種N型雜質例如砷、氮、鎵、或其結合亦可適用本 實施例。摻雜本體區650可以藉由使用大角度斜向離子 植入法從單一侧邊進行離子植入而形成。在本例中，可 使用一圖案化植入罩幕（未顯示）遮住位於第一侧邊S1的 0503-A32795TWF/chad 11 200840047 基底，而從位於第二侧邊S2之基底進行大角度斜向離子 植入。從垂直面起算植入角度可以增加到6〇度左右，在 執打大角度斜向離子植入步驟之後，位於第二侧邊S2之 部分P型漂移區550被反轉形成N型摻雜本體區65〇， 特別是N型摻雜本體區65〇可以延伸至或超過漂移區55〇 的底部接面，使得摻雜本體區65〇的深度至少等於或更 珠於漂移區550,以確保沒有p_N接面形成於摻雜本體區 650和井區200之間。同時，從第二侧邊S2處延伸至部 分閘極堆疊層400底下的通道區66〇也藉由大角度斜向 離子植入步驟形成。而在較佳實施例中，由於摻雜本體 區650係在形成閘極堆疊層4〇〇和漂移區55〇後再藉由 大角度斜向離子植入步驟摻雜形成，因此，可以不需要 使用熱驅入製程，而通道區66〇的長度也因而可以固定 下來’並滿足設計者的尺寸需求。 此外，根據減少表面電場技術(RESURF)，N型摻雜 本體區650、高壓N型井區2〇〇、和p型漂移區550的尺 寸和摻雜濃度亦可選擇性地予以特別設定以改善表面電 % ’以允許更南的崩潰電壓。 第6圖顯示在N型井區200内，形成源極區610於 摻雜本體區650中，及形成汲極區510於漂移區55〇中 的製程。 首先，在定義MOS電晶體的源極區610和汲極區51〇 時可以使用淡摻雜（LDD)植入製程，特別是此植入製程可 將LDD摻雜物植入通道區660的邊緣侧以提供源極區 0503-A32795TWF/chad 12 200840047 610較淡的的摻雜濃度，在一實施例中，P型淡摻雜區之 植入製程可使用中劑量至低劑量的方式植入一 P型摻雜 物，例如硼，其摻雜濃度可介於1E13 atoms/cm2至1E14 atoms/cm2之間。而其他種P型摻雜質例如鎵、铭、銦、 或其結合亦可適用本實施例。 其次，第一和第二間隔層450、460分別形成於閘極 堆疊層400的第一和第二侧邊SI、S2兩侧，例如，一絕 緣層可先順應性形成於閘極堆疊層400和基底表面，在 一實施例中，絕緣層可為複合層如包括概塾氧化層和一 氮化層。絕緣層亦可為單層結構，如包括氧化矽層、氮 化矽層、氮氧化矽層、及或其他絕緣材料。隨後，絕緣 層被圖案化以形成第一和第二間隔層450、460於閘極堆 疊層400的第一和第二侧邊SI、S2兩侧。 之後，位於N型摻雜本體區650中的P型源極區 610，可藉由植入一 P型摻雜物形成，例如硼，其摻雜濃 度可介於1E14 atoms/cm2至1E16 atoms/cm2之間。而其 他種P型摻雜質例如鎵、鋁、銦、或其結合亦可適用本 實施例。同時，P型淡摻雜區710也在此步驟中同時定義 出來，其位於第二間隔層460底下且介於P+型源極區610 和通道區660之間。 另一方面，和第一間隔層450相距一既定距離的P+ 型汲極區510，也可藉由植入一 P型摻雜物形成，例如 硼，其摻雜濃度可介於 1E14 atoms/cm2 至 1E16 atoms/cm2之間。而其他種P型掺雜質例如鎵、銘、銦、 0503-A32795TWF/chad 13 200840047 或其結合亦可適用本實施例。 此外，本體接觸區（body contact region)630亦於本例 中形成，其和位於摻雜本體區650中的P+型源極區610 相鄰接。舉例而言，N型本體接觸區630可以藉由植入 填專N型掺雜質形成，摻雜濃度可介於iEi4 atoms/cm2 至1E1 ό atoms/cm2之間。而其他種is[型雜質例如石申、氮、 鎵、或其結合亦可適用本實施例。 另在一較佳實施例中，N型摻雜本體區650的雜質 鲁 濃度可以實質上大於N型井區200以降低導通電阻。而 P型漂移區550的雜質濃度亦可實質上小於汲極區51〇 或P型淡备雜區710以獲得較焉的崩潰電壓。 弟7至11圖的剖面圖係顯示一種半導體裝置製程之 另一實施例，例如一種HVMOS裝置製程，其可藉此減 小尺寸並提高元件性能。 第7圖係顯示一起始步驟，首先提供一具有井區12〇〇 之半導體基底1100，在一實施例中，半導體基底1100可 包括絕緣層上有矽（soi)基底、塊狀矽（Bulk silicon)基 底、或基底上有矽磊晶層之形式。半導體基底11〇〇可以 為一第一導電形態，例如p型或N型，在本例中，半導 體基底1100為用於形成PM0S電晶體的p型矽基底。 此外，隔離結構1300係形成於基底11〇〇上以定義 出主動區，例如高壓主動區，而在第7圖中所顯示之隔 離結構1300係以場氧化層為例但並不以此為限，其他各 種隔離結構例如淺溝槽隔離結構亦可採用。 0503-A32795TWF/chad 14 200840047 其次，——井區1200形成於基底中，其具有一和基底 1100相反的導電形態，舉例而言，可以藉由植入磷等N 型摻雜質以形成高壓N型井區1200，摻雜濃度可介於 lE12atoms/cm2 至 lE13atoms/cm2 之間。而其他種 N 型 摻雜質例如砷、氮、銻、或其結合亦可適用本實施例。 井區1200則可藉由一圖案化井區植入罩幕（未顯示）配合 執行一井區植入步驟形成。 第8圖顯示一藉由植入摻雜質至井區中以形成漂移 區1550的製程步驟。在一較佳實施例中，漂移區1550 係形成於井區的上部，在漂移區1550和井區之間則形成 一接面（junction) Jp。一般而言，漂移區1550的導電形態 和井區1200相反，例如是P型漂移區1550。在一實施例 中，可以藉由植入硼等P型摻雜質以形成P型漂移區 1550，摻雜濃度可介於 1E12 atoms/cm2 至 1E13 atoms/cm2之間。而其他種P型摻雜質例如鎵、銘、銦、 或其結合亦可適用本實施例。 第8圖顯示一選擇性（optional)形成一第二漂移區 1530的製程步驟，其包括一鄰接於第一漂移區1550的接 面J2。較佳者，第二漂移區1530形成於第一漂移區1550 中並可延伸至井區1200,以致於在井區1200和第二漂移 區1530之間形成接面J1，以及在第一漂移區1550和第 二漂移區1530之間形成接面J2。第二漂移區1530的導 電形態相反於井區1200,例如，一 P型漂移區1530可以 藉由植入硼等P型摻雜質形成，摻雜濃度可介於1E12 0503-A32795TWF/chad 15 200840047 atoms/cm 至 1E14 atoms/cm2 之間 ^ 。而其他種P型摻雜 質例如鎵、銘、銦、或其結合亦可谪 W用本實施例。 第9圖顯示形成一閘極堆疊層] 山n i4〇〇的製程步驟，其 中在井區1200或漂移區1550之J & 所形成之閘極堆疊層 1400,係具有第一侧邊S1和相對之昝— 〈卑二側邊S2，而第一 、/示移區1550則至少橫向延伸至閘極田 ,? . C1 ^ >丄丄 位堆®層1400的第一 側邊S1底下。在本例中，閘極絕縿 、深看1430形成於潭蔣 區1550之部分表面上，閘極絕緣 办成於冰私 曰143〇 —般可使用教 氧化製程形成，而形成於閘極絕緣爲 …、 , ~ 143〇表面上之閘極 導電層1410,則可使用化學氣相沈 ^上之閑往 "L知法沈積形成。在一 實施例中，閘極導電層1410可以a # 、 A為％雜多晶石夕層、金屬 或金屬合金等導電材料層，此外，門奴夕曰日至屬 閉極導電層141〇表面 也可以選擇形成金屬矽化物。 此外，熟習此技術領域之人切可以了解形成第二 漂移區1530和閘極堆疊層_的製程順序可以相反。 亦即’上述弟^ 一漂移區15 3 0的赞劣。丰_ W衣私步驟可以在形成閘極 堆疊層1400之前或之後進行。 請爹考第ίο圖，其顯示-摻雜本體區165〇形成於 第-漂移區1550巾，摻雜本體區165()的導電形態和第 一漂移區1550相反，例如是N型導電形態。在一實施例 中，可以藉由植入磷等N型摻雜質以形成N型摻雜本體 區1650,摻雜濃度可介於1E13 at()ms/em2至1E14 atoms/cm之間。而其他種N型雜質例如砷、氮、鎵、或 其結合亦可適用本實施例。摻雜本體區165〇可以藉由使 0503-A32795TWF/chad 16 200840047 用大角度斜向離子植入法從單一侧邊進行離子植入而形 成。在本例中，可使用一圖案化植入罩幕（未顯示）遮住位 於第一側邊S1的基底，而從位於第二侧邊S2之基底進 行大角度斜向離子植入。從垂直面起算植入角度可以增 加到60度左右，在執行大角度斜向離子植入步驟之後， 位於第二側邊S2之部分P型漂移區1550被反轉形成N 型掺雜本體區1650，特別是N型摻雜本體區1650可以 延伸至或超過第一漂移區1550的底部接面，使得摻雜本 體區1650的深度至少等於或更深於第一漂移區1550,以 確保沒有P-N接面形成於摻雜本體區1650和井區1200 之間。同時，從第二側邊S2處延伸至部分閘極堆疊層 1400底下的通道區1660也藉由大角度斜向離子植入步驟 形成。而在較佳實施例中，由於摻雜本體區1650係在形 成閘極堆疊層1400和漂移區1550後再藉由大角度斜向 離子植入步驟摻雜形成，因此，可以不需要使用熱驅入 製程，而通道區1660的長度也因而可以固定下來，並滿 足設計者的尺寸需求。 此外，根據減少表面電場技術（RESURF)，N型摻雜 本體區1650、高壓N型井區1200、和第一及第二P型漂 移區1550、1530的尺寸和摻雜濃度亦可選擇性地予以特 別設定以改善表面電場，以允許更高的崩潰電壓。 第11圖顯示在N型井區1200内，形成源極區1610 於摻雜本體區1650中，及形成汲極區1510於第二漂移 區1530中的製程。 0503-A32795TWF/chad 17 200840047 首先’在定義MOS電晶體的源極區ι61〇和汲極區 1510時可以使用淡摻雜（LDd)植入製程，特別是此植入 製程可將LDD掺雜物植入通道區166〇的邊緣侧以提供 源極區1610較淡的摻雜濃度，在一實施例中，p型淡摻 雜區之植入製程可使用中劑量至低劑量的方式植入一 p 型換雜物，例如刪，其摻雜濃度可介於1E13 at〇ms/cin2至 lE14at疆s/cm2之間。而其他種p型摻雜質例如鎵、鋁、 銦、或其結合亦可適用本實施例。 驗 其次，第一和第二間隔層145〇、146〇分別形成於閘 極堆疊層1400的第一和第二侧邊S1、S2兩侧，例如， 一絕緣層可先順應性形成於閘極堆疊層14〇〇和基底11〇〇 表面，在一實施例中，絕緣層可為複合層如包括襯墊氧 化層和一氮化層。絕緣層亦可為單層結構，如包括氧化 矽層、氮化矽層、氮氧化矽層、及或其他絕緣材料。隨 後，絕緣層被圖案化以形成第一和第二間隔層145〇、146〇 於閘極堆豐層1400的第~和第二侧邊SI、S2兩侧。 之後’位於N型換雜本體區165〇中的p型源極區 1610，可藉由植入- P型接雜物形成，例如硼，其摻雜 濃度可介於 lE14atoms/cm2 至 1E16at〇ms/cm2：^。而 其他種P型㈣質例如鎵、銘、銦、或其結合亦可適用 本貫施例。同時，p型淡摻雜區171〇也在此步驟中同時 定義出來，其位於第二間隔層146〇底下且介於p+型源極 區610和通道區1660之間。 另一方面，和第一間隔層1450相距-既定距離的P+ 0503-A32795TWF/chad 18 200840047 型汲極區1510，也可藉由植入一 p型摻雜物形成，例如 硼，其摻雜濃度可介於1E14 atoms/cm2至1E16 atoms/cm2之間。而其他種p型摻雜質例如鎵、鋁、銦、 或其結合亦可適用本實施例。 此外’本體接觸區（body contact region) 1630亦於本 例中形成，其和位於摻雜本體區1650中的P+型源極區 1610相鄰接。舉例而言，N型本體接觸區ι63〇可以藉由
植入鱗等N型摻雜質形成，摻雜濃度可介於1E14 atoms/cm至1E16 atoms/cm2之間。而其他種n型雜質 例如坤、氮、鎵、或其結合亦可適用本實施例。 另在一較佳貫施例中，N型摻雜本體區165〇的雜質 濃度可以實質上小於N+型摻雜本體接觸區（c〇ntact region) 1630而高於N型井區1200的雜質濃度，以降低 導通電阻。此外，第二P型漂移區153〇的雜質濃度亦可 實質練極區或P型淡摻雜區mQ，而實質上 南於第一 P型漂移區1550以降低導通電阻。 在另-實施例中，如S11圖所示，第二漂移區153〇 .的1度實質上—深―於—第-漂移區1550。在本例中，增加第 二漂移區測的深度可以改善導通電阻和崩潰電壓的特 性，其原因在於第二漂移區1530的接面面積的增大可以 降低接面電阻並有效地分散通過接面的電节 此外，請參閱第12圖，其顯示介於ϋ漂移區Μ 和第二漂移區i53〇間接面J2的可能位置。舉例而言， 如欲降低導通電阻，接面】2我.選擇靠近獅堆疊層 0503-A32795TWF/chad 19 200840047 1400的第一侧邊SI，反之，如欲提高崩潰電壓，則接面 J2可以選擇靠近P+型汲極區1510。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。
0503-A32795TWF/chad 20 200840047 【圖式簡單說明】 第1A圖為剖面圖，其顯示傳統具有DDDMOS電晶 體的半導體裝置。 第1B圖為剖面圖，其顯示傳統具有LDMOS電晶體 的半導體裝置。 第2-6圖為剖面圖，其顯示一半導體裝置之製造方法 實施例。 ，其顯示另一半導體裝置之製造 半導體基底100 ; 漂移區550 ; 閘極堆疊層400 ; 第二侧邊S2 ; 閘極導電層410 ; 通道區660 ; 汲極區510 ; 本體接觸區630 ; 半導體基底1100 ; 第一漂移區1550 ; 接面Jl、J2 ; 第一侧邊S1 ; 閘極絕緣層1430 ; 第7-12圖為剖面圖 _ 方法實施例。 【主要元件符號說明】 井區200 ; 隔離結構300 ; 接面Jl、J2 ; 第一侧邊S1 ; 閘極絕緣層430 ; ❿ 摻雜本體區650 ; 源極區610 ; 炎接雜區710T 井區1200 ; 隔離結構1300 ; 第二漂移區1530 ; 閘極堆疊層1400 ; 第二侧邊S2 ; 0503-A32795TWF/chad 21 200840047 閘極導電層1410 ; 通道區1660 ; 汲極區1510 ; 本體接觸區1630。 摻雜本體區1650 源極區1610 ; 淡摻雜區1710 ;
0503-A32795TWF/chad 22

Claims (1)

  1. 200840047 十、申請專利範圍： 1.一種用於高壓操作之半導體裝置，包括： 一半導體基底’具有一井區； 一閘極堆疊層，位於該井區上並具有一第一侧邊和 相對之一第二側邊； 其 一#雜本體區，位於該井區内並包括一通道區 延伸至部分之該閘極堆疊層底下； 鲁 一漂移區，位於該井區内並鄰接該通道區； 一汲極區，位於該漂移區内並和該閘極堆疊層之第 一侧邊相隔一既定距離；及 一源極區，位於該摻雜本體區中接近該閘極堆疊層 之第二側邊處，其中，沒有P_N接面形成於該摻雜二 區和井區之間。 一 2·如申請專利範圍第1項所述之用於高壓操作之丰 更包括—第—和第二間隔層，其分別位於該 % $極堆豐層之第一側邊和第二侧邊上。 、首3.如中請專利範圍第2項所述之用於高壓 ¥體裝置’更包括一淡摻雜區’其位於該第 下且介於該源極區和通道區之間。 w Μ氐 :如申請專利範㈣1項所述之用於高壓操作之丰 、體衣置，其中該半導體裝置為一 PMOs裝置。 5·如申請專利範圍第！項所述之用二° 導體萝w ^, 、阿堡輪作之丰 衣置，其中該漂移區係摻雜有—第—泰 質’且該摻雜本體區和該井區係掺雜有、癌之雜 磙弟—導電形 〇5〇3-A32795TWF/chad 23 200840047 態相反之一第二導電形態之雜質。 6.如申請專利範圍第1項所述之用於高壓操作之半 導體裝置，其中該摻雜本體區之雜質濃度係實質上高於 該井區。 7·如申請專利範圍第1項所述之用於高壓操作之半 導體裝置，其中該汲極區之雜質濃度係實質上高於該漂 移區。 8. 如申請專利範圍第3項所述之用於高壓操作之半 導體裝置，其中該淡摻雜區之雜質濃度係實質上高於該 漂移區。 9. 一種用於高壓操作之半導體裝置，包括： 一半導體基底’具有一井區； 一閘極堆疊層，位於該井區上並具有一第一侧邊和 相對之一第二側邊； 一摻雜本體區，位於該井區内並包括一通道區，其 延伸至部分之該閘極堆疊層底下，其中，沒有P-N接面 形成於該摻雜本體區和井區之間； 一第一漂移區，位於該井區内，鄰接該通道區且至 少橫向延伸至該閘極堆疊層之第一侧邊底下； 一;：及極區，和該閘極堆疊層之第一侧邊相隔一既定 距離； 一源極區，位於該摻雜本體區中接近該閘極堆疊層 之第二侧邊處；及 一第二漂移區，圍繞該没極區並包括一接面，其鄰 0503-A32795TWF/chad 24 200840047 接該第一漂移區。 10. 如申請專利範圍第9項所述之用於高壓操作之半 導體裝置，更包括一第一和第二間隔層，其分別位於該 閘極堆疊層之第一侧邊和第二侧邊上。 11. 如申請專利範圍第10項所述之用於高壓操作之 半導體裝置，更包括一淡摻雜區，其位於該第二間隔層 底下且介於該源極區和通道區之間。 12. 如申請專利範圍第9項所述之用於高壓操作之半 • 導體裝置，其中該半導體裝置為一 PMOS裝置。 13·如申請專利範圍第9項所述之用於高壓操作之半 導體裝置，其中該第一和第二漂移區係摻雜有一第一導 電形態之雜質，且該摻雜本體區和該井區係摻雜有和該 第一導電形態相反之一第二導電形態之雜質。 14.如申請專利範圍第9項所述之用於高壓操作之半 導體裝置，其中該摻雜本體區之雜質濃度係實質上高於 該井區。 ® 15·如申請專利範圍第9項所述之用於高壓操作之半 導體裝置，其中該第二漂移區之雜質濃度係實質上小於 該汲極區而實質上高於該第一漂移區。 16.如申請專利範圍第11項所述之用於高壓操作之 半導體裝置，其中該第二漂移區之雜質濃度係實質上小 於該淡摻雜區而實質上高於該第一漂移區。 17·如申請專利範圍第9項所述之用於高壓操作之半 導體裝置，其中該第一漂移區之深度係實質上等於或淺 0503-A32795TWF/chad 25 200840047 於5亥第二漂移區和該摻雜本體區。 H 一種用於高壓操作之半導體裝置，包括： P型半導體基底，具有一 N型井區； 一閘極堆疊層，位於該N型井區上並具有一第一侧 邊和相對之—第二侧邊，·
    。 N型摻雜本體區，位於該^^型井區内並包括一通 C區其延伸至部分之該閘極堆疊層底下，其中，沒有 P-N接面形成於該尺型摻雜本體區和n型井區之間； ▲ 一 P型第一漂移區，鄰接該通道區且至少橫向延伸 至該閘極堆疊層之第一侧邊底下； 一汲極區，和該閘極堆疊層之第一侧邊相隔一既定 疊層邊:於該'型摻雜本體區中接近該閘極堆 、，p型第二漂移區，圍繞該汲極區並包括一接面 hM妾該p型第一漂移區並介於該閘極堆疊層之一 邊和沒極區之間 θ 和弟二間隔層 为別位於該閘極堆疊層之 弟一侧邊和弟二侧邊上；及 :淡摻雜區’位於該第二間隔層底下且介 區和通這區之間。 τ μ 半導置申請直專:範圍㈣娜之用於高壓操作之 h體衣置，其中該P型第一漂移區之深 於或欠於Θ p型第二漂移區和該N型摻雜本體區。、 0503-A32795TWF/chad 26 200840047 20. 如申請專利範圍第18項所述之用於高壓操作之 半導體裝置，其中該P型第二漂移區之雜質濃度係實質 上小於該淡摻雜區而實質上高於該P型第一漂移區。 21. 如申請專利範圍第18項所述之用於高壓操作之 半導體裝置，其中該N型摻雜本體區的雜質濃度係實質 上高於該N型井區。
    0503-A32795TWF/chad 27
TW096125380A 2007-03-28 2007-07-12 High voltage semiconductor devices TWI364110B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/692,213 US7602037B2 (en) 2007-03-28 2007-03-28 High voltage semiconductor devices and methods for fabricating the same

Publications (2)

Publication Number Publication Date
TW200840047A true TW200840047A (en) 2008-10-01
TWI364110B TWI364110B (en) 2012-05-11

Family

ID=39792725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125380A TWI364110B (en) 2007-03-28 2007-07-12 High voltage semiconductor devices

Country Status (2)

Country Link
US (1) US7602037B2 (zh)
TW (1) TWI364110B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455318B (zh) * 2011-03-08 2014-10-01 Vanguard Int Semiconduct Corp 高壓半導體裝置及其製造方法
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件
TWI462297B (zh) * 2011-03-09 2014-11-21 Asahi Kasei Microdevices Corp Semiconductor device and method for manufacturing semiconductor device
CN104882479A (zh) * 2014-02-28 2015-09-02 无锡华润上华半导体有限公司 一种hvpmos器件及其制造方法
CN109411532A (zh) * 2017-08-17 2019-03-01 三星电子株式会社 半导体装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843002B2 (en) * 2007-07-03 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fully isolated high-voltage MOS device
EP2058862B1 (en) * 2007-11-09 2018-09-19 ams AG Field-effect transistor and method for producing a field-effect transistor.
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US7977743B2 (en) 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
US20100237439A1 (en) * 2009-03-18 2010-09-23 Ming-Cheng Lee High-voltage metal-dielectric-semiconductor device and method of the same
US8048765B2 (en) * 2009-08-28 2011-11-01 Broadcom Corporation Method for fabricating a MOS transistor with source/well heterojunction and related structure
JP4820899B2 (ja) * 2009-10-23 2011-11-24 株式会社東芝 半導体装置
JP5471320B2 (ja) 2009-11-09 2014-04-16 富士通セミコンダクター株式会社 半導体装置とその製造方法
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
WO2012024516A2 (en) * 2010-08-18 2012-02-23 Nearbuy Systems, Inc. Target localization utilizing wireless and camera sensor fusion
US8143130B1 (en) * 2010-10-22 2012-03-27 Richtek Technology Corporation, R.O.C. Method of manufacturing depletion MOS device
CN102130012B (zh) * 2010-12-31 2012-06-27 中国科学院上海微系统与信息技术研究所 Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
US8652916B2 (en) * 2011-02-11 2014-02-18 International Business Machines Corporation Self aligned impact-ionization MOS (I-MOS) device and methods of manufacture
US8524548B2 (en) 2011-04-26 2013-09-03 National Semiconductor Corporation DMOS Transistor with a cavity that lies below the drift region
US8822291B2 (en) 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US8853022B2 (en) * 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US8759913B2 (en) * 2012-05-15 2014-06-24 Richtek Technology Corporation Double diffused drain metal oxide semiconductor device and manufacturing method thereof
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US8643104B1 (en) * 2012-08-14 2014-02-04 United Microelectronics Corp. Lateral diffusion metal oxide semiconductor transistor structure
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
KR20160001913A (ko) * 2014-06-27 2016-01-07 에스케이하이닉스 주식회사 전력용 전자 소자
CN107026199A (zh) * 2016-02-02 2017-08-08 立锜科技股份有限公司 具有双阱的金属氧化物半导体元件及其制造方法
US9543303B1 (en) * 2016-02-02 2017-01-10 Richtek Technology Corporation Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof
CN106169506B (zh) * 2016-08-01 2019-04-09 上海华虹宏力半导体制造有限公司 Ddd mos器件结构及其制造方法
CN106229337A (zh) * 2016-08-16 2016-12-14 上海华虹宏力半导体制造有限公司 Dddmos器件及其制造方法
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
CN110164964A (zh) * 2018-02-12 2019-08-23 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN108682691A (zh) * 2018-05-25 2018-10-19 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN110875389A (zh) * 2018-08-31 2020-03-10 立锜科技股份有限公司 能降低导通电阻的mos元件及其制造方法
CN109830538B (zh) * 2019-01-22 2022-08-16 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
KR102224364B1 (ko) 2019-10-02 2021-03-05 주식회사 키 파운드리 고전압 반도체 소자 및 그 제조 방법
CN113380627B (zh) * 2021-08-12 2021-11-05 晶芯成(北京)科技有限公司 一种ldmos晶体管及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303961B1 (en) * 1998-04-29 2001-10-16 Aqere Systems Guardian Corp. Complementary semiconductor devices
US20020117714A1 (en) * 2001-02-28 2002-08-29 Linear Technology Corporation High voltage MOS transistor
US20050006701A1 (en) 2003-07-07 2005-01-13 Tzu-Chiang Sung High voltage metal-oxide semiconductor device
US7262471B2 (en) * 2005-01-31 2007-08-28 Texas Instruments Incorporated Drain extended PMOS transistor with increased breakdown voltage

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455318B (zh) * 2011-03-08 2014-10-01 Vanguard Int Semiconduct Corp 高壓半導體裝置及其製造方法
TWI462297B (zh) * 2011-03-09 2014-11-21 Asahi Kasei Microdevices Corp Semiconductor device and method for manufacturing semiconductor device
US9048252B2 (en) 2011-03-09 2015-06-02 Asahi Kasei Microdevices Corporation Semiconductor device and method for manufacturing semiconductor device
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件
CN104112769B (zh) * 2013-04-16 2019-06-11 美格纳半导体有限公司 半导体功率器件
CN104882479A (zh) * 2014-02-28 2015-09-02 无锡华润上华半导体有限公司 一种hvpmos器件及其制造方法
CN104882479B (zh) * 2014-02-28 2018-02-27 无锡华润上华科技有限公司 一种hvpmos器件及其制造方法
CN109411532A (zh) * 2017-08-17 2019-03-01 三星电子株式会社 半导体装置

Also Published As

Publication number Publication date
US20080237703A1 (en) 2008-10-02
US7602037B2 (en) 2009-10-13
TWI364110B (en) 2012-05-11

Similar Documents

Publication Publication Date Title
TW200840047A (en) High voltage semiconductor devices
KR101381038B1 (ko) 전력 ｍｏｓｆｅｔ 및 그 형성 방법
US9570545B2 (en) High voltage trench transistor
US8198154B2 (en) Method of forming bottom-drain LDMOS power MOSFET structure having a top drain strap
US8853022B2 (en) High voltage device
US11855202B2 (en) LDMOS transistor
KR101779237B1 (ko) 반도체 전력소자 및 이를 제조하는 방법
US9559187B2 (en) Semiconductor device
US20080093641A1 (en) Method of manufacturing a multi-path lateral high-voltage field effect transistor
US8790971B1 (en) Method of fabricating a super junction transistor
JP2007227746A (ja) 半導体装置及びその製造方法
US20090256200A1 (en) Disconnected DPW Structures for Improving On-State Performance of MOS Devices
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
US10580890B2 (en) Drain extended NMOS transistor
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
TW201340327A (zh) 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
TWI632685B (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
JP2006019508A (ja) 半導体装置及びその製造方法
US20160155797A1 (en) High voltage device with low rdson
US8912066B2 (en) Lateral double-diffused high voltage device
CN111211171B (zh) 横向扩散金属氧化物半导体装置
US8471334B2 (en) Lateral power MOSFET device having a liner layer formed along the current path to reduce electric resistance and method for manufacturing the same
CN108574014B (zh) Ldmos器件及其制造方法
TW201001559A (en) Semiconductor device and method for fabricating the same, bipolar-CMOS (complementary metal-oxide-semiconductor transistor)-DMOS (double diffused metal-oxide-semiconductor transistor) and method for fabricating the same
JP2010199424A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees