CN104882479A - 一种hvpmos器件及其制造方法 - Google Patents

一种hvpmos器件及其制造方法 Download PDF

Info

Publication number
CN104882479A
CN104882479A CN201410073866.5A CN201410073866A CN104882479A CN 104882479 A CN104882479 A CN 104882479A CN 201410073866 A CN201410073866 A CN 201410073866A CN 104882479 A CN104882479 A CN 104882479A
Authority
CN
China
Prior art keywords
type
hvpmos
region
drift
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410073866.5A
Other languages
English (en)
Other versions
CN104882479B (zh
Inventor
马栋
王楠
樊杨
陈斌
彭宇飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201410073866.5A priority Critical patent/CN104882479B/zh
Publication of CN104882479A publication Critical patent/CN104882479A/zh
Application granted granted Critical
Publication of CN104882479B publication Critical patent/CN104882479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供的HVPMOS器件及其制造方法，所述HVPMOS器件包括：P型衬底，设置在底部；缓冲层，设置在所述P型衬底上方；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；源区，设置在所述栅极左侧；漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；其特征在于，在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。通过在漂移区进行P型杂质注入的浓度，可以非常有效地减低HVPMOS器件的导通电阻和提高击穿电压等性能参数。

Description

一种HVPMOS器件及其制造方法
技术领域
本发明涉及一种HVPMOS器件及其制造方法，尤其是降低HVPMOS器件导通电阻的方法，及对应的HVPMOS器件。
背景技术
HVPMOS(High voltage positive channel Metal Oxide Semiconductor，高电压P沟道金属氧化物半导体)因为电路工艺简单，价格便宜，所以在很多数字控制电路得到了广泛的应用。
现有技术中，通常在25BCD工艺平台生产HVPMOS，而25BCD工艺平台中标准的FOX工艺是一个4000+2000A的StackFOX Process（堆叠场氧化层处理），可以用于生产不同类型的半导体器件。其中2000A FOX是为形成NLDMOS（N沟道横向双扩散金属氧化物半导体场效应晶体管）的Drift区（漂移区）而设计的，如果生产过程中不需要NLDMOS半导体器件，出于降低成本的因素考虑，经常会使用一步到位的6500A FOX工艺。
在实现本发明的过程中，发明人发现使用一步到位的6500A FOX工艺存在以下缺陷：使用6500A FOX工艺需要的时间是4000+2000A的FOX工艺时间的两倍，因此生产出来的HVPMOS半导体器件的漂移区（Drift）表面电阻会较大，从而导致整个HVPMOS半导体器件的导通电阻（RDSON）较大，这样就会影响整个HVPMOS半导体器件的参数指标。
发明内容
本发明的目的在于提供一种HVPMOS器件及其制造方法，能够解决现有技术中导通电阻较大的缺陷，同时还可以提高HVPMOS器件的击穿电压。
一方面，本发明提供的HVPMOS器件包括：
P型衬底，设置在底部；
缓冲层，设置在所述P型衬底上方；
N型阱区，设置在所述缓冲层上方；
侧面隔离区，设置在所述N型阱区外侧；
栅极，设置在所述N型阱区之上；
源区，设置在所述栅极左侧；
漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；其特征在于，
在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
进一步地，所述P型杂质注入能量为20Kev。
进一步地，所述P型注入的杂质为硼离子。
另一方面，本发明提供一种HVPMOS器件制造方法，包括：
首先提供一种半导体器件包括P型衬底，设置在底部；缓冲层，设置在所述P型衬底上方；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；源区，设置在所述栅极左侧；漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；
然后在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
进一步地，所述P型杂质注入能量为20Kev。
进一步地，所述P型注入的杂质为硼离子。
本发明的有益效果：与现有技术相比，通过调节漂移区的P型杂质注入浓度，可以非常有效地减低HVPMOS器件的导通电阻。而且因为在漂移区增加P型杂质注入，还优化了漂移区的最大电场强度，提高了HVPMOS器件的击穿电压；使得HVPMOS器件的多个性能参数都得到改善。
附图说明
图1为本发明一实施例涉及HVPMOS器件的剖视图；
图2为本发明一实施例涉及P型杂质注入区浓度与导通电阻和击穿电压之间的关系图；
图3为本发明一实施例涉及P型杂质注入区浓度与击穿电压的关系图；
图4为本发明一实施例涉及P型杂质注入区浓度与HVPMOS器件输出特性的关系图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，作为本发明一优选实施例，首先提供一种HVPMOS器件1包括：P型衬底（P-sub）9，设置在底部；缓冲层(DN+)8，设置在所述P型衬底（P-sub）上方；N型阱区（Nwell）7，设置在所述缓冲层(DN+)上方；侧面隔离区，设置在所述N型阱区外侧，优选地，侧面隔离区为P型阱区（Pwell）5、6；栅极（Gate）2，设置在所述N型阱区（Nwell）之上；源区（Source）4，设置在所述栅极（Gate）左侧；源区（Source）4包括位于N型阱区（Nwell）7内的P型重掺杂区（P+）41、N型重掺杂区（N+）42、和场氧化层（FOX）43；漏区（Drain）3，设置在所述栅极（Gate）2右侧，所述漏区（Drain）3包括位于N型阱区（Nwell）7内的漂流层（Drift或者简称HP）34、35，设置在所述漂流层（Drift或者简称HP）34、35上方的场氧化层（FOX）31、33和P型重掺杂区（P+）32；在所述HVPMOS器件的漂流层（Drift或者简称HP）34、35有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
优选地，所述P型杂质注入能量为20Kev。
优选地，所述P型注入的杂质为硼离子。
另一方面，本发明还提供一种HVPMOS器件制造方法，包括：
首先提供一种半导体器件包括P型衬底（P-sub）9，设置在底部；缓冲层(DN+)8，设置在所述P型衬底（P-sub）上方；N型阱区（Nwell）7，设置在所述缓冲层(DN+)上方；侧面隔离区，设置在所述N型阱区外侧，优选地，侧面隔离区为P型阱区（Pwell）5、6；栅极（Gate）2，设置在所述N型阱区（Nwell）之上；源区（Source）4，设置在所述栅极（Gate）左侧；源区（Source）4包括位于N型阱区（Nwell）7内的P型重掺杂区（P+）41、N型重掺杂区（N+）42、和场氧化层（FOX）43；漏区（Drain）3，设置在所述栅极（Gate）2右侧，所述漏区（Drain）3包括位于N型阱区（Nwell）7内的漂流层（Drift或者简称HP）34、35，设置在所述漂流层（Drift或者简称HP）34、35上方的场氧化层（FOX）31、33和P型重掺杂区（P+）32；然后在所述HVPMOS器件的漂流层（Drift或者简称HP）有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
优选地，所述P型杂质注入能量为20Kev。
优选地，所述P型注入的杂质为硼离子。
如图2所示，当P型杂质注入面密度为1.4×1014cm-2量级时，HVPMOS器件对应的击穿电压（BV）为49V，导通电阻为65mohm.mm2。当P型杂质注入面密度为1.0×1014cm-2量级时，HVPMOS器件对应的击穿电压（BV）为41V，导通电阻为95mohm.mm2。当P型杂质注入面密度为1.2×1014cm-2量级时，HVPMOS器件对应的击穿电压（BV）为47.5V，导通电阻为77mohm.mm2。
所以通过上述参数可以发现，P型杂质注入面密度为1.0×1014cm-2量级与P型杂质注入面密度为1.4×1014cm-2量级相比较，导通电阻由95mohm.mm2减小至65mohm.mm2，减低了32%；而击穿电压提高了8V；这样HVPMOS器件的多个性能参数都得到改善。
图3为本发明一实施例涉及P型杂质注入区浓度与击穿电压的关系图；可以看出，在P型杂质注入面密度为1.4×1014cm-2量级时，HVPMOS器件两端的导通电压较面密度为1.2×1014cm-2量级时更大。而P型杂质注入面密度为1.2×1014cm-2量级时，HVPMOS器件两端的导通电压较面密度为1.0×1014cm-2量级时更大。所以优选地，将P型杂质注入面密度设置为1.4×1014cm-2量级。
图4为本发明一实施例涉及P型杂质注入区浓度与HVPMOS器件输出特性的关系图。可以看出，HVPMOS器件在导通状态时，随着P型杂质注入面密度为从1.0×1014cm-2量级，增加到1.2×1014cm-2量级，再增加至1.4×1014cm-2量级时，HVPMOS器件能承受的电压和电流都不断增加。
因此，本发明实施例中，优选地P型杂质注入面密度为1.4×1014cm-2量级时，可以使得HVPMOS器件的多个性能参数都得到改善。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (6)

1.一种HVPMOS器件，包括：
P型衬底，；
缓冲层，位于所述P型衬底上方；
N型阱区，位于所述缓冲层上方；
侧面隔离区，位于所述N型阱区外侧；
栅极，位于所述N型阱区上方；
源极区和漏极区，分别位于所述栅极的两侧；
漂移区，位于所述漏极区下方；
其特征在于，
在所述漂移区有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
2.如权利要求1所述的HVPMOS器件，其特征在于，所述P型杂质注入能量为20Kev。
3.如权利要求1或2所述的HVPMOS器件，其特征在于，所述P型注入的杂质为硼离子。
4.一种HVPMOS器件制造方法，包括：
首先提供一种半导体器件包括P型衬底；在所述P型衬底上方生长一层缓冲层；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；在所述栅极两侧形成漏极区和源极区，在所述漏区下方形成有漂流层；
其中，对所述漂流层进行P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。
5.如权利要求4所述的HVPMOS器件制造方法，其特征在于，所述P型杂质注入能量为20Kev。
6.如权利要求4或5所述的HVPMOS器件制造方法，其特征在于，所述P型注入的杂质为硼离子。
CN201410073866.5A 2014-02-28 2014-02-28 一种hvpmos器件及其制造方法 Active CN104882479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410073866.5A CN104882479B (zh) 2014-02-28 2014-02-28 一种hvpmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410073866.5A CN104882479B (zh) 2014-02-28 2014-02-28 一种hvpmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104882479A true CN104882479A (zh) 2015-09-02
CN104882479B CN104882479B (zh) 2018-02-27

Family

ID=53949895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410073866.5A Active CN104882479B (zh) 2014-02-28 2014-02-28 一种hvpmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104882479B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020870A1 (en) * 1995-10-26 2002-02-21 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device and method of manufacturing the same
US20030227053A1 (en) * 2002-06-11 2003-12-11 Fujitsu Limited ESD protection circuit
CN200969352Y (zh) * 2006-04-24 2007-10-31 Bcd半导体制造有限公司 横向dmos结构
TW200840047A (en) * 2007-03-28 2008-10-01 Taiwan Semiconductor Mfg High voltage semiconductor devices
EP1986240A2 (en) * 2003-10-23 2008-10-29 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020870A1 (en) * 1995-10-26 2002-02-21 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device and method of manufacturing the same
US20030227053A1 (en) * 2002-06-11 2003-12-11 Fujitsu Limited ESD protection circuit
EP1986240A2 (en) * 2003-10-23 2008-10-29 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
CN200969352Y (zh) * 2006-04-24 2007-10-31 Bcd半导体制造有限公司 横向dmos结构
TW200840047A (en) * 2007-03-28 2008-10-01 Taiwan Semiconductor Mfg High voltage semiconductor devices

Also Published As

Publication number Publication date
CN104882479B (zh) 2018-02-27

Similar Documents

Publication Publication Date Title
US9257979B2 (en) Embedded JFETs for high voltage applications
TW201601291A (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
CN104078364A (zh) 超接合半导体装置的制造方法
US20140346598A1 (en) High voltage pmos (hvpmos) transistor with a composite drift region and manufacture method thereof
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
CN103337498A (zh) 一种bcd半导体器件及其制造方法
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN107123684A (zh) 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
CN102760754A (zh) 耗尽型vdmos及其制造方法
US20210175347A1 (en) Ldmos device and manufacturing method thereof
CN106558502A (zh) 绝缘栅型开关元件及其制造方法
US10867995B2 (en) Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN101834202B (zh) 降低热载流子效应的n型横向绝缘栅双极型器件
CN101819993B (zh) 降低热载流子效应的p型横向绝缘栅双极型器件
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN207896095U (zh) 一种双通道变掺杂ldmos器件
CN107887447B (zh) 一种mos型器件的制造方法
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
CN104882479A (zh) 一种hvpmos器件及其制造方法
CN109216431A (zh) 完全隔离型的横向扩散金属氧化物半导体结构及制造方法
CN104733528A (zh) 半导体器件及其制造方法
CN201667336U (zh) 降低热载流子效应的n型横向绝缘栅双极型器件
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171031

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant