TW200839978A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW200839978A TW200839978A TW097107452A TW97107452A TW200839978A TW 200839978 A TW200839978 A TW 200839978A TW 097107452 A TW097107452 A TW 097107452A TW 97107452 A TW97107452 A TW 97107452A TW 200839978 A TW200839978 A TW 200839978A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- dram
- semiconductor device
- heat
- interposer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Description
200839978 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體裝置。 【先别技術】 近年來,在如MPU之半導體裝置中,其速度係逐 漸取決於CPU、GPU等的邏輯LSI與如DRAM的記憶 體之間的資料轉送速度。為了加速資料轉送速度,在 DRAM的下方配置邏輯LSI,透過例如屬於配線界面的 中介層(interposer)將DRAM及邏輯LSI相接合已為 人所知。在如上所示之半導體裝置中,係在DRAM的上 方配置有用以釋出該DRAM及邏輯LSI之熱的散熱構 件。由CPU、GPU等的邏輯LSI所發生的熱,係經由中 介層及DRAM而傳達至散熱構件,且由該散熱構件釋 出。 【發明内容】 (發明所欲解決之課題) 但疋,母逢釋出邏輯LSI的熱時,該熱的大部分會 施予至DRAM。因此,當DRAM的溫度超過DRAM之 容許敢尚溫度時,會在dram發生異常動作。此外,當 DRAM的溫度分布變大時,會有發生熱應力而使元件特 性改變,在較為激烈的情形下,甚至會有元件破損的情 況0 本發明係鑑於如上所示情形而研發者,其課題在提 供一種可有效釋放出由邏輯LSI之基板所發生的熱,且 可縮小溫度上升或溫度分布的半導體裝置。 (用以解決課題之手段) 為了解決前述課題,本發明的特徵係具備:第一基 200839978 板;配置在該第一基板之一側,與該第一基板相接合的 第二基板;以及配置在該第二基板之另一側,用以釋放 出前述第一及第二之各基板的熱的散熱構件,在前述第 一基板與前述散熱構件之間係設有在該等之間於前述 第二基板迁迴延伸的熱旁通路徑。 (發明之效果) 根據本發明,在第一基板與散熱構件之間係設有在 該等之間於第二基板适迴延伸的熱旁通路徑。由此,在 第二基板發生的熱的大部分係經由熱旁通路徑而傳至 月欠熱構件’而非傳至弟一基板。藉此,當以例如dram 構成第一基板,以例如CPU、GPU等的邏輯LSI構成第 二基板時,可確實抑制因由該邏輯LSI發生的熱而使 DRAM的溫度超過容許值或使DRAM的溫度分布變 大。因此,藉由將邏輯LSI的熱施予至DRAM,可確實 抑制發生如習知技術之異常動作或元件特性變動等。 【實施方式】 以下使用圖式說明本發明之實施形態之例。第一圖 係本發明之第一實施形態,係顯示將本發明適用於具有 3次兀構造之半導體裝置1〇之例圖。如第一圖所示,本 實施例之半導體裝置1〇係具備作為第一基板之DRAM 1 ° DRAM 1係具有形成有未顯示於圖之DRAM電路 ,且相疊層的五片半導體晶片la。各半導體晶片u 糟由將分別由例如矽所構成之未顯示於圖的晶圓在形 成有電路圖案之複數個區域予以分離而形成。 ^ 構成DRAM 1之複軸半導體晶片la巾構成 層之半導體晶片la,係固定在配置於該半導體晶片之下 200839978 3 = ΐ介詹3的上面3a。此外,在中介層3的下面3b, ’、疋有等作為第二基板的邏輯LSI 4。藉 DRAM 1及邏輯LSI 4,係透過中介層3而彼此相接 a 4輯LSI 4在圖式之例中係具有單一之半導體晶 片其中,如以往眾所週知,中介層3係用以調整DRAM 1與邏輯LSI 4之配線間距的再配線基板。 此外,半導體裝置10係具備作為用以保護DRAM 1 之保護構件的包覆模具(overmold) 2。包覆模具2係由 環氧樹脂及陶瓷等所構成,以由其上方及侧方覆蓋 DRAM 1的方式予以配置。包覆模具2之熱傳導率在圖 式之例中為0.7W/m°C。 在包覆模具2上,係配置有用以將DRAM 1及邏輯 LSI 4之熱釋出的散熱構件。散熱構件在圖式之例中係 由政熱片6所構成。散熱片6係由例如金屬及陶兗等所 形成。 在本實施例之半導體裝置1〇中,在邏輯LSI 4與散 熱片6之間設有在該等之間於DRAM 1适迴延伸的熱旁 通路徑5。 熱旁通路徑5係具有第一旁通部7、第二旁通部8 及第三旁通部9。各第一旁通部7、各第二旁通部8及 各第三旁通部9係分別由銅或銘等所形成。當各旁通部 7、8、9分別由銅形成時,各熱傳導率為392W/m°C。 第一旁通部7在圖式之例中係呈圓板狀,且配置在 中介層3之下面3b上。在第一旁通部7之中心部係形 成有邏輯LSI 4所嵌合的嵌合孔Η。 第二旁通部8在圖式之例中,一端與第一旁通部7 之周緣部7a相連接,且呈以由該周緣部包圍DRAM 1 200839978 的方式’將中介層3及包覆模具2之内部朝向散熱片6 延伸的筒狀。作為第二旁通部8之另一端的上端係與散 熱片6相接觸。 第三旁通部9係由邏輯LSI 4將中介層3的内部朝 上方延伸且另外將該中介層的内部朝向第二旁通部8延 伸。 第二旁通部8之中介詹3内的部分及第三旁通部9 係以與在中介層3形成配線圖案的手法相同的手法形成 於中介層3。此外,在形成第二旁通部8之包覆模具2 内之部分時,藉由石膏模形成包覆模具2時,與形成包 覆模具2之材料及DRAM 1 —起將成為第二旁通部8之 别述部分的材料放入前述模塑而使其硬化。 其中’在DRAM 1係充填有樹脂製底部填料 (underfill),而且設有用以進行半導體晶片ia間之熱 傳達的熱傳達用貫穿體(導熱孔(thermal via)),但省 略圖式。此外,在中介層3中及疊層DRAM 1中係形成 有用以進行配線的配線圖案,但此亦省略圖式。 在邏輯LSI 4所發生之熱的一部分係由第一圖中的 邏輯LSI 4的上面傳達至第三旁通部9,經由該第三旁 通部而傳達至第二旁通部8。此外,在邏輯LSI 4所發 生之熱的一部分係由邏輯LSI 4傳達至第一旁通部7, 且經由該第一旁通部而傳達至第二旁通部8。傳達至第 二旁通部8的熱係經由該第二旁通部而傳達至散熱片 6,且由該散熱片予以散熱。亦即,在邏輯LSI 4所發生 之熱係以迴避DRAM 1的方式傳達至散熱片6。因此, 邏輯LSI 4的熱難以傳達至DRAM 1,因此可減小DRAM 内之溫度上升及溫度分布。 8 200839978 至由^易充半導體晶片相比,由於抑制熱施予 實抑因此可確 ==广的溫度分布=== /、㈣至DRAM 1,可確實抑制發生如習知 技術之異^動作或元件特性變動等。
第二圖係顯示本發明第二實施形態之半導體裝置 1〇的概要圖。在以下圖式中,係對前述圖式之構成要素 相同的構成要素標註相同的元件符號,且省略其説明: 在該實施形態中,熱旁通路徑5的第二旁通部81 形成在包覆模具2的外表面2a,而非形成在包覆槔具> 之内部。在形成包覆模具2之後,在其外侧嵌入第〆方 通部8,藉此可形成如上所示之構成。 似 根據第二圖所示之例,第二旁通部8的外肩面傳 的大部分係與外部空氣相接。藉此可將由邏輯LSi 1〇 達至第二旁通部8的熱由散熱片6釋出至半導雜 的外方,除此以外亦可由第二旁通部8釋出皇·半導雜私 置10的外方。藉此可更有效釋出邏輯LSI 4的熱。 此外,將第一圖所示者與第二圖所示者加以纟 , 藉由將第二旁通部8形成在包覆模具2的内部與表面 可加大傳熱面積。 _ f
第三圖係顯示本發明第三實施形態之半導巧=會 1〇的概要圖。在該實施形態中,熱旁通路徑5的第二成 通部8的一部分係形成在中介層3的外表面3a而弈二部 在中介層3的内部。此外,第二旁通部8係以在其 分與包覆模具2之間形成有間隙12的方式予以齡部S 在形成中介廣3之後,藉由在其外侧後入第>會I 200839978 嘁 的一部分,可形成如上所示之構成。 根據第三圖所示之例,由於第二旁通部8的外周面 8a全面與外部空氣相接,因此可有效釋出邏輯LSI 4的 熱。 此外,由於在第二旁通部8與包覆模具2之間形成 有間隙12,因此防止由邏輯LSI 4傳達至第二旁通部8 的熱傳達至包覆模具2。 再者,將第一圖所示者與第三圖所示者加以組合, 藉由將第二旁通部8形成在中介層3的内部與表面,可 加大傳熱面積。 第四圖係顯示本發明第四實施形態之半導體裝置 10的概要圖。在該實施形態中,係以在熱旁通路徑5的 第二旁通部8與包覆模具2及與中介層3之間形成有間 隙13的方式形成有第二旁通部8。此外,第三旁通部9 之端部9a係由中介層3的周面3a突出。在形成包覆模 具2及中介層3之後,以包圍該等構件的方式配置第二 旁通部8,且將第三旁通部9的端部9a與該第二旁通部 , 相連接,藉此可形成如上所示之構成。 % 根據第四圖所示之例,由於第二旁通部8的外周面 8a全面與外部空氣相接,因此可有效釋出邏輯LSI 4的 熱。 此外,由於在第二旁通部8與包覆模具2及與中介 層3之間形成有間隙13,因此防止由邏輯LSI 4傳達至 第二旁通部8的熱傳達至包覆模具2及中介層3。 再者,將第一圖所示者與第四圖所示者加以組合, 由於第二旁通部8亦形成在包覆模具2及中介層3的内 部,而可加大傳熱面積。 200839978 將散四圖所示之實施形態中,係顯示 =個覆二具成2,例,亦可在相叠層之 西?署料口 / 中構成攻上層的半導體晶片la上 之。:匕日:」:接合於最上層之半導體晶片la來取代 體如接著劑將散熱片6接合在前述最上 疊層步驟由半導體晶片1a之 最上層之半導體^^予^層在前述 可疊層步驟將散熱“接合在DRAMi, 』季工易進仃散熱片6之安裝作業。 貫穿複婁ί個^體,四圖所示之實施形態中,可使 於散熱“。ίΓ二;=熱傳達用貫穿體接合 dram卜亦可將兮埶、广1 4之熱的-部分傳達至 達至散熱片6。_此^ =述熱傳達用貫穿體輕易傳 3 b了輕易釋出DRAM 1的熱。 使將熱旁通路徑所示之實施形態中’亦可 藉由因此可提升散熱效率。此外, 辦夕网…及口體構成熱旁通路徑5,可藉由液體及固 將熱i通’而可提升散熱效率。再者, 空妝,B — Γ 弟一旁通部7形成為朝上方開放的中 =值刼4±在/、中放入作為熱傳達媒體的液體,藉此可提 液體以::就在熱旁通路徑之-部分或全部使用 第五圖係顯示本發明第五實施形態之半導體裝置 11 200839978 • 10的概要圖。在該實施形態中,在DRAM 1與散熱片6 之間配置有外殼構件14。外殼構件14在圖式之例中係 由金屬所構成。此外,外殼構件14係配置在包覆模具2 之表面,且由該包覆模具上朝其側方延伸。在外殼構件 14之中係充填有作為熱媒體的熱傳達性液體15。散熱 片6係設在由外殼構件14之包覆模具2突出的部分。 散熱片6的下面6a係露出於外殼構件14内,而與熱傳 達性液體15相接。此外,熱旁通路徑5之第二旁通部8 係與外殼構件14相連接。 : 傳至熱旁通路徑5之邏輯LSI 4的熱係經由熱旁通 路徑5而傳達至外殼構件14,再傳達外殼構件14中的 熱傳達性液體15之後,再由熱傳達性液體15傳達至散 熱片6而予以散熱。 根據第五圖所示之例,散熱片6係設在由外殼構件 14之包覆模具2突出的部分而未配置在包覆模具2的上 方,因此即使無法在包覆模具2的上方配置散熱片6 時,亦可藉由使用具有第五圖所示構成的半導體裝置10 來對應如上所示之情形。 ' 第六圖係顯示本發明第六實施形態之半導體裝置 10的概要圖。在該實施形態中,在熱旁通路徑5之第二 旁通部8及第三旁通部9充填有熱傳達性液體15。此 外,在包覆模具2之侧面2b設有上述之外殼構件14。 第三旁通部9内與外殼構件14内係彼此相連通。由邏 輯LSI 4發生的熱係經由第一旁通部7,或經由第三旁 通部9内的熱傳達性液體15而傳達至第二旁通部8。傳 至第二旁通部8的熱係經由該第二旁通部内的熱傳達性 液體15而傳達至散熱片6予以散熱。 12 200839978 如前所述,將熱旁通路徑5的第一旁通部7形成為 朝上方開放的中空狀,與第二旁通部8相連繫,而將作 為熱傳達媒體的液體放入第一旁通部7之中,藉此可提 升傳熱特性。此時,傳熱路徑的全部係由液體所構成。 根據第一圖至弟六圖所示之例,如前所述,在 DRAM 1的下方配置有邏輯LSI 4,透過中介層3將該邏 輯LSI及DRAM 1彼此相連接。 一般而言’邏輯LSI 4的尺寸係小於DRAM 1的尺 厂 寸。當將半導體裝置10安裝在其他基板時,在中介層3 的下面3b設置複數個未顯示於圖之被稱為凸塊的端 子,且將該各凸塊分別連接於前述基板。 因此,如本實施例所示,當將邏輯LSI 4設在中介 層3之下面3b時,即使將中介層3的尺寸形成為與 DRAM 1的尺寸大致相等,亦在中介層3之下面3b存在 用以配置前述複數個凸塊的區域。 但是,在中介層3的上面3a設置邏輯LSI 4,且在 中w層3的下面3b設置DRAM 1時,當將中介層3的 ( 尺寸开>成為與DRAM 1的尺寸大致相等時,在中介層3 之下面3b並不存在用以配置前述複數個凸塊的區域。 因此’為了配置前述複數個凸塊,必須將中介層3的尺 寸形成為大於DRAM 1的尺寸。亦即,與將邏輯LSI 4 0又在中介層3之下面3b的情形相比較,必須加大中介 層3的尺寸。 因此,如本實施例所示,當將邏輯LSI 4設在中介 層3的下面3b時,與將邏輯LSI 4設在中介層3的上面 3a的情形相比較,可達成半導體裝置10整體小型化。 在第一圖至第六圖之例中,係顯示DRAM 1由複數 13 200839978 個半導體晶片la所構成之例,但亦可將本發 單一的半導體晶片la所構成的DRAM來取代=用於由 係顯示邏輯L S Ϊ 4由單一之半導體晶片所構成之^匕外, 亦可將本發明適用於由複數個半導體晶片所成沾但 輯LSI來取代之。 舟战的邏 此外,在第一圖至第六圖之例中,係顯示半導體裝 置10具備dram 1之例,但亦可取而代之或除此以外 將本發明適用於具備例如CPU、GPU等DRAM 1以外 , 之基板的半導體裝置。此時,將CPU及GPU如本實施 例之DRAM 1所示藉由疊層複數個半導體晶片而形成。 【圖式簡單說明】 第一圖係|員示本發明第一實施形態之半導體裝置 的概要圖。 第二圖係顯示本發明第二實施形態之半導體裝置 的概要圖。 第三圖係顯示本發明第三實施形態之半導體裝置 ( 的概要圖。 第四圖係顯示本發明第四實施形態之半導體裝置 的概要圖。 第五圖係顯示本發明第五實施形態之半導體裝置 的概要圖。 第六圖係顯示本發明第六實施形態之半導體裝置 的概要圖。 【主要元件符號說明】 1 第二基板(DRAM) 200839978 la 半導體晶片 2 保護構件(包覆模具) 2a 外表面 2b 側面 3 中介層 3a 上面(周面或外表面) 3b 下面 4 第一基板(邏輯LSI) 5 熱旁通路徑 6 散熱構件(散熱片) 6a 下面 7 第一旁通部 7a 周緣部 8 第二旁通部 8a 外周面 9 第三旁通部 9a 端部 10 半導體裝置 11 嵌合孔 12 間隙 13 間隙 14 外殼構件 15 熱傳達性液體 15
Claims (1)
- 200839978 十、申請專利範園: 1. 一種半導體裝置,其特徵為具備:第一基板;配置在 該第一基板之一侧,與該第一基板相接合的第二基 板;以及配置在該第二基板之另一側,用以釋出前述 第一及第二之各基板的熱的散熱構件,在前述第一基 板與前述散熱構件之間係設有在該等之間於前述第 二基板迂迴延伸的熱旁通路徑。 2. 如申請專利範圍第1項之半導體裝置,其中,另外具 備以覆蓋前述第二基板之至少側面的方式予以配置 的保護構件,前述熱旁通路徑係設在前述保護構件之 内部與表面之至少一方,且由具有熱傳導率高於前述 保護構件之熱傳導率的材料所構成。 3. 如申請專利範圍第2項之半導體裝置,其中,前述熱 旁通路徑係以在與前述保護構件之間形成有間隙的 方式予以配置。 4. 如申請專利範圍第1項至第3項中任一項之半導體裝 置,其中,另外具備配置在前述第一基板與前述第二 基板之間,且用以將前述兩基板彼此相連接的中介 V 層,前述熱旁通路徑之一部分係設在前述中介層之内 部與表面之至少一方。 5. 如申請專利範圍第4項之半導體裝置,其中,前述熱 旁通路徑係以在與前述中介層之間形成有間隙的方 式予以配置。 6. 如申請專利範圍第1項至第5項中任一項之半導體裝 置,其中,前述熱旁通路徑係固體。 7. 如申請專利範圍第1項至第6項中任一項之半導體裝 置,其中,在前述熱旁通路徑内之至少一部分封入有 16 200839978 液體。 8. 如申請專利範圍第1項至第7項中任一項之半導體裝 置,其中,在前述第二基板與前述散熱構件之間係配 置有已封入液體的外殼構件,前述熱旁通路徑係與前 述外殼構件相連接。 9. 如申請專利範圍第1項至第8項中任一項之半導體裝 置,其中,在前述第一基板及前述第二基板之至少一 方係具有相疊層之複數個半導體晶片。17
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055354 | 2007-03-06 | ||
JP2007091082 | 2007-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200839978A true TW200839978A (en) | 2008-10-01 |
TWI456712B TWI456712B (zh) | 2014-10-11 |
Family
ID=39738212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097107452A TWI456712B (zh) | 2007-03-06 | 2008-03-04 | 半導體裝置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8183686B2 (zh) |
JP (1) | JP5521546B2 (zh) |
KR (1) | KR101477309B1 (zh) |
TW (1) | TWI456712B (zh) |
WO (1) | WO2008108335A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103975428A (zh) * | 2011-11-14 | 2014-08-06 | 美光科技公司 | 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 |
CN104247007A (zh) * | 2012-04-17 | 2014-12-24 | 高通股份有限公司 | 使用外部和内部热容性材料的增强型封装热管理 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8154116B2 (en) * | 2008-11-03 | 2012-04-10 | HeadwayTechnologies, Inc. | Layered chip package with heat sink |
CN104053337A (zh) * | 2013-03-15 | 2014-09-17 | 君瞻科技股份有限公司 | 具散热功能的电子装置及其散热模块 |
US10541229B2 (en) | 2015-02-19 | 2020-01-21 | Micron Technology, Inc. | Apparatuses and methods for semiconductor die heat dissipation |
US10008395B2 (en) * | 2016-10-19 | 2018-06-26 | Micron Technology, Inc. | Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill |
WO2023085672A1 (ko) * | 2021-11-12 | 2023-05-19 | 삼성전자주식회사 | 열 전도성 계면 물질을 수용하는 인쇄 회로 기판 구조체를 포함하는 전자 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336052A (ja) | 1986-07-30 | 1988-02-16 | Aisin Seiki Co Ltd | スタ−リング機関の高温熱交換器 |
JPS6336052U (zh) * | 1986-08-27 | 1988-03-08 | ||
JPH07235633A (ja) * | 1994-02-25 | 1995-09-05 | Fujitsu Ltd | マルチチップモジュール |
JPH0878616A (ja) | 1994-09-02 | 1996-03-22 | Fujitsu Ltd | マルチチップ・モジュール |
JPH0878618A (ja) * | 1994-09-08 | 1996-03-22 | Fujitsu Ltd | マルチチップモジュール及びその製造方法 |
TW367436B (en) * | 1997-11-19 | 1999-08-21 | Sun Tai Lin | Heat pipes radiator |
JP2002110869A (ja) | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置 |
JP3842759B2 (ja) * | 2003-06-12 | 2006-11-08 | 株式会社東芝 | 三次元実装半導体モジュール及び三次元実装半導体システム |
JP2005166752A (ja) * | 2003-11-28 | 2005-06-23 | Ngk Spark Plug Co Ltd | 半導体部品の冷却装置及び冷却装置付き半導体部品 |
US7271479B2 (en) * | 2004-11-03 | 2007-09-18 | Broadcom Corporation | Flip chip package including a non-planar heat spreader and method of making the same |
JP4086068B2 (ja) * | 2004-12-27 | 2008-05-14 | 日本電気株式会社 | 半導体装置 |
-
2008
- 2008-03-03 KR KR1020097019047A patent/KR101477309B1/ko active IP Right Grant
- 2008-03-03 WO PCT/JP2008/053769 patent/WO2008108335A1/ja active Application Filing
- 2008-03-03 US US12/530,093 patent/US8183686B2/en active Active
- 2008-03-03 JP JP2009502573A patent/JP5521546B2/ja active Active
- 2008-03-04 TW TW097107452A patent/TWI456712B/zh active
-
2012
- 2012-04-26 US US13/457,051 patent/US8878358B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103975428A (zh) * | 2011-11-14 | 2014-08-06 | 美光科技公司 | 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 |
CN103975428B (zh) * | 2011-11-14 | 2016-12-21 | 美光科技公司 | 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 |
US10170389B2 (en) | 2011-11-14 | 2019-01-01 | Micron Technology, Inc. | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods |
US10741468B2 (en) | 2011-11-14 | 2020-08-11 | Micron Technology, Inc. | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods |
US11594462B2 (en) | 2011-11-14 | 2023-02-28 | Micron Technology, Inc. | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods |
CN104247007A (zh) * | 2012-04-17 | 2014-12-24 | 高通股份有限公司 | 使用外部和内部热容性材料的增强型封装热管理 |
CN104247007B (zh) * | 2012-04-17 | 2018-03-30 | 高通股份有限公司 | 使用外部和内部热容性材料的增强型封装热管理 |
Also Published As
Publication number | Publication date |
---|---|
US20100102441A1 (en) | 2010-04-29 |
US8183686B2 (en) | 2012-05-22 |
KR101477309B1 (ko) | 2014-12-29 |
WO2008108335A1 (ja) | 2008-09-12 |
JP5521546B2 (ja) | 2014-06-18 |
JPWO2008108335A1 (ja) | 2010-06-17 |
KR20090119772A (ko) | 2009-11-19 |
US20120205792A1 (en) | 2012-08-16 |
US8878358B2 (en) | 2014-11-04 |
TWI456712B (zh) | 2014-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11594462B2 (en) | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods | |
KR102372300B1 (ko) | 스택 패키지 및 그 제조 방법 | |
CN104701287B (zh) | 具有热点热管理部件的3dic封装 | |
TWI278976B (en) | Integrated circuit package device and method for manufacturing the same | |
TWI253701B (en) | Bump-less chip package | |
TW200839978A (en) | Semiconductor device | |
TW201735291A (zh) | 帶有多種熱界面材料之多晶片封裝體 | |
TWI680543B (zh) | 具有底部填充控制腔之半導體裝置總成 | |
TW201201329A (en) | Thermally enhanced electronic package and method of manufacturing the same | |
KR20150094135A (ko) | 반도체 패키지 및 이의 제조방법 | |
TW201241919A (en) | Interposer and semiconductor module using same | |
TW201209986A (en) | Semiconductor package structure and manufacturing process thereof | |
JP2017525150A (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
TW202010072A (zh) | 半導體封裝裝置 | |
WO2021114410A1 (zh) | 一种用于系统散热的封装结构及其封装工艺 | |
TW201533882A (zh) | 覆晶堆疊封裝 | |
CN106158785B (zh) | 散热型封装结构及其散热件 | |
TWI650816B (zh) | 半導體裝置及其製造方法 | |
JP2011035352A (ja) | 半導体装置 | |
TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
TW578282B (en) | Thermal- enhance MCM package | |
JP2010251427A (ja) | 半導体モジュール | |
TWI733142B (zh) | 電子封裝件 | |
TWI721898B (zh) | 半導體封裝結構 | |
TWI834469B (zh) | 半導體封裝及其製造方法 |