TW200824034A - Semiconductor device and method for forming the same - Google Patents
Semiconductor device and method for forming the same Download PDFInfo
- Publication number
- TW200824034A TW200824034A TW096139288A TW96139288A TW200824034A TW 200824034 A TW200824034 A TW 200824034A TW 096139288 A TW096139288 A TW 096139288A TW 96139288 A TW96139288 A TW 96139288A TW 200824034 A TW200824034 A TW 200824034A
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- mask
- line
- insulating layer
- contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 19
- 230000005611 electricity Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 160
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 239000002023 wood Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101001119763 Bacillus subtilis (strain 168) RNA polymerase sigma-B factor Proteins 0.000 description 1
- 101100111707 Botryococcus braunii SSL-2 gene Proteins 0.000 description 1
- 101100366714 Caenorhabditis elegans ssl-1 gene Proteins 0.000 description 1
- 241000282994 Cervidae Species 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 241000239218 Limulus Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical group [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 101150041759 boss gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 235000020243 first infant milk formula Nutrition 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003307 slaughter Methods 0.000 description 1
- 229910021647 smectite Inorganic materials 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200824034 ZDyojpu.doc 九、發明說明: 【發明所屬之技術領域^ 路之例不性實施例大體而言是關於線之 成,且更特定§之,是關於半導 H線之形 實施例亦是關於諸如^ 巾的位元線及其職方法。 【先刖技術】 、,隨著半導體裝置變得愈來愈積集,圖案之寬度 鄰^案之間關隔將會減小。習知是藉由執行各 程來形成精細圖案。⑼,隨料導 ^衣 這種微影製財之料料度(misalignment 降低。因此,,在微影製程期間,精細圖案(例如,接) 相對於下層導電區域經常是料準的。舉例而言,在形^ 位元線之u衫製私期間即使出現輕微程度之對不準時,亦 會出現位元線和位元線接觸窗之間的對不準,因此使一個 位兀線橋接至相鄰位元線。此外,由於微影製程裕度之降 低,相鄰位元線可能變得彼此電性連接。 【發明内容】 本文中所述之例示性實施例提供一種導電線 (conductive line)結構及其形成方法。本文中所述之例示性 貫施例亦提供一種包括位元線之非揮發性記憶體裝置及其 形成方法。本文中所述之例示性實施例亦提供一種包括非 揮發性記憶體裝置之記憶卡。本文中所述之例示性實施例 亦提供一種包括非揮發性記憶體裝置之堆疊記憶體裝置。 200824034 zoyo^pn.doc 本文中例示性所描述之一實施例是以下列形成導電線 之方法作為特徵,所述方法包括:在基板上形成絕緣層, 基板包括多個第一區域以及多個第二區域,第二區域中之 * 每一者置於相鄰第一區域之間;在絕緣層上形成多個第一 、 導電線5弟一導電線經由穿過絕緣層之各別弟一接觸窗電 性連接至各別的第一區域;在第一線之侧壁上形成多個間 隙壁;藉由移除間隙壁中之相鄰者之間的絕緣層來在相鄰 第一接觸窗之間形成多個接觸孔,接觸孔暴露各別的第二 (^ 1 區域;以及形成填充各別接觸孔之多個第二接觸窗且形成 電性連接至各別第二接觸窗之多個第二導電線。 本文中例示性所描述之另一實施例是以下列形成非揮 發性記憶體裝置之方法作為特徵,所述方法包括:在具有 多個主動區域之基板上形成字串選擇線、接地選擇線以及 字串選擇線與接地選擇線之間的多個字元線,字串選擇線 和以及接地選擇線以及多個字元線跨越主動區域;形成覆 蓋接地選擇線、字串選擇線以及多個字元線之絕緣層;圖 1/ 案化絕緣層以形成多個第一接觸孔;形成在各別第一接觸 孔内之多個第一接觸窗且形成電性連接至各別第一接觸窗 之多個第一位元線;在第一位元線之側壁上形成多個間隙 壁;藉由移除多個間隙壁中之相鄰者之間的絕緣層來在多 ~ 個第一接觸孔中之相鄰者之間形成第二接觸孔;以及形成 -在第二接觸孔内之第二接觸窗以及形成電性連接至第二接 觸窗之第二位元線。 本文中例示性所描述之再一實施例是以下列堆疊記憶 7 200824034 2Dyojpii.doc 體衣置作為4寸彳政’其包括:具有至少兩個堆疊基板之多個 基板;以及置於基板中之至少—者上的記憶體裝置。在此 實施例中,記憶難置可根騎接在制段落中所揭露之 方法而形成。 本文巾例雜職叙再—實施财以刊記憶卡作 為特徵,,包括··微處理器及耦接至微處理器之記憶體裝 置。在此實施例中,記憶體裝置可根據緊接在前的段落中 所揭露之方法而形成。 紐ίΐΓ例稀所描述之又—實_是町列半導體裝 =寸Μ,其包括:多個第一位元線以及連接至各別第 :位7L線之多個第—接觸窗;形成於第—位元線中之每一 =側壁上的間隙壁’ ·以及自對準地置於相鄰間隙壁之間 綠::位元線以及與第二位元線自對準且連接至第二位元 綠的弟二接觸窗。 “本文中例示性所描述之另一實施例是以下列非揮癸性 體裝置:為特徵’其包括:包括由元件隔離區域i定 於的基板;字串選擇線、接地選擇線以及置 、二! 接地選擇線之間的多個字元線,其中字串 ί串與接地選擇線以及字元線跨越主動區域;覆蓋 緣接地選擇線、多個字元線以及主動區域之絕 窗電性連接至奇數主動區域的第一接觸 -位各別第—接觸窗之第一位元線;形成於第 壁壁上的間隙壁;以及自對準地置於相麵 、一立元線以及與第二位元線自對準且連接至第 200824034 23yojpif.doc 一一不一饮啊因 u 本文中例示性所描述之又一實施例是以下列形 體裝置之方法作為特徵,所述方法包括:在基板上 ^ 一絕緣層;在第一絕緣層上形成第一罩幕,第一罩幕只= 一,口;使用第-罩幕來在第_絕緣層内形成第_凹= -罩秦上且在第一凹槽之側面上形成第二絕緣層。 ^-凹槽’第二凹槽具有比第—凹槽小的寬度殖 位元線之夕^ 除第二絕緣層來形成用於 w—、夕弟二凹槽,每一第三凹槽在第一罩幕盘第一 罩綦之間;形成呈右 ♦ 早举,、弟— 由使用第三罩ί:ί:;;二凹!1之開:的第三罩幕;藉 圖案化第-絕緣芦 一罩幕作為蝕刻罩幕’ 之H H 射二成置於相鄰第一罩幕與第二i篡 以及第二罩對準的多個接觸孔,·在第-罩幕 觸孔,·以及藉由對導填充第三凹槽以及各別接 線以及多個接觸窗^觸咨自=钱刻製程來形成多個導電 本文中例示:所對準於各別導電線。 方法作為特徵,所述;;包括再二實施例是以下列形成線之 在第一絕緣層上形成第一·在基板上形成第一絕緣層; 凹槽;形成分割第—凹槽之罩幕於其中界定第-凹槽内且界定第罘—罩綦,第二罩幕置於第一 形成第三罩幕,第篡::罩幕之間的多個第三凹槽; 一者的開口;藉由&用第i跨越多個第三凹槽中之至少 作為钱刻罩幕而圖宰—罩幕、第二罩幕以及第-罩幕 弟―絕緣層來形成與第三凹槽自對 9 200824034
jpii.doC ί凹ί且二電:J藉:以導電材料填充接觸孔以及第 對應的導電線之多個;妾觸^形成多個導電線以及自對準於 體裝置之方另—實施例是以下列形成半導 -絕緣層;形成穿過^ 34方法包括:在基板上形成第 個第一接觸窗中緣層之多個第一接觸窗;在多 接觸窗;在第形成穿過第-絕緣層之第二 槽,其中第—絕緣層構’絕緣結構界定凹 第-絕緣層上形成多個第:;導=界^凹f之下表面;在 連接至多個第一接觸窗中之對應者.一導電線電性 二導電線,第二導電線電性連;至第二 =槽内形成第 結構形成於多個第——接觸*,其中絕緣 本文編性所側壁上。 ϋ 置作為特徵,其包括:基板上轉體裝 緣層之多個第一接觸窗;穿過第—浐思曰,牙過弟一絕 中之相鄰者之間的第二接觸窗,·第巴—曰且在多個接觸窗 構,絕緣結構界定凹槽,其中第—、、=緣層上之絕緣結 定凹槽之下表面;第-絕緣層上之;:匕少-部分界 第-繼電性連接至多個第—接觸窗中之=:多個 :槽:ί第二導電線,第二導電線電性連接:第’以及 自,其中絕緣結構形成於多個第一 弟一接觸 壁上。 ^線中之相鄰者的侧 最後,本文中例示性所描述之另-實施例是《下列形 10 200824034 z.^^ujpif.d〇C 成半=體裝置之錢作為特徵,所述方法包括:在 形,弟-絕緣層,:在第—絕緣層上形成多個第—位元 在弟-絕緣層上形成絕緣結構;以及在第—絕緣層上第 緣結構自料。 辑,其位元線相對於絕 【實施方式】 以下將參看隨附圖式更詳細地描述例示性實施例。铁 Ο =,t等實Ϊ例可以:同形式實現且不應建構為限於本; :所陳述之貫闕。貫情為,提供此等實❹m使得本 露案將是透徹且完整的,且將向所屬技術領域中具有通常 知識者充分傳達本發明之範_。 各圖中,為說明之清楚起見,會將各層以及區域之尺 寸作誇大地描繪。亦應理解,#—層(或膜)被稱作在另 一層或基板“上”時’其可直接在另一層或基板上,或亦可 存在插入層。另外,應理解,當—層被稱作在另一層“下,, 時,其可直接在下方,且亦可存在—或多個插入層外; 亦應理解,當-層(或膜)被稱作在兩個層“之間,,時,苴 可為此兩個層之間的唯-層’或亦可存在—或多個插入層: 例示性實施例中所提及之“半導體基板(semic〇nduct〇r substrate),,或“基板,,可指基於任意半導體之結構。基於半導 體之結構可包括I有絕緣層i之石夕的絕緣體上石夕 (silicon-on-insulator,SOI)、具有藍寶石上之矽的藍寶石 上'Ulics— ’ S〇S)、錢、摻雜或未推雜之 矽、藉由磊晶生長技術而形成之磊晶層以及另一半導體結 200824034 jjjn.doc 構。另外,“半導體基板,,或“基板,,可 體裝2例如’記憶體裝置)之半導體基板導 •如本文中以下所使用之術語“奇數位元纟^ line)’’與“偶數位元線(evenbiUine),,是相對的。♦ 1 線被稱為“奇數位元線,,時,鄰近此綠、田古立元 “偶數位S線,,。相反n偏r 2、,泉之位树被稱為 护郫^ Λ 個位70線被稱為“偶數位元線” 線之位辑被稱為“奇數位元線”。舉例而 :,,,士虽考慮相鄰兩個位元線時,當—個位元線為“奇數位元 各% ’另一個位元線為“偶數位元線,,,且反之亦然。 本文中所述之例示性實施例是關於形成線以及由此產 生之線結制料。例秘實施例亦騎諸如記憶體裝置 之半導體裝置中的位元線之形成。例示性實闕亦可關於 非揮發性記,itm之位元線且關於用於形成其之方法。 在下文中將例示性地描述各種類型之線。此外,將描述非 揮發性記憶體裝置之位元線作為實例。 ο 圖1是諸如NAND快閃記憶體裝置之非揮發性記憶體 裝置之一實施例的等效電路圖。 芩看圖1 ’字串選擇線(stringseiectiine)SSL以及接地 選擇線(ground select line)GSL 置於列方向(row direction) (例如,x轴方向)上,且字元線WL0至WLm-1置於字串 選擇線SSL與接地選擇線GSL之間。位元線BL0至BLn-1 置於行方向(column direction)(例如,y軸方向)上以跨越 字元線WL0至WLm-1。 多個記憶體單元耦接至字元線WL0至WLm-1中之每 12 200824034 一者,以使在行方向上排列之多個記憶體單元(mem07 cell)MC0至MCm-1串聯,以形成單位NAND字串(unit NAND string)。字串選擇電晶體SST以及接地選擇電晶體 GST置於每一單字串之兩侧上。在列方向上排列 的字串選擇電晶體SST之閘極彼此連接,以形成字串選擇 線SSL,且在列方向上排列的接地選擇電晶體GST之閘極 彼此連接,以形成接地選擇線GSL。位元線被連接至每一 NAND子串之各別子串選擇電晶體%丁(例如,經由汲極 區域)。接地選擇電晶體GST之源極區域連接至共同源極 線 CSL。 '、 圖2是諸如N0R快閃記憶體裝置之非揮發性記憶體 裝置之一實施例的等效電路圖。 參看圖2,且不同於圖1之NAND快閃記憶體裝置, 位兀線BL以及源極線S/L連接至每一記憶體單元。亦即, 在行方向上排列之記憶體單元是彼此分離的。 、有許多可組合在字元線中之記憶體單元之類型以及形 ^。,例而言,記憶體單元可包括在半導體基板上順序堆 =之牙隧絕緣層(tunneling insulati〇n⑽釕)、記憶層(或電 荷儲存層)以及控制絕緣層(control insulati〇n layer)(或閘 極電層)。記憶層可包括能_存自基板注人而穿過穿 ,絕緣f之電荷的材料。舉例而言,記憶層可包括能夠以 阿fe阱岔度捕獲電荷之絕緣體材料。此絕緣體材料包括(例 如)氣化物、氧化銘(A12〇3)、氧化铪(HfO)、氧化給紹 (HfAlO)、氧化銓矽(HfSi〇)或其組合。另外,多晶矽奈 13
200824034 z^yo^pn.doc 米粒,立孟屬奈来粒子、富勒體(fUllei,eneS)或其類似物可 用作°己丨思層或併入記憶層内。諸如多晶矽之浮置閘亦可用 作記憶層。 J用 —在圖1之NAND快閃記憶體裝置中,在行方向上排列 的字串選擇電晶體SST之汲極區域連接至各別線BL0至 BLn_l。在圖2之N〇R㈣記憶體裝置巾,位元線则 f 31連接至每_記憶體單元。因此,為形成可靠的高 又和木之決閃屺彳思體裝置,位元線在NAnd快閃記憶體裝 置中連接至對應字串選擇電㈣SST,且在N〇R 憶體裝置中連接至各別記憶體單元 MC。 一根據本文中所述之實施例,NAND快閃記憶體裝置之 位’線u位元線接觸窗連接至字串選擇電晶體SST之汲 極區域且NOR快閃記憶體裝置之位元線連接至記憶體單 兀=源極級極區域。在—實施例中,位元線可經提供以作 ,第位兀線或第二位元線,其中第二位元線可置於相鄰 第-位元線之間。因此,奇數位元線可被稱作第一位元線 且偶數位兀線可被稱作第二位元線。每一位元線電性連接 至各別位元線接觸窗。在—實施例中,第ϋ線和第二 位兀線可具有不同結構,且因此可根據不同方法而形成。 將參看圖3至圖5描述位元線。 圖3是展示根據-實施例之在NAND快閃記憶體裝置 中,與奇數位元線BL—Ο和偶數位元線BL E以及各別奇 數位元線接觸窗DC—〇與偶數位元線接觸窗沉£之連接 (connections)的平面圖。 14 200824034 25963pii.doc 麥看圖3,奇數位元線BL—〇被連接至各別奇 線接=窗DC—〇,且偶數位元線BL_E被連接至 ^ f 位讀接觸窗DC—E。在-實施例中,偶數位元線 以及可數位το線BL—0可具有_結構或不同別 如鳩位元線吵及奇數位元線BL 〇根】= 成時,偶數位元線BL_E以及奇數位元線b 1 吉構上可不同。舉例而言,奇數位元線见〇可使用^ =而=成,偶數位元線B LJE可以自對準方式形成於= 以自ίϋ〇之間。此外’偶數位元線接觸窗DC~E可 自對4方切成於各職触元線BLJE上。— 见EHu立元線接觸窗dc~e “及對應偶數位元線 BL—E可以自對準方式形成,故在一實 袁 等爾位元線BL-E與各別偶數位元線 線接角之間的重豐面積。在一實施例中,奇數位元 字串,線(或字串選擇閘)、:::=接觸窗DC-Ε與 繞ss^H3,奇數位元線接觸窗DC-0與第—字串選擇 =SL i U第-字串選_之間的 3 觸tDC-E與第-字串選擇線飢」二第: 愈第-字的距尚隹D3。奇數位元線接觸窗DC 〇 離—2 (或第二字串選擇閑)之間的距 小於偶數位X線接觸窗DC_E與第二字串選擇線 200824034 25y63pii.doc 一i (或第二字串選擇閘)之間的距離d#。如以上所述, 結構差異可能由於奇數位元線以及偶數位元線是藉由不同 方法而形成。 圖4是圖3中所示之非揮發性記憶體裝置沿線段取 得的剖面圖。 & 參看圖4,主動區域30可由元件隔離區域2〇界定於 基板10中。相鄰主動區域30可藉由元件隔離區域2〇而彼 此電絕緣。位元線經由位元線接觸窗電性連接至各別主動 區域30。舉例而言,位元線接觸窗71以及76經由絕緣層 5〇开>成以電性接觸主動區域。在—實施例中,奇數位元線 以及偶數位元線可具有相同或不同結構(例如,不同寬度、 不同高度或不同寬度與高度)。舉例而言,偶數值元線 之局度可小於可數位元線81之南度。此外,奇數位元線接 觸窗71之寬度Wl與奇數位元線81之寬度%可實質上相 同。另外,j禹數位元線接觸窗76之寬度%可小於偶數位 凡線86之寬度%且奇數位元線接觸窗81之寬度%可小 =偶數位元線86之寬度W4。输位元線接觸f %相對於 數位元自對準。然而,當奇數位元線81藉由 ^衣知而形成時,奇數位元線81可於 線接觸窗;1在可接受範圍_不準。 讀位兀 以月,疋,中所示之非揮發性記憶體裝置沿M,線段 明部的剖面圖。具體言之,圖5之左側說 的剖面圖丨且展示奇 1 己L _才置k、線II II取知 致位7^線之剖面圖,而圖5之右侧說 200824034 23yb3pif.doc 明部分是圖3中所示之非揮 麟 得的剖面圖,且展示偶數位元線上如線職取 大體參看圖5,每一位亓妗、 串選擇線(或字串選擇閘)、林卩及86電性連接至字 r或39。具體言之’位元線喻分別;由:即綠:及極 =6電性連接至第一字串選擇線8= 迗擇線SSL一2之間的汲極區域39。 〜弟—子串 η υ ’至圖14是說明用於形成非揮發性記憶體 法之一例不性貫施例的視圖。具體言之,g 6、方 1〇以及圖12至圖14是沪圖λ夕綠τ 了, y 圖8至圖 圖7以另同11HV 之線14取得的剖面圖;且 及圖11疋分別對應於圖6以及圖10之平面Η ^以及圖7,於基板〗。上元件隔離 界,夕個主動區域304串選擇線41、接地選擇線乂 :及予串選擇線與接地選擇線之間的多個字元線圖 亦f據热知方法而形成;因此,為簡明起見 =:細論述。然而,簡言之,為了字元線及其 =隨絕緣層33、記憶層35、控制絕緣層37以及 未圖示)之後,圖案化導電層,以形成字串選“ 二:凡線43以及接地選擇線(未圖示),其中上述所有 ^都~越主動區域%以及元件隔離區域%。在圖^ 二ί的製程期間可同時圖案化導電I、穿隧絕緣層%、記 二=5 μ及控制絕緣層37。而藉由執行離子植入製程, ==線41以外之主動區域上形成汲極區域约,在 接地&擇線以外之主動區域上形成源極區域(未圖示 17 200824034 在字元線43之. 圖 示)。 b1的主動區域上形成源極/汲極區域(未 絕緣層50則形成於基板丨 :九彖 未圖示)以及字元線4二= ^ 3〇 Γ ο 50上形成且有二*物“氮化物之多層結構。於絕緣層 ^卓綦60。第—罩幕6〇之 串選擇線41之外之奇數主動區域3:=)成:字 上。亦即,形成於字串選擇線41之-的叙及極區域之 上的汲極區域是置於第—罩幕6 區域3〇_0 層第3;罩=5:及,,,鱗^ 形成暴露奇數絲區域3Q 〇中緣層33,藉此 孔53。 — 之/及極區域39的奇數接觸 參看圖9, f一罩幕60被移 成於奇數接觸孔53内,且奇數位元^數^觸窗71被形 奇數接觸t 71。奇數接觸窗71卩及、包性連接至各別 各種例示性方法中之任何者而形成。了 ^線81可根據 在—例示性方法中,可在形成奇數接觸 ^ 可數位元線81。亦即,當在絕緣層5〇 /、之後形成 梯覆盍率(step coverage )之村料(你 成〃、有良好階 」矽)以填充奇 200824034
ZJ^O^pn.dOC 数接觸孔 (cmp)、回賊其類似者)’化學機械研磨 數接觸窗71。其次,當在中形成奇 製程,以顧連接至各別奇# ¥:_執行圖案化 料的頂蓋層90。用於形成位 j諸如鼠化物之村 如金屬、金屬合金、二凡二”材料可包括諸 氧化物、石夕或其類似物或其組合的材二乳匕物、導電金屬 材料,以填充奇數接觸孔53,且 ^成¥電 以形成奇數接觸窗71以及奇 订圖^化製程, 括諸r金屬、金屬合金、心,導線電料:包 實施例中,若上料。在-例示性 絕緣層5G上形成第—導〜二成為—種夕層結構,則可在 給f q s办成弟¥電材料C例如,矽)以殖充奇凝技 觸孔53,且可在第—導電 :讀接 如,具有低電阻之金屬) 二成弟—¥琶材料(例 案化第二導電材料或第二^^可執行圖案化製程,以圖 參看圖10以及圖f ^ /斗與第一導電材料。 間隙壁93。間隙壁93可h可數位兀線81之侧壁上形成 擇性的材料。當絕緣二==±°有門,適, 200824034 2^y〇jpii.d〇c :而言,間隙壁93可包括氮化物(例如, ^例如,氧化紹)或氮氧化物(例如,氮氧=化 严日隙壁93形成於相鄰奇數位元線81 於 93 ^f^e,yPe gr〇oves)^ : 例中,這種線型凹槽⑽可用以界定隨後在A 元線之位置。在另一實施例中,偶數以及奇數^的,數位 2糟岐供於其間之間隙壁93彼此絕緣。之 =元線接觸窗處之區侧二開口 一汲極區域39。區域30』上之至少 出可置於相鄰字串選擇線41 ’二「罩且,之第二開口 ==延伸,以重疊其間的至少 =„41 (/ 及可數主動區域3〇一〇。因此,第一問主動區域30—E 線狀的,以使第二開—口 115 ^^口115可為條狀或 久间I糸壁93可i£^雨从丨里一〜〜乐—罩綦110 偶數位元線接觸選擇線 可侷限於間隙壁93 禺數位7C線接觸窗 線^之線型凹槽1〇〇自曰對準才對於_寺形成偶數位元 為钱刻Ϊΐ ,1:::,:第二罩幕110以及間隙壁93作 憶層35以及穿隨邑缘恭 = 絕緣層5〇、控制絕緣層37、記 緣層33,以形成在相鄰錢接觸窗7 20 200824034 ^^>〇jpu;d〇c 偶數接觸孔56。由於間隙壁93和、絕緣層50有鍅刻 ΡΪ辟93 ’之故—其充當侧罩幕。在侧製程期間,可_間 於ί後知二部分。在此實施例中,偶數接觸孔56可相對 對^後待形成偶數位元線86處之對應線型凹槽】⑻完全自 的斟外,並不出現線型凹槽100與偶數接觸孔%之間 士、不準。在蝕刻製程期間,當蝕刻間隙壁汨之— _ ,線型凹槽⑽之寬度可藉由變^ 卢來、一t 調整。因此,可藉由控制間隙壁93之寬 tii: 86 之見度與奇數位元線86之寬度之間的比。 :法中之任何方法形成。舉例而言==重3例= ==料填充偶數接觸孔56以及間随二 Ο 位元線86之導電材料cMp製程。用於 上以填充間隙壁93之間的線型位讀接觸窗% 壁= 對準方式形成於間隙 接至偶數位元線接觸窗76 之導電材料而電性連 CMP製程直至暴露奇數位別者。舉例而言,可執行 成偶數位元線86。用於^之頂表面為止’藉此形 諸如金屬、金屬合金、石夕^物、H86之導電材料可包括 V电金屬氮化物、導電金 200824034 2DV0jpif.doc 屬氧化物、石夕或其類似物或其組合的材料。 數位方法中,可同時形成偶數位元線以及偶 =所說明之實施例’並不出現偶數位元線盘各別位 兀線接觸窗之間的對不準。另外,由於在形 4=1元線以自對準方式形成於奇數位元線之間'故 (亦距離可減小而超過微影製程之解析度 元線之_==(designmle))。此外,可防止相鄰位 言,形成位元線8“舉例而 偏二D Χ里時,偶數位元線可形成為各種处構。兴 例而吕,若在形成用於位元線86 σ種、,、。構舉
C 如圖Β中所示)執行平挺化f ?,後(例如, 之頂蓋層9G ’則如圖15中例;性所說數位元線上 ΐΓ:6可高Γ奇數位元線81之頂部。藉由進-碰86之導電材料執行糊 ^對用於位 之頂部低於頂蓋層9〇之頂表面 传偶數位兀線86 數位元線81之頂部。此外 或可低於或實質上等於奇 線86上。 '。外’頂蓋層90可形成於偶數位元 程而中是藉 根據瓠肷製程而形成。在此狀況下,偶 200824034 ZDVD^piI.doC 數位元線與偶數位元線接觸窗之間的對不 奇數位元線與各別奇數位元線接觸 =生。將參看圖16至圖18更詳細地描述此鑲^ (damascene process)。 參看圖16,可以與以上關於圖6所 式,在基板K)上形成元件隔離區域2()、主動|== 串造擇線SSL、字元線以及接地選擇線咖,且接著可带 ,絕,層50。絕緣層5G可包括諸如氧化物 ^ 5可包括諸如氧化物以及氮化物之材料之多層結構早層 耆j絕緣層50上形成模層(m〇Winglayer)i2〇。 2= 緣層5〇有鲍擇性的材料。舉例而言,當絕 ^所不對枳層12〇執行圖幸掣 口 =自I^線,而每—奇數接觸孔53與奇數線型開 u 參看圖17’藉由以導雷好祖吉 以及每一奇數 ^)材料填充母-奇數接觸孔53 以及+數位_綠土# 12),來形成奇數位元線接觸窗71 ==舉例而言,當在模層形成導電 =化及奇數線师 線81以及奇數位層120為止,藉此形成奇數位元 讀位讀㈣窗7卜在—實施射,奇數位 23 200824034 2^ywpif.d〇c 物之材料的絕緣層可充;^=\口 125,且包括諸如氮化 藉此形成頂蓋層開口 125之剩餘部分, 線_行額外回钱制闕中’可藉由對奇數位元 層12〇之頂表面。H吏頁盖層130之頂表面低於模 物(例如,氧化二;)中’頂蓋層130可包括氧化 所論方層120之後,以與如關於圖W 93。以鱼如關㈣,可數位元線81之側壁上形成間隙壁 口之述類似的外可形成具有第二開 施例之製程相同:^觸孔。由於後續製程與先前實 如以上關於 與偶數位元線接觸窗之° '不“s生偶數位儿線 窗之間的對不準。s σ可數位χ線與奇數位元線接觸
U 成位,述«另—實施例的用於形 ww252:^2s6 24是分別對應於圖D以及圖23之平面】圖20以及圖 =====,二: 動區域挪界定於相鄰隔離。亦即,主 離區域與_域交替地 24 200824034 Z^Vbipii.doc 圖案261以復盍可數元件隔離區域。第—罩幕圖案261在 行方向(例如,y軸方向)上延伸以覆蓋奇數件 域。由於第一罩幕圖案261形成於第一絕緣層25〇上以& 盍奇數元件隔離區域,故多個第一凹槽265被界定於第一 絕緣層250之被第一罩幕圖案261暴露之部分内。第一罩 幕圖案261可經形成以致第一凹槽265中之每一者重疊(或 恭露)偶數兀件隔離區域220以及所暴露之偶數件 區域220之兩侧上的主動區域23〇。第一凹槽如在行方隹 向上延伸。第-罩幕圖案261包括和第一絕緣層,有银 刻選擇性的材料(例如,氮化物)。舉例而言, ^ ^ 250 ^ , 一罩幕圖案261。此時,可刪 、巴'、彖層250之在第一罩幕圖案261之間的部分。 Ο 第-形成和第一罩幕圖案261有餘刻選擇性的 二7广彖層綱。舉例Μ,第-絕緣層29。可包括氧化 二化Γ在—實施例中,第二絕緣層29。可具 面以及頂表面界案261之側 凹Γ5内。因此,第二絕:層= 偶數元件隔離區域2 姚=重宜(或恭路) 在行方向卜⑽田弟一凹槽295。第二凹槽295 夂看圖22 -以重豐(或暴露)偶數元件隔離區域22〇。 二摆和第一絕緣層250以及第二絕緣層 百飿刻思擇性的材料(例如,氮化石夕) 來形成第二罩幕圖案勝舉例而言,當;= 200824034 2Dy〇jpn;doc 層290上形成氮化矽層以填充第二凹样295 ::程=败在第二凹槽“5之外的部二! /成弟—罩綦圖木266。作為回蝕製程之处 圖案266覆蓋偶數元件隔離區域22〇。 、Ό、 一罩綦 除第參=,:第二絕緣層290執行-刪程,以移 除罘一、、’巴緣層290之在第一罩幕圖幸 布夕 二絕緣層290之在第—罩幕圖案261、 之間的部分,藉此同時形成第三凹槽木,6 說明之實施财,第三凹样257可田57以及258。在所 成之奇數位元線的位置,;第:將形成隨後形 成隨後形成之偶數位元線的^凹槽258可用以界定將形 對準=2施例中,使用第二絕緣層290,經㈣ 界定於望_罢-1 / 槽7以及258以自對準方法 Ο 現US 261_轉=罩幕圖案266之間。 現茶看圖23以及圖24’形成第二 。第 1-罩== ,時界定多個位=二如例=軸第!向= 之方值。 賢觸孔以及可數位兀線接觸孔 參看圖25,使用第二置莫产— 及第-罩暮円安二二―罩綦300、弟二罩幕圖案266以 眷圖案261作為飿刻罩幕,圖案化第-絕緣層250 26 200824034 ZD^OjpiI.doc 》、目1於第三凹槽257自對準$ 4 — 253以及相對於第三凹槽258自對可數位元線接觸孔 254。接著移除第三罩幕3㈨。、> 之偶數位元線接觸孔 參看圖26 ’接著提供 導電材料以填_觸孔接觸窗以及位元線之 及258。對導電材料執行平坦化製程以 案261以及第二罩墓安 直至恭露第一罩幕圖 以及86士以及位元線接G 71以及止76,形成81 中’同時形成偶激- 在所說明之實施例 偶數位元線與 現奇數位元線與對應奇的對不準且不出 同之結構。舉例立元線可具有實質上相 頂表面可實質1偶數位元線以及奇數位元線之 持在第二H緣層之嶋部分29〇r可保 置於偶數元件隔::二::3:盡=-絕緣層25。 部分29〇r可俘拄少大弟罩奉圖案261之間,但剩餘 之間。 示符在可數元件隔離區域與第二罩幕圖案266 成的^元缓j於圖19至圖26例示性所描述之製程而形 窗71以及76以及位元編錢可以 形成。、 於圖6至圖15例示性所描述之製程的方式而 27 200824034
ο 參看圖27,在另一貫施例中,可代替如圖21中所示 藉由填充第/凹槽265來形成第二絕緣層29〇而在第—罩 幕圖案261之側壁上(例如,在第_罩幕圖案261之凹槽 内)形成第二絕緣層290作為間隙壁四7。在此實施例中: 前述第一凹槽265並不被界定於第—絕緣層25〇内,且在 形成第二絕緣層290之後,執行回餘製程以在第一罩幕圖 案261之側壁上形成間隙壁297。歸因於間隙壁297之开; 成,第二罩幕圖案266直接接觸第一絕緣層25〇。接著 如關於圖23所述’進行用於形成位元線接觸窗以及位元線 之製程。 在圖19至圖26之實施例中,在形成第三罩幕3〇〇之 後,可移除第二絕緣層290之在第一罩幕圖案與第二罩幕 圖案之間的部分以界定第三凹槽257以及258。亦即,在 形成奇數位元線接觸孔以及偶數位元線接觸孔之後,移除 相鄰第-罩幕與第二罩幕之間的第二絕緣層29(),以形成 用於奇數位元線以及偶數位元線之第三凹槽257以及258。 口圖19至圖26說明用以在單元區域上形成導電線之製 程。根據圖28至圖35中例示性所說明之另一實施例,^ :二:單元區域之上形成位元線的同時,在基板 路區域上形成導電線。 电 在單以及圖2。所述之製程同時 安 —在周达电路區域之上形成前述第一罩幕圖 木261。在所說明之實施例中 形成導電線之第四凹槽267。 ㈣木了更包括待 28 200824034 z^yojpii.doc 參看圖29以及圖30,可以關於圖21以及圖22所述 之製程同日守在單元區域(cell regi〇n)以及周邊電路區域之上 形成前述第二絕緣層290以及第二罩幕266。 參看圖31至圖32,在形成第二罩幕圖案266之後且 在形成前述第三罩幕300之前,執行蝕刻製程以移除周邊 ,路區域之上在第四凹槽267内的第二罩幕圖案266以及 第,絕緣層290之部分,同時將由第一罩幕圖案261界定 之第四凹槽267保持在周邊電路H域巾。舉例而言,各在 單元以及周邊電路區域上形成第二罩幕圖案266以及^二 絕緣層2=之後,可形成保鮮幕(未圖示)以覆蓋單元 ,域。接著,觀未被保鮮幕覆蓋之周邊電路區域中之 第二罩幕圖案266。 ϋ 再,看圖32,當移除單元區域之上第—罩幕圖幸 置一及^一罩秦圖案266上以及第一罩幕圖案261與第二 266之間的第二絕緣層29〇時,亦移除周邊區域 在弟四凹槽2一67内的部分第二絕緣層細(例如,以 槽^圖23中所不之實施例所述的方式),以暴露第四凹 邊電路區巴緣層,接著選擇性地移除在周 擇性地僅在單元第"罩幕圖纽第二輯層,而選 層。形成第二罩幕圖案以及第二絕緣 第一奶缘==’將省略用於移除周邊電路區域之上之 H緣層以及弟二罩幕層的製程。 之 29 200824034 jpn.doc 參看圖33,舍t 三開口 305之前述第二置f 23以及圖24所述形成具有第 成於單元以及周邊電:=〇〇時,第三罩幕300亦可形 緣層250上,曰^ 域中之第一罩幕261以及第—絕 267之開π 3〇7。C括周邊電路區域之上的暴露第四凹槽 蒼看圖34,去a、 時,可圖案化第-田絕緣於圖25所述形成前述接觸孔 4 ^ 緣層250以形成接觸孔258。如所示, 接觸孔258才目對於第四凹槽267自對準。 芈士時义;遑田如圖26中所示,藉由(例如)蝕刻來 平坦化刖述導電材料, 观〜木 可類似地在周邊電路區域中 位元線接觸窗時, 線之接觸窗78。 4巾料料線88以及用於導電 以上實施例中之用於形成位 領域。舉例而言,可鹿用所、十、万幻應用於各個 性連接至導電線以下:對形成經由接觸插塞電 雍用斛、十、士、1 于應^电區域的導電線。另外,可 c 厂、^法形成界定於頂電極與底電極之交又點處 彼此交叉的區域處)的記ti層。因此,當魏極; 極在交叉點記憶體裝置中經由、: 氐电 工田接觸插基而連接時,以上會 施例中所例示性描述之方法可得到應用。 、 衣置了包括堆豐基板。多個堆疊基板中之至少一基板可包 200824034 23yojpif.doc 括記憶體裝置或記憶體晶片,且至少/記憶體裝置可包括 根據以上例示性所描述之實施例而製造的非揮發性記憶體 裝置。 圖36是包括非揮發性記憶體裝4之堆疊記憶體裝置 • 之一例示性實施例的剖面圖。 參看圖36,堆疊記憶體裝置可(例如)包括第一階層 基板410、第二階層基板510以及第三階層基板610。第二 、 階層基板510以及第三階層基板610包括記憶體裝置550 ( 以及650。基板可經由絕緣層430以及530而彼此絕緣。 然而,每一基板上之記憶體裝置550與650可能電性連接 或可能彼此不電性連接。 基板中之記憶體裝置可被相同或不同地組態。舉例而 言,第二階層基板510中之記憶體裝置550可為快閃記憶 體裝置且第三階層基板610中之記憶體裝置650可為揮發 性體裝置,或反之亦然。另外,特定階層基板中之記 憶體裝置可包括不同類型之記憶體裝置。舉例而言,第二 I 階層基板51〇之記憶體裝置550除非揮發性記憶體裝置之 外可包括揮發性記憶體裝置、鐵電記憶體、電阻^憶體 (resistance memory )、相變記憶體、磁性記憶體或其組^^ • f己憶體裝置可為能夠儲存多位元之-個位元或兩個以 元的記憶體。 圖37是根據本發明之一實施例的包括非揮 體裝置之系統_的方塊圖。系統9GG可用於益線^ 置中,所述無線通信裂置諸如PDA、藤上型電腦、攜^ 200824034 ^^^u^pif.doc 電腦、網路瀏覽板(web tablet)、無線電話、行動電話、 數位音樂播放機或經由無線環境傳輸及/或接收資訊的所 有裝置。 , 系統900可包括經由匯流排(bus)950彼此組合的控制 • 器(controller)91〇、輸入/輸出裝置(input/outpm device)92〇 (諸如小鍵盤、鍵盤以及顯示器)、記憶體930以及無線介 面(wireless interface)940。控制器910可包括一個以上微處 理器(microprocessor)、數位信號處理器、微控制器或類似 ( 於彼寻之任何I置。s己憶體930可用以儲存由控制器91〇 執行之指令。記憶體930包括根據本發明之實施例的快閃 記憶體。記憶體930包括另一類型之記憶體(可進行任意 存取之揮發性記憶體)或各種類型之記憶體。 系統900可使用傳輸資料至無線通信網路中或自網路 接收資料的無線介面940。舉例而言,無線介面940包括 天線以及無線收發器(transceiver)。 系統900可用於諸如CDMA、GSM、NADC、 (人 E-TDMA、WCDAM以及CDMA2000的第三代通信系統通 4吕介面協疋(communication interface protocol)中。 本文中例示性所描述之半導體裝置及/或非揮發性記 憶體裝置可應用於記憶卡。圖3 8是根據一例示性實施例的 '應用了非揮發性記憶體裝置11〇0之記憶卡(mem〇ry - card) 1000的方塊圖。 參看圖38,記憶卡1〇〇〇可包括用於編碼之加密電路、 邏輯電路1020、數位信號處理器(signai process〇r, 32 200824034 jpii.doc DSP)以及主處理器1040。另外,記憶卡系統ΐοοο包括 快閃記憶體裝置11〇〇以及其他各種種類之記憶體,諸如 SRAM 1050、DRAM 1060 以及 ROM 1070。記憶卡系統 1000包括RF (高頻/微波)電路1080以及輸入/輸出電路 1090。5己憶卡1000中之功能塊(functi〇n bl〇cks)l〇l〇經由 系統匯流排彼此連接。 記憶卡1000根據外部主機(未圖示)之控制而操作,
Ο 且非揮發性記憶體裝置11〇〇根據主機之控制而儲存資料 或輸出所儲存之資料。 可防止位元線與位 可獲得更為高度積 根據以上例示性所描述之實施例 το線接觸窗之間的對不準。 根據以上例示性所描述之實施例 集之記憶體裝置。 尸、〜q q巧小|王地特性化為用於形成導雷綠 f方法,所述紐包括在基板上形成絕緣層,基板包括多 -區域之間。在絕緣層上形成多個第一線,ί!; 、、-由牙透麟層之各卿-接觸g電性連接至 域。在第一線之侧上形成間隙壁。: 區 ,的絕緣__第-接觸窗之===壁: 觸孔暴露各別第二區域。形成夕们接觸孔,接 接觸孔且形成多個第二線以電 j觸窗以填充對應 其他實施例可例示性地;二細^ 裝置之方法’所述方法可包括在具有= = Γ ο 200824034,
yKj^jyit*Ci〇C 線、接地_線以及字串選擇線與接地選 間的夕個字元線,字串選擇線以及接地選擇線以及 跨越主動區域。形成絕緣層以覆蓋接地選擇 串讀線以及多個字元線。圖案化絕緣層以形成多 二形成多個第—接觸窗以填充各別第-接觸 ^械夕個弟—位元線以電性連接至各別苐—接觸窗。 f弟了位7C線中之每—者之側上形成間隙壁。藉由移除相 =:壁緣層來在相鄰第—接觸孔之間形成第二 接=孔^成弟二接觸窗以填充第二接觸孔且形成第二位 兀線以電性連接至第二接觸窗。 他實施例可例示性地特性化為半導體裝置,其 α夕個弟-位元線以及連接至各別第—位元線之多 :接觸窗。m縫提供於第-位元線中之每—者之側上。 自對準地置於相鄰間隙壁之間。第二接觸以 對準且連接至第二位元線。 另夕卜其他實施例可例示性地特性化為非揮發性記憶體 ^置,其包括包括由元件隔離區域界定之多個主動區域的 $ 4串選擇線'接地選擇線以及字串選擇線與接地選 ,=間的多個字元線經提供以跨越主動區域。絕緣層覆 =串選擇線、接地選擇線、多個字⑽以及主動區域。 弟-接觸窗穿透絕緣層以電性連接至奇數主動區域,且位 連接至各別第-接觸窗。間隙壁提供於第一位元 =之1—者之側上。第二位元線自對準地提供於相鄰間 以壁之間。第二接觸窗自對準且連接至第二位元線。 34 200824034ZDTOjpiI.doc 另外^實祕z例示性地特性化為形成半導體裝置 之方法,所述方法包括在基板上形成第—絕緣層。在第一 上:成多個隔開之第—罩幕。在相鄰第一罩幕之間 界疋^弟-凹槽。在第一罩幕中之每一者之侧上形成第 一絶=以界定多個弟二凹槽,第二凹槽具有比第一凹槽 罩:成=二罩幕以填充各別第二凹槽。形成
別第二凹槽。藉由移除第二絕緣層 來形成用於位元線之多個第三凹H 置於相鄰第-罩幕與第二罩幕之間 母者 =絲第三凹槽之開口。藉由使用第; i弟;ίί,罩幕而圖案化第-絕緣層來形 f:: :桊與弟,罩幕之間的且與各別第三凹槽自對 料以::第觸:样在:一罩幕以及第二罩幕上形成導電材 ’、八充弟—凹枱以及各別接觸孔。萨由對暮命好祖劫— 別線自對準。及多個接觸窗,接觸窗與各 所述 形成多個間隔之第一罩幕。形成絕緣層上 於相鄰第-罩幕之間的第1槽,第幕nj 於相鄰第-罩幕之間。秦中之母一者置 多個第三凹射之至少[,$二罩祕有跨越 罩幕與第二罩幕界定。凹槽由相鄰第一 第一罩幕作為挪幕而圖案化第-絕緣層 35 200824034 2!)963pif.doc 第三凹槽自對準之接觸孔。 及第三凹槽且蝕刻所填充之導电材料填充接觸孔以 及與各別導電線自對準之多個】=來形成多個導電線以 ΐ可包括藉由㈣實_㈣叙
其他實施例可例示性地特性化為記憶卡,其包括 微處理器之記憶體裝置。記憶體裝置可包括 耩由例不性貫施例而形成之_發性記憶體裝置。 應認為以上揭露之標的物是說明性而非約束性的 專利範圍意欲涵蓋屬於本發明之真正精神以及 =的所有料修改體、加強體以及其他實施例。因此 2法律2鱗之最大程紅,本發明之範賴由所容 對下列申請專利範_及其均等物之最廣泛解譯而判定且 不應被上述實施方式約束或限制。 【圖式簡單說明】
Jk附圖式^供對例示性實施例之進一步理解,且併入 =明書而構成說明書之一部分。圖式說明本發明之例示性 貝鞑例且連同描述用來例示性地解釋本發明之原理。 圖中·· %谷 图1疋非揮發性s己憶體裝置之一實施例的等效電路 圖2是非揮發性記憶體裝置之另一實施例的等效電路 36 200824034 Zj^ojpil.doc 圖 圖3是例示性地說明根據_给A 裝置中之位元線與對應位元線之非揮發性記憶體 又接觸窗之間的連接之平面 ο 圖。 圖4是圖3中所示之非揮發性 取得的剖面圖。 5己1必肢衣1 π丹U丨綠段 圖5是圖3中所示之非揎 線段以及IlWim段取得的剖面^生心隱體裝置沿其11必 圖6至圖14是說明用於形 。 法之-例示性實施例的剖面圖㈣揮發性記憶體裝置之方 圖15是非揮發性記憶體裂晉 圖16至圖18是說明用於形^面圖。 方法之另一例示性實施例的剖面圖。軍i L肢衣置 方非揮發性記憶•置 圖27找日㈣於料非揮魏記‘隱猶置之 再一例示性實施例的剖面圖。 圖28至圖/5找_於形成轉發性記憶體裝置之 方法之又一例示性貫施例的剖面圖。 圖36是包㈣揮發性記憶體裝置之堆疊記憶體裳 之一例示性實施例的剖面圖。 圖37是包括非揮發性記憶體裝置之系統之—例示性 實施例的方塊圖。圖%是併有非揮發性記憶體裝置之記憶卡之一例示 憶體裝置沿其I士 之 之 之 置 37 200824034 zjyojpu.doc 性實施例的方塊圖。 【主要元件符號說明】 10、210 ··基板 ^ 20、220 :元件隔離區域 • 30 :主動區域 30_E :偶數主動區域 30_〇 :奇數主動區域 33 :穿隧絕緣層 (^ 35 :記憶層 37 :控制絕緣層 39 ··汲極區域 41 :字串選擇線 43 :字元線 50 :絕緣層 53 ··奇數接觸孔 56 :偶數接觸孔 〇 60 :第一罩幕 65 :第一開口 71 :奇數位元線接觸窗 76 :偶數位元線接觸窗 • 78:接觸窗 • 81 :奇數位元線 8 6 :偶數位元線 88 :導電線 38 200824034 90、130 :頂蓋層 93 :間隙壁 100 :線型凹槽 - 110 :第二罩幕 - 115 :第二開口 120 :模層 125 :奇數線型開口 元件隔離區域230:主動區域 250 :第一絕緣層 253 :奇數位元線接觸孔 254 :偶數位元線接觸孔 257 ··第三凹槽 258 ··第三凹槽/接觸孔 261 :第一罩幕圖案 265 :第一凹槽 266 :第二罩幕圖案 267 :第四凹槽 290 :第二絕緣層 290r:第二絕緣層之剩餘部分 295 :第二凹槽 ~ 297 :間隙壁 - 300 :第三罩幕 305、307 :開口 410 :第一階層基板 39 200824034 ζ-υ ;/uP 丄丄· do c 430、530 :絕緣層 510 :第二階層基板 550、650 :記憶體裝置 610 :第三階層基板 900 ··系統 910 :控制器 920 :輸入/輸出裝置 930 :記憶體 940 :無線介面 950 :匯流排 1000 :記憶卡/記憶卡系統 1010 :功能塊 1020 ·•邏輯電路 1030 :數位信號處理器(DSP)
1040 :主處理器 1050 : SRAM 1060 : DRAM 1070 : ROM 1080 : RF (高頻/微波)電路 1090 ··輸入/輸出電路 1100 :非揮發性記憶體裝置/快閃記憶體裝置 BL0至BLn-Ι ··位元線 BL_E :偶數位元線 BL_0 :奇數位元線 40 200824034 ZDyojpu.doc CSL :共同源極線 D卜 D2、D3、D4 :距離 DC_E :偶數位元線接觸窗 DC_0 :奇數位元線接觸窗 GSL :接地選擇線 GST :接地選擇電晶體 MC :記憶體單元 MC0至MCm-1 :記憶體單元 S/L :源極線 SSL :字串選擇線 SSL_1 :第一字串選擇線 SSL_2 :第二字串選擇線 SST :字串選擇電晶體 W!:奇數位元線接觸窗之寬度 W2 :奇數位元線之寬度 W3 :偶數位元線接觸窗之寬度 W4 :偶數位元線之寬度 WL0至WLm-1 :字元線 41
Claims (1)
- 200824034 十、申請專利範圍: 1·一種形成半導體裝置之方法,所述方法包括: 在一基板上形成一絕緣層,所述基板包括多個第一區 域以及多個第二區域,所述第二區域中之至少一者置於相 鄰第一區域之間;Ο 在所述絕緣層上形成多個第一導電線,所述第一導電 線經由穿過所述絕緣層之各別的第一接觸窗而電性連接至 各別的第一區域; 在所述第一導電線之侧壁上形成多個間隙壁; 藉由移除在所述間隙壁中之相鄰者之間的部分絕緣 層:以於相鄰第一接觸窗之間形成多個接觸孔,所述接觸 孔暴露各別的第二區域;以及 形成填充各別接觸孔之多個第二接觸窗且形成電性連 接至各別第二接觸窗之多個第二導電線。 =中請專利_第丨項所述之形成半導體裝置之方 击’其中形成所述接觸孔包括: 域中-罩幕’所述開口重疊所述第二區 刻所罩幕以及所述多__作為_罩幕來赶 3.如申請專利範圍第 法,其中賴. ^^形解導體裝置之方 第二區域。 令氧線之上延伸且重疊所述 4·如申請專利範圍第 項所迷之形成半物裝置之方 42 200824034 法·,其中形成所述第二接觸窗以及形成所述第二導電線包 …形成填充所述接觸孔以及所述間隙壁之間的空間之〜 導電材料;以及 電線=槐導電材料,以使所述導電材料與所述第-導 5.-動Μ麵發性記賴裝置之方法,所述方法包 括· ο ϋ 接地=====形成一字串選擇線… 字元線跨越所所述接地選擇線以及料 字元字串選擇線《及料 圖述絕緣層,以形成多個第—接觸孔; ^成在口別第一接觸孔内之多個 性連接至各別第一接觸窗之多個第_位元^觸商且形成電 在所述第一位元線之侧壁上形成、’,、· 猎由移除所㈣隙射之相鄰者 ^壁, =所述第-接觸孔中之相鄰者之間形第=: 6.如申晴專利範圍第5項所述之形成非揮發性記憶體 43 200824034 zjyujjpn.doc 裝置之方法,其中形成所述第二接觸孔包括: 形成〆罩幕,所边罩幕重疊相鄰第一接觸窗之間的所 述主動區威;以及 — 使用所述罩幕以及所述間隙壁作為蝕刻罩幕,來蝕刻 , 所述絕緣層。 7·如申請專利範圍第6項所述之形成非揮發性記憶體 裝置之方法,其中所述罩幕之一開口重疊所述第一接觸窗 中之至少/者,旯重疊在所述第一接觸窗之兩侧處的主動 € 區域。 8·如申請專利範圍第6項所述之形成非揮發性記憶體 裝置之方法,其中形成所述第二接觸窗以及形成所述第二 位元線包括: 在所述第二接觸孔内且在所述間隙壁中之相鄰者之間 的空間内形成一第一導電材料; 蝕刻所述第/導電材料,以使所述第一導電材料之頂 表面低於所述第,位元線之頂表面, u 在所述間隙壁中之所述相鄰者之間形成一第二導電材 料;以及 飿刻所述第二導電材料’、以使所述第二導電材料與所 述第一位元線絕緣,其中所述第二位元線電性連接至^述 第二接觸窗。 • 9·如申請專利範圍第6項所述之形成非揮發性記情體 裝置之方法,其中形成所述第一接觸窗以及形成所^^二 位元線包括: 44 200824034 在所述絕緣層上且在所述第一接觸孔内形成一第一導 電材料; 名虫刻所述第一導電材料, 在被蝕刻之所述第一導電材料上且在所述絕緣層上形 成一第二導電材料;以及 圖案化所述第二導電材料。 10·—種堆疊記憶體裝置,包括: 多個基板,其中具有至少兩個堆疊基板;以及 一e憶體裝置,置於所述基板中之至少一者上, 所述記憶體裝置包括藉由如申請專利範圍第5項所述 之方去而形成的一非揮發性記憶體裝置。 11·一種記憶卡,包括: —微處理器;以及 一記憶體裝置,耦接至所述微處理器, U 之方法而形成的一非揮 所迷記憶體裝置包括藉由如申請專利範圍第5 5項所述 一非揮發性記憶體裝置。二位元線。 13· 45 200824034d〇c 戶斤述第一位元線與各別第一接觸窗之間的重宜面積大於所 述第二位元線與所述第二接觸窗之間的重疊面積。 14·如申請專利範圍第12項所述之半導體裝置,其中 所述第一位元線之高度不同於所述第二位元線之鬲度。 15.如申請專利範圍第12項所述之半導體裝置,其中 所述第一位元線之寬度不同於所述第二位元線之見度。u 16·如申請專利範圍第丨2項所述之半導體裝置,更包 括一字串選擇線、一接地選擇線以及所述子串選擇線與所 述接地選擇線之間的多個字元線,所述第一接觸窗與所述 第二接觸窗電性連接至所述字串選擇線之外的各別汲極區 域。 17·如申請專利範圍第16項所述之半導體裝置,其中 所述字串選擇線與所述第一接觸窗之間的距離不同於所述 字串選擇線與所述第二接觸窗之間的距離。 18·—種非揮發性記憶體裝置,包括: 基板’包括由一元件隔離區域界定之多個主動區域· 一字串選擇線、一接地選擇線以及置於所述字串選擇 線與所述接地選擇線之間的多個字元線,所述字串選擇線 與所述接地選擇線以及所述字元線跨越所述主動區域·7 一絕緣層,覆蓋所述字串選擇線、所述接 綠 所述字元線以及所述主動區域; &擇線、 主動=第—接觸窗,穿過所述絕緣層且電性連接至奇數 多個第一位元線 生連接至各別第一接觸窗; 46 200824034 一間隙壁’形成於所述第一位元線之侧壁上;以及 一第二位元線,自對準地置於相鄰間隙壁之間,以及 一第二接觸窗’與所述第二位元線自對準且連接至所述第 • 二位元線。 - 19.如申請專利範圍第18項所述之非揮發性記憶體裝 置,其中所述第一接觸窗與所述對應的第一位元線之間的 重疊面積大於所述第二接觸窗與所述對應的第二位元線之 間的重疊面積。 (] 20.如申請專利範圍第18項所述之非揮發性記憶體裝 置,其中所述字串選擇線與所述第一接觸窗之間的距離不 同於所述字串選擇線與所述第二接觸窗之間的距離。 21.—種形成半導體裝置之方法,所述方法包括: 在一基板上形成一第一絕緣層; 在所述第一絕緣層上形成一第一罩幕,所述第一罩幕 界定一開口; 使用所述第一罩幕在所述第,絕緣層内形成一第一凹 〇 槽; 在所述第一罩幕上與所述第/凹槽之侧面形成一第二 絕緣層,以界定一第二凹槽,所述第二凹槽具有比所述第 一凹槽小的寬度; - 形成至少部分地填充所述第二凹槽之一第二罩幕; •藉由移除部分所述第二絕緣廣來形成用於位元線之^ 個第三凹槽,每一第三凹槽位於所述第一罩幕與所述第二 罩幕之間; 47 Ο ο 200824034 jpix.doc ^取/、有恭露所述弟三一,.的一弟二罩 使用所述第三罩幕、所述第二罩幕^及所述第 ===,圖案化所述第—絕緣層,以形成置於2 接觸孔料乐一罩奉之間且與所述第三凹槽自對準的4 在所述第-罩幕以及所述第二罩幕上 料,=填充所述第三凹槽以及各別接觸孔;以及、電抑 藉由對所述導電材料執行一蝕刻製程, 電線以及多個接觸窗,所述接觸窗自對二二:,固導 22+如申請翔刪〜 方法,更包括在形成所述第一絕緣層之前.、衣 使用一兀件隔離區域,以在所述基 區域;以及 坂個主動 形成-字串選擇線、-接j:也選擇線以及 選擇線與所述接地選擇線之間的多個字-、所述予串 擇線與所述接地選擇線以及所述字 ^,所述字串選 域, 予兀線跨越所述主動區 其中每-條所述導電線是一位元線 連接至所述字串選擇線之外的各別主動區域w疋線電性 23.如申請專概圍第22項所述 : 方法,其中所述第-罩幕在一奇數 肢裂置之 且所述第二罩幕對準在一偶數元件隔離對準, 24-種形成半導體裝置之方法,所述方法=。: 在一基板上形成一第一絕緣層; ^ 48 200824034 2i)963pii*d〇c 在所述第一絕緣層上形成/第一罩幕,所述第一罩幕 於其中界定一第一凹槽; 形成分割所述第一凹槽之/第一罩幕,所述第二罩幕 置於所述第一凹槽内且界定戶斤述弟一罩幕與所述弟一罩幕 之間的多個第三凹槽; 形成第三罩幕,所述第三罩幕具有跨越所述第三凹槽 中之至少一者的一開口;使用所述第三罩幕、所述第二罩幕以及所述第一罩幕 作為蚀刻罩幕,圖案化所述第一絕緣層,以形成與各別第 三凹槽自對準之多個接觸孔;以及 藉由以一導電材料填充所述接觸孔和所述第三凹槽並 蝕刻所述導電材料,來形成多個導電線以及自對準於對應 的導電線之多個接觸窗。 ^ 裝置之 以界定 2 5 ·如申請專利範圍第2 4項所述之形成半導體 方法,其中形成所述第二罩幕包括: 、& 在所述第一罩幕之侧壁上形成一第二絕緣層, 具有比所述第一凹槽小的寬度之一第二凹槽·,田 在所述第 凹槽内形成所述第二罩幕;以及 藉由移除所述第一罩幕與所述第二罩 二絕緣層,來界定所述第三凹槽。 3的所述第 49
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060101957A KR100812239B1 (ko) | 2006-10-19 | 2006-10-19 | 반도체 소자 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200824034A true TW200824034A (en) | 2008-06-01 |
Family
ID=39318455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096139288A TW200824034A (en) | 2006-10-19 | 2007-10-19 | Semiconductor device and method for forming the same |
Country Status (5)
Country | Link |
---|---|
US (2) | US7842571B2 (zh) |
JP (1) | JP2008103729A (zh) |
KR (1) | KR100812239B1 (zh) |
CN (1) | CN101165875A (zh) |
TW (1) | TW200824034A (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4901898B2 (ja) * | 2009-03-30 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
KR101610831B1 (ko) * | 2010-02-09 | 2016-04-12 | 삼성전자주식회사 | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 |
US8119531B1 (en) * | 2011-01-26 | 2012-02-21 | International Business Machines Corporation | Mask and etch process for pattern assembly |
DE112016004265T5 (de) * | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
US9412752B1 (en) * | 2015-09-22 | 2016-08-09 | Macronix International Co., Ltd. | Reference line and bit line structure for 3D memory |
KR102659033B1 (ko) * | 2019-10-14 | 2024-04-22 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 상변화 메모리 디바이스들 |
CN112599474B (zh) * | 2020-12-21 | 2023-04-07 | 维沃移动通信(重庆)有限公司 | 闪存器件制作方法、闪存器件及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980083674A (ko) | 1997-05-16 | 1998-12-05 | 김영환 | 반도체 소자의 미세 콘택 및 전하저장전극 형성방법 |
TW381342B (en) * | 1998-06-17 | 2000-02-01 | United Microelectronics Corp | Self-alignment capacitor manufacturing method |
KR100451498B1 (ko) | 1998-12-28 | 2004-12-09 | 주식회사 하이닉스반도체 | 반도체소자의바패턴형성방법 |
KR20000044952A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
KR100295061B1 (ko) * | 1999-03-29 | 2001-07-12 | 윤종용 | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 |
KR100583168B1 (ko) | 1999-05-19 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
CN1168134C (zh) * | 2000-10-16 | 2004-09-22 | 联华电子股份有限公司 | 自行对准位线接触窗与节点接触窗制造方法 |
KR100396470B1 (ko) * | 2001-02-19 | 2003-09-03 | 삼성전자주식회사 | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 |
KR100383760B1 (ko) * | 2001-06-26 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 층간 절연막 형성 방법 |
JP2003017590A (ja) | 2001-06-29 | 2003-01-17 | Toshiba Corp | 半導体装置及びその製造方法 |
US6528418B1 (en) * | 2001-09-20 | 2003-03-04 | Hynix Semiconductor Inc. | Manufacturing method for semiconductor device |
JP2004111478A (ja) * | 2002-09-13 | 2004-04-08 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6911389B2 (en) * | 2002-09-18 | 2005-06-28 | Texas Instruments Incorporated | Self aligned vias in dual damascene interconnect, buried mask approach |
KR20050002005A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 |
-
2006
- 2006-10-19 KR KR1020060101957A patent/KR100812239B1/ko active IP Right Grant
-
2007
- 2007-01-15 US US11/623,269 patent/US7842571B2/en active Active
- 2007-10-18 JP JP2007271758A patent/JP2008103729A/ja active Pending
- 2007-10-19 TW TW096139288A patent/TW200824034A/zh unknown
- 2007-10-19 CN CNA2007101818559A patent/CN101165875A/zh active Pending
-
2010
- 2010-10-21 US US12/909,223 patent/US20110032763A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN101165875A (zh) | 2008-04-23 |
US20080096377A1 (en) | 2008-04-24 |
US20110032763A1 (en) | 2011-02-10 |
JP2008103729A (ja) | 2008-05-01 |
KR100812239B1 (ko) | 2008-03-10 |
US7842571B2 (en) | 2010-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101991943B1 (ko) | 반도체 소자 및 그 제조 방법 | |
TWI295506B (en) | Semiconductor device having transistor with vertical gate electrode and method of fabricating the same | |
US7843718B2 (en) | Non-volatile memory devices including stacked NAND-type resistive memory cell strings and methods of fabricating the same | |
US7692178B2 (en) | Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof | |
EP1431982B1 (en) | Method of fabricating 1T1R resistive memory array | |
TWI238439B (en) | Magnetic random access memory (MRAM) structures and methods for forming the same | |
KR100399363B1 (ko) | 반도체 장치 및 그 형성 방법 | |
US10879269B1 (en) | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same | |
KR101569466B1 (ko) | 반도체 기억 소자 및 그 형성 방법 | |
KR20180037707A (ko) | 반도체 메모리 장치 | |
TW200824034A (en) | Semiconductor device and method for forming the same | |
US10916287B2 (en) | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same | |
TWI309472B (en) | Memory device having highly integrated cell structure and method of its fabrication | |
KR20150124534A (ko) | 메모리 장치 | |
US20130170281A1 (en) | Variable resistance memory device and method for fabricating the same | |
KR100798816B1 (ko) | 낸드형 비휘발성 기억 소자 및 그 형성 방법 | |
KR20160077330A (ko) | 자기 메모리 소자의 제조 방법 | |
KR20140095657A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20160049140A (ko) | 자기 메모리 소자 및 자기 메모리 소자의 제조 방법 | |
KR20140011588A (ko) | 반도체 소자 및 그 제조 방법 | |
WO2011081309A2 (ko) | 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법 | |
US20140299831A1 (en) | 3d variable resistance memory device and method of manufacturing the same | |
KR100483588B1 (ko) | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 | |
JP5275283B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR101088487B1 (ko) | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 |