TW200822220A - Plasma processing method and plasma processing apparatus - Google Patents

Plasma processing method and plasma processing apparatus Download PDF

Info

Publication number
TW200822220A
TW200822220A TW096127583A TW96127583A TW200822220A TW 200822220 A TW200822220 A TW 200822220A TW 096127583 A TW096127583 A TW 096127583A TW 96127583 A TW96127583 A TW 96127583A TW 200822220 A TW200822220 A TW 200822220A
Authority
TW
Taiwan
Prior art keywords
film
plasma processing
plasma
processing method
nitride film
Prior art date
Application number
TW096127583A
Other languages
English (en)
Other versions
TWI358088B (zh
Inventor
Tadashi Shimazu
Masahiko Inoue
Toshihiko Nishimori
Yuichi Kawano
Original Assignee
Mitsubishi Heavy Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Ind Ltd filed Critical Mitsubishi Heavy Ind Ltd
Publication of TW200822220A publication Critical patent/TW200822220A/zh
Application granted granted Critical
Publication of TWI358088B publication Critical patent/TWI358088B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

200822220 九、發明說明： 【發明所屬之技術領域】 本發明係關於電漿處理方法及電漿處理裝置。 【先前技術】 以往，電漿CVD法在半導體製造工廠中，常被用來在收 納於反應容器内之半導體晶圓等被處理基板上形成絕緣 膜。使用電漿CVD法之情形，係將RF電力施加至載置被處 理基板之承受器、與構成反應容器之面板之間，在反應容 器内產生電漿之狀態下導入絕緣膜形成用氣體，藉以在被 處理基板之表面上形成絕緣膜。此方式之電漿Cvd裝置稱 為電容耦合型電漿CVD裝置，為最具一般性之電漿CVD裝 置。此時’為了不會引起膜剝離及對元件特性之影響，絕 緣膜最好為200 MPa以下之壓縮應力膜。此種技術之一例 揭示於下列專利文獻1。 在下列專利文獻1中，以5〇〇 W以下之低RF電力產生電 裝，以500 nm/min以下之成膜速度形成絕緣膜，藉此形成 之絕緣膜之壓縮應力為10〇 MPa程度。在基於電晶體等之 元件間及布線間之絕緣、及防止水分等之入侵之目的而施 行成膜之保護膜中’也被要求膜之應力為2〇〇 MPa以下。 [專利文獻1]日本特許第37251 〇〇號公報 【發明内容】 [發明所欲解決之問題] 使用於LSI之MOS型電晶體（因構造包含金屬（Metai)、氧 化物（絶緣體）（〇xide)、半導體（Semiconductor)，故取該三 123061.doc 200822220 種要素名稱而稱為MOS型電晶體）由於尺寸之微細化，電 晶體之閘極部之面積變小而使寄生電容也變小，並且，抑 制瞬變響應引起之動作延遲，有助於電路動作速度之提 尚。LSI開發以實現更微細之元件為目標而持續著激烈之 - 競爭。但，使用於電晶體之閘極氧化膜已經薄膜化至接近 • 於物理的極限，元件間及布線間之絕緣膜也持續在進行薄 膜化至今，在LSI内部所產生之漏電流大幅增大有造成耗 ( 電力增加之問題。作為此對策，雖施行將電源電壓低電壓 化，但僅單純地施行低電壓化者，電晶體之動作電流會變 小，而會導致動作速度之延遲。為達成解決以上問題之對 策，在小型化之同時，尚需要改良提高M〇s型電晶體之動 作電流之元件特性，作為此對策之一，有人開始採用對 MOS型電晶體之閘極部施加應變之技術。此係利用對M〇s 型電晶體之電子及電洞之通道之閘極部施加應變，以提高 電子及電洞之移動度之原理。45 nm節之電晶體所需之應 ( 力預料為2 GPa〜3 GPa，作為將此應力施加至M〇s型電晶 體之閘極部之技術，已開發出在]^〇8型電晶體形成應力較 高之氮化矽膜之成膜之技術。 4 如上述專利文獻1所揭示，一般的絕緣膜之壓縮應 力為100 MPa程度，距離現在要求之2〜3 GPa相當遙遠。 因此，本發明之目的在於提供可產生具有高壓縮應力之 氮化石夕膜之電漿處理方法及電漿處理裝置。 [解決問題之技術手段] 解決上述問題之第1發明之電漿處理方法係藉含有矽與 123061.doc 200822220 氫之原料氣體與氮氣之電漿，使氮化矽膜成長在處理對象 之基板者，其特徵在於·· 在則述氮化矽膜成長之期間，將用以切斷前述原料氣體 中之氫與前述氮氣之鍵狀態之^^^鍵結之離子能量施加至 處理對象之前述基板，以降低前述氮化矽膜之膜中所含之 Ν-Η鍵結量者0 β 解決上述問題之第2發明之電漿處理方法之特徵係在第丄 Ο 發明之電漿處理方法中，改變偏壓電力以改變離子能量 者。 解決上述問題之第3發明之電漿處理方法之特徵係在第2 I明之電漿處理方法中，改變RF電力以改變離子能量者。 解決上述問題之第4發明之電裝處理方法之特徵 發明或第3發明之電衆處理方法中，峨力以改變離子 能量者。 解決上述問題之第5發明之電裝處理方法之特徵係在第2 發明之電漿處理方法中，改變翁舻 T又文礼體供應ΐ以改變離子能量 者0 變離子能量 解決上述問題之第6發明之電裝處理方法之特徵係在第3 發明之電漿處理方法中，改變氣體供應量 者。 解決上述問題之第7發明之電漿虛輝古土 t ^ 水屣理方法之特徵係在第4 ^明之電漿處理方法中，改變氣體 文虱體供應®以改變離子能量 w ° 解決上述問題之第8發明之電漿處理梦 求爽理裝置之特徵在於包 123〇6l.d〇c 200822220 含： 其係將含有矽及氫之原料氣體供應 原料氣體供應機構 至真空容器之内部，· 氮氣供應機構，发你收片尸 係將鼠軋供應至真空容器之内部； 壓力控制機構，其係#告丨 ，、你ί工制刖述真空容器之内部之壓力； 電聚產生機構，呈在二 顿其係對則述真空容器之内部之前述原料 氣體與前述氮氣施加RF電力而使其產生電漿； 支持機構，其係具有將成為處理對象之基板支持於前述 真空容器之内部之下方之加熱功能； 偏I：電力施加機構’其係對前述支持機構施加偏壓 力；及
乡數控制機構’其係分別控制前述偏壓電力施力口機構之 别述偏壓電力、前述電漿產生機構之前述RF電力、前述壓 力控制機構之前述壓力、及前述原料氣體供應機構與前述 氮氣供應機構之氣體供應量； 利用如述參數控制機構控制前述偏壓電力、前述RF電 力如述壓力、及氣體供應量，在氮化矽膜成長之期間， 將切斷前述原料氣體中之氫與前述氮氣之鍵狀態之Ν-Η鍵 結用之離子能量施加至處理對象之前述基板，以降低前述 氮化石夕膜之膜中所含之Ν-Η鍵結量者。 【實施方式】 [發明之效果] 依據第1發明，由於係在藉含有矽與氫之原料氣體與氮 氣之電漿’使氮化矽膜成長在處理對象之基板之電漿處理 123061.doc 200822220 方法中，在前述氮化矽膜成長之期間，將用以切斷前述原 料氣體中之氫與前述氮氣之鍵狀態之N-H鍵結之離子能量 施加至處理對象之前述基板，以降低前述氮化矽膜之膜中 所含之N-H鍵結量，故可將氮化矽膜形成細緻之膜，可使 . 氮化矽膜之壓縮應力快速提高。 依據第2發明，除了第1發明之效果以外，由於藉改變偏 壓電力以改變離子能量，可高效率地降低氮化石夕膜之膜中 N_H鍵結量’故可快速提高氮化矽膜之壓縮應力。 f、； 依據第3發明，除了第2發明之效果以外，由於藉改變rf 電力以改變離子能量，可確實進行所供應之氮之分解，故 可更有效地降低氮化矽膜之膜中N-H鍵結量。藉此，可更 有效地降低氮化矽膜之膜中N-H鍵結量，故可快速提高氮 化矽膜之壓縮應力。 依據第4發明，除了第2發明或第3發明之效果以外，由 於藉改變壓力以改變離子能量，在施加偏壓電力時，可減 Q 少離子彼此之碰撞，可有效地將離子引入基板表面，故可 更有效地降低氮化矽膜之膜中N_H鍵結量。藉此，可有效 地降低氮化矽膜之膜中N-H鍵結量，故可快速提高氮化矽 膜之壓縮應力。 ， 依據第5發明至第7發明，除了第2發明至第4發明中任一 發明之效果以外，由於藉改變氣體供應量以改變離子能 量，可提高矽與氮之鍵結之概率，可更有效地降低氮化矽 膜之膜中N-H鍵結量。藉此，可有效地降低氮化矽膜之膜 中N-H鍵結量’故可快速提高氮化矽膜之壓縮應力。 123061.doc -10- 200822220 依據第8發明，由於包含：原料氣體供應機構，其係將 含有石夕及氫之原料氣體供應至真空容器之内部；氮氣供應 機構，其係將氮氣供應至真空容器之内部；壓力控制機 構’其係控制真空容器之内部之壓力；電漿產生機構，其 、 係對真空容器之内部之原料氣體與氮氣施加RF電力而使其 產生電漿，支持機構，其係具有將成為處理對象之基板支 持於真空容器之内部之下方之加熱功能；偏壓電力施加機 ^、 構，其係對支持機構施加偏壓電力；及參數控制機構，其 係分別控制偏壓電力施加機構之偏壓電力、電漿產生機構 之RF電力、壓力控制機構之壓力、及原料氣體供應機構與 氮氣供應機構之氣體供應量；利用參數控制機構控制偏壓 電力、RF電力、壓力、及氣體供應量，在氮化石夕膜成長之 期間，將切斷原料氣體中之氫與氮氣之鍵狀態之N_H鍵結 用之離子能量施加至處理對象之基板，可以降低氮化矽膜 之膜中所含之N-H鍵結量。藉此，可有效地降低氮化矽膜 C 之膜中ΝβΗ鍵結量，故可使氮化矽膜成為細緻之膜，可快 速提高氮化矽膜之壓縮應力。 茲利用圖1至圖8說明有關本發明之電漿處理方法及電漿 處里裝置。圖1係本發明之一實施型態之電漿處理裝置之 構成圖，圖2係表示本發明之一實施型態之偏壓電源與膜 應力之關係之圖，圖3係表示打晴性例之圖，圖4係表示 本發明之-實施型態之膜應力與顺含量之關係之圖，圖5 係表不本發明之一實施型態之乂/8出4與膜應力之關係之 圖’圖6係表示本發明之一實施型態之成膜壓力與膜應力 123061.doc 200822220 鍵結量與SiN膜應力之 之CH4分子之離解性激 關 勵 之關係之圖，圖7係表示膜中Ν·Η 係之圖，圖8係表示藉由電子碰撞 之圖ό 圖=表示在磁控管電聚CVD與電聚⑽(電容搞 展CVD)之膜中N_H鍵結量與_膜應力之關係。在此，橫 軸表不膜中N-H鍵結量，縱軸表示_膜應力。又，縱軸 之S顧應力中’大於。之值表示拉伸方向之應力，小於❹
之值表示壓縮方向之應力。 圖所7F，可知N_H鍵結增加時，膜應力在拉伸方向 會增強，反之，N-H鍵結減少時，臈應力在壓縮方向會增 :。二’可知為提高壓縮應力，降低咖膜中之鍵結 t兩有效又，此傾向在磁控管電漿cVD與電漿 VD(電谷耗合型電漿CVD)都顯示相同之傾向，表示不受 電漿處理裝置之種類所拘束。 降低上述膜中之N-H鍵結量之方法中，有以下3要點： (1) 選定不具有N-H鍵結之原料氣體 (2) 施加可儘量分解n_h鍵結之電漿電力 (3) 使具有與N-H鍵結能相同之離子能之離子碰撞Ν·Η鍵 結’有效地切斷Ν-Η鍵結 上述方法中，關於（1)、（2)部份，可藉由使用高密度型 電漿處理裝置加以實現。在⑴之氣體之選定方面，作為含 矽之原料氣體一般使用在LSI製程中實績最高之SiH4，含1^ 之原料氣體ΝΑ。ΝΑ因具有N_H鍵結，故以利用a氣體為 宜。電容耦合型電漿CVD裝置之高頻電力（RF電力）在】kw 12306l.doc -12- 200822220 密度型電漿處理 可用來分解N2氣 以下欲分解A氣體時，其電力不足，但高 裝置因可施加1 kW以上之高頻電力，故 體。 料 氫 圖8係表示藉由電子碰撞之Ch4分子 。在此，橫軸表示電子之碰撞能量， 之離解性激勵之資 、縱軸表示所激勵之 原子之量。如圖8所示 為切斷分子鍵（切斷H)所需之碰 〇 撞能量中，已知有最適值存在，8可知此最適值約在 100 eV附近。並㈣並非單純地碰撞能量愈大時，就能切 斷愈多之Η。此係由於碰撞能量過高之情形，會潛入基板 内部之故。此在離子之情形，會發生過剩之碰撞能量會連
Si-N鍵結都切斷，或引起濺射時之膜之物理的蝕刻等大大 地脫離選擇性地切斷氫鍵之目的。且過剩之偏壓電力反而 會引入氫離子，也有可能增大SiN膜中之n-H鍵結量。 在SiN膜之成膜處理中，為了選擇性地抽除氫，適合利 用在SiN膜之成膜時施加偏壓電力而將離子引入成膜對象 之基板表面。在高密度型電漿處理裝置中，為提高對微細 之間隙之埋入性能，有在成膜時施加偏壓而與成膜同時地 實施#刻之技術’且知悉利用高密度型電漿處理裝置施加 偏壓。但，此係使用於Si〇x成膜之技術。 在此’最重要的是：蝕刻所需之偏壓電力即使在直徑 200 mm之晶圓之情形，也達到3 kW，關於碰撞能量，一 般係設定於濺射效率較高之2〇〇 ev附近。將此種條件單純 適用於SiN膜之成膜時，由圖2也可知悉，也不能引起最適 之Si-H及N-H鍵結之減少。也就是說，在以往之高密度型 123061.doc -13· 200822220 電漿CVD裝置之基本作法中 目的而適用偏塵電力之情形 迄未知悉有基於切斷氫鐽之
以下，說明有關本發明之—實施型態之電漿處理裝置之 構成。，係纟發明之一實施型態之電聚處理裝置之、構成 ® °如圖1所示’電漿處理裝置1具有可維持高真空度之真 空容器10。此真空容器10可在筒狀容器11之上部安：頂板 12而形成由外氣被密閉之空間。 在真空容器10，設置有將真空容器1〇之内部維持於真空 狀態之真空裝置13。在頂板12之上部，設置有產生電漿" 用之RF天線15。在此rF天線15，經由匹配器“連接高頻 電源之RF電源17。即，由RF電源17所供應之RF，力係藉 RF天線15供應至電漿14。 在筒狀容器11之側壁之上部，設置有可將欲成膜之膜之 原料之原料氣體供應至真空容器丨〇内之原料氣體供應噴嘴 18。在本實施型態中，供應SiH4作為原料氣體。另外，在 筒狀容器11之側壁之上部，設置有將n2供應至真空容器1〇 内之N2供應喷嘴19。藉此，可在真空容器1〇内部上方產生 SiH4與N2之電漿14。 在筒狀容器11内之下方，設置有保持成膜對象之基板2〇 之晶圓支持台21。此晶圓支持台21係由載置基板20之載置 部22、與支持此載置部22之支持軸23所構成。在載置部22 之内部設置有加熱用之加熱器24。藉此，可將電漿處理中 之基板20之温度控制於希望之溫度。基板為矽晶圓之情 形，矽之熱膨脹係數大於SiN，故處理中溫度愈高時，因 123061.doc -14- 200822220 回到常温之際之收縮1之差異’在壓縮側愈會產生應力， 但處理溫度之上限決定於LSI之適用部位。例如在布線步 驟後處理之情形’考慮對布線材料之影響，以4 〇 〇 以下 作為一般的處理溫度。以改善電晶體之特性為目的而成膜 • 之電晶體附近之SiN膜一般為400°C〜500°C。 在載置部2 2 ’為對基板2 0施加偏壓電麼，經由電容器2 5 及匹配器26而連接偏壓電源27。藉此，可由電衆14中將離 p 子引入基板20之表面。另外，在載置部22，連接有靜電電 源28 ’以便可藉靜電力保持基板2〇。為避免rf電源17及偏 壓電源27之電力轉入靜電電源28，經由低通濾波器 (LPF)29連接至載置部22。 又’設置可分別控制偏壓電源27之偏壓電力、rf電源17 之RF電力、真空裝置13之壓力、原料氣體供應喷嘴18及乂 氣供應噴嘴19之氣體供應量之參數控制裝置（省略圖示）。 在本實施型態中，利用參數控制裝置分別控制偏壓電 〇 力、RF電力、壓力、及氣體供應量之各參數而產生具有高 壓縮應力之氮化矽膜。以下，詳述有關本實施型態之電漿 處理方法。 在本實施型態之電漿處理方法中，在高密度電漿處理裝 ’ *中知用低輸出之偏壓電源’為了求出切斷N_H鍵結所需 之最適偏壓，實施SiN膜之壓縮應力之改善實驗。偏壓電 源在300 mm規格之裝置中，只要5〇〇…電源即已充分。 圖2係表示本發明之一實施型態之偏壓電源與膜應力之 關係。在此，橫軸為偏壓電力（w)，縱軸為膜應力（Mpa)。 123061.doc -15- 200822220 又，實驗係在上述之本發明之一實施型態之電漿處理裝置 中進行，使用直徑200 mm之晶圓，成臈條件為siH4=5〇 seem、N2=100 sccm、RF 電力=2〇〇〇 w、處理溫度25〇；t、 壓力=2 Pa以下。 如圖2所示，依據SiN膜之壓縮應力之改善實驗，確認膜 應力只要施加75 W之偏壓電力，即可獲得快速改善。另 外，也確認進一步提高偏壓電力時，壓縮應力會逐漸降 低。又，在偏壓電力45貿至140 W之間’膜應力為_2〇〇〇 MPa以上，確認在此範圍内可獲得高的壓縮應力。在高密 度電漿處理裝置之通常使用條件下，通常會將偏壓電力設 定於500 W至3000 W附近，故要發現此種偏壓條件非常困 難。 又，施加之偏壓電力只要晶圓之單位面積之偏壓電力相 同即可。換言之，只要施加偏壓電力而使晶圓之單位面積 之偏壓電力相同，任何晶圓直徑均可適用上述條件。因 此，直徑300 mm之晶圓之情形，300 w程度以下可以說是 有效值。 又，SiN膜中之N-H鍵結量可依據FTIR(傅立葉變換紅外 光光度汁）s十測加以求得。圖3係表示FTIR特性例。如圖3 所示，可確認N-H鍵結之峰值。 在此，變更偏壓電力而測定實際地施行應力值之控制之 際之壓縮應力與膜中N-H含量之關係。圖4係表示本發明之 一實施型態之臈應力與N-H含量之關係。在此，橫轴為 SiN膜之應力（GPa)，縱軸為N-H含量（l〇2〇/cm3)e如圖4所 123061.doc -16- 200822220 示，確認僅施加數百w以了之_，即彳降低n_h鍵結 量，提高壓縮應力。 其次，也測定對SiH4之供應量之K之供應量之比率之氣 體流量比與膜應力之關係。圖5係表示N2/SiH4與膜應力之 關係。在此，橫軸為乂/8出4，縱軸為SiN膜之應力 (MPa)。如圖5所示，可知N2之供應量只要以對哪之供應 量之3倍以上之比率添加即可。 其次，也測定有關成膜時之壓力與膜應力之關係。圖6 係表示本發明之-實施型態之成膜時之壓力與膜應力之關 係。在此，橫軸為成臈時之壓力（mTorr)，縱軸為siN膜之 應力（MPa)。如圖6所示’可知為提高i缩應力，成膜時之 壓力愈低愈好。而’為使SiN臈之應力保持在_3_ Mpa以 上，即為使麼縮應力達到3 Gpa以上，只要將成膜時之壓 力控制在15 mTorr以下，即2 Pa以下即可。 ϋ 因此，可以獲得以下之結論。即··作為形成具有高壓縮 應力之SiN之條件，供應之氣體種類為叫與乂，rf電力 為簡W以上，偏壓電力為45至_ W，N2供應量係對 SiH4之供應量之3倍以上之比率添加，壓力為2pa以下。 如此，依據本實施型態之電聚處理方法，在藉含有㈣ 氫之原料氣體與氮氣之電漿，對處理對象之基板施行電漿 處理之電聚處理方法中，在氣切膜之處理時藉由施加偏 壓電力，降低氮化賴之財之N結量，彳降低氮化 石夕膜之膜中之N-H鍵結量。又，由於降低氮化石夕膜之膜中 之Μ鍵結量，可快速提高氮切膜中之壓縮應力。 123061.doc -17- 200822220 又，使偏壓電力在直徑200 mm中於45界至14〇 w間變化 而改變離子能量時，可有效切斷氮化矽膜之膜中之n_h鍵 結。藉此，可降低氮化矽膜之膜中之N-H鍵結，故可快速 提尚氮化石夕膜中之壓縮應力。 ，又，RF電力在直徑200 mm中為2 kW以上，使!^電力變 化而改變離子能量時，可確實施行供應之氮之分解，故可 更咼效率地降低氮化石夕膜之膜中之N-H鍵結量。 p 又，壓力在2 Pa以下，使壓力變化而改變離子能量時， ’ 可減少施加偏壓電力時離子彼此之碰撞，故可有效將離子 引入基板表面，可有效切斷N-H鍵結。 又’使氮氣供應量對含矽之原料氣體之供應量之3倍以 上’藉改變氣體供應量而改變離子能量時，可提高石夕與氮 鍵結之概率，故可降低氮化矽膜之膜中之N_H鍵結量。 又，依據本實施型態之電漿處理裝置，由於包含：原料 氣體供應噴嘴18，其係將含有矽及氫之原料氣體供應至真 Q 空容器10之内部；N2供應噴嘴19,其係將氮氣供應至真空 谷裔10之内部；真空裝置13，其係控制真空容器1〇之内部 之壓力’ RF天線15及RF電源17等，其係對真空容器1 〇之 内部之原料氣體與氮氣施加RF電力而使其產生電漿；載置 部22 ’其係具有將成為處理對象之基板2〇支持於真空容器 10之内部之下方之加熱功能；偏壓電源27，其係對載置部 22施加偏壓電力；及參數控制裝置，其係分別控制偏壓電 源27之偏壓電力、RF天線1 5及RF電源1 7等之RF電力、真 空裝置13之壓力、及原料氣體供應喷嘴18及凡供應噴嘴^ 123061.doc -18- 200822220 之氣體供應量；利用參數控制裝置控制偏壓電力、RF電 力、壓力、及氣體供應1 ’在氮化碎膜成長之期間，將切 斷原料氣體中之氫與氮氣之鍵狀態之N-H鍵結用之離子能 量施加至處理對象之基板20，以降低氮化矽膜之膜中所含 之N-H鍵結量，藉此，可有效地降低氮化矽膜之膜中N-H 鍵結量。因此，可有效地降低氮化矽膜之膜中鍵結 量，故可使氮化矽膜成為細緻之膜，可快速提高氮化矽膜 之壓縮應力。 . [產業上之可利用性] 本發明例如可適用於成膜具有高壓縮應力之氮化矽膜之 情形之電漿處理方法及電漿處理裝置。 【圖式簡單說明】 圖1係本發明之一實施型態之電漿處理裝置之構成圖。 圖2係表示本發明之一實施型態之偏壓電源與膜應力之 關係之圖。 圖3係表示FTIR特性例之圖。 圖4係表示本發明之一實施型態之膜應力與nh含量之關 係之圖。 乂圖5係表示本發明之一實施型態之N2/SiH4與膜應力之關 係之圖。 圖6係表示本發明之一實施型態之成膜壓力與膜應力之 關係之圖。 圖7係表示膜中N-H鍵結量與SiN膜應力之關係之圖。 圖8係表示藉由電子碰撞之CH4分子之離解性激勵之圖。 123061.doc -19- 200822220 【主要元件符號說明】 1 電漿處理裝置 10 真空容器 11 筒狀容器 12 頂板 13 真空裝置 14 電漿 15 RF天線 16、26 匹配器 17 RF電源 18 原料氣體供應噴嘴 19 乂供應喷嘴 20 基板 21 晶圓支持台 22 載置部 23 支持軸 24 加熱器 25 電容器 27 偏壓電源 28 靜電電源 29 低通濾波器（LPF) 123061.doc -20-

Claims (1)

  1. 200822220 十、申請專利範圍： 1 · 一種電漿處理方法，其係藉含有矽與氫之原料氣體與氮 氣之電漿，使氮化矽膜成長在處理對象之基板者，其特 徵在於： 在剷述氮化石夕膜成長之期間，將用以切斷前述原料氣 體中之氫與前述氮氣之鍵狀態之N-H鍵結之離子能量照 射於處理對象之前述基板，以降低前述氮化矽膜之膜中 所含之N-H鍵結量。 2 ·如請求項1之電漿處理方法，其中 改變施加至處理對象之前述基板之偏壓電力以改變離 子能量。 3·如請求項2之電漿處理方法，其中 改變為產生電漿而施加之RF電力以改變離子能量。 4.如請求項2或3之電漿處理方法，其中 改變壓力以改變離子能量。 5 ·如凊求項2之電漿處理方法，其中 改變氣體供應量以改變離子能量。 6·如請求項3之電漿處理方法，其中 改變氣體供應量以改變離子能量。 7·如請求項4之電漿處理方法，其中 改變氣體供應ϊ以改變離子能量。 8 · —種電漿處理裝置，其特徵在於包含： 原料氣體供應機構，其係將含有矽及氫之原料氣體供 應至真空容器之内部者； ^ 123061.doc 200822220 氮氣t、應機構，其係將氮氣供應至真空容器之内部 者； 壓力控制機構，其係控制前述真空容器之内部壓力 者； - 電漿產生機構，其係對前述真空容器之内部之前述原 料氣體與鈾述鼠氣施加RF電力以使其產生電漿； 支持機構，其係具有將成為處理對象之基板支持於前 ^ 述真空容器之内部之下方之加熱功能； 偏壓電力施加機構，其係對前述支持機構施加偏壓電 力；及 參數控制機構，其係分別控制前述偏壓電力施加機構 之前述偏壓電力、前述電漿產生機構之前述RF電力、前 述壓力控制機構之前述壓力、及前述原料氣體供應機構 與前述氮氣供應機構之氣體供應量； 利用前述參數控制機構控制前述偏壓電力、前述RF電 u 力、前述壓力、及前述氣體供應量，在前述氮化矽膜成 長之期間，將用以切斷前述原料氣體中之氫與前述氮氣 之鍵狀怨之N-H鍵結之離子能量施加至處理對象之前述 ， 基板，以降低前述氮化矽膜之膜中所含之N-H鍵結量。 123061.doc
TW096127583A 2006-08-11 2007-07-27 Plasma processing method and plasma processing apparatus TW200822220A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219839A JP2008047620A (ja) 2006-08-11 2006-08-11 プラズマ処理方法、及び、プラズマ処理装置

Publications (2)

Publication Number Publication Date
TW200822220A true TW200822220A (en) 2008-05-16
TWI358088B TWI358088B (zh) 2012-02-11

Family

ID=39032825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096127583A TW200822220A (en) 2006-08-11 2007-07-27 Plasma processing method and plasma processing apparatus

Country Status (6)

Country Link
US (1) US7972946B2 (zh)
EP (1) EP2051290A4 (zh)
JP (1) JP2008047620A (zh)
KR (1) KR101081783B1 (zh)
TW (1) TW200822220A (zh)
WO (1) WO2008018291A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297048B2 (ja) * 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
US8771538B2 (en) 2009-11-18 2014-07-08 Applied Materials, Inc. Plasma source design
US8742665B2 (en) 2009-11-18 2014-06-03 Applied Materials, Inc. Plasma source design
KR101096909B1 (ko) * 2009-12-04 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 형성방법
JP5495940B2 (ja) 2010-05-21 2014-05-21 三菱重工業株式会社 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
KR101223724B1 (ko) 2010-10-25 2013-01-17 삼성디스플레이 주식회사 전자소자용 보호막 및 그 제조 방법
JP2015179700A (ja) * 2014-03-18 2015-10-08 キヤノン株式会社 固体撮像素子の製造方法
TWI766014B (zh) * 2017-05-11 2022-06-01 荷蘭商Ａｓｍ智慧財產控股公司 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法
JP7344867B2 (ja) * 2017-08-04 2023-09-14 ラム リサーチ コーポレーション 水平表面上におけるＳｉＮの選択的堆積
JP7018288B2 (ja) 2017-10-10 2022-02-10 東京エレクトロン株式会社 成膜方法
CN113517170B (zh) * 2021-07-09 2024-02-09 长鑫存储技术有限公司 半导体结构的制造方法、半导体结构与存储器
JP7057041B1 (ja) * 2021-12-08 2022-04-19 株式会社京都セミコンダクター 窒化珪素膜の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635323B2 (ja) * 1982-06-25 1994-05-11 株式会社日立製作所 表面処理方法
JPS6130040A (ja) * 1984-07-20 1986-02-12 Anelva Corp 薄膜作成装置
JPH07111261A (ja) * 1993-08-16 1995-04-25 Canon Sales Co Inc 成膜装置及び成膜方法
US5620523A (en) 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
TW584902B (en) 2000-06-19 2004-04-21 Applied Materials Inc Method of plasma processing silicon nitride using argon, nitrogen and silane gases
JP3725100B2 (ja) 2002-07-31 2005-12-07 アプライド マテリアルズ インコーポレイテッド 成膜方法
US20050215005A1 (en) * 2003-03-06 2005-09-29 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US7244474B2 (en) * 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors

Also Published As

Publication number Publication date
TWI358088B (zh) 2012-02-11
US7972946B2 (en) 2011-07-05
KR20090015158A (ko) 2009-02-11
WO2008018291A1 (fr) 2008-02-14
KR101081783B1 (ko) 2011-11-09
EP2051290A4 (en) 2010-04-21
US20090176380A1 (en) 2009-07-09
EP2051290A1 (en) 2009-04-22
JP2008047620A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
TW200822220A (en) Plasma processing method and plasma processing apparatus
TWI342590B (en) A stress-tuned, single-layer silicon nitride film
US6953609B2 (en) High-density plasma process for depositing a layer of silicon nitride
KR101158377B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
US9018108B2 (en) Low shrinkage dielectric films
JP3881973B2 (ja) 窒化シリコン膜の成膜方法
US7510984B2 (en) Method of forming silicon nitride film and method of manufacturing semiconductor device
JP2021504967A (ja) エッチング選択性の高いアモルファスカーボン膜
JP2630257B2 (ja) 半導体装置の製造方法
CN109690736A (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
Vallée et al. Plasma deposition—Impact of ions in plasma enhanced chemical vapor deposition, plasma enhanced atomic layer deposition, and applications to area selective deposition
CN106796883A (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
JP2001507081A (ja) 誘導結合プラズマｃｖｄ
TW200814197A (en) Compressive nitride film and method of manufacturing thereof
KR20150132529A (ko) 기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화
JP2006278580A (ja) 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
JP2005286339A (ja) シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス
JP2006237478A (ja) 窒化ホウ素膜の成膜方法及び成膜装置
JP4447438B2 (ja) 半導体装置の製造方法
WO2013125647A1 (ja) 半導体装置の製造方法及び半導体装置
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
CN115522180A (zh) 一种低介电常数的硅基薄膜的制备方法及其应用
WO2020100885A1 (ja) エッチング方法およびエッチング装置
WO2004049423A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees