KR20150132529A - 기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화 - Google Patents

기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화 Download PDF

Info

Publication number
KR20150132529A
KR20150132529A KR1020157029863A KR20157029863A KR20150132529A KR 20150132529 A KR20150132529 A KR 20150132529A KR 1020157029863 A KR1020157029863 A KR 1020157029863A KR 20157029863 A KR20157029863 A KR 20157029863A KR 20150132529 A KR20150132529 A KR 20150132529A
Authority
KR
South Korea
Prior art keywords
layer
substrate
plasma
nitrogen
gas
Prior art date
Application number
KR1020157029863A
Other languages
English (en)
Other versions
KR102244381B1 (ko
Inventor
테레사 크레이머 구아리니
웨이 리우
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150132529A publication Critical patent/KR20150132529A/ko
Application granted granted Critical
Publication of KR102244381B1 publication Critical patent/KR102244381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

질소 함유 층들을 형성하기 위한 방법 및 장치가 본 명세서에서 제공된다. 일부 실시예들에서, 방법은, 제1 층이 위에 배치되어 있는 기판을 프로세스 챔버의 기판 지지체 상에 배치하는 단계; 기판을 제1 온도로 가열하는 단계; 및 암모니아(NH3)를 포함하는 프로세스 가스로부터 형성된 RF 플라즈마에 제1 층을 노출시켜, 제1 층을 질소 함유 층으로 변환하는 단계 - 플라즈마는 약 8eV 미만의 이온 에너지를 가짐 - 를 포함한다.

Description

기판 상의 3차원 구조물의 층의 ＮＨ３ 함유 플라즈마 질화{NH3 CONTAINING PLASMA NITRIDATION OF A LAYER OF A THREE DIMENSIONAL STRUCTURE ON A SUBSTRATE}
본 발명의 실시예들은 일반적으로 반도체 처리에 관한 것이며, 보다 구체적으로는 질소 함유 층들(nitrogen-containing layers)을 형성하기 위한 방법들에 관한 것이다.
동적 랜덤 액세스 메모리(DRAM), 로직 디바이스들 및 그와 유사한 것과 같은 반도체 디바이스들의 스케일링은 게이트 누설(Jg)에 의해 제한될 수 있다. 예를 들어, 게이트 유전체 층의 두께가 스케일링됨에 따라, 트랜지스터 디바이스의 채널과 게이트 사이에서 전류가 누설되어 디바이스 고장을 야기시킬 수 있다. 게이트 누설은 게이트 유전체 층에 질소를 포함시키는 것에 의해 감소될 수 있다. 예를 들어, 32㎚ 노드에서의 게이트 유전체 층은 실리콘 산질화물(SiON)을 포함할 수 있고, 여기서 질소의 존재는 디바이스에서의 게이트 누설을 감소시킨다.
통상적으로, 질소는, 다른 필요한 특성들, 예를 들어 플랫 밴드 전압(flat band voltage)(Vfb), 문턱 전압(threshold voltage)(Vt) 및 이동도를 희생하면서 게이트 누설 감소를 제공하는 플라즈마 질화 프로세스에 의해 게이트 유전체 층에 포함된다. 예를 들어, 게이트 유전체 층에서의 증가된 질소 함량은 Vt를 바람직하지 않게 증가시키고, 이동도를 과도하게 감소시킨다. 또한, 산소는 통상적인 처리 조건들 하에서 게이트 유전체 층으로부터 확산될 수 있고, 그에 따라 예를 들어 게이트 유전체 층의 유전 특성들을 저하시킴으로써 디바이스 성능을 더 감소시킨다.
추가로, 반도체 구조물에서의 사용을 위해 반도체 웨이퍼 상의 유전체 층을 질화하는 것은 플라즈마 질화 또는 열 질화를 이용하여 평면 반도체 구조물에 질소를 첨가하는 것을 수반한다. 그러나, FinFET 디바이스 또는 그와 유사한 것과 같은 3차원("3D") 반도체 구조물들의 사용은, 3D 반도체 구조물의 최상부면 상에 포함되는 질소의 양이 3D 반도체 구조물의 측벽들을 따라 포함되는 질소의 양과 실질적으로 동일하게(이것은 본 명세서에서 형상추종성(conformality)이라고 지칭됨), 질화된 층이 3D 반도체 구조물을 둘러싸는 것을 필요로 한다. 형상추종성은 3D 반도체 구조물의 측벽을 따르는 깊이에 따른 질소 드롭(nitrogen drop)의 백분율로서 계산된다.
질화된 층을 형성하는 한가지 방법은 암모니아(NH3)를 이용한 열 질화를 통하는 것이다. 암모니아(NH3)를 이용한 열 질화는 적합한 형상추종성을 제공하지만, 그 프로세스는 유전체 층의 최상부면에서 원하는 질소 프로파일을 제공하지 못한다. 질화된 층을 형성하는 다른 방법은 질소 가스(N2)로부터 형성된 이온들과 함께 유도 결합된 플라즈마 질화를 이용하는 것이다. 이러한 접근법은 유전체 막에서 원하는 질소 프로파일을 제공하지만, 결과적인 형상추종성은 부적절하다. 다른 방법인 원격 플라즈마 질화는 적합한 형상추종성을 제공할 수 있지만, 그 프로세스는 약 섭씨 600도 내지 약 섭씨 1000도를 초과하는 온도를 필요로 하며, 이는 게이트 스택에서의 산화물 층들의 바람직하지 않은 과도한 비후화(excessive and undesirable thickening)를 초래한다.
따라서, 본 발명자들은 개선된 형상추종성을 갖는 질소 함유 층들을 형성하는 방법들을 제공한다.
질소 함유 층들을 형성하기 위한 방법 및 장치가 본 명세서에서 제공된다. 일부 실시예들에서, 방법은, 제1 층이 위에 배치되어 있는 기판을 프로세스 챔버의 기판 지지체 상에 배치하는 단계; 기판을 제1 온도로 가열하는 단계; 및 암모니아(NH3)를 포함하는 프로세스 가스로부터 형성된 RF 플라즈마에 제1 층을 노출시켜, 제1 층을 질소 함유 층으로 변환하는 단계 - 플라즈마는 약 8eV 미만의 이온 에너지를 가짐 - 를 포함한다.
일부 실시예들에서, 질소 함유 층을 형성하는 방법은, 제1 층이 위에 배치되어 있는 기판을 프로세스 챔버의 기판 지지체 상에 배치하는 단계 - 제1 층은 3차원 구조물임 -; 기판을 약 섭씨 250도 내지 약 섭씨 500도의 제1 온도로 가열하는 단계; 및 암모니아(NH3)를 포함하는 프로세스 가스로부터 형성된 RF 플라즈마에 제1 층을 노출시켜, 제1 층을 질소 함유 층으로 변환하는 단계 - 프로세스 가스는 전체 가스 유동에 기초하여 약 0.5% 내지 약 99.5% 암모니아(NH3)를 포함하고, 나머지(balance)는 희가스(noble gas)이며, 플라즈마는 약 8eV 미만의 이온 에너지를 가짐 - 를 포함한다.
앞의 간략한 개요는 본 발명의 범위를 제한하는 것으로 의도되지는 않는다. 본 발명의 다른 실시예들 및 추가 실시예들이 후술된다.
위에서 언급된 본 발명의 특징들이 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 발명의 더 구체적인 설명은 실시예들을 참조할 수 있으며, 그들 중 일부는 첨부 도면들에 도시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 발명의 전형적인 실시예들만을 도시하며, 따라서 발명의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본 발명의 일부 실시예들에 따라 질소 함유 층을 형성하는 방법을 도시하는 흐름도이다.
도 2a 내지 도 2c는 본 발명의 일부 실시예들에 따라 게이트 유전체 층을 제조하는 스테이지들을 도시한다.
도 3은 본 발명의 일부 실시예들에 따라 사용하기에 적합한 플라즈마 질화 반응기를 도시한다.
도 4는 본 발명의 일부 실시예들에 따라 플라즈마 질화 반응기에서 사용하기에 적합한 기판 지지체를 도시한다.
이해를 용이하게 하기 위해서, 가능한 경우에, 도면들에 공통인 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 이용되었다. 도면들은 비례에 맞춰 그려지지는 않으며, 명확성을 위해 단순화될 수 있다. 일 실시예의 요소들 및 특징들은 추가 언급 없이도 다른 실시예들에서 유익하게 통합될 수 있을 것으로 생각된다.
질소 함유 층들을 형성하기 위한 방법 및 장치가 본 명세서에서 제공된다. 유리하게도, 본 발명의 방법 및 장치는 예를 들어 증가된 질소 함량을 촉진함으로써 목표 층(예를 들어, 제1 층)의 개선된 질화를 제공할 수 있고, 목표 층과 다른 디바이스 층, 예를 들어 폴리실리콘 게이트 사이의 계면에서 개선된 산소 보유(oxygen retention)를 제공할 수 있다. 본 발명의 방법 및 장치는 또한 3D 반도체 구조물의 최상부의 질화된 유전체 막의 형상추종성을 유리하게 개선할 수 있다.
도 1은 본 발명의 일부 실시예들에 따라 질소 함유 층을 형성하기 위한 방법(110)을 도시한다. 일반적으로, 방법(110)은, 제1 층이 위에 배치되어 있는 기판을 포함하는, 부분적으로 제조된 반도체 구조물을 제공하는 단계를 포함한다. 반도체 구조물은 로직, DRAM 또는 플래시 메모리 디바이스와 같은 부분적으로 제조된 반도체 디바이스일 수 있다. 이러한 프로세스에 의해 형성된 질소 함유 층은 게이트 유전체 층, 터널 산화물 층, 스페이서 층, 또는 예를 들어 접합 누설(junction leakage), 게이트 누설 또는 그와 유사한 것을 감소시키기 위해 질화로부터 혜택을 받을 수 있는 반도체 구조물의 임의의 적합한 층 중 하나 이상일 수 있다.
본 명세서에서, 방법(110)은, 기판 위에 형성된 제1 층을 포함하는 반도체 구조물의 제조 스테이지들을 각각 도시하는 도 2a 내지 도 2c에 도시되어 있는 부분적으로 제조된 반도체 구조물과 관련하여 설명된다. 방법(110)은, 예를 들어 유도 결합된 플라즈마나 원격 플라즈마 또는 그와 유사한 것을 제공하도록 구성된 반응기들과 같이, 본 명세서에 개시된 저에너지 플라즈마를 제공할 수 있는 임의의 적합한 플라즈마 반응기에서 수행될 수 있다. 이하에서는, 본 발명의 방법들과 함께 사용될 수 있는 적합한 플라즈마 반응기들의 실시예들이 도 3과 관련하여 설명된다. 플라즈마 반응기는 단독으로 사용될 수 있거나, 또는 더 통상적으로는 집적 반도체 기판 처리 시스템 또는 클러스터 툴, 예컨대 캘리포니아주 산타 클라라에 있는 Applied Materials, Inc.로부터 입수가능한 CENTURA® DPN 게이트 스택 집적 반도체 웨이퍼 처리 시스템의 처리 모듈로서 사용될 수 있다. 다른 제조자들로부터 입수가능한 것들을 포함하는 다른 툴들도 또한 사용될 수 있다.
방법(110)은, 도 2a에 도시된 바와 같이, 질화될 제1 층(204)이 위에 배치되어 있는 기판(202)이 제공되는 단계(102)에서 시작된다. 기판(202) 및 제1 층(204)은 완전하게 또는 부분적으로 제조된 반도체 디바이스(200)의 일부일 수 있다. 제1 층(204)은 3차원 또는 3D 구조물이거나 그러한 3D 구조물의 일부일 수 있다. 본 명세서에서 이용될 때, 3차원(또는 3D) 구조물은, 주로 게이트 아래에 전도 채널을 형성하는 전통적인 2D 평면 트랜지스터와 비교하여 볼 때, 트랜지스터가 수직 구조물의 3개의 면에 전도 채널들을 형성하는 반도체 구조물을 지칭한다. 기판(202)은, 200 또는 300㎜ 직경의 웨이퍼들뿐만 아니라 직사각형 또는 정사각형 패널들과 같이 다양한 치수를 가질 수 있다. 기판(202)은, 결정질 실리콘(예를 들어, Si<100> 또는 Si<111>), 실리콘 산화물, 스트레인드 실리콘(strained silicon), 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼, 패터닝된 또는 패터닝되지 않은 웨이퍼, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어 또는 그와 유사한 것과 같은 재료를 포함할 수 있다.
반도체 디바이스(200)는 기판(202) 상에 완전하게 또는 부분적으로 형성될 수 있고, 질화될 제1 층(204)을 적어도 포함한다. (완성되었을 때의) 반도체 디바이스(200)는 예를 들어 전계 효과 트랜지스터(FET), 동적 랜덤 액세스 메모리(DRAM), 플래시 메모리 디바이스, 3D FINFET 디바이스 또는 그와 유사한 것일 수 있다. 제1 층(204)은 예를 들어 트랜지스터 디바이스의 게이트 유전체 층, 플래시 메모리 디바이스에서의 터널 산화물 층, 게이트 구조물의 최상부의 스페이서 층, 플래시 메모리 디바이스의 IPD(inter-poly dielectric) 층 또는 그와 유사한 것으로서 이용될 수 있다. 제1 층(204)은 제1 층(204)이 이용될 수 있는 특정 용도에 따라 적합한 임의의 두께를 가질 수 있다. 예를 들어, 제1 층(204)은 약 0.5 내지 약 10㎚의 두께를 가질 수 있다. 제1 층(204)은 산화물 층, 예컨대 실리콘 산화물(SiO2), 하프늄 산화물(HfO2), 하프늄 실리케이트(HfSiOx), 또는 반도체 디바이스에서 이용되며 질화를 필요로 하는 임의의 적합한 산화물 층을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 산화물 층은 천연 산화물 층(native oxide layer)이거나, 또는 아래에 논의되는 산화 프로세스를 포함하는 임의의 적합한 산화 프로세스에 의해 형성될 수 있다. 제1 층(204)은 산화물 층으로 제한될 필요가 없고, 다른 적합한 층들도 또한 본 명세서에 개시된 본 발명의 방법들로부터 혜택을 받을 수 있다. 예를 들어, 제1 층(204)의 다른 적합한 실시예들은 다른 적합한 반도체 재료들, 예컨대 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 실리콘 탄화물(SiC), Ⅲ-Ⅴ 화합물, 또는 금속, 금속 질화물 또는 금속 산화물, 예컨대 텅스텐(W), 티타늄(Ti), 탄탈룸(Ta), 티타늄 질화물(TiN), 탄탈룸 질화물(TaN), 티타늄 산화물(TiO2) 또는 알루미늄 산화물(Al2O3), 또는 그와 유사한 것을 포함할 수 있다. 또한, 제1 층(204)은, SiO2의 제1 서브층과 HfO2의 제2 서브층, 또는 SiO2의 제1 서브층과 HfSiOx의 제2 서브층 등과 같이 층들의 스택일 수 있다.
다음으로, 단계(104)에서, 기판(202)은 질화 이전에 그리고 질화 동안에 가열될 수 있다. 기판(202)을 가열하는 것은, 개선된 디바이스 특성들 및 제1 층(204)으로의 증가된 질소 함량의 제공을 용이하게 할 수 있다. 예를 들어, 기판(202)을 적어도 약 섭씨 250도 또는 적어도 약 섭씨 350도의 온도로 가열하는 것은, 제1 층(204)에서의 증가된 질소 함량(예를 들어, 약 5 내지 약 35의 원자 백분율 함량)을 촉진할 수 있다. 일부 실시예들에서, 기판은 섭씨 약 250 내지 약 550도의 온도로 가열될 수 있거나, 또는 일부 실시예들에서는 섭씨 약 350 내지 약 450도의 온도로 가열될 수 있다. 일부 실시예들에서, 기판은 약 섭씨 400도의 온도로 가열될 수 있다. 실제의 최대 기판 온도는 처리 중인 기판의 열 버짓(thermal budget) 및/또는 하드웨어 제한들에 기초하여 변할 수 있다.
제1 층(204)이 산화물 층인 실시예들에서, 증가된 온도는 유리하게도 층으로부터의 산소의 더 적은 발생(evolution)(예를 들어, 약 20% 미만)을 용이하게 할 수 있고, 또한 제1 층(204)과 기판(202)의 계면에서의 산소의 축적을 용이하게 할 수 있다. 일부 실시예들에서, 기판(202)은 섭씨 약 250 내지 약 550도로 가열된다. 제1 층(204)이 산화물 층인 일부 실시예들에서, 기판(202)은 섭씨 약 300 내지 약 550도로 또는 섭씨 약 350 내지 약 500도로 가열될 수 있다.
일부 실시예들에서, 기판(202)은, 기판으로의 열 전달, 예를 들어 방법(110) 동안 기판(202)이 놓이는 기판 지지체와 기판(202) 사이의 열 전달이 최대화되도록 반응기에 위치될 수 있다. 그와 같이, 기판(202)은 척킹 디바이스, 예컨대 정전 척(ESC), 진공 척 또는 다른 적합한 디바이스를 사용하여 기판 지지체에 고정될 수 있다. 유리하게도, 기판(202)을 척킹하는 것은, 예를 들어 약 4mTorr 내지 약 1Torr, 또는 약 10 내지 약 80mTorr, 약 10 내지 약 40mTorr, 또는 약 10 내지 약 20mTorr와 같은 낮은 압력들(프로세스 압력 영역)에서도 재생가능한 열 전달을 용이하게 할 수 있다. 선택적으로, 기판(202)을 고정하기 위해 정전 척이 제공되는 실시예들에서, 기판이 척킹될 때 기판 온도의 안정화를 용이하게 하기 위해 기판(202) 위에서 제2 플라즈마가 형성될 수 있다. 예를 들어, 기판(202)을 기판 지지체에 척킹하고 플라즈마를 소멸시킬 때, 프로세스 변동 및/또는 웨이퍼 파손을 초래할 수 있는 극적인 온도 변화를 기판(202)이 경험하지 않도록 기판(202)을 예비 가열하기 위해, 아르곤(Ar), 헬륨(He), 크립톤(Kr), 크세논(Xe) 또는 그와 유사한 것 중 적어도 하나를 포함하는 비반응성 가스로부터 제2 플라즈마가 형성될 수 있다. 본 명세서에서 이용될 때, 비반응성 가스들은 기판과 실질적으로 반응하지 않는(예를 들어, 실질적으로 기판 상에 퇴적되지 않거나 기판을 에칭하지 않는) 가스들을 포함한다.
기판(202)은, 기판 온도를 약 섭씨 250도 이상으로 또는 일부 실시예들에서는 약 섭씨 350도 이상으로 증가시켜 유지할 수 있는 임의의 적합한 가열 메커니즘에 의해 가열될 수 있다. 적합한 가열 메커니즘들은 저항성 가열, 복사 가열 또는 그와 유사한 것을 포함할 수 있다. 예를 들어, 그리고 아래의 반응기(300)의 실시예들에서 논의되는 바와 같이, 기판(202)에 열을 제공하기 위해 기판 지지체에 하나 이상의 저항성 가열기가 배치될 수 있다. 대안적으로, 기판은 예를 들어 기판(202) 위에 그리고/또는 아래에 배치된 하나 이상의 램프 또는 다른 에너지 소스들에 의해 가열될 수 있다.
한가지 가열 접근법에서, 기판이 정전 척으로부터 직접 가열되도록, 가열기 요소들은 정전 척에 임베딩된다. 그러한 접근법으로부터 수개의 이점이 발생할 수 있다: (1) 프로세스 압력이 4mTorr 정도로 낮더라도, 기판이 척킹되어 있는 한, 기판은 전체 프로세스 동안 일정한 온도로 유지될 수 있고; (2) 프로세스 동안 기판 온도에 대한 엄격한 제어로 인해 프로세스 결과들(질소 도즈(nitrogen dose) 및 포함되는 질소의 질량 백분율(N%))이 기판마다 재생가능할 수 있고; (3) 정전 척의 가열기 요소들에서의 신중하게 설계된 가열 균일성 패턴에 의해 또는 독립적으로 제어되는 다중 구역 가열기 요소들을 제공하는 것에 의해 기판내 질화 균일성 패턴이 변경(예를 들어, 보상)될 수 있다.
정전 척 가열기를 사용하는 경우에, 척킹/가열 프로세스의 속성으로 인해, 기판 온도의 상승이 초당 최대 약 섭씨 30도와 같이 매우 빠를 수 있다. 그러한 높은 가열 속도들 하에서, 웨이퍼의 모든 부분이 동일한 속도로 가열되지는 않을 가능성이 있을 수 있고, 그에 의해, 소정 지점에서, 기판 내의 온도 차이는 기판(예컨대, 반도체 웨이퍼)에 균열이 발생하게 할 수 있는 임계값(critical value)(예를 들어, > 섭씨 75도)에 도달할 수 있다. 그러한 고장을 방지하기 위해, 기판 척킹 전에 예비 가열 단계가 구현될 수 있다. 예비 가열 단계는, 기판이 정전 척의 표면 상에 배치되어 있지만 척킹되지는 않은 상태에서, 정전 척 가열기를 원하는 온도(예컨대, 약 섭씨 400도)로 유지하면서, 질소(N2)나 헬륨(He) 또는 그와 유사한 것과 같은 비반응성 가스를 분당 약 400sccm 내지 약 4리터의 속도로, 약 20 내지 약 60초 또는 그 이상 동안(예컨대, 약 50초 동안), 약 1-10Torr(예컨대, 약 8Torr)의 압력으로 유동시키는 것을 포함할 수 있다. 예비 가열 단계는 척킹 전에 기판 온도를 정전 척 온도에 가깝게(예를 들어, 기판의 목표 온도의 약 섭씨 150도 이내로) 하는 것을 용이하게 하고, 따라서 기판의 척킹 시에 기판에 대한 잠재적인 열 충격을 감소시킨다. 일부 실시예들에서, 저접촉 정전 척(예를 들어, 최대 약 5% 접촉 영역을 갖는 정전 척)이 기판을 지지하기 위해 사용될 때, 웨이퍼를 예비 가열하기 위해 후면 가스(backside gas)가 이용될 수 있다. 일부 실시예들에서, 기판은, 예컨대 접촉 또는 비접촉(예를 들어, 램프) 방법들에 의해, 프로세스 챔버에 전달되기 전에 예비 가열될 수 있다.
선택적으로, 제1 층(204)의 질화 이전에, 프로세스 챔버는 처리 용적에서의 잔류 산소 함량을 감소시키기 위해 프리-컨디셔닝될(pre-conditioned) 수 있다. 예를 들어, 수분, 물(H2O) 또는 그와 유사한 것으로부터의 잔류 산소 함량은 기판(202) 또는 제1 층(204)의 원하지 않은 기생 산화(parasitic oxidation)를 초래할 수 있다. 이것이 발생하는 것을 방지하기 위해, (리드(lid), 측벽, 및 페디스털(pedestal)이나 척을 포함하는) 프로세스 챔버의 내부는 프리-컨디셔닝 가스로부터 형성된 프리-컨디셔닝 플라즈마로 프리-컨디셔닝될 수 있다. 프리-컨디셔닝 가스는, 예를 들어 질소(N2), 암모니아(NH3), 또는 암모니아(NH3) 및 불활성 가스, 예컨대 아르곤(Ar), 또는 수분 함량을 감소시킬 수 있고 챔버 내부를 건조(season)시킬 수 있는 임의의 적합한 가스 및/또는 가스들의 조합을 포함할 수 있다. 일부 실시예들에서, 프리-컨디셔닝 가스는, 질소(N2), 또는 암모니아(NH3), 또는 암모니아(NH3) 및 불활성 가스, 예컨대 아르곤(Ar)으로 구성될 수 있거나, 그러한 것들로 본질적으로 구성될 수 있다. 일부 실시예들에서, 프리-컨디셔닝은 척킹(예를 들어, 척에 대한 기판의 고정) 이전에 또는 척킹 동안에 수행될 수 있다. 일부 실시예들에서, 프리-컨디셔닝은 기판을 가열하기 이전에 또는 제1 층(204)의 질화 이전에 수행될 수 있다.
다음으로, 단계(106)에서, 제1 층(204)은, 암모니아(NH3)로 구성되거나 암모니아로 본질적으로 구성되거나 또는 암모니아를 포함하는 프로세스 가스로부터 형성된 무선 주파수(RF) 플라즈마에 노출될 수 있다. 일부 실시예들에서, 도 2c에 도시된 바와 같이, 질소 함유 층(208)을 형성하기 위해, 프로세스 챔버를 약 5mTorr 내지 약 500mTorr, 또는 약 10 내지 약 80mTorr, 또는 약 10mTorr 내지 약 40mTorr, 또는 약 10mTorr 내지 약 20mTorr의 압력으로 유지하면서, 제1 층(204)이 RF 플라즈마에 노출될 수 있다. 예를 들어, 일부 실시예들에서, 프로세스 가스는 순수 암모니아(NH3)이거나 암모니아(NH3)와 희가스의 혼합물일 수 있다. 희가스는 예를 들어 아르곤(Ar)일 수 있다. 일부 실시예들에서, 프로세스 가스는 암모니아(NH3) 및 아르곤(Ar)을 포함한다. 일부 실시예들에서, 프로세스 가스는 암모니아 및 아르곤으로만 구성될 수 있다. 일부 실시예들에서, 프로세스 가스는 주로 암모니아 및 아르곤으로 구성되거나, 본질적으로 암모니아 및 아르곤으로 구성될 수 있다.
일부 실시예들에서, 프로세스 가스는 약 400sccm으로 또는 약 100 내지 약 1000sccm의 전체 가스 유동으로 공급될 수 있다(그러나, 프로세스 챔버의 구성 및 응용에 따라 다른 유량들이 이용될 수 있다). 일부 실시예들에서, 프로세스 가스는 약 10-100퍼센트 NH3(예를 들어, 약 10-1000sccm의 NH3 유동)을 포함할 수 있으며, 나머지는 본질적으로 희가스, 예를 들어 아르곤(Ar)이다(예를 들어, 약 0 내지 약 90퍼센트의 희가스 백분율). 일부 실시예들에서, 프로세스 가스는 약 0.5-99퍼센트 NH3(예를 들어, 약 0.5-990sccm의 NH3 유동)을 포함할 수 있으며, 나머지는 본질적으로 희가스, 예를 들어 아르곤(Ar)이다(예를 들어, 약 1 내지 약 99.5퍼센트의 희가스 백분율). 일부 실시예들에서, 프로세스 가스는 약 1.5-50퍼센트 NH3(예를 들어, 약 15-500sccm의 NH3 유동)을 포함할 수 있으며, 나머지는 본질적으로 희가스, 예를 들어 아르곤(Ar)이다(예를 들어, 약 50 내지 약 98.5퍼센트의 희가스 백분율). 일부 실시예들에서, 프로세스 가스는 약 10-99퍼센트의 희가스(예를 들어, 약 100-990sccm의 희가스 유동)를 포함할 수 있다. 일부 실시예들에서, 프로세스 가스는 약 80-99퍼센트의 희가스(예를 들어, 약 800-990sccm의 희가스 유동)를 포함할 수 있다.
프로세스 가스는 플라즈마 반응기, 예를 들어 플라즈마 반응기(300)에 도입되어, 플라즈마(206)를 형성하기 위해 이용될 수 있다. 일부 실시예들에서, 플라즈마 밀도는 약 1010 내지 약 1012 이온/cm3일 수 있다. 플라즈마(206)는 RF 소스 전력을 이용하여 형성될 수 있다. 일부 실시예들에서, 형성되는 플라즈마(206)는 8eV 미만의 이온 에너지를 갖는다. 일부 실시예들에서, 형성되는 플라즈마(206)는 4eV 미만의 이온 에너지를 갖는다. 일부 실시예들에서, 형성되는 플라즈마(206)는 약 1eV 내지 약 4eV의 이온 에너지를 갖는다. 일부 실시예들에서, RF 소스 전력은 최대 약 2500와트 또는 그 이상을 생성할 수 있다. RF 소스 전력은 임의의 적합한 RF 주파수에서 제공될 수 있다. 예를 들어, 일부 실시예들에서, RF 소스 전력은 약 2 내지 약 60㎒, 예컨대 13.56㎒의 주파수에서 제공될 수 있다.
플라즈마(206)는 최대 약 1000와트 유효 전력에서 펄스화되거나 연속적으로 인가될 수 있다. 예를 들어, 플라즈마(206)는 약 10 내지 약 400초, 또는 약 100초의 지속기간 동안 최대 약 400와트에서 연속적으로 인가될 수 있다. 지속기간은 반도체 디바이스(200)에 대한 손상을 제한하도록 조절(예를 들어, 단축)될 수 있다. 대안적으로, 플라즈마(206)는 약 4㎑ 내지 약 15㎑의 펄스 주파수에서 펄스화될 수 있다. 펄스화된 플라즈마는 최대 2500와트 피크 전력에서 약 2% 내지 약 30%의 듀티 사이클을 가질 수 있으며, 여기에서 듀티 사이클 및/또는 RF 소스 전력은 반도체 디바이스(200)에 대한 손상을 제한하도록 조절될 수 있다. 일부 실시예들에서, 플라즈마(206)는 최대 2000와트 피크 전력에서 최대 20%의 듀티 사이클로 펄스화될 수 있다. 일부 실시예들에서, 플라즈마(206)는 최대 2000와트 피크 전력에서 약 5% 내지 약 10%의 듀티 사이클로 펄스화될 수 있다.
본 발명자들은, 예를 들어 NH* 라디칼들로 구성되고 8eV 미만의 이온 에너지를 갖는 저이온 에너지 플라즈마(206)에서, 암모니아(NH3), 또는 희가스로 희석된 암모니아(NH3)로 본질적으로 구성된 프로세스 가스를 이용하면, 유리하게도 제1 층(204), 예를 들어 하프늄 산화물(HfO2) 층이 더 형상추종적(conformally)으로 질화되어, 질소 함유 층(208)의 최상부면(210)에 포함되는 질소의 양이 질소 함유 층(208)의 측벽들(214)을 따라 포함되는 질소의 양과 실질적으로 동일하게 된다는 것을 관찰하였다.
암모니아(NH3)로 형성된 플라즈마(206)에서의 NH 라디칼들이 플라즈마 시스(plasma sheath)에 걸친 필드에 의해 영향을 받지 않기 때문에, 저이온 에너지 플라즈마(206)를 형성하는데 있어서, 순수한 또는 예를 들어 아르곤으로 희석된 암모니아 가스(NH3)를 이용하는 것은 통상적인 질화 프로세스들에 비해 유리하다. 결과적으로, 제1 층(204)의 바람직하지 않은 비후화 없이 제1 층(204)을 형상추종적으로 질화하기 위해, NH 라디칼들은 임의의 우선 방향(preferred direction) 없이 기판(202)에 도달하고, 임의의 배향의 기판 표면들, 예컨대 제1 층(204)의 최상부면(210) 및 측벽들(214)과 반응한다.
일부 실시예들에서, 기판(202)의 노출된 표면은, 플라즈마(206)에 대한 노출을 방지하기 위해(예를 들어, 기판(202) 및/또는 제1 층(204)의 원하는 부분들에 대한 플라즈마의 노출을 제한하기 위해) 마스킹 층과 같은 희생층(도시되지 않음)으로 적어도 부분적으로 커버될 수 있다. 일부 실시예들에서, 플라즈마(206)에 대한 제1 층(204)의 노출 동안, 플라즈마 반응기에서의 압력은 최대 약 80mTorr, 약 10mTorr 내지 약 80mTorr, 약 10mTorr 내지 약 40mTorr, 또는 약 10 내지 약 30mTorr일 수 있다.
위에서 논의된 것과 같은 플라즈마(206)에 대한 제1 층(204)의 노출로부터 형성된 질소 함유 층(208)은 예를 들어 트랜지스터 디바이스의 게이트 유전체 층, 플래시 메모리 디바이스에서의 터널 산화물 층, 게이트 구조물의 최상부의 스페이서 층, 플래시 메모리 디바이스의 IPD(inter-poly dielectric) 층, 또는 그와 유사한 것으로서 이용될 수 있다. 질소 함유 층(208)은 약 0.3 내지 약 10㎚의 두께를 가질 수 있다. 질소 함유 층(208)은 약 3 내지 약 25 원자 퍼센트의 질소 함량을 가질 수 있다. 질소 함유 층(208)은 산질화물 층, 예컨대 실리콘 산질화물(SiON), 하프늄 산질화물(HfON), 질화된 하프늄 실리케이트(HfSiON), 또는 반도체 디바이스에서 이용되며 질화를 필요로 하는 임의의 적합한 산질화물 층을 포함할 수 있다. 질소 함유 층(208)은 산질화물 층으로 제한될 필요가 없고, 다른 적합한 층들도 또한 본 명세서에 개시된 본 발명의 방법들로부터 혜택을 받을 수 있다. 예를 들어, 다른 적합한 실시예들에서, 질소 함유 층(208)은 SiCN 또는 다른 실리콘(Si) 함유 화합물, 금속 함유 화합물, 예컨대 티타늄 산화물 또는 질화물, 탄탈룸 산화물 또는 질화물, 알루미늄 산화물 또는 질화물, 또는 그와 유사한 것을 포함할 수 있거나 그것들로 대체될 수 있다.
질소 함유 층(208)이 형성되면, 방법(110)은 일반적으로 종료하며, 반도체 디바이스(200) 및/또는 기판(202) 상의 다른 디바이스들(도시되지 않음)의 제조를 완료하기 위해 부가적인 프로세스 단계들(도시되지 않음)이 수행될 수 있다.
본 명세서에 설명된 본 발명의 방법, 예를 들어 방법(110)은 플라즈마 반응기에서 수행될 수 있다. 예를 들어, 도 3은 본 명세서에서 논의된 본 발명의 실시예들을 실시하기 위해 사용되도록 적응된 본 발명의 플라즈마 반응기(300)의 개략도를 도시한다. 플라즈마 반응기(300)는 단독으로 사용될 수 있거나, 또는 더 통상적으로는 집적 반도체 기판 처리 시스템 또는 클러스터 툴, 예컨대 캘리포니아주 산타 클라라에 있는 Applied Materials, Inc.로부터 입수가능한 CENTURA® DPN 게이트 스택 집적 반도체 웨이퍼 처리 시스템의 처리 모듈로서 사용될 수 있다.
반응기(300)는, 제어기(340) 및 전도성 바디(벽)(330) 내에 배치된 기판 지지체(316)를 갖는 프로세스 챔버(310)를 포함한다. 일부 실시예들에서, 기판 지지체(캐소드)(316)는 제1 정합 네트워크(324)를 통해 바이어싱 전원(322)에 연결된다. 일반적으로, 바이어싱 전원(322)은, 연속적인 또는 펄스화된 전력을 생성할 수 있는, 대략 13.56㎒의 주파수에서의 최대 500W의 소스이다. 다른 실시예들에서, 바이어싱 전원(322)은 DC 또는 펄스화된 DC 소스일 수 있다. 일부 실시예들에서, 바이어스 전력이 제공되지 않는다.
일부 실시예들에서, 프로세스 챔버(310)는 프로세스 챔버(310)의 내측 표면들을 라이닝하기 위한 라이너(도시되지 않음)를 포함할 수 있다. 일부 실시예들에서, 라이너는 예를 들어 냉각제를 유동시키기 위해 라이너 내에 제공된 냉각제 채널들로 냉각될 수 있다. 일부 실시예들에서, 프로세스 챔버(310)(및 처리 동안 플라즈마에 노출되는 다른 컴포넌트들)는 플라즈마에 저항성이 있는 재료로 코팅될 수 있다. 예를 들어, 일부 실시예들에서, 프로세스 챔버(310)는 플라즈마로부터의 공격에 저항성이 있는 재료로 코팅될 수 있다. 일부 실시예들에서, 코팅은 석영, 또는 세라믹 재료, 예컨대 이트륨 산화물(Y2O3)계 세라믹 조성물, 알루미늄 산화물 또는 그와 유사한 것을 포함할 수 있다. 본 발명의 실시예들에 따르면, 본 명세서에 설명된 것과 같은 처리 동안, 질화 속도들을 유리하게 유지하면서도, 수소 라디칼들로부터의 챔버 컴포넌트들에 대한 공격이 유리하게 감소될 수 있다.
챔버(310)는 실질적으로 평탄한 유전체 천장(dielectric ceiling)(320)을 구비할 수 있다. 프로세스 챔버(310)의 다른 수정들은, 예를 들어 돔 형상 천장 또는 다른 형상들과 같은 다른 유형들의 천장들을 가질 수 있다. 적어도 하나의 유도성 코일 안테나(312)가 천장(320) 위에 배치된다(외측 코일(312A) 및 내측 코일(312B)을 포함하는 이중 공축 안테나들(312)이 도 3에 도시되어 있음). 각각의 안테나(312)는 제2 정합 네트워크(319)를 통해 RF 전원(318)에 연결된다. 통상적으로, RF 전원(318)은 2㎒ 내지 13.56㎒의 범위의 튜닝가능한 주파수에서 최대 약 5000W를 생성할 수 있고, 연속적인 또는 펄스화된 플라즈마를 생성할 수 있다. 통상적으로, 벽(330)은 전기적 접지(334)에 연결될 수 있다.
일부 실시예들에서, 외측 코일(312A) 및 내측 코일(312B)을 RF 전원(318)에 연결하는 선에 전력 분할기(304)가 배치될 수 있다. 전력 분할기(304)는 각각의 안테나 코일에 제공되는 RF 전력의 양을 제어하기 위해 이용될 수 있다(그에 의해, 내측 코일 및 외측 코일에 대응하는 구역들에서의 플라즈마 특성들의 제어를 용이하게 한다). 이중 코일 안테나 구성은, 위에서 방법(110)에서 논의된 바와 같이, 제1 층(204)에 대해서와 같이, 각각의 구역 내의 질소 투여량(nitrogen dosage)의 개선된 제어를 유리하게 제공할 수 있다.
선택적으로, 안테나들(312) 중 어느 하나 및/또는 둘 다는 천장(320)에 대하여 기울여지고/기울여지거나, 상승 및 하강될 수 있다. 예를 들어, 프로세스 챔버에서 형성된 플라즈마의 특성들, 예컨대 균일성을 변화시키기 위해, 안테나(312)의 위치 및/또는 각도에서의 변화가 이용될 수 있다.
추가로 그리고 선택적으로, 예를 들어 위에서 방법(110)에서 논의된 것과 같은 제1 층(204)의 질화의 개선된 제어를 제공하기 위해 기판 지지체 위에 플라즈마 쉴드/필터가 포함될 수 있다. 플라즈마 쉴드/필터는 석영과 같은 재료를 포함할 수 있고, 프로세스 챔버에서 형성된 플라즈마로부터 이온 종들(ion species)을 제거하기 위해 프로세스 챔버(310)에 접지될 수 있다. 예를 들어, 프로세스 챔버(310)에서 기판 지지체(316) 위에 이온-라디칼 쉴드(327)가 배치될 수 있다. 이온-라디칼 쉴드(327)는 챔버 벽들(330) 및 기판 지지체(316)로부터 전기적으로 절연되고, 복수의 어퍼쳐(329)를 갖는 실질적으로 평탄한 플레이트(331)를 일반적으로 포함한다. 도 3에 도시된 실시예에서, 이온-라디칼 쉴드(327)는 복수의 레그(325)에 의해 프로세스 챔버(310)에서 페디스털 위에 지지된다. 어퍼쳐들(329)은, 프로세스 챔버(310)의 상부 프로세스 용적(378)에서 형성된 플라즈마로부터, 이온-라디칼 쉴드(327)와 기판(314) 사이에 위치된 하부 프로세스 용적(380)으로 전달되는 이온의 양을 제어하는 원하는 개구 영역을 이온-라디칼 쉴드(327)의 표면에 정의한다. 개구 영역이 커질수록, 더 많은 이온이 이온-라디칼 쉴드(327)를 통과할 수 있다. 그와 같이, 어퍼쳐들(329)의 크기 및 분포는 플레이트(331)의 두께와 함께 하부 용적(380)에서의 이온 밀도를 제어한다. 결과적으로, 쉴드(327)는 이온 필터이다. 본 발명으로부터 혜택을 받도록 적응될 수 있는 적합한 쉴드의 일례는, Kumar 등에 의해 2004년 6월 30일자로 출원되었으며 발명의 명칭이 "METHOD AND APPARATUS FOR PHOTOMASK PLASMA ETCHING"인 미국 특허 출원 제10/882,084호에 기재되어 있다. 웨이퍼 표면 부근에서의 이온 밀도를 변경함으로써, 이온/라디칼 비율을 제어할 수 있고, 따라서 가능하게는 질화 프로파일을 제어할 수 있다.
일부 실시예들에서, 기판 지지체(316)는 처리 동안 기판(314)을 지지 페디스털에 고정하기 위한 척킹 디바이스(317)를 포함할 수 있다. 예를 들어, 척킹 디바이스(317)는 정전 척 또는 진공 척을 포함할 수 있다. 척킹 디바이스(317)는 기판 지지체(316)에 배치된 하나 이상의 저항성 가열기(321)와 기판(314) 사이의 개선된 열 전달을 용이하게 할 수 있다. 도시된 바와 같이, 하나 이상의 저항성 가열기(321)는 기판 지지체(316)에서 일반적으로 기판(314)의 위치 아래에 배치될 수 있고 기판(314)의 제어된 가열을 용이하게 하기 위해 복수의 구역으로 구성될 수 있다. 일부 실시예들에서, 기판 지지체(316)는 정전 척을 포함하고, 정전 척 내에 또는 정전 척 아래에 배치된 하나 이상의 저항성 가열기를 또한 포함한다. 일부 실시예들에서, 기판 지지체(316)는 정전 척을 포함하지 않을 수 있지만, 기판 지지체의 지지 표면 부근에 배치된 하나 이상의 저항성 가열기를 가질 수 있다. 그러한 실시예들에서, 저항성 가열기들을 갖는 기판 지지체는 예를 들어 알루미늄 질화물의 표면 코팅을 가질 수 있다(예를 들어, 기판 지지체는 알루미늄 질화물 또는 그와 유사한 것으로 제조되거나, 알루미늄 질화물 또는 그와 유사한 것의 외부 코팅을 가질 수 있다).
일부 실시예들에서, 기판 지지체(316)는 정전 척을 갖지 않을 수 있고, 도 4에 도시된 것과 같은 저항성 가열기를 포함할 수 있다. 도 4에 도시된 기판 지지체(316)는 기판(314)의 온도를 조정하도록 구성된 저항성 가열기(321)를 포함한다. 저항성 가열기(321)는 하나 이상의 구역(도 4에 도시된 외측 구역(402) 및 내측 구역(404))을 포함할 수 있다. 가열기(321)는 전원(412)에 연결되고, 기판(314)을 최대 약 섭씨 500도의 온도로 유지할 수 있다. 일부 실시예들에서, 기판(314)이 기판 지지체(316)의 상부 표면(416)에 들러붙는 것을 방지하기 위해, 기판 지지체(316)의 상부 표면(416)과 하나 이상의 저항성 가열기(321) 사이에 그라운딩 메쉬(grounding mesh)(406)가 배치될 수 있다. 위에서 논의된 불활성 코팅은 기판 지지체(316)의 표면(416)에 또한 도포될 수 있다.
가열기를 갖는 정전 척을 사용하는 경우에, 질소 도즈 및 N%(예를 들어, 질소 함유 층(208)을 형성하기 위해 제1 층(204)에 포함되는 질소의 질량 백분율)는 플라즈마 프로세스 동안 웨이퍼 온도에 정비례하는 것으로 입증되었다. 따라서, 웨이퍼 상의 질소 도즈 및 N% 균일성을 제어하고/하거나 튜닝하기 위해, 2가지 접근법이 이용될 수 있다: (1) 웨이퍼의 온도 균일성 패턴이 플라즈마 균일성 패턴을 보상하도록, 가열기 요소들에 대한 전력 밀도의 미리 설계된 패턴을 갖는 고정 구역 가열(fixed zone heating); 또는 (2) 웨이퍼 온도 균일성이 플라즈마 균일성 패턴을 보상하기 위해 튜닝될 수 있도록, 상이한 가열기 구역들(통상적으로는 중심 및 에지 이중 구역들이지만, 더 많은 구역들이 이용될 수 있음)에 대한 튜닝가능한 전력 공급부들을 갖는 튜닝가능한 복수 구역 가열(tunable multiple zone heating). 어느 접근법에서든, 개선된 웨이퍼내 질화 균일성을 달성하고/하거나 기판에서 원하는 질소 도즈 패턴을 제공하기 위한 노브(knob)로서 온도가 이용될 수 있다. 일부 실시예들에서, 질소 도즈 패턴은 실질적으로 균일할 수 있다(예를 들어, 약 1퍼센트 이내).
처리 동안 기판 지지체(316)의 높이 및 그에 따른 기판(314)의 높이를 제어하기 위해 모션 어셈블리(410)가 제공될 수 있다. 모션 어셈블리(410)는 가요성 벨로우즈(flexible bellows)(408)를 사용하여 챔버 바디(330)에 밀봉 결합된다. 대안적으로 또는 그와 결합하여, 모션 어셈블리(410)는 기판 지지체(316)를 회전시키도록 구성될 수 있다.
도 3으로 되돌아가면, 대안적으로 또는 그와 결합하여, 램프들(323)과 같은 하나 이상의 복사 소스가 기판(314)을 가열하기 위해 제공될 수 있다. 램프들(323)은 급속 열 처리 챔버들에서 사용되는 복사 램프들과 유사하게 구성될 수 있다. 위로부터 기판을 가열하는 것을 포함한 다른 가열 방법들 또는 설계들도 또한 이용될 수 있다.
기판(314)의 온도는 기판 지지체(316)의 온도를 안정화하는 것에 의해 제어될 수 있다. 가스 소스(348)로부터의 열 전달 가스는, 가스 도관(349)을 통해, 척킹 디바이스(317) 및/또는 지지 표면에서의 홈들(도시되지 않음) 및 기판(314)의 후면에 의해 형성된 채널들에 제공된다. 열 전달 가스는 기판 지지체(316)와 기판(314) 사이의 열 전달을 용이하게 하기 위해 이용된다. 처리 동안, 기판 지지체(316)는 하나 이상의 저항성 가열기(321)에 의해 정상 상태 온도로 가열될 수 있고, 다음으로 열 전달 가스는 기판(314)의 균일한 가열을 용이하게 한다. 그러한 열 제어를 이용하여, 기판(314)은 섭씨 약 0 내지 약 550도의 온도로 유지될 수 있다.
일부 실시예들에서, 기판 지지체(316)는, 예를 들어 급속 냉각으로 인한 기판에 대한 열 충격을 방지하기 위해 낮은 열 용량(thermal mass)을 가질 수 있다. 예를 들어, 기판 지지체(316)는 기판 지지체(316)에 연결되는 히트 싱크 또는 냉각 플레이트 없이 구성될 수 있고, 그에 의해 기판 지지체(316)로부터 열이 제거될 수 있는 속도를 제한한다.
통상적인 동작 동안, 기판(314)(예를 들어, 기판(202))은 기판 지지체(316) 상에 배치될 수 있고, 가스 패널(338)로부터, 천장(320)에 배치되고 기판(314) 위에 중심이 맞춰진 진입 포트(326)를 통해 프로세스 가스들이 공급된다. 일부 실시예들에서, 가스 패널(338)은 암모니아(NH3) 또는 수소(H2)와 같은 프로세스 가스들을 공급하도록 구성된다. 프로세스 가스들은 부가적인 가스들, 예를 들어 질소(N2), 헬륨(He) 또는 아르곤(Ar)과 결합될 수 있고, 진입 포트(326)를 통해 프로세스 챔버(310)에 유입될 수 있다. 예를 들어, 진입 포트(326)는, 기판(314)을 향해 수직으로 그리고 프로세스 챔버(310) 내로 전방을 향해 방사상으로 프로세스 가스를 제공할 수 있는 배플(baffle) 또는 유사한 가스 유입 장치를 포함할 수 있다. 진입 포트(326)를 통해 프로세스 챔버(310)에 진입하면, 프로세스 가스들은 기상 혼합물(gaseous mixture)(350)을 형성한다. 기상 혼합물(350)은 RF 전원(318)으로부터의 전력을 안테나(312)에 인가함으로써 프로세스 챔버(310)에서 플라즈마(355)로 연소된다(ignited). 선택적으로, 바이어싱 전원(322)으로부터의 전력도 또한 기판 지지체(316)에 제공될 수 있다. 프로세스 챔버(310)의 내부의 압력은 스로틀 밸브(362) 및 진공 펌프(336)를 사용하여 제어된다. 챔버 벽(330)의 온도는 벽(330)을 통해 이어지는 액체 포함 도관들(도시되지 않음)을 사용하여 제어된다.
제어기(340)는 중앙 처리 유닛(CPU)(344), 메모리(342), 및 CPU(344)를 위한 지원 회로들(346)을 포함하고, 본 명세서에서 논의된 것과 같이 질화 프로세스 챔버(310)의 컴포넌트들의 제어 및 그에 따른 질화 프로세스들의 제어를 용이하게 한다. 제어기(340)는, 다양한 챔버들 및 서브-프로세서들을 제어하기 위해 산업 세팅에서 이용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. CPU(344)의 메모리(342) 또는 컴퓨터 판독가능 매체는, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 플로피 디스크, 하드 디스크, 또는 임의의 다른 형태의 로컬 또는 원격 디지털 저장소와 같이 손쉽게 이용가능한 메모리 중 하나 이상일 수 있다. 지원 회로들(346)은 통상의 방식으로 프로세서를 지원하기 위해 CPU(344)에 연결될 수 있다. 이러한 회로들은 캐시, 전력 공급부, 클럭 회로, 입력/출력 회로, 서브시스템 및 그와 유사한 것을 포함한다. 본 발명의 방법은 소프트웨어 루틴으로서 메모리(342)에 저장될 수 있고, 위에서 설명된 방식으로 실행되거나 인보크될 수 있다. 또한, 소프트웨어 루틴은, CPU(344)에 의해 제어되는 하드웨어로부터 원격 위치되어 있는 제2 CPU(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다.
이와 같이, 질소 함유 층들을 형성하기 위한 방법 및 장치가 본 명세서에서 제공되었다. 유리하게도, 본 발명의 방법 및 장치는, 층 비후화의 감소와 함께 증가된 질소 함량을 촉진함으로써 목표 층(예를 들어, 제1 층)의 개선된 질화를 제공할 수 있고, 목표 층과 다른 디바이스 층, 예를 들어 폴리실리콘 게이트 사이의 계면에서 개선된 산소 보유를 제공할 수 있다.
전술한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가 실시예들은 그것의 기본 범위로부터 벗어나지 않고서 고안될 수 있다.

Claims (15)

  1. 질소 함유 층(nitrogen-containing layer)을 형성하는 방법으로서,
    제1 층이 위에 배치되어 있는 기판을 프로세스 챔버의 기판 지지체 상에 배치하는 단계;
    상기 기판을 제1 온도로 가열하는 단계; 및
    암모니아(NH3)를 포함하는 프로세스 가스로부터 형성된 RF 플라즈마에 상기 제1 층을 노출시켜, 상기 제1 층을 상기 질소 함유 층으로 변환하는 단계 - 상기 플라즈마는 약 8eV 미만의 이온 에너지를 가짐 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 층은 3차원 구조물인, 방법.
  3. 제1항에 있어서,
    상기 플라즈마는 약 4eV 미만의 이온 에너지를 갖는, 방법.
  4. 제1항에 있어서,
    상기 프로세스 가스는 희가스(noble gas)를 포함하는, 방법.
  5. 제4항에 있어서,
    상기 프로세스 가스는 전체 가스 유동에 기초하여 약 0.5% 내지 약 99.5% 암모니아(NH3)를 포함하고, 나머지(balance)는 희가스인, 방법.
  6. 제4항에 있어서,
    상기 희가스는 아르곤인, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 암모니아(NH3)는 약 15sccm 내지 약 500sccm으로 유동되는, 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 온도는 약 섭씨 250도 내지 약 섭씨 500도인, 방법.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 프로세스 챔버를 약 5mTorr 내지 약 500mTorr의 압력으로 유지하면서, 무선 주파수(RF) 플라즈마에 상기 제1 층을 노출시키는 단계를 더 포함하는 방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    약 13.56㎒의 주파수를 갖는 펄스화된 RF 전원(pulsed RF power source)을 사용하여 RF 플라즈마를 형성하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서,
    상기 펄스화된 RF 전원은 최대 30%의 듀티 사이클에서 최대 2000와트의 전력을 공급하는, 방법.
  12. 제10항에 있어서,
    상기 펄스화된 RF 전원은 약 5% 내지 약 10%의 듀티 사이클에서 전력을 공급하는, 방법.
  13. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 층은 반도체 재료, 금속 또는 금속 산화물을 포함하는, 방법.
  14. 제13항에 있어서,
    상기 제1 층은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), Ⅲ-Ⅴ 화합물, 텅스텐(W), 티타늄(Ti), 티타늄 질화물(TiN), 탄탈룸(Ta) 또는 탄탈룸 질화물(TaN), 티타늄 이산화물(TiO2) 또는 알루미늄 산화물(Al2O3)인, 방법.
  15. 실행될 때, 프로세스 챔버로 하여금, 질소 함유 층을 형성하는 방법을 수행하게 하는 명령어들이 저장되어 있는 비일시적인 컴퓨터 판독가능 매체로서,
    상기 방법은,
    제1 층이 위에 배치되어 있는 기판을 프로세스 챔버의 기판 지지체 상에 배치하는 단계;
    상기 기판을 제1 온도로 가열하는 단계; 및
    암모니아(NH3)를 포함하는 프로세스 가스로부터 형성된 RF 플라즈마에 상기 제1 층을 노출시켜, 상기 제1 층을 상기 질소 함유 층으로 변환하는 단계 - 상기 플라즈마는 약 8eV 미만의 이온 에너지를 가짐 -
    를 포함하는, 비일시적인 컴퓨터 판독가능 매체.
KR1020157029863A 2013-03-15 2014-03-04 기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화 KR102244381B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361790444P 2013-03-15 2013-03-15
US61/790,444 2013-03-15
US14/195,273 2014-03-03
US14/195,273 US9177787B2 (en) 2013-03-15 2014-03-03 NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
PCT/US2014/020130 WO2014149656A1 (en) 2013-03-15 2014-03-04 Nh3 containing plasma nitridation of a layer of a three dimensional structure on a substrate

Publications (2)

Publication Number Publication Date
KR20150132529A true KR20150132529A (ko) 2015-11-25
KR102244381B1 KR102244381B1 (ko) 2021-04-26

Family

ID=51529015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029863A KR102244381B1 (ko) 2013-03-15 2014-03-04 기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화

Country Status (6)

Country Link
US (1) US9177787B2 (ko)
JP (2) JP6749834B2 (ko)
KR (1) KR102244381B1 (ko)
CN (1) CN105009259B (ko)
TW (1) TWI618152B (ko)
WO (1) WO2014149656A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355820B2 (en) 2013-09-12 2016-05-31 Applied Materials, Inc. Methods for removing carbon containing films
US9312145B2 (en) * 2014-03-07 2016-04-12 Globalfoundries Inc. Conformal nitridation of one or more fin-type transistor layers
KR101965992B1 (ko) 2014-12-25 2019-04-04 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2019504481A (ja) * 2015-12-07 2019-02-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 静電チャックを使用した基板の固定と開放のための方法及び装置
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10971357B2 (en) 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
CN116031141A (zh) * 2022-12-25 2023-04-28 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件
CN115863151B (zh) * 2022-12-25 2023-10-27 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113449A (ko) * 2005-04-28 2006-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제조 방법, 박막 트랜지스터를 이용한표시장치 및 그 표시장치가 설치된 전자기기
US20130012032A1 (en) * 2011-07-05 2013-01-10 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer on a substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
CN100533651C (zh) * 2002-06-12 2009-08-26 应用材料有限公司 用于处理衬底的等离子体方法和装置
JP2004335980A (ja) 2003-05-12 2004-11-25 Sumitomo Electric Ind Ltd シリコン窒化膜を形成する方法及び半導体装置の製造方法
CN100461341C (zh) * 2003-05-28 2009-02-11 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JP2005150637A (ja) 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
KR101028625B1 (ko) * 2005-03-31 2011-04-12 도쿄엘렉트론가부시키가이샤 기판의 질화 처리 방법 및 절연막의 형성 방법
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
CN100587923C (zh) * 2005-09-22 2010-02-03 东京毅力科创株式会社 选择性等离子体处理方法和等离子体处理装置
KR101117450B1 (ko) * 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
WO2008081724A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
EP2207911A1 (en) * 2007-08-17 2010-07-21 Epispeed S.A. Apparatus and method for producing epitaxial layers
US8481433B2 (en) 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20110001169A1 (en) * 2009-07-01 2011-01-06 International Business Machines Corporation Forming uniform silicide on 3d structures
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113449A (ko) * 2005-04-28 2006-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제조 방법, 박막 트랜지스터를 이용한표시장치 및 그 표시장치가 설치된 전자기기
US20130012032A1 (en) * 2011-07-05 2013-01-10 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer on a substrate

Also Published As

Publication number Publication date
JP2016512395A (ja) 2016-04-25
KR102244381B1 (ko) 2021-04-26
WO2014149656A1 (en) 2014-09-25
CN105009259A (zh) 2015-10-28
JP6749834B2 (ja) 2020-09-02
CN105009259B (zh) 2018-11-16
US9177787B2 (en) 2015-11-03
TW201445641A (zh) 2014-12-01
US20140273517A1 (en) 2014-09-18
TWI618152B (zh) 2018-03-11
JP2019125798A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
US9054048B2 (en) NH3 containing plasma nitridation of a layer on a substrate
KR102244381B1 (ko) 기판 상의 3차원 구조물의 층의 ｎｈ３ 함유 플라즈마 질화
US8546273B2 (en) Methods and apparatus for forming nitrogen-containing layers
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
KR101808380B1 (ko) 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US8501626B2 (en) Methods for high temperature etching a high-K material gate structure
US20100267248A1 (en) Post Treatment Methods for Oxide Layers on Semiconductor Devices
TWI587389B (zh) 基板處理方法
US20100267247A1 (en) Dual Frequency Low Temperature Oxidation of a Semiconductor Device
US20110189860A1 (en) Methods for nitridation and oxidation
US10256076B2 (en) Substrate processing apparatus and methods
JP2016512395A5 (ko)
KR102083036B1 (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
US9520302B2 (en) Methods for controlling Fin recess loading
US10818507B2 (en) Method of etching silicon nitride layers for the manufacture of microelectronic workpieces
TW201724500A (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
US20150140836A1 (en) Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface
US9355820B2 (en) Methods for removing carbon containing films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant