JP2004335980A - シリコン窒化膜を形成する方法及び半導体装置の製造方法 - Google Patents

シリコン窒化膜を形成する方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2004335980A
JP2004335980A JP2003133538A JP2003133538A JP2004335980A JP 2004335980 A JP2004335980 A JP 2004335980A JP 2003133538 A JP2003133538 A JP 2003133538A JP 2003133538 A JP2003133538 A JP 2003133538A JP 2004335980 A JP2004335980 A JP 2004335980A
Authority
JP
Japan
Prior art keywords
silicon nitride
gas
film
nitride film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003133538A
Other languages
English (en)
Inventor
Yasuhiro Tosaka
保弘 登坂
Yoshihiro Saito
吉広 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003133538A priority Critical patent/JP2004335980A/ja
Publication of JP2004335980A publication Critical patent/JP2004335980A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低応力のシリコン窒化膜を形成する方法及び低応力のシリコン窒化膜を含む半導体装置を製造する方法を提供すること。
【解決手段】プラズマCVD装置1の反応炉10内に、ガス導入管35からシラン系ガス、窒素ガス、アンモニアガス及びヘリウムガスを含むプロセスガスを導入する。ヒータ18により下部電極14を昇温して基板16が加熱される。上部電極12と下部電極14との間に、高周波電力を高周波電源60により印加してプラズマ20を発生させる。このプラズマ20中でプロセスガスを分解反応させて、基板16上にシリコン窒化膜70を形成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、シリコン窒化膜を形成する方法及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
特許文献1には、反応ガス(SiH、NH及びN)を用いてプラズマCVDによる窒化シリコン膜の製造方法が記載されている。この成膜においては、窒化シリコン膜中の水素結合量が±18%以内となるように、原料ガスの組成比Si/Nを0.75より大きい範囲で制御している。これにより、耐湿性に優れた低応力の窒化シリコン膜を製造する。
【0003】
特許文献2にも、反応ガス(SiH、NH及びN)を用いてプラズマCVDによる窒化シリコン膜の製造方法が記載されている。この成膜においては、反応ガスの組成比Si/Nを所定の範囲内となるように制御し、窒化シリコン膜の水素結合量とSi−H結合の水素結合量とを調整している。これにより、耐湿性が高く低応力かつ紫外線透過性の窒化シリコン膜を製造する。
【0004】
上記特許文献1及び2においては、Si−N、Si−Si、N−N等の結合は圧縮応力を発生させ、Si−H、N−H等の水素結合は引張応力を発生させるとの知見に基づいて、両者の応力を均衡させるために水素結合量を調整している。
【特許文献1】
特開平6−216121号公報
【特許文献2】
特開平6−267941号公報
【0005】
【発明が解決しようとする課題】
シリコン窒化膜(窒化シリコン膜)は、半導体デバイスのパッシベ−ション膜として用いられている。また、シリコン窒化膜は、200℃以上の高温でウェハ等の基板上に形成される。ウェハ上に高温でシリコン窒化膜を形成した後にウェハを室温に戻した場合には、ウェハとシリコン窒化膜の熱膨張率の相違によりウェハに反りが生じることがある。ウェハ径が大きくなると、この反りの影響は顕著となる。また、ウェハとシリコン窒化膜との間に応力が発生することにより、ウェハが反る。このため、シリコン窒化膜の応力が小さいことが要求されている。
【0006】
プラズマCVD法によるシリコン窒化膜の製造において、膜の応力は、原料ガス(SiH、NH及びN)の供給量、成膜時のガス圧力、成膜温度、印加高周波電力等の条件に依存している。また、プラズマCVD反応装置の構造あるいは個体差によっても膜の応力特性は影響を受ける。
【0007】
上記特許文献1及び2に記載される方法では、シリコン窒化膜に含有される水素結合量を調整するために、上記原料ガスの供給量、ガス圧力、成膜温度等のパラメータ値を調整しなければならない。しかしながら、所望の特性のシリコン窒化膜を得るために、パラメータ値の調整は多大な負荷を要するものである。また、例えば、プラズマCVD反応装置の反応条件を変更した場合には、全てのパラメータについて見直しが必要となる。
【0008】
そこで、本発明の目的は、低応力のシリコン窒化膜を形成する方法及び低応力のシリコン窒化膜を含む半導体装置を製造する方法を提供することとした。
【0009】
【課題を解決するための手段】
本発明の一側面は、シリコン窒化膜を形成する方法に係わる。この方法では、シラン系ガス、窒素ガス、アンモニアガス及びヘリウムガスを含むプロセスガスに高周波を印加してプラズマを発生させ、シリコン窒化膜を堆積する工程を備える。
【0010】
プロセスガスがシラン系ガス、窒素ガス及びアンモニアガスに加え、ヘリウムガスを更に含有するため、ヘリウムガス及び窒素ガスの供給量の体積比を変更してシリコン窒化膜の応力を変更できる。
【0011】
また、窒素ガス及びヘリウムガスの供給量の体積比(ヘリウムガス/窒素ガス)を4〜12とすることにより、所望の応力を有するシリコン窒化膜が容易に得られる。さらに、高周波の周波数が13.56MHzであると有用である。
【0012】
本発明の別の側面は、半導体装置の製造方法に係わる。この方法は、半導体素子に電気的につながる配線を半絶縁性半導体基板上に作製する工程と、シラン系ガス、窒素ガス、アンモニアガス及びヘリウムガスを含むプロセスガスのプラズマを発生させて、基板、半導体素子及び配線上にシリコン窒化膜を形成する工程と、を備える。
【0013】
基板、半導体素子及び配線上にシリコン窒化膜を形成する工程においては、プロセスガスがシラン系ガス、窒素ガス及びアンモニアガスに加え、ヘリウムガスを更に含むため、ヘリウムガス及び窒素ガスの体積比を変更して所望の応力を有するシリコン窒化膜を備える半導体装置が製造できる。したがって、シリコン窒化膜の応力による半導体装置の反りが解消される。
【0014】
また、窒素ガス及びヘリウムガスの供給量の体積比(ヘリウムガス/窒素ガス)は、4〜12であると好適である。さらに、配線が、チタン層又はチタン化合物層を含む金属膜であると有用である。
【0015】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
【0016】
(第1実施形態)
(シリコン窒化膜の形成方法)
図1は、本発明のシリコン窒化膜を形成する方法の実施に使用されるプラズマCVD装置の概略図である。プラズマCVD装置1は反応炉10を有し、反応炉10内には、上部電極12と下部電極14とが設置されている。下部電極14上には、基板16(例えば、GaAsウェハ、シリコンウェハ)が載置されている。また、下部電極14には、基板16を加熱するために下部電極14を昇温可能なようにヒータ18が設置されている。上部電極12と下部電極14との間には、高周波電源60が接続されている。高周波電源60により高周波電圧を印加すると、電極間12、14にプラズマ20が発生される。
【0017】
また、反応炉10には、ガス導入管35と排気管37とが設置されている。ガス導入管35は、ガス供給管31、32、33、34とバルブ45を介して反応炉10に接続している。ガス導入管35を介して、シラン系ガス(SiH)、窒素ガス(N)、アンモニアガス(NH)及びヘリウムガス(He)のプロセスガスが反応炉10に供給される。ガス供給管31は、バルブ41を介してSiHをミキサー36に供給する。ガス供給管32は、バルブ42を介してNHをミキサー36に供給する。ガス供給管33は、バルブ43を介してNをミキサー36に供給する。ガス供給管34は、バルブ44を介してHeをミキサー36に供給する。真空ポンプ50は、排気管37を介して反応炉10のガスに接続されている。
【0018】
次に、上記プラズマCVD装置1を用いてシリコン窒化膜を形成する方法を説明する。
【0019】
まず、反応炉10内の下部電極14上に基板16を置く。次いで、ガス導入管35から反応炉10内にプロセスガスを導入する。各プロセスガスは、ミキサー36で混合された後に反応炉10に導入される。各プロセスガスの供給量は、それぞれバルブ41、42、43及び44により調整される。プロセスガスとしては、SiH、N、NH及びHeを使用する。プロセスガスの供給量の体積比は、例えば、次のとおりである。
SiH:NH=5:7、
He:N=5:1、
(SiH+NH):(He+N)=1:100。
【0020】
本実施形態においては、シリコン窒化膜70の応力のHe及びNの供給量の体積比に対する依存性を調べるため、He及びNの供給量の体積比を変化させている。反応炉10内の圧力は、真空ポンプ50の排気速度及び排気管37に設けられている圧力調整バルブ、コンダクタンスバルブといったバルブ46の開閉度を調節することにより調整される。
【0021】
次いで、ヒータ18により下部電極14を昇温して基板16が加熱される。成長温度275℃で上部電極12と下部電極14との間に、高周波電力を高周波電源60により印加してプラズマ20を発生させる。高周波の周波数は、例えば13.56MHzである。パワー密度は、例えば50mW/cmである。このプラズマ20中でプロセスガスを分解反応させて、シリコン基板上にシリコン窒化膜70を形成する。本実施形態では、シリコン窒化膜70の膜厚は300nmである。成膜後に、シリコン窒化膜70が形成された基板16を反応炉10から取り出す。
【0022】
図2(A)は、基板上に形成したシリコン窒化膜の応力の変化を示すグラフである。縦軸は膜応力を示し、横軸はHe及びNの供給量の標準状態での体積比を示す。なお、縦軸の膜応力の単位dynes/cmをSI単位に換算すると、縦軸の範囲は−6×10+8〜2×10+8N/mとなる。
【0023】
シリコン窒化膜の応力は、以下のように測定している。図2(B)及び(C)は、基板16の反り量とその反りの変化量を示す模式図である。まず、シリコン窒化膜70を形成する前の基板16の初期の反り量(δ)を予め測定する。次いで、275℃でシリコン窒化膜70を形成した基板16を室温に戻した後、再度基板16の反り量(δ)を測定する。基板16の反りの変化量δ(=δ−δ)を下記数式に代入して、シリコン窒化膜70の応力を算出する。
【0024】
【数1】
Figure 2004335980
ここで、Eは基板16の材料のヤング率を示し、νは基板16の材料のポアソン比を示す。Dは基板16の厚さを示し、lは基板16の直径を示し、δは基板16の反りの変位量(δ−δ)を示す。したがって、シリコン窒化膜70の応力は、これらの値に依存する。本実験においては、基板16としてシリコンウェハを用いる。シリコンウェハの直径は4インチであり、厚さは300μmである。
【0025】
図2(A)の結果から、Heを含有しないプロセスガスを用いて、シリコン基板上にシリコン窒化膜70を形成した場合の膜応力は、−5.0×10+9dynes/cm(−5.0×10+8N/m)である。ここで、膜応力の負の値は、引張応力を示す。この場合におけるシリコン基板は、図2(B)に示すように反っている。シリコン窒化膜70は、シリコン基板から常に引張応力を受けている。一方、膜応力の正の値は、圧縮応力を示す。この場合におけるシリコン基板は、図2(C)に示すように反っている。シリコン窒化膜70は、反発力により圧縮応力を受けている。
【0026】
本発明者は、以下の知見を得ている。デバイスの保護膜としては、上述のような大きな膜応力を有するシリコン窒化膜を用いることは好ましくない。膜自体に内在する応力のために膜が自然に剥れることが生じ得るからである。上記実験によれば、保護膜として用いることができる膜応力の範囲は、±2.0×10+9dynes/cm(±2.0×10+8N/m)程度であると考えられる。この値は、基板径、基板上に堆積する膜の全厚、膜と接触する素子の性質等に依存する。また、シリコン窒化膜の応力は、SiH又はNHの供給量にも依存する。
【0027】
図2の結果から理解されるように、プロセスガスとしてHeを含有すると、シリコン窒化膜70の応力は小さくなる傾向がある。NとHeの供給量の体積比(He/N)が10を超えると、膜の応力の符号が反転する。このことは、Heの供給量を調整することにより膜応力が生じない条件が存在することを意味する。膜応力がゼロであれば、基板径、膜の全厚等の諸条件を全く考慮する必要がなくなる。上記の実験結果から、プロセスガスのN及びHeの供給量の体積比(He/N)は、標準状態において4〜12であることが好ましい。
【0028】
さらに、He及びNの供給量の体積比をHe:N=5:1と一定にし、SiH及びNHの供給量の体積比を変えた場合におけるシリコン窒化膜70の応力について検討を行った。その測定結果を図2においてシンボル「▲」で示す。図2の結果から理解されるように、SiH及びNHの供給量の体積比を変化させても、シリコン窒化膜70の応力の値は、保護膜として好適な膜応力の範囲内にある。また、シリコン窒化膜70の応力の符号は変化しない。
【0029】
ところで、GaAs、InP等の化合物半導体の基板を用いた集積回路においては、Auを配線の材料として用いることが一般的である。配線の材料としてAu配線を直接に下地の絶縁膜(例えば、SiN、SiO、SiON)上に作製した場合には、Au配線と下地の絶縁膜との密着性が問題となる。そこで、配線と絶縁膜との密着性を確保するため、配線の下地層としてTi膜やTi化合物膜を介在させる。すなわち、配線は、Ti/Au、TiW/Au又はTi/Pt/Auのように複数の金属層を備える多層構造を有する。絶縁膜上に下地層としてTi膜又はTi化合物膜を形成し、その上にAu膜又はPt/Au膜を形成する。Pt膜は、Ti膜又はTi化合物膜とAu膜との相互拡散を防止する作用がある。
【0030】
この配線金属においては、Ti膜又はTi化合物膜の耐湿性が問題となる。Ti膜又はTi化合物膜に含まれるTiは高温で酸化されやすい。Ti膜又はTi化合物膜に含まれるTiは、長期間放置した場合に外界の水分と反応する。Tiが酸化等されると、Ti膜又はTi化合物膜と絶縁膜との密着性が低下する。また、Tiが酸化等されると、Ti膜又はTi化合物膜の抵抗値も増加する。多くの半導体集積回路の配線においては、Ti膜及びTi化合物膜よりも安定なPt膜又はAu膜がTi膜又はTi化合物膜上に形成されている。これらの安定な金属が導電に寄与するので、Ti膜又はTi化合物膜の抵抗値の増加は配線抵抗の増大とならない。しかしながら、多層配線を有する集積回路の第1の配線層と第2の配線層との接続部においては、電流がTi膜又はTi化合物膜を横切って流れるため、Ti膜又はTi化合物膜の抵抗値の増大が接続部の抵抗値の増大となって現れる。したがって、Ti膜又はTi化合物膜を用いる金属配線においては、外界から水分の浸入を抑制することが重要である。このため、半導体素子の保護膜には、水分の浸入防止機能が求められる。
【0031】
本実施形態に係わるシリコン窒化膜を保護膜に応用しようとする場合には、その耐湿性が重要な評価指標となる。そこで、コンタクトホールチェーンを備える試験素子を用いて、シリコン窒化膜の耐湿性を評価した。
【0032】
図3(A)は、第1の実施形態に係わる試験素子の平面図であり、図3(B)は、第1の実施形態に係わる試験素子のI−I線に沿ってとられた断面図である。
【0033】
図3を参照すると、試験素子100のGaAs基板102上には、厚さ300nmの第1の層間絶縁膜104が形成されている。第1の層間絶縁膜104上には、複数の第1の配線層106が形成されている。第1の配線層106の材料は、TiW/Pt/Auである。第1の配線層106を構成する各金属層の厚さは、それぞれ50nm/30nm/500nmである。第1の配線層106の幅は、2μmである。第1の配線層106上には、厚さ500nmの第2の層間絶縁膜108が形成されている。第1の配線層106上の第2の層間絶縁膜108には、一辺1μmのコンタクト110が設けられている。第2の配線層112は、コンタクト110及び第2の層間絶縁膜108上に形成されている。第2の配線層112は、第1の配線層106と電気的に接続されている。第2の配線層112の材料は、Ti/Pt/Auである。第2の配線層112を構成する各金属層の厚さは、それぞれ50nm/30nm/500nmである。第2の配線層112上には、厚さ300nmのシリコン窒化膜114が形成されている。シリコン窒化膜114は、プラズマCVD法により上述の形成方法と同様の条件で形成している。また、第1及び第2の層間絶縁膜104、108は、プロセスガスにHeを含有しない成膜条件で形成している。
【0034】
本実施形態に係わる試験素子100は、このような構成の配線層を備える500個のコンタクト110が直列に接続されている。試験素子100に形成したシリコン窒化膜114の耐湿性を試験するために、試験素子100を以下の環境条件に置いている。
温度:130℃、
湿度:85%。
そして、上記環境下に試験素子100を長時間放置した後、所定の時間経過する毎に試験素子100の抵抗値を測定している。
【0035】
本発明者の知見によれば、湿度の影響を最も受けるのは、第2の配線層112を構成する金属層の中で最も下層に形成されているTi膜である。このTi膜がシリコン窒化膜を通過した水分と反応すると、第2の層間絶縁膜108との密着性が劣化することがある。また、第1の配線層106のAu層とTi膜との密着性が劣化して、Ti膜は剥離することがある。また、Ti膜が剥離しない場合であっても、Ti膜自体の抵抗値が増大してしまう。
【0036】
図4は、試験素子の抵抗値の変化を示すグラフである。横軸はHeとNとの供給量の標準状態における体積比(He/N)を示し、縦軸は試験素子100の寿命を示す。寿命とは、試験素子100の抵抗値が初期値から20%以上増大するまでの試験開始からの経過時間を示す。プロセスガスにHeを含有しないでシリコン窒化膜を形成する場合、試験素子100の寿命は100時間に満たない。一方、プロセスガスがHeを含有する場合、試験素子100の寿命は500時間を越える。すなわち、試験時間が500時間を経過した後でも、試験素子100の抵抗値は初期値から20%以上増大することがない。
【0037】
(第2実施形態)
図5(A)〜(B)及び図6(A)〜(B)は、本発明の方法により形成したシリコン窒化膜を備える半導体装置の製造工程を示す断面図である。なお、本実施形態に従う半導体装置は、集積回路である。
【0038】
図5(A)を参照すると、半絶縁性GaAs基板201上には、電界効果トランジスタ(MESFET)220といった半導体素子が形成されている。MESFET220は、ゲート222、ソース電極224、ドレイン電極226及び動作層228を備える。動作層228は、イオン注入法により形成される。半絶縁性GaAs基板201及びMESFET220上には、第1の層間絶縁膜211が形成される。第1の層間絶縁膜211の材料は、例えばSiONである。第1の層間絶縁膜211は、プラズマCVD法により形成される。第1の層間絶縁膜211の厚さは、300nmである。第1の層間絶縁膜211には、ヴィアホール205が形成される。ヴィアホール205は、レジストマスクを用いて第1の層間絶縁膜211をエッチングすることにより形成される。第1の層間絶縁膜211の材料がSiN、SiON、SiO等のシリコン系化合物の場合には、ヴィアホール205の形成はフッ素ガスを用いた反応性イオンエッチングにより行うことが可能である。
【0039】
第1の層間絶縁膜211にヴィアホール205を形成した後に、半絶縁性GaAs基板201上に第1の配線層231を形成する。第1の配線層231の材料は、例えばTiW/Pt/Auである。まず厚さ50nmのTiWを半絶縁性GaAs基板201上に形成する。次いで、厚さ30nmのPtをTiW膜上に形成する。さらに、厚さ500nmのAuをPt膜上に形成する。そして、ミリング法により、レジストマスクを用いてこれらの多層膜のパターニングを行って第1の配線層231を形成する。
【0040】
図5(B)に示すように、第1の配線層231を形成した後に半絶縁性GaAs基板201上に第2の層間絶縁膜212を形成する。第2の層間絶縁膜212の材料は、例えばSiONである。第2の層間絶縁膜212は、プラズマCVD法により形成される。第2の層間絶縁膜212の厚さは、500nmである。なお、第2の層間絶縁膜212を形成するプラズマCVD法においては、プロセスガスにHeを含有しない。第2の層間絶縁膜212を形成した後、第1の配線層231上にヴィアホール205を反応性イオンエッチング(RIE)法により形成する。ヴィアホール205は、第1の配線層231と、後に形成する第2の配線層232との電気的な接続を実現する。ヴィアホール205の形成は、以下のようにして行う。まず第2の層間絶縁膜212上にレジストマスクを形成する。レジストマスクは所定の箇所に開口パターンを有する。次いで、このレジストマスクを用いて第2の層間絶縁膜212をエッチングする。エッチングは、フッ素ガスを用いてRIE法により行う。そして、ヴィアホール205を形成した後、レジストを除去する。
【0041】
図6(A)に示されるように、半絶縁性GaAs基板201上に第2の配線層232を形成する。第2の配線層232の材料は、TiW/Pt/Auである。まず、厚さ50nmのTiWを半絶縁性GaAs基板201上に形成する。次いで、厚さ30nmのPtをTiW層上に形成した後、厚さ500nmのAuをPt層上に形成する。第2の配線層232のパターニングを行うために、レジストマスクを形成する。レジストマスクを用いて金属層をミリング法により除去し、第2の配線金属パターンを形成する。このようにして、第2の配線層232が、ヴィア207において第1の配線層231と電気的に接続される。この電気的接続では、第2の配線層232のTiW膜と第1の配線層231のAu膜とが接触している。
【0042】
図6(B)に示すように、第2の配線層232を形成した後に半絶縁性GaAs基板201上にシリコン窒化膜241を形成する。シリコン窒化膜241は、以下の条件下においてプラズマCVD法により形成される。
温度 :275℃、
周波数 :13.56MHz、
パワー密度:50mW/cm
プロセスガスの供給量の体積比:
(SiH+NH):(He+N)=1:100、
He:N=5:1。
【0043】
このようにして集積回路200が製造される。なお、シリコン窒化膜241は、その応力が−1.0×10+9dynes/cm(−1.0×10+8N/m)となる成膜条件で形成されている。シリコン窒化膜241はパッシベ−ション膜として機能する。上記工程により作製されたシリコン窒化膜241は、充分な耐湿性を示す。
【0044】
半導体装置は、電極パッドを備える。シリコン窒化膜241は電極パッド上に開口を有する。トランジスタといったデバイス又は配線と外部デバイスとの電気的な接続は、電極パットをボンディングワイヤ等を介して外部デバイスに接続することにより実現される。電極パットは、トランジスタ形成領域から離れたところに位置している。シリコン窒化膜241は、トランジスタ形成領域上に設けられている。このため、開口部以外のシリコン窒化膜241自体が有する水分を透過させない性質、すなわちシリコン窒化膜241の耐湿性が半導体装置の耐湿性を決定する。
【0045】
以上、本発明をその実施形態に基づいて詳細に説明しているけれども、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【0046】
例えば、上記第1の実施形態においては、高周波の周波数として13.56MHzを使用する。その代わりに、50kHz、又は2.48GHzといった他の周波数を用いることも可能である。また、このような高周波を電極に印加する際、インビーダンス不整合により高周波源そのものが破壊される場合がある。それを避けるために、プラズマCVD装置1にはインビーダンス整合回路を高周波供給系統に備えることができる。
【0047】
また、プラズマCVD装置1は、下部電極14上に一枚の基板16を載置する、いわゆる枚葉式を示しているが、多数枚の基板16を下部電極14上に載置して同時にシリコン窒化膜70を形成してもよい。さらにまた、プラズマCVD装置1においては、下部電極14上に基板16を載置している。その代わりに、上部電極12の下面に基板16を搭載してもよい。シリコン窒化膜70の形成中に生成する反応生成物(フレーク)が基板16上に落下して基板16を汚染することがある。これを回避するためには、上部電極12の下面に基板16を搭載する形態が望ましい。
【0048】
またさらに、上記実施形態においては、プロセスガスのシラン系ガスとしてモノシラン(SiH)を使用する。その代わりに、ジシラン等を用いることも可能である。
【0049】
さらにまた、上記第2の実施形態においては、第2の層間絶縁膜212の材料としてSiONを使用する。この材料の代わりにSiO、SiNを用いてもよい。この場合においても、ヴィアホール205を形成するために、フッ素ガスを用いてRIE法によりエッチングを行うことができる。
【0050】
さらに、上記実施形態においては、第1及び第2の配線の材料としてTiW/Auを使用する。この材料の代わりにTi/Pt/Au、Ti/Au等を単独で又は組み合わせて用いてもよい。また、配線材料としてはTiを含まないアルミニウム材を用いることも可能である。この場合においても、本発明の方法により形成したシリコン窒化膜は、低応力と優れた耐湿性を有しておりデバイスや配線保護膜として有用である。
【0051】
したがって、本発明の方法により形成したシリコン窒化膜を半導体装置の保護膜として用いることにより、低応力のみならず優れた耐湿性が得られる。その結果、デバイスや集積回路の耐環境性を高めることが可能となり、信頼性の高いデバイス、IC等を実現できる。GaAs、InP等の化合物半導体を基板として用いる集積回路においては、配線材料として水分に侵されやすいTi又はTi化合物を多用する。このような半導体装置において、本発明の方法は有用である
【0052】
【発明の効果】
以上説明したように、本発明によれば、低応力のシリコン窒化膜を形成する方法及び低応力のシリコン窒化膜を含む半導体装置を製造する方法を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施形態に係わるシリコン窒化膜の形成方法に適用する製造装置の一例を示す概略図である。
【図2】図2(A)は、本発明の第1の実施形態に係わるシリコン窒化膜の応力の変化を示すグラフであり、図2(B)及び(C)は、第1の実施形態に係わる基板の反り量とその変位量を説明するための模式図である。
【図3】図3(A)は、第1の実施形態に係わる試験素子の平面図であり、図3(B)は、第1の実施形態に係わる試験素子の断面図である。
【図4】図4は、第1の実施形態に係わる試験素子の抵抗値の変化を示すグラフである。
【図5】図5(A)及び(B)は、第2の実施形態に係わるシリコン窒化膜を備える半導体装置の製造工程を示す断面図である。
【図6】図6(A)及び(B)は、第2の実施形態に係わるシリコン窒化膜を備える半導体装置の製造工程を示す断面図である。
【符号の説明】
1…プラズマCVD装置、10…反応炉、12…上部電極、14…下部電極、16…基板、18…ヒータ、20…プラズマ、31、32、33、34…ガス供給管、35…ガス導入管、36…ミキサー、37…排気管、41、42、43、44、45、46…バルブ、50…真空ポンプ、60…高周波電源、70…シリコン窒化膜。

Claims (6)

  1. シリコン窒化膜を形成する方法であって、
    シラン系ガス、窒素ガス、アンモニアガス及びヘリウムガスを含むプロセスガスに高周波を印加してプラズマを発生させ、シリコン窒化膜を堆積する工程を備える、方法。
  2. 前記窒素ガス及び前記ヘリウムガスの供給量の体積比(ヘリウムガス/窒素ガス)が、4〜12である、請求項1記載の方法。
  3. 前記高周波の周波数が、13.56MHzである、請求項1又は2記載の方法。
  4. 半導体素子に電気的につながる配線を半絶縁性半導体基板上に作製する工程と、
    シラン系ガス、窒素ガス、アンモニアガス及びヘリウムガスを含むプロセスガスのプラズマを発生させて、前記基板、前記半導体素子及び前記配線上にシリコン窒化膜を形成する工程と、
    を備える半導体装置の製造方法。
  5. 前記窒素ガス及び前記ヘリウムガスの供給量の体積比(ヘリウムガス/窒素ガス)が、4〜12である、請求項4記載の方法。
  6. 前記配線が、チタン層又はチタン化合物層を含む金属膜である、請求項4又は5記載の方法。
JP2003133538A 2003-05-12 2003-05-12 シリコン窒化膜を形成する方法及び半導体装置の製造方法 Pending JP2004335980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003133538A JP2004335980A (ja) 2003-05-12 2003-05-12 シリコン窒化膜を形成する方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003133538A JP2004335980A (ja) 2003-05-12 2003-05-12 シリコン窒化膜を形成する方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004335980A true JP2004335980A (ja) 2004-11-25

Family

ID=33508049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133538A Pending JP2004335980A (ja) 2003-05-12 2003-05-12 シリコン窒化膜を形成する方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004335980A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005627A (ja) * 2005-06-24 2007-01-11 Sony Corp 半導体装置の製造方法
WO2014149656A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN106169414A (zh) * 2016-08-23 2016-11-30 成都海威华芯科技有限公司 一种应力可控型硅基薄膜的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005627A (ja) * 2005-06-24 2007-01-11 Sony Corp 半導体装置の製造方法
WO2014149656A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US9177787B2 (en) 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN106169414A (zh) * 2016-08-23 2016-11-30 成都海威华芯科技有限公司 一种应力可控型硅基薄膜的制备方法

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
JP3731932B2 (ja) 炭化ケイ素の金属拡散障壁層
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US6372628B1 (en) Insulating film comprising amorphous carbon fluoride, a semiconductor device comprising such an insulating film, and a method for manufacturing the semiconductor device
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
JP2012038965A (ja) 半導体装置及びその製造方法
CN101330045B (zh) 半导体装置的制造方法
US7531891B2 (en) Semiconductor device
JP2000277515A (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
WO2002054484A2 (en) Metal ion diffusion barrier layers
TWI827709B (zh) 用於沉積摻雜磷之氮化矽膜的方法
JP2004335980A (ja) シリコン窒化膜を形成する方法及び半導体装置の製造方法
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
US20030089678A1 (en) Thin interface layer to improve copper etch stop
JP2937998B1 (ja) 配線の製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JP2004327844A (ja) 窒化シリコン膜、およびその製造方法、ならびに機能デバイス
JP2007180394A (ja) キャパシタ
JP2639681B2 (ja) 炭素膜の形成された電子装置の作製方法
US11791155B2 (en) Diffusion barriers for germanium
JP5199954B2 (ja) 半導体装置の製造方法
KR100490843B1 (ko) 반도체 소자의 제조방법
TW554470B (en) Method of forming a conductive structure in a low k material layer and equipment for forming the low k material layer
KR100872980B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050801

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20051206

Free format text: JAPANESE INTERMEDIATE CODE: A02