CN113517170B - 半导体结构的制造方法、半导体结构与存储器 - Google Patents

半导体结构的制造方法、半导体结构与存储器 Download PDF

Info

Publication number
CN113517170B
CN113517170B CN202110778391.XA CN202110778391A CN113517170B CN 113517170 B CN113517170 B CN 113517170B CN 202110778391 A CN202110778391 A CN 202110778391A CN 113517170 B CN113517170 B CN 113517170B
Authority
CN
China
Prior art keywords
nitrogen
silicon nitride
nitride layer
inert gas
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110778391.XA
Other languages
English (en)
Other versions
CN113517170A (zh
Inventor
张春雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110778391.XA priority Critical patent/CN113517170B/zh
Publication of CN113517170A publication Critical patent/CN113517170A/zh
Priority to PCT/CN2021/135726 priority patent/WO2023279648A1/zh
Application granted granted Critical
Publication of CN113517170B publication Critical patent/CN113517170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开提供一种半导体结构的制造方法、半导体结构与存储器。该半导体结构的制造方法包括:提供衬底和反应腔室,所述衬底置于反应腔室中;在所述衬底上形成氮化硅层;在所述氮化硅层上形成多晶硅层;其中,在形成所述氮化硅层之后且在形成所述多晶硅层之前,使用解离后的氮气处理所述反应腔室的内表面以及所述氮化硅层的表面,以减少所述氮化硅层表面的氮氢键结。本公开提供的氮化硅层的制造方法,通过氮气解离后形成的氮离子对氮化硅层的表面进行处理,减少了氮氢键结,从而能够提升与多晶硅层的粘附性,避免了黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。

Description

半导体结构的制造方法、半导体结构与存储器
技术领域
本公开涉及存储器制造技术领域,具体而言,涉及一种半导体结构的制造方法、半导体结构与存储器。
背景技术
存储器中通常包括电容器及晶体管,其中,电容器用以存储数据,晶体管用以控制对所述电容器中存储的数据的存取。具体的,在存储器的制造过程中,电容器及晶体管的结构可由多个膜层在晶圆上通过堆叠的方式形成。
目前,在氮化硅和多晶硅双层薄膜沉积过程中,由于氮化硅薄膜和多晶硅接触面粘附性较差,在通过气相沉积法在反应腔室中进行薄膜沉积的过程中,由于重力作用下黏附在喷头和反应腔体的壁上的薄膜会出现脱落,从而落在晶圆上形成缺陷。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体结构的制造方法、半导体结构与存储器,通过氮气解离后形成的氮离子对氮化硅层的表面进行处理,减少了氮化硅层表面的氮-氢键结,提升了与多晶硅层的粘附性,避免了由于氮化硅层和多晶硅层接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。
根据本公开的一个方面,提供一种半导体结构的制造方法,该半导体结构的制造方法包括:
提供衬底和反应腔室,所述衬底置于反应腔室中;
在所述衬底上形成氮化硅层;
在所述氮化硅层上形成多晶硅层;
其中,在形成所述氮化硅层之后且在形成所述多晶硅层之前,使用解离后的氮气处理所述反应腔室的内表面以及所述氮化硅层的表面,以减少所述氮化硅层表面的氮氢键结。
在本公开的一种示例性实施例中,所述使用解离后的氮气处理所述反应腔室的内表面以及所述氮化硅层的表面还包括:
使用惰性气体对所述氮气进行轰击以使所述氮气解离。
在本公开的一种示例性实施例中,所述惰性气体包括:氩气与氦气中的至少一种。
在本公开的一种示例性实施例中,所述惰性气体与所述氮气的流量比为0.2-1。
在本公开的一种示例性实施例中,所述惰性气体的流量为5000sccm-15000sccm,所述氮气的流量为15000sccm-25000sccm。
在本公开的一种示例性实施例中,通过等离子体发生装置使所述惰性气体对所述氮气进行轰击,射频功率为400W-1000W。
在本公开的一种示例性实施例中,所述形成氮化硅层包括:
根据硅烷、氨气与氮气通过化学气相沉积工艺形成氮化硅层;其中,所述硅烷与所述氨气的流量比为1.3-10。
在本公开的一种示例性实施例中,所述硅烷的流量为200sccm-500sccm,所述氨气的流量为50sccm-250sccm。
在本公开的一种示例性实施例中,所述氮气的流量为15000sccm-25000sccm。在本公开的一种示例性实施例中,所述形成氮化硅层包括:
向所述反应腔室中通入硅烷、氨气与氮气;
经过第一预设时间后,将等离子体发生装置的射频功率调整至第一预设射频功率;
经过第二预设时间后,暂停通入所述硅烷与所述氨气,形成氮化硅层;
继续向所述反应腔室中通入所述氮气并同时通入惰性气体,将所述等离子体发生装置的射频功率调整至第二预设射频功率,通过等离子体发生装置使所述惰性气体对所述氮气进行轰击,解离所述氮气;
使用解离后的所述氮气处理所述反应腔室的内表面以及所述氮化硅层的表面。
在本公开的一种示例性实施例中,所述形成氮化硅层还包括:
经过第三预设时间后,停止通入所述氮气和所述惰性气体,且将所述等离子体发生装置的射频功率调整为零。
在本公开的一种示例性实施例中,所述第一预设射频功率与所述第二预设射频功率相同。
在本公开的一种示例性实施例中,所述硅烷与所述氨气的流量比为1.3-10。
根据本公开的另一个方面,还提供了一种半导体结构,该半导体结构由上述的制造方法形成。
根据本公开的又一个方面,还提供了一种存储器,该存储器包括上述的半导体结构
本公开提供的半导体结构的制造方法,通过氮气解离后形成的氮离子对氮化硅层的表面进行处理,减少了氮化硅层的表面的氮-氢键结,从而能够提升与多晶硅层的粘附性,避免了由于氮化硅层和多晶硅层接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开的一种实施例提供的氮化硅层的制造方法的流程图;
图2为采用提供的氮化硅层的制造方法的反应腔室示意图;
图3为相关技术中氮化硅层的制造方法的反应腔室示意图;
图4为图3中的A区域放大图;
图5为相关技术中氮化硅层与多晶硅层分子间的作用力与氮化硅层与多晶硅层分子间的作用力对比示意图;
图6-图10为本为相关技术形成包括氮化硅层与多晶硅层的半导体结构的制造工序示意图;
图11-图15为本公开提供的形成包括氮化硅层与多晶硅层的半导体结构的制造工序示意图;
图16为相关技术中形成氮化硅层采用的气体及频率参数与本公开形成氮化硅层采用的气体及频率的对比示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本公开实施方式提供了一种半导体结构的制造方法,如图1所示,该半导体结构的制造方法包括:
步骤S100、提供衬底和反应腔室,衬底置于反应腔室中;
步骤S200、在衬底上形成氮化硅层;
步骤S300、使用解离后的氮气处理反应腔室的内表面以及氮化硅层的表面,以减少所述氮化硅层表面的氮氢键结;
步骤S400、在处理后的氮化硅层上形成多晶硅层。
在相关技术中,如图3、图6-图10所示,在氮化硅层和多晶硅层的形成过程中,反应腔体内壁和喷头上形成有氮化硅层(SiN)510、多晶硅层(A-Si)520和陈化层(Season film)530,由于氮化硅层510和多晶硅层520的接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。
本公开提供的氮化硅层的制造方法,通过氮气解离后形成的氮离子对氮化硅层的表面进行处理,减少了氮化硅层的表面的氮-氢键结,从而能够提升氮化硅层与多晶硅层的粘附性,如图2所示,喷头和反应腔体内壁上的薄膜不会脱落在晶圆(Wafer)540上形成的缺陷,
下面,将对本公开提供的氮化硅层的制造方法中的各步骤进行详细的说明。
在步骤S100中,提供衬底和反应腔室,衬底置于反应腔室中。
具体地,如图2所示,提供衬底和反应腔室,衬底置于反应腔室中。其中,衬底可为图2所示的晶圆540。
在步骤S200中,在衬底上形成氮化硅层。
具体地,在晶圆540上形成氮化硅层520,氮化硅层520同时形成在喷头与反应腔室的内壁上,氮化硅层形成后表面上具有氮-氢键结。
具体地,氮化硅层形成的主反应为:
SiH4+NH3+e-+N2→Si-H3+N-H+N+N2
N+SiH3→NH+SiHx
N-H+SiHx→SixNy+H2
氮化硅层形成的副反应为:
N-Hx+Si-Hx→SixNy-Hz+H2
氮化硅结构为:
多晶硅层形成的主反应为:
SiH4+He+e-→Si-H2+H2+He
Si-H2+He+e-→Si-H+H2+He
Si-H+He+e-→A-Si+H2+He
多晶硅层形成的副反应为:
SiH2+He+e-→Si-H+H2+He
多晶硅结构为:
根据上述氮化硅层形成的反应过程以及结构与多晶硅层形成的反应过程以及结构可以看出,在氮化硅层的沉积工艺中,由于存在副反应,使得沉积的氮化硅层中含有少量的N-H键结和Si-H键结,而在后续多晶硅层的沉积工艺中,副反应的存在会导致生成的多晶硅薄膜中含有少量的Si-H,根据相似相溶原理,如图5所示,两种结构相似的固体,分子间作用力(范德华力)会变大;因此,含较多的Si-H键结的氮化硅层易于黏附含有Si-H键结的多晶硅;相反,氮化硅层含较多的N-H键结,不宜于黏附含有Si-H的多晶硅层。
因此,氮化硅层和多晶硅层的粘附性不好的主要原因是氮化硅层中含有较多的N-H键结,如图4所示,这些N-H键结的存在使得氮化硅层与后续形成在其表面上的多晶硅层两者之间的粘附性变差由于氮化硅层和多晶硅层接触面粘附性较差,在通过气相沉积法在反应腔室中进行薄膜沉积的过程中,由于重力作用下黏附在喷头和反应腔体的壁上的薄膜会出现脱落,从而落在晶圆上形成缺陷。
在本公开的一种实施例中,根据硅烷(SiH4)、氨气(NH3)与氮气(N2)通过化学气相沉积工艺形成氮化硅层;其中,硅烷与氨气的流量比为1.3-10,例如1.3、1.33、1.5、2、5、8或10等,在此不一一列举;当然,硅烷与氨气的流量比也可小于1.3或大于10,本公开对此不做限制。通过调整硅烷与氨气的流量比为1.3-10,优化了氮化硅层的沉积工艺,能够减少氮化硅层中的N-H键结。
其中,硅烷的流量可为200sccm-500sccm,例如为200sccm、300sccm、400sccm或500sccm等,在此不一一列举;当然,硅烷的流量也可小于200sccm或大于500sccm,本公开对此不做限制。
其中,氨气的流量为50sccm-250sccm,例如为50sccm、100sccm、150sccm、200sccm或250sccm等,在此不一一列举;当然,氨气的流量也可小于50sccm或大于250sccm,本公开对此不做限制。
其中,氮气的流量可为15000sccm-25000sccm,例如为15000sccm、18000sccm、20000sccm、22000sccm或25000sccm等,在此不一一列举;当然,氮气的流量也可小于15000sccm或大于25000sccm,本公开对此不做限制。
其中,通过射频化学气相沉积法,将形成氮化硅层各种反应气体喷出,其反应过程中的射频功率可为400W-1000W,例如为400W、500W、600W、700W、800W、900W或1000W等,在此不一一列举;当然,射频功率也可小于400W或大于1000W,本公开在此不做限制。
本公开通过调节SiH4和NH3的比例、并改善沉积工艺调节射频功率,实现了对氮化硅层形成工艺的改善,氮化硅层和多晶硅层的双层薄膜粘附性相对变好,在多晶硅层的沉积过程中,不会发生薄膜脱落,从而氮化硅层与多晶硅层双层薄膜的表面片状缺陷明显减少,提高了工艺可靠性。
在步骤S300中,使用解离后的氮气处理反应腔室的内表面以及氮化硅层的表面,以减少所述氮化硅层表面的氮氢键结。
具体地,通过惰性气体对氮气进行解离,采用惰性气体能够避免惰性气体对氮气进行解离后产生其它副反应,提高了对对氮气解离的可靠性。其中,惰性气体例如可为氩气与氦气中的至少一种。
其中,惰性气体与氮气的流量比为0.2-1,通过使惰性气体与氮气的流量比为0.2-1,能够更好地实现对氮气的解离。流量比例如可为0.20、0.3、0.5、0.7、0.8、1等,在此不一一列举;当然,惰性气体与氮气的流量比也可小于0.2或大于1,本公开在此不做限制。
其中,惰性气体的流量为5000sccm-15000sccm,氮气的流量为15000sccm-25000sccm。惰性气体的流量例如可为5000sccm、8000sccm、1000sccm、12000sccm或15000sccm等,在此不一一列举;当然,惰性气体的流量也可小于5000sccm或大于15000sccm,本公开在此不做限制。氮气的流量例如可为15000sccm、18000sccm、20000sccm、22000sccm或25000sccm等,在此不一一列举;当然,氮气的流量也可小于15000sccm或大于25000sccm,本公开在此不做限制。
其中,惰性气体的流量为5000sccm-15000sccm,且当惰性气体为氩气或氦气时,氩气或氦气的流量即为5000sccm-15000sccm;当惰性气体为氩气与氦气的混合气体时,氩气与氦气的混合气体的流量即为5000sccm-15000sccm;氩气与氦气的混合气体中,氩气与氦气流量比可视具体情况而定,本公开对此不做限制。
其中,在通过惰性气体对氮气进行解离时,等离子体发生装置使惰性气体对氮气进行轰击,其处理过程中等离子体发生装置的射频功率为400W-1000W,以保证惰性气体对氮气的解离效果。其中,射频功率例如可为400W、500W、600W、700W、800W、900W、或1000W等,在此不一一列举;当然,射频功率也可小于400W或大于1000W,本公开在此不做限制。
具体地,通过惰性气体将氮气解离后,形成了多个氮离子,氮离子与N-H键结发生反应,从而减少了N-H键结的数量,避免了N-H键结的存在使得氮化硅层与后续形成在其表面上的多晶硅层两者之间的粘附性变差,进而避免了由于氮化硅层和多晶硅层接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。
在本公开的一种实施例中,如图16所示,形成氮化硅层包括:向反应腔室中持续通入硅烷、氨气与氮气;经过第一预设时间T1后,将等离子体发生装置的射频功率调整至第一预设射频功率;经过第二预设时间T2后,暂停通入硅烷与氨气,形成氮化硅层;继续向反应腔室中通入氮气和惰性气体,将等离子体发生装置的射频功率调整至第二预设射频功率,通过等离子体发生装置使惰性气体对氮气进行轰击,解离氮气;使用解离后的氮气处理反应腔室的内表面以及氮化硅层的表面;经过第三预设时间T3后,停止通入氮气和惰性气体,等离子体发生装置的射频功率调整为零
其中,第一预设射频功率可为上述通过射频化学气相沉积法将形成氮化硅层各种反应气体喷出的过程中的射频功率,第二预设射频功率可为上述等离子体发生装置使惰性气体对氮气进行轰击的处理过程中等的射频功率;如图16所述,由于射频功率从Dep1阶段到plasma purge阶段均为400W-1000W,第一预设射频功率与第二预设射频功率即可相同,以减少对等离子体发生装置的射频功率的调整次数,提高制造工艺的效率。
其中,第一预设时间T1、第二预设时间T2和第三预设时间T3为各自对应的反应过程所需的时间,具体时间视具体情况而定,本公开对此不做限制。
具体地,如图11-图15所示,第一碳晶圆620位于衬底基板610上,氮化硅层510形成与第一碳晶圆620上,多晶硅层520形成于氮化硅层510上,第二碳晶圆630位于多晶硅层520上,氧化硅层640位于第二碳晶圆630上,光刻胶层650形成于氧化硅层640上,通过刻蚀材料660以及图案化后的光刻胶层650对下方的膜层进行刻蚀。如图6-10所示,在相关技术的形成工艺中,多晶硅层52上具有脱落薄膜,对后续的膜层沉积造成了影响;如图11-图15所示,应用本公开提供的氮化硅层的制造方法后,多晶硅层52上无脱落薄膜,不会对后续的膜层沉积造成影响,提高了工艺的可靠性,提升了产品良率,降低了生产成本,提高了生产效率。
步骤S400、在处理后的氮化硅层上形成多晶硅层。
具体地,可通过根据硅烷(SiH4)与氦气(He)通过化学气相沉积工艺形成多晶硅层。本领域技术人员还采用其他方法形成多晶硅层,本公开对此不做限制。
本公开提供的氮化硅层的制造方法,一方面,通过氮气解离后形成的氮离子对氮化硅层的表面进行处理,氮化硅层的表面钝化。减少了氮化硅层的表面的氮-氢键结,从而能够提升与后续形成的多晶硅层的粘附性,避免了由于氮化硅层和多晶硅层接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷;另一方面,通过调节SiH4和NH3的比例并改善沉积工艺调节射频功率,实现了对氮化硅层形成工艺的改善,进一步提高了工艺可靠性。
本公开的实施还提供了一种半导体结构,该半导体结构由上述的半导体结构的制造方法形成。本公开提供的半导体结构,减少了氮化硅层中的氮-氢键结,从而能够提升与多晶硅层的粘附性,避免了由于氮化硅层和多晶硅层接触面粘附性较差而导致在重力作用下黏附在喷头和反应腔体内壁上的薄膜脱落在晶圆上形成的缺陷。其更多的细节和有益效果请参照上述关于半导体结构的制造方法实施例的相关叙述,在此不再赘述。
本公开的实施还提供了一种存储器,该存储器包括上述半导体结构。该半导体结构可应用于各种存储器中,存储器例如可为计算存储器(例如,DRAM、SRAM、DDR3SDRAM、DDR2SDRAM、DDRSDRAM等)、消费型存储器(例如,DDR3SDRAM、DDR2SDRAM、DDRSDRAM、SDRSDRAM等)、图形存储器(例如,DDR3SDRAM、GDDR3SDMRA、GDDR4SDRAM、GDDR5SDRAM等)、移动存储器等,其具有的有益效果可参照上述关于半导体结构的制造方法的叙述,在此不再赘述。
需要说明的是,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种半导体结构的制造方法,其特征在于,包括:
提供衬底和反应腔室,所述衬底置于反应腔室中;
在所述衬底上形成氮化硅层;
在所述氮化硅层上形成多晶硅层;
其中,在形成所述氮化硅层之后且在形成所述多晶硅层之前,使用惰性气体对氮气进行轰击以使氮气解离,使用解离后的氮气处理所述反应腔室的内表面以及所述氮化硅层的表面;将氮气解离后形成了多个氮离子,氮离子与所述氮化硅层表面的氮氢键结发生反应,以减少所述氮化硅层表面的氮氢键结。
2.根据权利要求1所述的制造方法,其特征在于,所述惰性气体包括:氩气与氦气中的至少一种。
3.根据权利要求1或2所述的制造方法,其特征在于,所述惰性气体与所述氮气的流量比为0.2-1。
4.根据权利要求1或2所述的制造方法,其特征在于,所述惰性气体的流量为5000sccm-15000sccm,所述氮气的流量为15000sccm-25000sccm。
5.根据权利要求1所述的制造方法,其特征在于,通过等离子体发生装置使所述惰性气体对所述氮气进行轰击,射频功率为400W-1000W。
6.根据权利要求1所述的制造方法,其特征在于,所述形成氮化硅层包括:
根据硅烷、氨气与氮气通过化学气相沉积工艺形成氮化硅层;其中,所述硅烷与所述氨气的流量比为1.3-10。
7.根据权利要求6所述的制造方法,其特征在于,所述硅烷的流量为200sccm-500sccm,所述氨气的流量为50sccm-250sccm。
8.根据权利要求6所述的制造方法,其特征在于,所述氮气的流量为15000sccm-25000sccm。
9.根据权利要求1所述的制造方法,其特征在于,所述形成氮化硅层包括:
向所述反应腔室中通入硅烷、氨气与氮气;
经过第一预设时间后,将等离子体发生装置的射频功率调整至第一预设射频功率;
经过第二预设时间后,暂停通入所述硅烷与所述氨气,形成氮化硅层;
继续向所述反应腔室中通入所述氮气并同时通入惰性气体,将所述等离子体发生装置的射频功率调整至第二预设射频功率,通过等离子体发生装置使所述惰性气体对所述氮气进行轰击,解离所述氮气;
使用解离后的所述氮气处理所述反应腔室的内表面以及所述氮化硅层的表面。
10.根据权利要求9所述的制造方法,其特征在于,所述形成氮化硅层还包括:
经过第三预设时间后,停止通入所述氮气和所述惰性气体,且将所述等离子体发生装置的射频功率调整为零。
11.根据权利要求9所述的制造方法,其特征在于,所述第一预设射频功率与所述第二预设射频功率相同。
12.根据权利要求9所述的制造方法,其特征在于,所述硅烷与所述氨气的流量比为1.3-10。
13.一种半导体结构,其特征在于,由权利要求1-12任一项所述的制造方法形成。
14.一种存储器,其特征在于,包括权利要求13所述的半导体结构。
CN202110778391.XA 2021-07-09 2021-07-09 半导体结构的制造方法、半导体结构与存储器 Active CN113517170B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110778391.XA CN113517170B (zh) 2021-07-09 2021-07-09 半导体结构的制造方法、半导体结构与存储器
PCT/CN2021/135726 WO2023279648A1 (zh) 2021-07-09 2021-12-06 半导体结构的制造方法、半导体结构与存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110778391.XA CN113517170B (zh) 2021-07-09 2021-07-09 半导体结构的制造方法、半导体结构与存储器

Publications (2)

Publication Number Publication Date
CN113517170A CN113517170A (zh) 2021-10-19
CN113517170B true CN113517170B (zh) 2024-02-09

Family

ID=78067158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110778391.XA Active CN113517170B (zh) 2021-07-09 2021-07-09 半导体结构的制造方法、半导体结构与存储器

Country Status (2)

Country Link
CN (1) CN113517170B (zh)
WO (1) WO2023279648A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517170B (zh) * 2021-07-09 2024-02-09 长鑫存储技术有限公司 半导体结构的制造方法、半导体结构与存储器
CN116254518B (zh) * 2023-05-10 2023-08-18 上海陛通半导体能源科技股份有限公司 氮化硅薄膜的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120343A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(天津)有限公司 氮化硅膜和半导体器件的制造方法
CN111146077A (zh) * 2019-12-26 2020-05-12 华虹半导体(无锡)有限公司 一种改善薄膜缺陷的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068471A (ja) * 1999-08-26 2001-03-16 Fujitsu Ltd 半導体装置およびその製造方法
US6664202B2 (en) * 2002-04-18 2003-12-16 Applied Materials Inc. Mixed frequency high temperature nitride CVD process
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
JP2008047620A (ja) * 2006-08-11 2008-02-28 Mitsubishi Heavy Ind Ltd プラズマ処理方法、及び、プラズマ処理装置
US20080045030A1 (en) * 2006-08-15 2008-02-21 Shigeru Tahara Substrate processing method, substrate processing system and storage medium
US8741785B2 (en) * 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
US9034773B2 (en) * 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
KR102014175B1 (ko) * 2016-07-22 2019-08-27 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
CN106571306A (zh) * 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法
CN109216153B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 提高氮化硅耐腐蚀性的方法和半导体器件的制备方法
CN113517170B (zh) * 2021-07-09 2024-02-09 长鑫存储技术有限公司 半导体结构的制造方法、半导体结构与存储器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120343A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(天津)有限公司 氮化硅膜和半导体器件的制造方法
CN111146077A (zh) * 2019-12-26 2020-05-12 华虹半导体(无锡)有限公司 一种改善薄膜缺陷的方法

Also Published As

Publication number Publication date
CN113517170A (zh) 2021-10-19
WO2023279648A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
US11355338B2 (en) Method of depositing material onto a surface and structure formed according to the method
US11643724B2 (en) Method of forming structures using a neutral beam
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
CN113517170B (zh) 半导体结构的制造方法、半导体结构与存储器
US8076242B2 (en) Methods of forming an amorphous silicon thin film
US8334219B2 (en) Method of forming stress-tuned dielectric film having Si-N bonds by modified PEALD
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
CN110004429B (zh) 钨特征填充
JP4396547B2 (ja) 成膜方法、成膜装置及び記憶媒体
US7484513B2 (en) Method of forming titanium film by CVD
US20100120245A1 (en) Plasma and thermal anneal treatment to improve oxidation resistance of metal-containing films
JP2011054968A (ja) PECVDによってSi−N結合を有するコンフォーマルな誘電体膜を形成する方法
US9275865B2 (en) Plasma treatment of film for impurity removal
JP2007530796A (ja) 原子層堆積を実行するための方法およびシステム
US6403156B2 (en) Method of forming an A1203 film in a semiconductor device
WO2005093809A1 (ja) 単位層ポスト処理触媒化学蒸着装置及びその成膜方法
KR100195681B1 (ko) Tin막의 형성 방법
KR20020094978A (ko) 반도체 소자의 확산 방지막 형성 방법
US20200194307A1 (en) Ultra-thin diffusion barriers
US8426288B2 (en) Method for improving capacitance uniformity in a MIM device
CN112331554A (zh) 薄膜沉积方法、半导体器件的制作方法及半导体器件
US20220108881A1 (en) Method and system for forming silicon nitride on a sidewall of a feature

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant