TW200818508A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TW200818508A TW200818508A TW096132179A TW96132179A TW200818508A TW 200818508 A TW200818508 A TW 200818508A TW 096132179 A TW096132179 A TW 096132179A TW 96132179 A TW96132179 A TW 96132179A TW 200818508 A TW200818508 A TW 200818508A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- region
- semiconductor region
- insulating film
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 33
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- NZIHMSYSZRFUQJ-UHFFFAOYSA-N 6-chloro-1h-benzimidazole-2-carboxylic acid Chemical compound C1=C(Cl)C=C2NC(C(=O)O)=NC2=C1 NZIHMSYSZRFUQJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 7
- -1 nitride nitride Chemical class 0.000 claims 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 2
- 229910052799 carbon Inorganic materials 0.000 claims 2
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 claims 2
- 241000238366 Cephalopoda Species 0.000 claims 1
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 229910052746 lanthanum Inorganic materials 0.000 claims 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims 1
- FTIMWVSQXCWTAW-UHFFFAOYSA-N ruthenium Chemical compound [Ru].[Ru] FTIMWVSQXCWTAW-UHFFFAOYSA-N 0.000 claims 1
- 229910052712 strontium Inorganic materials 0.000 claims 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 33
- 229910005883 NiSi Inorganic materials 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Description
200818508 九、發明說明： 相關文件交互參考 #本申請案基於先前於9们3日提出t請之日本專利申請 第2006-248376號並據此主張優先權，其全部内容均藉: 參考之方式納入本文中。 【發明所屬之技術領域】 本發明係關於一種金屬-絕緣體_半導體接合（mis)型之半 導體裝置’特別係關於一種於源極.沒極擴散層區域之上 部具有矽化物膜的半導體裝置及其製造方法。 【先前技術】 近年，於MIS型之場效電晶體（FET)中，要求有元件特性 之提高’特㈣高速化、低耗電量化。為進行fet之高速 化，必須使構成元件之電流驅動力提高。 於至今為止之FET中，伴隨閘極長度之縮小而提高了電 流驅動力，但伴隨近年微細化之進行，逐漸無法期望僅以 縮小閘極長度而充分提高電流驅動力。因此，尋求有藉由 其他方法使電流驅動力提高。作為一例’使用有藉由向 FET之通道區域施加應力而使載流子之移動度提高的方 法。 作為用以向通道區域施加應力之一形態，有以與通道區 域a曰格$數不同之半導體材料夾著通道區域的構造。具體 言之，於P通道MOSFET之源極·汲極（擴散層）區域埋入比 石夕（Si)晶格#數稍大之石夕鍺（siGe)，利用因Si與siGe之晶格 常數不同而產生的應力。再者，用以形成元件之基板係n 124046.doc 200818508 里於源極；及極擴散層區域上為降低電阻而形成阳i 膜。 但，於此種半導體裝置中，會產生於源極·汲極擴散層 區或上幵^成之NiSi膜向Si基板側突出之現象。若NiSi膜向 基板側突出，則NiSi膜不僅留存於p型之SiGe區域，亦與η 型之se板接觸。此情形中，於向源極·汲極擴散層區域 施加電壓時’產生電流自NiSi膜向讀以基板流人之問題。 【發明内容】
解決問題之技術手段 本發明之一形態為請求項1。 本發明之另一形態為請求項6。 本發明之另一形態為請求項9。 本發明之另一形態為請求項15。 【實施方式】 (基本原理） 於對本發明之實施形態進行説明之前，對本發明之基本 原理進行説明。 圖3係表示使元件之驅動力提高的p通道M〇sFET之概略 構成的斷面圖，藉由於源極·汲極擴散層區域埋入以以而 向通道區域施加壓縮應力。圖3中之1〇表示nSSi基板、u 表示元件分離絕緣膜、12表示閘極絕緣膜、丨3表示閘極、 1 5表示側壁絕緣膜、16表示p型之源極·汲極擴散層、i 7 表示側壁絕緣膜、2丨表示成為p型之源極·汲極區域的磊 晶SiGe層、25表示NiSi等矽化物膜。 124046.doc 200818508 但，於藉由此種技術而形成之M〇SFET中，會產生於 SiGe層21與元件分離絕緣膜u之介面鄰近，矽化物膜25a 向Si基板側突出之現象。 圖4 A、4B係用以説明產生此現象之理由的模式圖。如 圖4A所示，準備於Si基板1〇1之一部分埋入矽鍺（siGe)區 域102的構造。然後，於此構造上堆積鎳@丨）膜1〇3，之後 進行熱處理，使Ni膜103與Si基板101及SiGe區域102反 應。於此情形，如圖4B中以虛線包圍之部分所見，於Si基 板101表面露出之區域與SiGe區域1〇2之介面鄰近，產生Ni 流入Si基板1 〇 1側之現象。 此種現象係因Si基板1〇1之露出區域與Ni膜之反應速度 較SiGe區域102與Ni膜之反應速度更快而產生。此係於比 較Ni原子與Si原子及Ni原子與Ge原子結合時之結合能量的 情形，Ni_Si結合較Ni-Ge結合更強大穩定之故。 因上述之理由，故於SiGe區域和以區域鄰接之區域，產 生NiSi膜局部變厚之現象。因此，如圖3中以(^層21與元 件分離絕緣膜11之交界鄰近，於熱處理時Ni流入8丨(^層21 極端變薄之區域，川以向si基板側突出。此情形中，於向 源極·沒極區域施加電壓時，電流自Nisi膜向η型si基板流 為避免此問題，增厚元件分離絕緣膜丨丨鄰近之SiGe層21 的膜厚係有效者。但，於欲使用藉由CVD法之選擇磊晶成 長法而向（100)基板上形成SiGe區域的情形，難以抑制於鄰 接氧化矽膜（元件分離絕緣膜11)之區域之刻面的產生。 124046.doc 200818508 本發明人等考慮此種問題，考慮有可不增厚SiGe層而防 止金屬矽化物向Si基板侧突出之現象，使提高MOSFET之 驅動力及降低寄生電阻，與抑制接合洩漏不良之產生兩者 並存的構造。 (實施形態） 以下，藉由圖示之實施形態對本發明之詳細内容進行説 明。 圖1係表示本發明之第1實施形態相關的MOS型半導體裝 置之概略構成的斷面圖。此半導體裝置，係藉由於p通道 MOSFET之源極·汲極區域埋入|§iGe而向通道區域施加壓 縮應力，使元件之驅動力提高者。 圖中之10係具有n型導電性之（100)定向面的Si基板（半導 體基板），於此Si基板10之表面部，以包圍元件形成區域之 方式藉由氧化矽膜形成元件分離絕緣膜U。於Si基板1〇之 元件形成區域上，介以由氧化矽膜構成之閘極絕緣膜12， 形成有由多晶矽構成之閘極電極13。於閘極電極13之侧壁 形成有由氮化矽膜構成之第i側壁絕緣膜（補償間隔）b，進 而於其外侧形成有由氧化矽膜構成之第2侧壁絕緣膜17。 夾著閘極13下之通道區域，於基板10之表面部，形成有 P型之擴散層（源極·汲極擴散區域）16。自通道長度方向夾 著通道區域及p型擴散層16，而於基板10之表面部，形成 有P型半導體區域21。於此半導體區域21上形成有第2半導 體區域23。並且，於半導體區域21、23與元件分離絕緣膜 11之間，形成有氮化矽膜22。此外，於第2半導體區域23 124046.doc 200818508 及閉極電極13之表面，分別形成有㈣等梦化物膜25。 其次，用圖2A〜2G對本實施形態之半導體
驟進行説明。 V
C
.首先’如圖2A所示’於具有n型導電性之（ι〇〇)定向面的 S!基板10之表面内，以包圍元件形成區域之方式，藉由氧 化矽膜形成元件分離絕緣膜(STI)11。其次，藉由於元件形 成區域上依序形成閘極絕緣膜12、多晶矽膜（閘極電 極）13、氮化矽膜14，而形成積層構造膜。其後，藉由對 此積層構造膜繪製圖案而形成閘極電極構造。 其次，如圖2B所示，於在整面基板上堆積薄的（2〜i() 左右）的氮化矽膜之後，藉由進行RIE等異方向性蝕刻，於 閘極電極構造之側面形成作為第丨側壁絕緣膜15之補償間 隔。其次，將閘極電極構造及側壁絕緣膜丨5用作掩膜，藉 由離子注入技術摻入硼等雜質，藉此於露出之11型Si基板 1 〇的表面形成p型之擴散層（源極·汲極擴散區域）丨6。其 次，藉由於在整面堆積氧化矽膜之後進行RIE等異方向性 餘刻，形成第2側壁絕緣膜17。 其次，如圖2C所示，使用rie等異方向性蝕刻或CDE等 之等方向性#刻或兩者之蝕刻技術，對露出之Si基板1 〇的 區域進行蝕刻。藉此，於電晶體之源極·汲極·接觸形成 區域中形成溝18。即，形成自通道長度方向夾著通道區域 及擴散層16之溝18。 其次，如圖2D所示，藉由使用CVD技術而令添加有硼之 SiGe層（Ge濃度：10〜30 atm%左右）選擇蠢晶成長，形成具 124046.doc 200818508 有P+之導電型的第1個SiGe區域（第1半導體區域）21。此 時’使用藉由CVD法之選擇磊晶成長技術而形成的siGe區 域21與前述圖3同樣，於鄰接於元件分離絕緣膜丨丨之區域 產生刻面，此區域極端變薄。 於先前技術中，於此狀態之後，藉由使用熱磷酸之蝕刻 處理等除去氮化矽膜14，於整面堆積例如1〇 nm左右之鎳 (Νι)膜作為矽化物形成用之金屬。其次，藉由施加 300〜450°C左右之熱處理，使閘極電極13&SiGe區域21之 表面的Si或SiGe與Ni膜反應，形成矽化鎳膜。其後，以硫 酸過氧化氫水溶液或氨過氧化氫水溶液等藥液除去未反應 之Νι膜’之後藉由進行自4〇〇。(：至5〇〇。(：之熱處理，使矽化 鎳膜完全轉化為低電阻之單矽化鎳（NiSi)膜。 於藉由此種先前技術而形成之電晶體中，如前述圖4所 不會於電晶體之源極·汲極·接觸區域與元件分離絕緣膜 之介面鄰近，產生NiSi膜向Si基板側突出之現象。 本I月人專，為避免上述之問題，而考慮有如圖5所 示，取代氧化矽膜丨丨而以氮化矽膜61埋入元件分離區域之 構成進而，考慮有如圖6所示，使元件分離區域構成為 襯墊之氮化矽膜71與埋入材料之氧化矽膜11的2層構成。 精由此等構成，可防止於元件分離絕緣膜區域鄰近之因形 成刻面而導致的SiGe區域21薄膜化。 但，於此等構造中，因產生對各種元件特性帶來不良影 響之新問題，故難以使用此等構造之元件分離絕緣膜。 即於圖5之構造的情形，元件分離絕緣膜區域之應力變 124046.doc 200818508 為非常強，對元件特性產生不良影響。圖6之構造的情 形，氮化矽膜襯墊突出並彎折為角狀，成為微粒之產生原 因。 因此，於本實施形態中，藉由在STI端部形成具有刻面 之SiGe層之後，於STI端部形成SiN之側壁，並再度形成 SiGe層，而防止於STI端部之SiGe層的薄膜化。 即，於前述圖2D所示之第1個SiGe區域21成長之後，如 圖2E所示，於整面堆積氮化矽膜。其次，藉由進行rie等 之異方向性钱刻，於元件分離絕緣膜丨i之元件形成區域側 的側面形成氮化矽膜22之侧壁。 此處，因如本實施形態藉由侧壁殘留之技術形成氮化矽 膜22之側壁，故與元件分離絕緣膜丨丨整體係以氮化矽膜所 形成之刖述圖5所示的構造不同，氮化石夕膜並不對元件特 性產生不良影響。此外，亦不會產生如前述圖6所示之構 造，氮化矽膜襯墊成為產生微粒之原因的不良情況。此係 與圖6之例相反，構成侧壁之氮化矽膜22比構成元件分離 絕緣膜11之氧化矽膜更遲形成之故。 其次，如圖2F所示，藉由再度使用CVD技術而令添加有 棚之SiGe層（Ge濃度：1〇〜30 atm%左右）選擇磊晶成長，形 成具有P+之導電型的第2個SiGe區域（第2半導體區域）23。 此時’因元件分離絕緣膜11之元件形成區域侧的壁面係藉 由氮化矽膜22之側壁覆蓋，故第2個siGe區域23亦可於元 件分離絕緣膜11之鄰近成長。因此，可較厚地形成第2個 SiGe 區域 23。 124046.doc -11 - 200818508 其次’如圖2G所示，於藉由使用熱構酸之餘刻處理等除 去由氮化矽膜14構成之閘極多晶Si的罩膜之後，於整面堆 積例如10 nm左右之鎳（Ni)膜24作為矽化物形成用之金 屬。其後，藉由施加300〜450°C左右之熱處理，使閘極電 極13之表面及具有p+導電型iSiGe區域21、23之表面的Si 或SiGe與Ni膜反應，形成矽化鎳膜25。然後，以硫酸過氧 化氫水溶液或氨過氧化氫水溶液等藥液除去未反應之犯膜 24之後，藉由進行自400。(：至500。(：：之熱處理，使矽化鎳膜 25完全轉化為低電阻之單矽化鎳（Nisi)膜。藉此得到前述 圖1所示之構造。 此後，藉由形成與於多晶Si之閘極電極13的表面及〆型 之SlGe區域21、23的表面所形成之NiSi膜25連接的配線 層’完成電晶體元件。 依據如此之本實施形態，將藉由選擇磊晶成長技術而於 源極.汲極.接觸區域埋入81&的步驟分為2次，以丨次之 I 豸擇磊晶成長完全回填閘極電極侧之溝，於i次之選擇磊
124046.doc 區域之部分產生的SiGe的 域的内壁部分形成氮化矽 备晶成長時，於鄰接元件 面而形成SiGe層。 ^之於元件分離絕緣膜區域 ’從而可容易地將於源極· 物膜僅留於Ρ +型之SiGe區域 -12- 200818508 藉由此種構造及製程之變更，可防止為降低寄生電阻而 形成之矽化物膜於元件分離絕緣膜與源極·汲極·接觸區 域之父界部分向基板侧侵蝕入，從而可抑制接合洩漏不良 之產生。因此，可使MOS型FET元件之驅動力提高，且抑 制接合洩漏不良之產生。 (變形例）
再者本务明並非限於上述之實施形態者。於實施形態 中，作為第1及第2半導體區域雖使用SiGe，但亦可使用其 他半導體㈣。第1及第2半導體區域係用以對通道施加偏 斜者，為與矽之晶格常數不同的半導體材料即可。具體言 之’於形成η通道MOS之情形，因對通道施加拉伸偏斜， 故亦可使用SiC。it而，基板未必須限於8丨者，亦可使用 其他半導體材料。於此情形，第i及第2半導體區域係與基 板之日日格常數不同者亦可。 此外，第1及第2半導體區域並未必須於成長時預先挽入 雜貝’亦可於蠢晶成長之後藉由離子注人等攙人雜質。進 而，導電膜並非限於石夕化鐵者，只要是以錄為主成分之金 屬與半導體的化合物即 口奶叩了。進而，於鎳以外亦可使用鈷及 鉑等其他金屬。 此外’於本實施形態中對作為閘極絕緣膜使用有氧化石夕 膜之MO贿之例進行了説明，但毫無疑問可適用於作為 閑極絕緣膜使用氧”以外之絕緣膜的咖雨。 由實％形悲之技術點可容易地理解其外優點及變更。因 此’本發明於更廣方面並不限於本文所示及所述之特定細 124046.doc -13 - 200818508 節及代表性具體内容。故，於不脫離由附加申請專利範圍 及其等效者所定義之主要發明概念的主旨或範圍内可進行 各種變更。 【圖式簡單說明】 -圖1係表示第1實施形態相關之MOS型半導體裝置之概略 .構成的斷面圖。 圖2A〜2G係表示第1實施形態相關之MOS型半導體裝置 之製造步驟的斷面圖。 C ； ^ 圖3係用以説明本發明之原理者，係表示藉由於M〇s型 半導體裝置之源極·汲極區域埋入SiGe而向通道區域施加 壓縮應力之例的斷面圖。 圖4A、4B係用以説明於圖3之]y[〇S型半導體裝置產生之 問題點的模式圖。 圖5係表示本發明人等為解決於圖3之裝置中的問題點而 出之構造的斷面圖。 C/ 圖6係表示本發明人等為解決於圖3之裝置中的問題點而 提出之構造的斷面圖。 【主要元件符號說明】 10 Si基板 11 元件分離絕緣膜 12 閘極絕緣膜 13 閘極 14 氮化矽膜 15 第1側壁絕緣膜 124046.doc -14- 200818508 16 源極、汲極擴散層 17 第2側壁絕緣膜 18 溝 21 第1個SiGe區域（第1半導體區域） 22 氮化矽膜 23 第2個SiGe區域（第2半導體區域） 24 鎳（Ni)膜 25 矽化物膜 25a 矽化物膜 61 氮化矽膜 71 氮化矽膜 101 Si基板 102 矽鍺（SiGe)區域 103 鎳（Ni)膜 124046.doc -15-
Claims (1)
- 200818508 十、申請專利範圍： 1· 一種半導體裝置，其包含： 以包圍以矽為主成分之半導體基板的元件形成區域之 方式設置的元件分離絕緣膜，此元件分離絕緣膜係由以 氧化石夕為主成分之絕緣物所形成， 於耵述7G件形成區域上介以閘極絕緣膜形成之閘極電 極， 夾著前述閘極電極下之通道區域而於前述半導體基板 中形成之擴散層， 夾著前述通道區域及擴散層而形成之半導體區域，此 半導體區域係由與矽之晶格常數不同的半導體材料形成 且具有與前述擴散層相同之導電型， 於前述半導體區域與前述元件分離絕緣膜之間形成之 氮化矽膜，此氮化矽膜較前述半導體區域之最下部更在 上方形成， 於前述半導體區域表面上形成之導電膜。 2·如請求们之半導體|置，其中前述半導體區域係錯與 碎之混合物。 3. 如請求们之半導體裝置，其中前述半導體區域係矽鱼 碳之混合物。 〃 4. 如請求W之半導體襄置，其中前述導電膜係以石夕化 鎳、石夕化钻、石夕化麵中之任一者為主成分的化合物。 [如請求们之半導體|置’其中前述半導體基板係於主 面具有（100)定向面之單晶矽。 124046.doc 200818508 6. 一種半導體裝置，其包含·· 以包圍η型之矽基板的元件形成區域之方式設置的一 件分離絕緣膜，此元件分離絕緣膜係由氧化矽形成，兀 於前述元件形成區域上介以閉極絕緣膜形成:閑極 極， 电 域而於前述矽基板中形 夾著前述閘極電極下之通道區 成之Ρ型擴散層， Γ 、夾著前述通道區域及擴散層而形成之ρ型半導體區 域此Ρ型半導體區域由鍺和矽之混合物所形成， 品 斤於别述半導體區域與前述元件分離絕緣膜之間形成之 氮化石夕膜，此氮化石夕膜較前述半導體區域之最 上方形成， 在 义於則述半導體區域表面上形成之導電膜，此導電膜由 别述半導體區域之半導體與金屬之化合物形成。 月求項6之半導體裝置，其中前述導電膜係以石夕化 錄、矽化鈷、矽化錄中任一者為主成分之化合物。 8·如請求項6之半導體裝置，其中前㈣基板於主面 (100)定向面。 ^ 9· 一種半導體製造方法，其包含： 、匕圍以⑨為主成分之半導體基板的元件形成區域之 弋形成以氧化矽為主成分之元件分離絕緣膜， 於：前述元件分離絕緣膜包圍之前述元件形成區域 上，介以閘極絕緣膜形成閘極電極， 夾著前述閘極電極下之通道區域而於前述半導體基板 124046.doc 200818508 中形成擴散層， 於夾著前述通道區域及擴散層之區域，對前述半導體 基板之一部分選擇性地進行蝕刻， 於前述基板之蝕刻部分，使由與矽之晶格常數不同的 半導體材料構成之弟1半導體區域蠢晶成長， 於前述第1半導體區域與前述元件分離絕緣膜之間， 藉由側壁殘留技術形成氮化矽膜， 於前述第1半導體區域及氮化矽膜上，使由與前述第1 半導體£域相同之材料構成的第2半導體區域蠢晶成 長， 於前述第2半導體區域之表面形成導電膜。 1〇·如請求項9之半導體製造方法，其中前述第i半導體區域 及苐2半導體區域係鍺和；5夕之混合物。 11·如請求項9之半導體製造方法，其中前述第丨半導體區域 及第2半導體區域係矽和碳之混合物。 12·如明求項9之半導體製造方法，其中前述導電膜係以矽 化錄、秒化鈷、矽化鉑中任一者為主成分之化合物。 13 ·如明求項9之半導體製造方法，其中前述半導體基板係 於主面具有（1〇〇)定向面之單晶矽。 14·如請求項9之半導體製造方法，其中藉由CVD法選擇性 开7成則述第1半導體區域及第2半導體區域。 15· 一種半導體製造方法，其包含： 斤以包圍n型之矽基板的元件形成區域之方式，形成由 氧化秒構成之元件分離絕緣膜， 124046.doc 200818508 於以刚述70件分離絕緣臈包圍之前述元件形成區域 上，介以閘極絕緣膜形成閘極電極， 夾者丽述閘極電極下之通道區域而於前述矽基板中形 成P型擴散層， ^ 於夾著前述通道區域及P型擴散層之區域，對前述矽 _ 基板之一部分選擇性地進行蝕刻， 於前述矽基板之經蝕刻部分，形成由鍺和矽之混合物 構成的第1個P型半導體區域， (4 於前述第1個P型半導體區域與前述元件分離絕緣膜之 間’藉由側壁殘留技術形成氮化矽膜， 於前述第1個P型半導體區域及氮化矽膜上，形成由與 第1半導體區域相同之材料構成的第2個卩型半導體區 域， 於前述第2個p型半導體區域之表面，形成由該半導體 區域之半導體與金屬之化合物構成的導電膜。 ί^ I6·如明求項15之半導體製造方法，其中前述導電膜係以矽 化鎳、矽化鈷、矽化鉑中之任一者為主成分的化合物。 17·如Μ求項15之半導體製造方法，其中前述矽基板於主面 具有（100)定向面。 18·如明求項15之半導體製造方法，其中藉由CVD法選擇性 形成前述第1半導體區域及第2半導體區域。 124046.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006248376A JP2008071890A (ja) | 2006-09-13 | 2006-09-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200818508A true TW200818508A (en) | 2008-04-16 |
Family
ID=39293238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096132179A TW200818508A (en) | 2006-09-13 | 2007-08-30 | Semiconductor device and method of manufacturing the same |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7825433B2 (zh) |
| JP (1) | JP2008071890A (zh) |
| TW (1) | TW200818508A (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814417B1 (ko) * | 2006-10-02 | 2008-03-18 | 삼성전자주식회사 | 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법 |
| JP2009043916A (ja) * | 2007-08-08 | 2009-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20100088854A (ko) * | 2009-02-02 | 2010-08-11 | 삼성전자주식회사 | 반도체 장치 및 그의 제조 방법 |
| KR101776926B1 (ko) | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8492237B2 (en) | 2011-03-08 | 2013-07-23 | International Business Machines Corporation | Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base |
| US8445971B2 (en) * | 2011-09-20 | 2013-05-21 | International Business Machines Corporation | Field effect transistor device with raised active regions |
| KR101908451B1 (ko) * | 2012-06-04 | 2018-10-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8877604B2 (en) * | 2012-12-17 | 2014-11-04 | International Business Machines Corporation | Device structure with increased contact area and reduced gate capacitance |
| US9508601B2 (en) * | 2013-12-12 | 2016-11-29 | Texas Instruments Incorporated | Method to form silicide and contact at embedded epitaxial facet |
| US9202916B2 (en) * | 2013-12-27 | 2015-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure |
| US9379214B2 (en) * | 2014-02-14 | 2016-06-28 | Semi Solutions Llc | Reduced variation MOSFET using a drain-extension-last process |
| FR3041145B1 (fr) * | 2015-09-11 | 2018-03-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'une structure de canal de transistor en contrainte uni-axiale |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1614574A1 (de) * | 1967-08-04 | 1970-10-29 | Siemens Ag | Halbleiterbauelement,insbesondere Halbleiterbauelement mit pn-UEbergang |
| JP4258034B2 (ja) * | 1998-05-27 | 2009-04-30 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2000031480A (ja) * | 1998-07-15 | 2000-01-28 | Sony Corp | 半導体層の形成方法及び半導体装置の製造方法 |
| US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| JP2004047608A (ja) * | 2002-07-10 | 2004-02-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004111479A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6949482B2 (en) * | 2003-12-08 | 2005-09-27 | Intel Corporation | Method for improving transistor performance through reducing the salicide interface resistance |
| JP4369379B2 (ja) * | 2005-02-18 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
-
2006
- 2006-09-13 JP JP2006248376A patent/JP2008071890A/ja active Pending
-
2007
- 2007-08-30 TW TW096132179A patent/TW200818508A/zh unknown
- 2007-09-13 US US11/898,602 patent/US7825433B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080128748A1 (en) | 2008-06-05 |
| US7825433B2 (en) | 2010-11-02 |
| JP2008071890A (ja) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200818508A (en) | Semiconductor device and method of manufacturing the same | |
| US7564061B2 (en) | Field effect transistor and production method thereof | |
| JP5058277B2 (ja) | 半導体装置及びその製造方法 | |
| TWI331781B (en) | Semiconductor fabrication method, method of forming a strained semiconductor structure | |
| KR101436129B1 (ko) | 스트레스형 전계효과 트랜지스터 및 그 제조방법 | |
| JP5669954B2 (ja) | 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。 | |
| US7807538B2 (en) | Method of forming a silicide layer while applying a compressive or tensile strain to impurity layers | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| TW200832566A (en) | Stress enhanced MOS transistor and methods for its fabrication | |
| JP2002237590A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2008004776A (ja) | 半導体装置およびその製造方法 | |
| JP2020202391A (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
| WO2011153816A1 (zh) | 一种场效应晶体管及其制备方法 | |
| US20130285117A1 (en) | CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION | |
| TW200816479A (en) | Semiconductor device and method of manufacturing the same | |
| JP2006100600A (ja) | 半導体装置およびその製造方法 | |
| WO2013143036A1 (zh) | 半导体器件及其制造方法 | |
| WO2011088735A1 (zh) | 一种混合结型源漏场效应晶体管及其制备方法 | |
| TW200832564A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| WO2013159416A1 (zh) | 一种半导体结构及其制造方法 | |
| JP2011066362A (ja) | 半導体装置 | |
| WO2012071814A1 (zh) | 半导体器件及其制造方法 | |
| JP2004200335A (ja) | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 | |
| US20060073663A1 (en) | Method of manufacturing semiconductor device | |
| TW200901474A (en) | Semiconductor device and manufacturing method therefor |