TW200817694A - Fuse reading out circuit - Google Patents

Description

200817694 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種熔絲讀取電路，用以讀取因修整 (trimming)而重寫資訊之複數個熔絲（fuse)電路中之資 料。 、 【先前技術】 自以往以來，已知有熔絲電路，其係利用於在半導體 ，體電路（1C等）中將内部之設定資料於製造後加以變更 守等亦即，在I c表面預先形成熔絲電路，藉由雷射或大 電流等來修整該料電路，並且切岐絲而寫人資訊。在 iC中，係可在系統啟動時等讀取熔絲電路之修整狀態，並 且根據其結果來變更設定資料。 例如在專利文獻丨巾係揭示將熔絲並聯連接於構 :阻分壓電路之電阻，並且以雷射切斷熔絲，藉此以調整 分壓電阻電路之電阻值。 [專利文獻1]日本特開2006 —72860號公報 【發明内容】 (發明所欲解決之問題） ^此’《電路係可依據要進行切斷、 二=7、τ之資料。因此，藉由溶絲電： 並且對ΖΓ疋各種數位資料。例如，設置兩個溶絲電路， 電流方式讀取轉之讀取電路，藉此可讀取2位元之^f 當猎由溶絲電路所設定的位元數較小時，此種结構雄 3ί9623 5 200817694 …、問通，但是如果位元數 •夕二. 曰大則不僅熔絲電路的备曰秘 多，^且讀取電路的數目也會增多。 的放目增 另方面，在记憶大量的設定資料時，雖亦声 非揮發性記憶體，但是為了要記憶數十位元之資^而:用 非揮發性記憶體，並不具有效率。、—而準備 (解決問題之手段） 本毛明之4寸欲為具有··複數個 選擇雷跋，、φ拉从乂 奴數们熔、、、糸電路，供重寫資訊，· 達接於别述複數個熔絲電 接於前述選擇電路，日β而义丄 及吻取电路’連 乂 ^禪罨路且碩取則述複數個熔絲電路之資带. 弹祕係依序透擇雨述複數個溶絲電路，且藉由 处靖t路t胃取前述複數個料電路之資訊。 此外，在前述熔絲讀取電路中，較 係依序選擇前述複數個料電路中之—個7 玫在前述溶絲讀取電路中，較佳為具有：一個前 路’連二二=於前述複數個溶絲電路；及-個讀取電 纷遷接於則述選擇電路。 保持ΐΓ Γ述溶絲讀取電路中，較佳為復具有複數個 由—f&憶由前述讀取電路所讀取之:#訊，且將 ==買取電路依序讀取之資訊從前述複數個保持電路以 並仃方式予以輸出。 (發明之效果） 依據本發明，由於可葬由彻d 田π」猎甶個碩取電路來讀取複數個 …包路的设定，因此可減小電路規模。 【實施方式】 、 319623 6 200817694 以下根據圖式說明本發明之實施形態。 (實施形態之構成） /在溶絲電路巾料設^各㈣訊，“在本實施形態

中係用以设定有關於液晶顯示面板之源極驅動器中之D/A 轉換器之補正資料。 ，定於熔絲之補正資料係在系統啟動時儲存於補正用 :存态（register)。因此，D/A轉換器在系統之啟動後係 參照該補正用暫存器之補正資料來進行動作。 第5圖係顯示使用熔絲之補正資料設定用電路之構 成。在此，液晶顯示面板一般係分割為複數個通道 (channel)，並且針對各通道準備各自的補正資料。例如， ^為在，正資料為2位元且液晶顯示面板分割為13通道 % ’即藉由溶絲設定2 6位元之補正資料。 在圖示例中，補正資料雖為q位元，但設有q + 1個熔 絲電路50(50-1至50-q + 1)。熔絲電路5〇係藉由利用雷 射等是否燒斷熔絲而設定0、丨之資料者。此外，熔絲電路 50中之熔絲電路50-q+1係極性反轉用之位元。藉由該極 性反轉位元來決定是否反轉q位元之熔絲電路至 50-q之内容。 熔絲電路50-1至50-q+Ι係經由選擇電路52而連接 有讀取電路52。讀取電路54係讀取由選擇電路52所選擇 之熔絲電路50之資料，因此熔絲電路5〇之讀取係成為時 分割（time division)讀取。 在讀取電路54係經由選擇電路56連接有q+i個保持 319623 7 200817694 包路58 1至58-q + 1。因此，由讀取電路54所讀取之來 自熔絲電路5(M至5〇_q+1之讀取資料係 的保持電路58-丨至“”+^ 、對應 保持电路5 8之輸出係輸入至極性反轉電路6 〇。該極 性反轉電路60係根據極性反轉位元之内容，將來自q位元 之熔絲電路50-1至5〇1之讀取資料予以直接輸出或加以 反轉再輸出。該極性反轉電路6〇係藉由設置例> q個互斥 「或」（EX-0R)電路，並且向各互斥「或」電路輸入來自q 位凡之保持電路5H至58_q之輸出之—個與極性反轉位 凡而構成。藉此’根據極性反轉位元之狀態，來決定q位 =之溶絲電路5(M至5G_q之讀取資料係反轉後再輸出、 還是直接輸出。 並且，將極性反轉電路60之輸出作 料予以輸出。 在第6圖中係顯示讀取電路54的讀取時序 :…刀換選擇器52、56,將從溶絲電路50以時分割方式 碩取的q+Ι位元之資料儲存在保持電路58。 接下來’對補正資料進行說明。例如，假設溶絲的未 刀_為“Γ，切斷狀態為“〇，，，補正資料的位元數 為20位。茲以下述3種情況為例進行說明。 (情況1) 補正資料·· 1111111111〇〇1111〇〇11 1的數目=1 6個、〇的數目一.A ym Α —一 7歎目~4個、極性反轉位元切斷 —热。由此，要切斷的位元數成為4個。 319623 8 200817694 (情況2) 補正資料：0001 01 1 000001 1 101 000 1的數目=7個、〇的數目=13個 '極性反轉位元切斷 =有。由此，要切斷的位元數成為8個。此外，當無極性 反轉位元時，要切斷的位元數為丨3個。 (情況3) 補正資料：〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇 1的數目=〇個、Q的數目=2 0個、極性反轉位元切斷 =有。由此，要切斷的位元數成為1個。此外，當無極性 反轉位元時，要切斷的位元數為20個。 如此’根據本實施形態，針對q位元之補正資料的設 定，雖準備q+Ι個熔絲電路，但根據補正資料的内容可大 幅減少熔絲切斷作業，從而能夠實現有效的作業。 (D/A轉換器之構成） 、第1圖係表示利用上述補正資料之D/A轉換器之概略 ，成圖MD/A轉換器係冑10位元之數位信號轉換為類比 信號者，具有複數個（η)通道之輸入輸出。 首先，將10位元之輸入數位信號分割為上位8位元、 下位2位元予以輸入。 :阻串10係由256個電阻串聯連接而構成 =^接，另-端接地。因此，從電阻串Η)之各電阻之端 4之0至256之257個電壓取出點叮後

之命茂0“人 取出點可獲得256種VH及VL 右的、、且5 °該電阻串1G的如個電縣出點，係 有η個選擇器至12一幻。 宁、運接 319623 9 200817694 ，且，輸入數位信號之上位8位元輸入於各選擇器 12，藉由該輸入信號來決定將來自哪兩個電壓取出點的電 壓予以輸出。各選擇器12係選擇由輸入數位信號決定的一 個電阻之兩端電壓並予以輸出。亦即，以輸入數位信號之 上位8位元所決定之電壓取出點及其更上一個之電壓取出 點所得到的電壓為所選擇的兩端電壓。此外，如後所述， 也可輸出預定的複數個電阻之串聯連接之兩端電壓。 各選擇器12的一對輸出VH、VL係分別在緩衝放大器 14H、14L中予以穩定化後而供給至2位元D/A轉換器 (16-1至16-n)。該2位元D/A轉換器16係輸入有輸入數 =½唬之下位2位元，並且從所輸入的VH、VL產生4個電 壓，而且根據下位2位元之輸入信號來選擇其中一個電壓 予以輸出。因而，D/A轉換器16係具有4個電阻，並且選 擇包含或VL任一個之4種電壓中的一個。在本實施形 恶中雖係選擇VL，但是亦可選擇vh。 在第2圖中亦顯示選擇器丨2及2位元d/A轉換器16 之構成。在電阻串1 〇之各電阻之兩端之電壓取出點，係分 別連接有Η用及L用之兩個開關2〇H、2〇L。另外，在電阻 串10之最上位之電阻的上側僅連接有Η用之開關2〇h，而 在最下位之下側僅連接有L用之開關20L。並且，藉由所 輸入之上位8位兀之資料，來選擇一個L用開關2〇L及其 上面之Η用開關20H，藉此，針對上位8位元資料，輸出 用於顯示屬於其上位位元所特定之範圍之輸出的VL、—。 另外，2位元D/A轉換器1 β係由4個電阻之串聯連接 319623 10 200817694 所形成:-及_阻間之 開關26與輸出端連接。並：開:：：接:並且，由4個 下位2位元來控制。亦即幵，之導通切斷係藉由 來選擇Η關rb 猎由下位2位元資料的〇至3 k擇開關26中的i個予以導通， 至3 應之電壓。 翰出-、下位2位元對 位-所述，在2位元D/A轉換$ 16係供給有盘上位8 =之電㈣、VL，且輪出有由其電㈣？ 位元之資料對應之類 如此，在本構成中，藉兀之^轉換。 位元電阻串22,即可進行1=用8位凡電阻串10及2 256 + 4= 260個電阻 換’並且藉由 D/A隸拖。l L — !^了進仃關於1〇位元之數位資料之 ;D纟’糟由減少使用於電阻串之電阻數目，即 了減v D/A轉換器之寬度。 (其他D/A轉換器之構成） 中，圖中係顯示其他D/A#換器之構成例。在該例 亦、//Λ电阻串10之選擇器12中選擇各自隔開8個者。 _'彳之以上位8位元決定的電壓取出點起選擇往上8個 出點之_及往下8個取出點之開關，並將所 壓分別設為VH、VL。 ,,並且2位70 D/A轉換器16係具有由64個電阻構成 、1阻串22。在該電阻串22中，係在下面32個電阻之下 側連接點連接有麵s之開關湖，而在上面別個電阻之 319623 11 200817694 下侧連接點則連接有Ρ Μ 〇 S之開關2 6 p。並且，在中間 電阻之下侧連接點係連接有CM〇s之開關26c。 在此，t 10位元之輸入數位資料在〇至3i 時，在電阻串1〇中，無法選擇比該部分往下8個之開關 2 〇 L作為L用開關2 〇 L。因此，在此種資料之情況下阳 =二:命數位資料為32時同樣的L用開關2〇L 1 用開關20H，並且與該資料對應地選擇下面⑽個之刪 之開關26N中之任—個。另外，針㈣ 料為-至⑽，選擇與10位元之輸入數位 時同樣的開義L、_，並且與該資料對應而選擇， 之開關挪及其上面的2δ個娜之開關26p中之任一： 另一方面，當10位元輸入數位資料為32至991時， ”一般情況-樣，選擇4個⑽s之開關26C中之任 藉由輸入資料之下位2位元來選擇⑽s之開 中之任—個’並且進行針對下位2位元之D/A轉 而在輸出部分獲得針對1〇位元數位資料之W轉換 20L，了二作：電阻串⑺之輸出，非藉由鄰接之開關2〇H、 $猎由擴大其範圍，使得輸出VH、VL中之誤差變 :2二而可進行較佳精度之D/A轉換。另外，在電阻串 -般係利用中央的4個電阻，而在此 之開關挪來進行精度較佳之電壓取出。&用_ =外'^則28個及下側32個之輸出，相較於中 、③及下側之輸出分配在10位元D/A轉換中之一般動作 319623 12 200817694 保證範圍外 輪出亦採用 田然，也可將上側之28個及下侧之32個之 CMOS開關。 2 8個電阻、在下側追力口 、4個等。 另外，雖構成為在上側追加 32個電阻，但是亦可採用16、8 (利用補正資料之構成） 在第4圖中係顯示利用實施形態之補正資料的D/A轉 …之構成。在此例中係設有4個補正用暫存器3◦。在該 補正用暫存器30中係載入有由上述溶絲所設定之補正資 包阻串22係具有16個藉由輸入資料之下位2位元所 選擇之開關26C。亦即，在上述之第3圖之例中，在1〇位 元之數位資料為32至995 b夺，藉由輸入資料之下位2位元 所廷擇者雖為與4個電阻連接的4個CM〇s之開關26C之一 個，但是在該實施例中則將PM0S之開關26P及NM0S之開 關26N中位在中央部分的一部分作為之開關。 例如，在電阻串22中，係在下面24個電阻之下側連 接點連接有NM0S之開關26N，而在上面24個電阻之下側 連接點則連接有PM0S之開關26P。並且，在中間16個電 阻之下側連接點係連接有CM〇s之開關26C。 在本貝加例中’係藉由輸入資料之下位2位元來選擇 16個CMOS之開關26c内之各4個中之任一者。亦即，輸 入資料之下位位元為“00”時，選擇^、^、^、^作 為取出電壓，當輪入資料之下位位元為“ 〇丨，，時，選擇 Vn、Vn、Vu、Vu作為取出電壓，當輸入資料的下位位元為 13 319623 200817694 時’選擇V21、V22、V2” 取出電壓 2的下位位元為“u”時，選擇v3i、v32、v33、v34^ 取出電壓。另外，藉由補 ”、、 32_卜 由補正用暫存器3。選擇補正用開關 關選擇由輪入資二=壬:個。由此’藉由補正用開 之一、认 位兀所選擇之4個取出電壓中 “πη，，亚以崩出。具體而言’輸入資料之下位2位元為 ⑽且選擇補正用開關…時，輸出V。” 十、如此，在本構成例中，係藉由輪人資料之下位2位亓， 來選擇串聯連接的丨6個 9Rp外A 罨阻中母隔4個電阻所連接之4 们開關26C，該4個開關撕之輸出中之一個係藉由 正貝料所控制之補正用開關 诂工兩次」 開以木廷擇。從而，藉由2位元 補正用“冲’即可使相對 “ 下位Miti。 胃狀LSB之輪出各挪移 此外’在本實施形態中’雖係藉由將下位⑽ :各：私4位元量來補正所輸出之資料，但是二 上位8位兀之資料各挪移！位^將 正。此時，只要將槿成9 # _ 不、仃相冋私度之補 、冓成2位兀d/a轉換器16之6 :之中央4個電阻連接於CMOS之開關26即可。電阻 【圖式簡單說明】 第1圖係顯示實施形態之構成圖。 第2圖係顯示實施形態之詳細構成圖。 第3圖係顯示另—實施形態之構成圖。 ^圖係顯示根據補正資料之補正之構成圖。 弟5圖係顯示使㈣絲電路之補正之構成圖。 319623 14 200817694 * 第6圖係熔絲電路之讀取說明圖 - 【主要元件符號說明】 、· 10、22 ^ 12 、 12-1 至 12-n 、 24 14 、 14H 、 14L 16 、 16-1 至 16-n 20 、 20H 、 20L 、 26 、 26C 、 26N 、 26P 30 …32 、 32-1 至 32-4 50、50-1 至 50-q+ l 52、56 54 58、58-1 至 58-q + 1 60

EX - OR VH、VL V〇l 至 V〇4、Vll 至 Vl4、V2I 至 V24、V31 至 電阻串 選擇器 緩衝放大器 D/A轉換器 開關 補正用暫存器 補正用開關 熔絲電路 選擇電路 讀取電路 保持電路 極性反轉電路 互斥「或」電路 電壓 V34電壓 15 319623

Claims (1)

1. 200817694 十 i. 申請專利範圍·· -種年絲讀取電路，其特徵在於具有： ，數：熔絲電路’供重寫資訊； ’連接於前述複數個熔絲電路；及 讀取電路，i表姑# 乂丄 個溶絲電路之資訊核擇電路，且讀取前述複數 j 擇包路係依序選擇前述複數個熔絲電 路’且錯由前述讀取志乂 二 、取私路頡取丽述複數個熔絲電路之資 訊〇 、 2· 3. 如申請專利範圍第 擇電路係依序選擇 如申請專利範圍第 有·· 1項之熔絲讀取電路，其中，前述選 如述複數個熔絲電路中之一個。 1或2項之熔絲讀取電路，其中，具 一個前述選擇電路 及 連接於前述複數個溶絲電路； 一個讀取電路 4·如申請專利範圍第 路，其中， 連接於前述選擇電路。 至第3項中任一項之熔絲讀取電 復具有複數個保持電路， 所讀取之資訊， 用以記憶由前述讀取電路 且將由前述讀取電路依序讀取之資訊從 個保持電路以並行方式予以輪出。 則述複數 如申請專利範圍第 其中， 至4項中任一項之熔絲讀取電路， 3 ^623 16 5· 200817694 前述複數個熔絲電踗在θ ^ 电路係具有複數個資料位元及1 個極性位元， 復具有極性反轉電路，其係根據前述極性位元的 值，將記憶前述複數個資料位元之前述保持電路之輸出 予以反轉。 319623 17