JP2015130437A - 半導体装置およびデータ書き込み方法 - Google Patents
半導体装置およびデータ書き込み方法 Download PDFInfo
- Publication number
- JP2015130437A JP2015130437A JP2014001805A JP2014001805A JP2015130437A JP 2015130437 A JP2015130437 A JP 2015130437A JP 2014001805 A JP2014001805 A JP 2014001805A JP 2014001805 A JP2014001805 A JP 2014001805A JP 2015130437 A JP2015130437 A JP 2015130437A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- bits
- write data
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】データ書き込み時間の増大を抑制することの可能な半導体装置およびデータ書き込み方法を提供する。【解決手段】半導体装置は、複数のデータビットと、複数の極性ビットとを含む電気ヒューズ回路と、複数のデータビットおよび複数の極性ビットに対して電流を選択的に流すことにより、電気ヒューズ回路にデータを書き込む書き込み回路とを備える。書き込み回路は、書き込みデータに含まれる書き込みビット数が(書き込みデータの総ビット数)/2を超える場合は、第1の書き込み処理および第2の書き込み処理を行う。第1の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数のデータビットに対して、書き込みデータを反転させた反転書き込みデータを書き込む処理を指す。第2の書き込み処理とは、電気ヒューズ回路に含まれる1つの極性ビットに対して、反転を意味する反転データを書き込む処理を指す。【選択図】図1
Description
本技術は、複数の電気ヒューズを有する半導体装置、および、そのような半導体装置に対してデータを書き込むデータ書き込み方法に関する。
近年、複数の電気ヒューズを記憶素子として用いた半導体装置が提案されている。電気ヒューズは、例えば、MOS(Metal Oxide Semiconductor)構造の半導体素子である。上記半導体装置では、上記半導体素子に対して必要な電流を流すことにより、例えば、ポリシリコンシリサイドのEM(Electro Migration)、または、ポリシリコン溶解が引き起こされ、その結果、抵抗値が変化することによってデータが不揮発に記憶される。上記半導体装置は、電気ヒューズの素子特性を不可逆的に変化させることによってデータを記憶するものであり、その性質上、データを一度しかプログラムできないことから、OTP(One Time Programmable)メモリと呼ばれている。電気ヒューズを利用したOTPメモリは、通常は、EM前の低抵抗の電気ヒューズには「0」というデータが蓄えられ、EM後の高抵抗の電気ヒューズには「1」というデータが蓄えられているものとして利用される。
上述したような素子特性の不可逆性を利用したメモリは、例えば、下記の特許文献1,2に開示されている。
ところで、電気ヒューズを利用したOTPメモリでは、データを書き込む際に、1ビットずつ順次、抵抗値変化を生じさせている。そのため、データ書き込み時間が、メモリ容量に比例して、増大してしまうという問題があった。
本技術はかかる問題点に鑑みてなされたものであり、その目的は、データ書き込み時間の増大を抑制することの可能な半導体装置およびデータ書き込み方法を提供することにある。
本技術の半導体装置は、電気ヒューズ回路と、書き込み回路とを備えている。電気ヒューズ回路は、データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含んでいる。書き込み回路は、複数の第1および第2の電気ヒューズに対して電流を選択的に流すことにより、電気ヒューズ回路にデータを書き込む。書き込み回路は、書き込みデータに含まれる書き込みビット数が(書き込みデータの総ビット数)/2を超える場合は、第1の書き込み処理および第2の書き込み処理を行う。第1の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数の第1の電気ヒューズに対して、書き込みデータを反転させた反転書き込みデータを書き込む処理を指している。第2の書き込み処理とは、電気ヒューズ回路に含まれる1つの第2の電気ヒューズに対して、反転を意味する反転データを書き込む処理を指している。
本技術のデータ書き込み方法は、データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路に対してデータを書き込む方法である。このデータ書き込み方法は、書き込みデータに含まれる書き込みビット数が(書き込みデータの総ビット数)/2を超える場合は、第1の書き込み処理および第2の書き込み処理を行うことを含む。第1の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数の第1の電気ヒューズに対して電流を選択的に流すことにより、書き込みデータを反転させた反転書き込みデータを書き込む処理を指している。第2の書き込み処理とは、電気ヒューズ回路に含まれる1つの第2の電気ヒューズに対して、反転を意味する反転データを書き込む処理を指している。
本技術の半導体装置およびデータ書き込み方法では、電気ヒューズ回路において、複数のデータビットに対して複数の極性ビットが割り当てられており、電気ヒューズ回路内の一部の複数のデータビットに対して1つの極性ビットが割り当てられている。これにより、極性反転を行わない場合と比べて、データ書き込み時間が短くなる。また、極性反転を行う場合であっても、電気ヒューズ回路内に1つの極性ビットしか設けられていないときと比べて、データ書き込み時間が短くなる。
本技術の半導体装置およびデータ書き込み方法によれば、極性反転を行わない場合や、極性反転を行う場合で、電気ヒューズ回路内に1つの極性ビットしか設けられていないときと比べて、データ書き込み時間が短くなるようにしたので、データ書き込み時間の増大を抑制することができる。本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(半導体装置)
2.変形例(半導体装置)
3.適用例(半導体集積回路)
1.実施の形態(半導体装置)
2.変形例(半導体装置)
3.適用例(半導体集積回路)
<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る半導体装置1の概略構成を表したものである。この半導体装置1は、電気ヒューズ回路10と、書き込み回路20と、読み出し回路30とを備えている。
[構成]
図1は、本技術の一実施の形態に係る半導体装置1の概略構成を表したものである。この半導体装置1は、電気ヒューズ回路10と、書き込み回路20と、読み出し回路30とを備えている。
(電気ヒューズ回路10)
図2は、電気ヒューズ回路10の回路構成の一例を表したものである。電気ヒューズ回路10は、電気ヒューズFの素子特性を不可逆的に変化させることによってデータを記憶するものであり、その性質上、データを一度しかプログラムできないことから、OTPメモリと呼ばれる。電気ヒューズFは、例えば、MOS構造の半導体素子である。電気ヒューズ回路10では、電気ヒューズFに対して必要な電流を流すことにより、例えば、ポリシリコンシリサイドのEM(Electro Migration)、または、ポリシリコン溶解が引き起こされ、その結果、抵抗値が変化することによってデータが不揮発に記憶される。電気ヒューズ回路10は、EM前の低抵抗の電気ヒューズFには「0」というデータが蓄えられ、EM後の高抵抗の電気ヒューズFには「1」というデータが蓄えられているものとして利用される。
図2は、電気ヒューズ回路10の回路構成の一例を表したものである。電気ヒューズ回路10は、電気ヒューズFの素子特性を不可逆的に変化させることによってデータを記憶するものであり、その性質上、データを一度しかプログラムできないことから、OTPメモリと呼ばれる。電気ヒューズFは、例えば、MOS構造の半導体素子である。電気ヒューズ回路10では、電気ヒューズFに対して必要な電流を流すことにより、例えば、ポリシリコンシリサイドのEM(Electro Migration)、または、ポリシリコン溶解が引き起こされ、その結果、抵抗値が変化することによってデータが不揮発に記憶される。電気ヒューズ回路10は、EM前の低抵抗の電気ヒューズFには「0」というデータが蓄えられ、EM後の高抵抗の電気ヒューズFには「1」というデータが蓄えられているものとして利用される。
電気ヒューズ回路10は、例えば、図2に示したように、データ領域10Aと、極性領域10Bとを有している。データ領域10Aは、外部から入力される全書き込みデータDawがビット情報として書き込まれる領域である。極性領域10Bは、後述する反転部23において生成される極性データがビット情報として書き込まれる領域である。
電気ヒューズ回路10は、データ領域10Aに、データビットとして使用される複数の電気ヒューズFを有している。データ領域10A内の複数の電気ヒューズF(データビット)は、行列状に配置されている。電気ヒューズ回路10は、極性領域10Bに、極性ビットとして使用される複数の電気ヒューズFを有している。極性領域10B内の複数の電気ヒューズF(極性ビット)は、列方向に1列に配置されるとともに、データ領域10A内に行列状に配置された複数の電気ヒューズF(データビット)の行ごとに1つずつ割り当てられている。
電気ヒューズ回路10は、例えば、行方向に延在する複数のワード線WL(WL0,WL1,…)と、列方向に延在する複数のビット線BL(BL0,BL1,…,BLm)とを有している。複数のワード線WLは、例えば、行列状に配置された複数の電気ヒューズFの行ごとに1本ずつ割り当てられている。複数のビット線BLは、例えば、行列状に配置された複数の電気ヒューズFの列ごとに1本ずつ割り当てられている。
各電気ヒューズFは、例えば、ワード線WLとビット線BLとが互いに交差する部分の近傍に、1つずつ配置されている。電気ヒューズ回路10は、さらに、例えば、電気ヒューズFごとに1つずつ設けられたスイッチ素子Swを有している。スイッチ素子Swは、例えば、MOSトランジスタで構成されている。このとき、ゲートがワード線WLに接続され、ソースが電気ヒューズに接続され、ドレインが共通電位線(例えば、グランド線)に接続されている。各電気ヒューズFでは、一端がビット線BLに接続され、他端がスイッチ素子Swに接続されている。
(書き込み回路20)
書き込み回路20は、行列状に配置された複数の電気ヒューズFに対して電流を選択的に流すことにより、電気ヒューズ回路10にデータを書き込む。具体的には、書き込み回路20は、ワード線WLおよび複数のビット線BLに対して電流を選択的に流すことにより、複数の電気ヒューズFに対して1つずつ書き込みを行う。書き込み回路20は、後述の書き込みデータDwiに含まれる書き込みビット数が(書き込みデータDwiの総ビット数m)/2を超える場合は、第1処理を行う。書き込み回路20は、書き込みデータDwiに含まれる書き込みビット数が(書き込みデータDwiの総ビット数m)/2を超えない場合は、第2処理を行う。さらに、書き込み回路20は、分割処理を行う。
書き込み回路20は、行列状に配置された複数の電気ヒューズFに対して電流を選択的に流すことにより、電気ヒューズ回路10にデータを書き込む。具体的には、書き込み回路20は、ワード線WLおよび複数のビット線BLに対して電流を選択的に流すことにより、複数の電気ヒューズFに対して1つずつ書き込みを行う。書き込み回路20は、後述の書き込みデータDwiに含まれる書き込みビット数が(書き込みデータDwiの総ビット数m)/2を超える場合は、第1処理を行う。書き込み回路20は、書き込みデータDwiに含まれる書き込みビット数が(書き込みデータDwiの総ビット数m)/2を超えない場合は、第2処理を行う。さらに、書き込み回路20は、分割処理を行う。
第1処理は、第1の書き込み処理および第2の書き込み処理を含んでいる。第1の書き込み処理とは、電気ヒューズ回路10に含まれる一部の複数の電気ヒューズF(データビット)に対して、書き込みデータDwiを反転させた反転書き込みデータDwi’を書き込む処理を指している。第2の書き込み処理とは、電気ヒューズ回路10に含まれる1つの電気ヒューズF(極性ビット)に対して、反転を意味する反転データDpi’を極性データとして書き込む処理を指している。
第2処理は、第3の書き込み処理および第4の書き込み処理を含んでいる。第3の書き込み処理とは、電気ヒューズ回路10に含まれる一部の複数の電気ヒューズF(データビット)に対して、書き込みデータDwiを書き込む処理を指している。第4の書き込み処理とは、電気ヒューズ回路10に含まれる1つの電気ヒューズF(極性ビット)に対して、非反転を意味する非反転データDpiを極性データとして書き込む処理を指している。なお、「非反転を意味する非反転データDpiを極性データとして書き込む」とは、電気ヒューズFに対して、反転データDpi’を極性データとして書き込まないことを指している。「非反転を意味する非反転データDpiを極性データとして書き込む」とは、具体的には、電気ヒューズFに対して、抵抗値を変化させる電流を流さない(つまり書込みを行わない)ことを指している。
分割処理とは、全書き込みデータDawを複数の書き込みデータDwiに分割し、書き込みデータDwiごとに、第1処理および第2処理のいずれかの処理を行うことを指している。全書き込みデータDawは、例えば、後述の半導体集積回路100(図8参照)における設定データである。なお、電気ヒューズFを用いた電気ヒューズ回路10に対して書きこむような設定データでは、初期設定に対して何らかの変更を意味する「1」というデータが80%、90%を占めることは、通常、想定されていない。書き込みデータDwiは、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、全書き込みデータDawを分割することにより得られたデータである。ここで、Dwiのiは、1以上、k以下の数である。なお、本明細書において、他の符号に付されたiも、1以上、k以下の数である。kは、全書き込みデータDawの分割数である。つまり、書き込み回路20は、全書き込みデータDawを、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、全書き込みデータDawを複数の書き込みデータDwiに分割する。
書き込み回路20は、第1処理、第2の処理および分割処理を行うために、例えば、図1に示したように、分割部21と、カウンタ部22と、反転部23と、書き込み部24とを有している。
分割部21は、外部から入力された全書き込みデータDawを複数の書き込みデータDwiに分割する。具体的には、分割部21は、外部から入力された全書き込みデータDawを、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、全書き込みデータDawをk個の書き込みデータDwiに分割する。分割部21は、さらに、分割により得られた複数の書き込みデータDwiを1つずつ順番に、カウンタ部22および反転部23に出力する。
カウンタ部22は、分割部21から入力された書き込みデータDwiに含まれる書き込みビット数を計数し、計数結果(カウント数a)を出力する。書き込みビット数とは、書き込みビットの数を指している。書き込みビットとは、電気ヒューズFに対して電流を流すことにより、電気ヒューズFを高抵抗化することを書き込み部24に指示するビットを指している。本実施の形態では、書き込みビットは「1」である。
図3は、反転処理前の全書き込みデータDawの一例を表したものである。図3には、全書き込みデータDawが、32ビットとなっており、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、4個の書き込みデータDwiに分割されている様子が例示されている。なお、図3では、各極性ビットは、反転処理前のため、0となっている。
カウンタ部22は、ワード線WL0の書き込みデータDw1に含まれる書き込みビット数を計数し、カウント数aとして1を出力する。カウンタ部22は、ワード線WL1の書き込みデータDw2に含まれる書き込みビット数を計数し、カウント数aとして5を出力する。カウンタ部22は、ワード線WL2の書き込みデータDw3に含まれる書き込みビット数を計数し、カウント数aとして7を出力する。カウンタ部22は、ワード線WL3の書き込みデータDw4に含まれる書き込みビット数を計数し、カウント数aとして4を出力する。なお、全書き込みデータDawに含まれる書き込みビット数は、1+5+7+4=17である。
反転部23は、まず、カウンタ部22から入力された書き込みビット数(カウント数a)が閾値athを超えるか否か判定する。その結果、書き込みビット数(カウント数a)が閾値athを超える場合は、反転部23は、上述の第1処理を行い、書き込みデータDiを書き込み部24に出力する。このとき、書き込みデータDiは、反転書き込みデータDwi’と、反転データDpi’とを含む。閾値athは、(書き込みデータDwiの総ビット数m)/2である。書き込みビット数(カウント数a)が閾値athを超えない場合は、反転部23は、上述の第2処理を行い、書き込みデータDiを書き込み部24に出力する。このとき、書き込みデータDiは、書き込みデータDwiと、非反転データDpiとを含む。反転部23は、反転処理を行うために、例えば、インバータ回路を有している。
図4は、反転処理後の全書き込みデータDawの一例を表したものである。図3のワード線WL0のカウント数aは閾値athを超えていない。そのため、反転部23は、ワード線WL0の書き込みデータDw1に対して第2処理を行い、書き込みデータD1として、図4のワード線WL0の書き込みデータDw1および非反転データDp1を書き込み部24に出力する。図3のワード線WL1のカウント数aは閾値athを超えている。そのため、反転部23は、ワード線WL1の書き込みデータDw2に対して第1処理を行い、書き込みデータD2として、図4のワード線WL1の反転書き込みデータDw2’および反転データDp2'を書き込み部24に出力する。図3のワード線WL2のカウント数aは閾値athを超えている。そのため、反転部23は、ワード線WL2の書き込みデータDw3に対して第1処理を行い、書き込みデータD3として、図4のワード線WL2の反転書き込みデータDw3’および反転データDp3'を書き込み部24に出力する。図3のワード線WL3のカウント数aは閾値athを超えていない。そのため、反転部23は、ワード線WL3の書き込みデータDw4に対して第2処理を行い、書き込みデータD4として、図4のワード線WL3の書き込みデータDw4および非反転データDp4を書き込み部24に出力する。
なお、書き込みデータD1に含まれる書き込みビット数は、1である。書き込みデータD2に含まれる書き込みビット数は、4である。書き込みデータD3に含まれる書き込みビット数は、2である。書き込みデータD4に含まれる書き込みビット数は、4である。従って、全書き込みデータDawに対して反転処理を行った後の書き込みビット数は、11であり、反転処理前の全書き込みデータDawの書き込みビット数(17)よりも小さくなっている。
書き込み部24は、反転部23から入力された書き込みデータDiを電気ヒューズ回路10に書き込む。具体的には、書き込み部24は、反転部23から入力された書き込みデータDiに基づいて、複数のワード線WLおよび複数のビット線BLに対して電流を選択的に流すことにより、複数の電気ヒューズFに対して1つずつ書き込みを行う。
(読み出し回路30)
読み出し回路30は、電気ヒューズ回路10に書き込まれたデータを読み出す回路である。読み出し回路30は、例えば、図1に示したように、読み出し部31と、極性判定部32と、反転部33とを有している。
読み出し回路30は、電気ヒューズ回路10に書き込まれたデータを読み出す回路である。読み出し回路30は、例えば、図1に示したように、読み出し部31と、極性判定部32と、反転部33とを有している。
読み出し部31は、行列状に配置された複数の電気ヒューズFに対して電流を選択的に流したときに所定の箇所の電位が閾値を超えるか否かを検出することにより、電気ヒューズ回路10に書き込まれたデータを読み出す。読み出し部31は、データ領域10A内のデータビットを読み出すとともに、読み出すデータビットに割り当てられた極性ビットも読み出す。読み出し部31は、読み出したデータビットを反転部33に出力し、読み出した極性ビットを極性判定部32に出力する。
極性判定部32は、読み出し部31から入力された極性ビットから、その極性ビットに対応するデータビットが反転されたものであるか否かを判定する。極性判定部32は、読み出し部31から入力された極性ビットが「1」である場合、その極性ビットに対応するデータビットが反転されたものであると判定し、その判定結果を反転部33に出力する。極性判定部32は、読み出し部31から入力された極性ビットが「0」である場合、その極性ビットに対応するデータビットが反転されたものではないと判定し、その判定結果を反転部33に出力する。
反転部33は、極性判定部32から入力された判定結果が”データビットは反転されている”である場合は、読み出し部31から入力されたデータビットに対して反転処理を行ったものを、読み出しデータDxyとして外部に出力する。反転部33は、極性判定部32から入力された判定結果が”データビットは反転されていない”である場合は、読み出し部31から入力されたデータビットを、読み出しデータDxyとして外部に出力する。反転部33は、反転処理を行うために、例えば、インバータ回路を有している。
[データ書き込み手順]
次に、本実施の形態の半導体装置1を用いたデータ書き込み手順について説明する。図5は、半導体装置1を用いたデータ書き込み手順の一例を表したものである。まず、外部機器(図示せず)が、半導体装置1に対して、全書き込データDawを入力する(ステップS101)。すると、分割部21は、全書き込データDawに対して分割処理を行う(ステップS102)。分割部21は、外部から入力された全書き込データDawを複数の書き込みデータDwiに分割する。具体的には、分割部21は、全書き込みデータDawを、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、全書き込みデータDawを複数の書き込みデータDwiに分割する。その後、分割部21は、分割により得られた複数の書き込みデータDwiを1つずつ順番に、カウンタ部22および反転部23に出力する。分割部21は、全ての書き込みデータDwiをカウンタ部22および反転部23に出力し終わったか否かを判定する(ステップS103)。その結果、全ての書き込みデータDwiが出力し終わっていない場合には、分割部21は、次の書き込みデータDwiをカウンタ部22および反転部23に出力する(ステップS104)。全ての書き込みデータDwiが出力し終わった場合には、分割部21は、データ書き込み処理を終了する(ステップS105)。
次に、本実施の形態の半導体装置1を用いたデータ書き込み手順について説明する。図5は、半導体装置1を用いたデータ書き込み手順の一例を表したものである。まず、外部機器(図示せず)が、半導体装置1に対して、全書き込データDawを入力する(ステップS101)。すると、分割部21は、全書き込データDawに対して分割処理を行う(ステップS102)。分割部21は、外部から入力された全書き込データDawを複数の書き込みデータDwiに分割する。具体的には、分割部21は、全書き込みデータDawを、1行(1WL)に含まれる電気ヒューズF(データビット)の数を分割単位として、全書き込みデータDawを複数の書き込みデータDwiに分割する。その後、分割部21は、分割により得られた複数の書き込みデータDwiを1つずつ順番に、カウンタ部22および反転部23に出力する。分割部21は、全ての書き込みデータDwiをカウンタ部22および反転部23に出力し終わったか否かを判定する(ステップS103)。その結果、全ての書き込みデータDwiが出力し終わっていない場合には、分割部21は、次の書き込みデータDwiをカウンタ部22および反転部23に出力する(ステップS104)。全ての書き込みデータDwiが出力し終わった場合には、分割部21は、データ書き込み処理を終了する(ステップS105)。
次に、カウンタ部22は、分割部21から入力された書き込みデータDwiに含まれる書き込みビット数を計数する(ステップS106)。そして、カウンタ部22は、計数結果(カウント数a)を反転部23に出力する。反転部23は、カウンタ部22から入力された書き込みビット数(カウント数a)が閾値athを超えるか否か判定する(ステップS107)。その結果、書き込みビット数(カウント数a)が閾値athを超える場合は、反転部23は、第1処理を行う(ステップS108)。そして、反転部23は、書き込みデータDiを書き込み部24に出力する。書き込みビット数(カウント数a)が閾値athを超えない場合は、反転部23は、第2処理を行う(ステップS109)。そして、反転部23は、第1処理または第2処理を実行した結果、生成した書き込みデータDiを書き込み部24に出力する。
書き込み部24は、反転部23から入力された書き込みデータDiを電気ヒューズ回路10に書き込む(ステップS110)。書き込み部24は、反転部23から入力された書き込みデータDiに基づいて、複数のワード線WLおよび複数のビット線BLに対して電流を選択的に流すことにより、複数の電気ヒューズFに対して1つずつ書き込みを行う。具体的には、書き込み部24は、データ領域10A内の複数の電気ヒューズFに含まれる一部の複数の電気ヒューズFに対して電流を選択的に流すことにより、書き込みデータDwiまたは反転書き込みデータDwi’を書き込む。ここで、一部の複数の電気ヒューズFとは、例えば、1WLに含まれる、データ領域10A内の複数の電気ヒューズFである。さらに、書き込み部24は、極性領域10B内の複数の電気ヒューズFに含まれる一部の複数の電気ヒューズFに対して電流を流すことにより、非反転データDpiまたは反転データDpi’を書き込む。ここで、一部の複数の電気ヒューズFとは、例えば、1WLに含まれる、極性領域10B内の1つの電気ヒューズFである。
その後、カウンタ部22は、分割部21から順次、書き込みデータDwiが入力されるたびに、書き込みデータDwiに含まれる書き込みビット数を計数し、計数結果(カウント数a)を反転部23に出力する。反転部23は、カウンタ部22から順次、書き込みビット数(カウント数a)が入力されるたびに、書き込みビット数(カウント数a)が閾値athを超えるか否か判定する。そして、反転部23は、その判定結果に基づいて、第1処理および第2処理のいずれかを実行し、書き込みデータDiを反転部23に出力する。書き込み部24は、反転部23から書き込みデータDiが入力されるたびに、書き込みデータDiを、書き込み行を1行、シフトさせて、電気ヒューズ回路10に書き込む。最終的には、上述したように、全ての書き込みデータDwiが出力し終わったときに、データ書き込み処理が終了する。
[効果]
次に、本実施の形態の半導体装置1の効果について説明する。
次に、本実施の形態の半導体装置1の効果について説明する。
図6は、書き込みデータDwiの反転処理前と反転処理後における書き込み時間を表したものである。図6の横軸は、書き込みデータDwiに含まれる書き込みビット数である。図6の縦軸は、書き込み時間である。図6では、書き込みデータDwiに含まれるデータビットの数が8となっている。反転処理前では、書き込みデータDwiに含まれる書き込みビット数の増加に比例して、書き込みデータDiの書き込み時間が増加している。反転処理後では、書き込みデータDwiに含まれる書き込みビット数が0〜4となっているときは、書き込みデータDwiに含まれる書き込みビット数の増加に比例して、書き込み時間が増加している。しかし、書き込みデータDwiに含まれる書き込みビット数が4〜8となっているときは、書き込みデータDwiに含まれる書き込みビット数の増加に反して、書き込みデータDiの書き込み時間が横ばい、もしくは減少している。このように、本実施の形態では、反転処理を行わない場合の書き込み時間と同じか、またはそれより少ない書き込み時間で、電気ヒューズ回路10に書き込みを行うことができる。
図7は、全書き込みデータDawの反転処理前と反転処理後における書き込み時間を表したものである。図7には、1つの極性ビットを用いて反転処理を行った場合の書き込み時間と、複数の極性ビットを用いて反転処理を行った場合の書き込み時間が例示されている。なお、図7中の、複数の極性ビットを用いて反転処理を行った場合の書き込み時間は、あくまでも一例であり、常にそのようになることを示している訳ではない。図7の横軸は、全書き込みデータDawに含まれる書き込みビット数である。図7の縦軸は、書き込み時間である。図7では、書き込みデータDwiに含まれるデータビットの数が8となっている。複数の極性ビットを用いて反転処理を行った場合の書き込み時間が、1つの極性ビットだけを用いて反転処理を行った場合の書き込み時間よりも少なくなっている。このように、本実施の形態では、1つの極性ビットだけを用いて反転処理を行った場合の書き込み時間よりも少ない書き込み時間で、電気ヒューズ回路10に書き込みを行うことができる。
上述したように、本実施の形態では、極性反転を行わない場合と比べて、データ書き込み時間を短くすることができる。また、極性反転を行う場合であっても、電気ヒューズ回路内に1つの極性ビットしか設けられていないときと比べて、データ書き込み時間を短くすることができる。その結果、データ書き込み時間の増大を抑制することができる。
また、本実施の形態では、電気ヒューズ回路10内の一部の複数のデータビットに対して1つの極性ビットが割り当てられているので、データの秘匿性を高めることができる。
[補足]
上述したように、電気ヒューズFを用いた電気ヒューズ回路10に対して書きこむような全書き込みデータDawでは、初期設定に対して何らかの変更を意味する「1」というデータが80%、90%を占めることは、通常、想定されていない。しかし、全書き込みデータDawに占める「1」の割合が極めて高い場合も机上の論理としてはあり得る。そこで、机上の論理で考える場合には、全書き込みデータDawが以下に示した条件に合致する場合に限り、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。
上述したように、電気ヒューズFを用いた電気ヒューズ回路10に対して書きこむような全書き込みデータDawでは、初期設定に対して何らかの変更を意味する「1」というデータが80%、90%を占めることは、通常、想定されていない。しかし、全書き込みデータDawに占める「1」の割合が極めて高い場合も机上の論理としてはあり得る。そこで、机上の論理で考える場合には、全書き込みデータDawが以下に示した条件に合致する場合に限り、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。
(条件その1)
ビット線の数と、ワード線の数が以下の関係式(1)を満たす場合であって、かつ、全書き込みデータDawのうち、少なくとも1WLにおいて、以下の関係式(2)を満し、さらに、以下の関係式(2)を満たすWLのうち、少なくとも1WLにおいて、以下の関係式(3)を満たす場合には、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。
ビット線の数 ≧ ワード線の数 …(1)
書き込みデータDwiに含まれる書き込みビット数
≦ (書き込みデータDwiの総ビット数m)/2 …(2)
書き込みビット数 ≦ (ビット線の数−ワード線の数+2)/2…(3)
ビット線の数と、ワード線の数が以下の関係式(1)を満たす場合であって、かつ、全書き込みデータDawのうち、少なくとも1WLにおいて、以下の関係式(2)を満し、さらに、以下の関係式(2)を満たすWLのうち、少なくとも1WLにおいて、以下の関係式(3)を満たす場合には、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。
ビット線の数 ≧ ワード線の数 …(1)
書き込みデータDwiに含まれる書き込みビット数
≦ (書き込みデータDwiの総ビット数m)/2 …(2)
書き込みビット数 ≦ (ビット線の数−ワード線の数+2)/2…(3)
(条件その2)
ビット線の数と、ワード線の数が以下の関係式(4)を満たす場合であって、かつ、全書き込みデータDawのうち、少なくとも“X”WLのそれぞれのWLにおいて、上記の関係式(2)を満し、さらに、上記の関係式(2)を満たすWLのうち、少なくとも“X”WL全体において、以下の関係式(5)を満たす場合には、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。なお、“X”は、正の整数であり、以下の式(6)によって導出される。
ビット線の数 < ワード線の数 …(4)
書き込みビット数 ≦ 1 …(5)
X = (ワード線の数/ビット線の数) 小数点以下切り捨て …(6)
ビット線の数と、ワード線の数が以下の関係式(4)を満たす場合であって、かつ、全書き込みデータDawのうち、少なくとも“X”WLのそれぞれのWLにおいて、上記の関係式(2)を満し、さらに、上記の関係式(2)を満たすWLのうち、少なくとも“X”WL全体において、以下の関係式(5)を満たす場合には、上記実施の形態の半導体装置1を用いて全書き込みデータDawを電気ヒューズ回路10に書きこむことが好ましい。なお、“X”は、正の整数であり、以下の式(6)によって導出される。
ビット線の数 < ワード線の数 …(4)
書き込みビット数 ≦ 1 …(5)
X = (ワード線の数/ビット線の数) 小数点以下切り捨て …(6)
<2.変形例>
次に、上記実施の形態の半導体装置1の変形例について説明する。なお、以下では、上記実施の形態の半導体装置1と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の半導体装置1と共通する構成要素についての説明は、適宜、省略されるものとする。
次に、上記実施の形態の半導体装置1の変形例について説明する。なお、以下では、上記実施の形態の半導体装置1と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の半導体装置1と共通する構成要素についての説明は、適宜、省略されるものとする。
上記実施の形態では、反転ビットとして使用される複数の電気ヒューズFが、行列状に配置された複数の電気ヒューズF(データビット)の行ごとに1つずつ割り当てられていた。しかし、例えば、図8に示したように、反転ビットとして使用される複数の電気ヒューズFが、行列状に配置された複数の電気ヒューズF(データビット)の複数行ごとに1つずつ割り当てられていてもよい。
<3.適用例>
次に、上記実施の形態およびその変形例の半導体装置1の適用例について説明する。図9は、一適用例に係る半導体集積回路100の概略構成の一例を表したものである。半導体集積回路100は、例えば、上記実施の形態およびその変形例の半導体装置1と、半導体装置2と、半導体装置1,2を支持する支持体3とを備えている。半導体装置2は、例えば、ロジック回路や、集積メモリ回路などである。支持体3は、例えば、半導体装置1,2を形成する際に用いた半導体基板である。
次に、上記実施の形態およびその変形例の半導体装置1の適用例について説明する。図9は、一適用例に係る半導体集積回路100の概略構成の一例を表したものである。半導体集積回路100は、例えば、上記実施の形態およびその変形例の半導体装置1と、半導体装置2と、半導体装置1,2を支持する支持体3とを備えている。半導体装置2は、例えば、ロジック回路や、集積メモリ回路などである。支持体3は、例えば、半導体装置1,2を形成する際に用いた半導体基板である。
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
例えば、上記実施の形態等において、書き込み回路20および読み出し回路30の機能が、全て、ハードウェア(回路)で実現されていてもよいし、ハードウェア(回路)とソフトウェア(プログラム)との混合で実現されていてもよい。
また、例えば、本技術は以下のような構成を取ることができる。
(1)
データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路と、
複数の前記第1および前記第2の電気ヒューズに対して電流を選択的に流すことにより、前記電気ヒューズ回路にデータを書き込む書き込み回路と
を備え、
前記書き込み回路は、書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、反転を意味する反転データを書き込む第1処理を行う
半導体装置。
(2)
前記書き込み回路は、前記書き込みデータに含まれる書き込みビット数が(前記総ビット数)/2を超えない場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、非反転を意味する非反転データを書き込む第2処理を行う
(1)に記載の半導体装置。
(3)
前記書き込み回路は、全書き込みデータを複数の前記書き込みデータに分割し、前記書き込みデータごとに、前記第1処理および前記第2処理のいずれかの処理を行う
(1)または(2)に記載の半導体装置。
(4)
複数の前記第1の電気ヒューズは、行列状に配置され、
複数の前記第2の電気ヒューズは、列方向に1列に配置されるとともに、行列状に配置された複数の前記第1の電気ヒューズの行ごとに1つずつ割り当てられ、
前記書き込み回路は、1行に含まれる前記第1の電気ヒューズの数を分割単位として、前記全書き込みデータを複数の前記書き込みデータに分割する
(3)に記載の半導体装置。
(5)
前記電気ヒューズ回路は、
行方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの行ごとに1本ずつ割り当てられた複数のワード線と、
列方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの列ごとに1本ずつ割り当てられた複数のビット線と
を有し、
前記書き込み回路は、複数の前記ワード線および複数の前記ビット線に対して電流を選択的に流すことにより、複数の前記第1および第2の電気ヒューズに対して1つずつ書き込みを行う
(1)ないし(4)のいずれか1つに記載の半導体装置。
(6)
書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して電流を選択的に流すことにより、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して電流を流すことにより、反転を意味する反転データを書き込む
データ書き込み方法。
(1)
データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路と、
複数の前記第1および前記第2の電気ヒューズに対して電流を選択的に流すことにより、前記電気ヒューズ回路にデータを書き込む書き込み回路と
を備え、
前記書き込み回路は、書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、反転を意味する反転データを書き込む第1処理を行う
半導体装置。
(2)
前記書き込み回路は、前記書き込みデータに含まれる書き込みビット数が(前記総ビット数)/2を超えない場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、非反転を意味する非反転データを書き込む第2処理を行う
(1)に記載の半導体装置。
(3)
前記書き込み回路は、全書き込みデータを複数の前記書き込みデータに分割し、前記書き込みデータごとに、前記第1処理および前記第2処理のいずれかの処理を行う
(1)または(2)に記載の半導体装置。
(4)
複数の前記第1の電気ヒューズは、行列状に配置され、
複数の前記第2の電気ヒューズは、列方向に1列に配置されるとともに、行列状に配置された複数の前記第1の電気ヒューズの行ごとに1つずつ割り当てられ、
前記書き込み回路は、1行に含まれる前記第1の電気ヒューズの数を分割単位として、前記全書き込みデータを複数の前記書き込みデータに分割する
(3)に記載の半導体装置。
(5)
前記電気ヒューズ回路は、
行方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの行ごとに1本ずつ割り当てられた複数のワード線と、
列方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの列ごとに1本ずつ割り当てられた複数のビット線と
を有し、
前記書き込み回路は、複数の前記ワード線および複数の前記ビット線に対して電流を選択的に流すことにより、複数の前記第1および第2の電気ヒューズに対して1つずつ書き込みを行う
(1)ないし(4)のいずれか1つに記載の半導体装置。
(6)
書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して電流を選択的に流すことにより、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して電流を流すことにより、反転を意味する反転データを書き込む
データ書き込み方法。
1,2…半導体装置、3…支持体、10…電気ヒューズ回路、10A…データ領域、10B…極性領域、20…書き込み回路、21…分割部、22…カウンタ部、23…反転部、24…書き込み部、30…読み出し回路、31…読み出し部、32…極性判定部、33…反転部、100…半導体集積回路、a…カウント数、ath…閾値、BL,BL0,BL1,BL2,BL3,BL4,BL5,BL6,BL7,BL8,BLm…ビット線、Daw…全書き込みデータ、D1,D2,D3,D4,Di,Di’,Dw1,Dw2,Dw3,Dw4,Dwi…書き込みデータ、Dw2’,Dw3’,Dwi’…反転書き込みデータ、Dp1,Dp4,Dpi…非反転データ、Dp2',Dp3',Dpi’…反転データ、Dxy…読み出しデータ、F…電気ヒューズ、Sw…スイッチ素子、WL,WL0,WL1,WL2,WL3…ワード線。
Claims (6)
- データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路と、
複数の前記第1および前記第2の電気ヒューズに対して電流を選択的に流すことにより、前記電気ヒューズ回路にデータを書き込む書き込み回路と
を備え、
前記書き込み回路は、書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを反転させた反転書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、反転を意味する反転データを書き込む第1処理を行う
半導体装置。 - 前記書き込み回路は、前記書き込みデータに含まれる書き込みビット数が(前記総ビット数)/2を超えない場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して、前記書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して、非反転を意味する非反転データを書き込む第2処理を行う
請求項1に記載の半導体装置。 - 前記書き込み回路は、全書き込みデータを複数の前記書き込みデータに分割し、前記書き込みデータごとに、前記第1処理および前記第2処理のいずれかの処理を行う
請求項2に記載の半導体装置。 - 複数の前記第1の電気ヒューズは、行列状に配置され、
複数の前記第2の電気ヒューズは、列方向に1列に配置されるとともに、行列状に配置された複数の前記第1の電気ヒューズの行ごとに1つずつ割り当てられ、
前記書き込み回路は、1行に含まれる前記第1の電気ヒューズの数を分割単位として、前記全書き込みデータを複数の前記書き込みデータに分割する
請求項3に記載の半導体装置。 - 前記電気ヒューズ回路は、
行方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの行ごとに1本ずつ割り当てられた複数のワード線と、
列方向に延在するとともに、行列状に配置された複数の前記第1および第2の電気ヒューズの列ごとに1本ずつ割り当てられた複数のビット線と
を有し、
前記書き込み回路は、複数の前記ワード線および複数の前記ビット線に対して電流を選択的に流すことにより、複数の前記第1および第2の電気ヒューズに対して1つずつ書き込みを行う
請求項4に記載の半導体装置。 - 書き込みデータに含まれる書き込みビット数が(前記書き込みデータの総ビット数)/2を超える場合は、データビットとして使用される複数の第1の電気ヒューズと、極性ビットとして使用される複数の第2の電気ヒューズとを含む電気ヒューズ回路に含まれる一部の複数の前記第1の電気ヒューズに対して電流を選択的に流すことにより、前記書き込みデータを反転させた反転書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる1つの前記第2の電気ヒューズに対して電流を流すことにより、反転を意味する反転データを書き込むこと
を含む
データ書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014001805A JP2015130437A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびデータ書き込み方法 |
US14/553,398 US9576676B2 (en) | 2014-01-08 | 2014-11-25 | Semiconductor device and method of writing data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014001805A JP2015130437A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびデータ書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015130437A true JP2015130437A (ja) | 2015-07-16 |
Family
ID=53495723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014001805A Pending JP2015130437A (ja) | 2014-01-08 | 2014-01-08 | 半導体装置およびデータ書き込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9576676B2 (ja) |
JP (1) | JP2015130437A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097039B (zh) * | 2014-04-30 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 存储阵列的操作方法和存储器 |
KR20160093430A (ko) * | 2015-01-29 | 2016-08-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 데이터 입출력 방법 |
US10497424B2 (en) * | 2017-12-06 | 2019-12-03 | Micron Technology, Inc. | Systems and methods for plate voltage regulation during memory array access |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003077291A (ja) * | 2001-09-03 | 2003-03-14 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100712596B1 (ko) * | 2005-07-25 | 2007-04-30 | 삼성전자주식회사 | 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치 |
JP2007323786A (ja) | 2006-06-05 | 2007-12-13 | Renesas Technology Corp | 半導体装置 |
JP2008084453A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | ヒューズ読み出し回路 |
JP2008084454A (ja) | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | ヒューズ読み出し回路 |
US8391073B2 (en) * | 2010-10-29 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive control of programming currents for memory cells |
CN105097039B (zh) * | 2014-04-30 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 存储阵列的操作方法和存储器 |
US9876123B2 (en) * | 2014-07-16 | 2018-01-23 | Qualcomm Incorporated | Non-volatile one-time programmable memory device |
-
2014
- 2014-01-08 JP JP2014001805A patent/JP2015130437A/ja active Pending
- 2014-11-25 US US14/553,398 patent/US9576676B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9576676B2 (en) | 2017-02-21 |
US20150194222A1 (en) | 2015-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9524795B2 (en) | One-time programmable (OTP) memory cell and OTP memory device for multi-bit program | |
US10199118B2 (en) | One-time programmable (OTP) memory device for reading multiple fuse bits | |
KR102247562B1 (ko) | 멀티 프로그램을 수행하는 오티피 메모리, 및 이를 포함하는 반도체 메모리 장치 | |
US10714199B1 (en) | PUF latch for OTP memory arrays and method of operation | |
JP6749021B2 (ja) | 抵抗変化型素子を備えた記憶回路 | |
US8339830B2 (en) | Nonvolatile semiconductor storage | |
JP2006019005A (ja) | パリティビット構造を具備するランダムアクセスメモリアレイ | |
US20160267959A1 (en) | Write driver circuits for resistive random access memory (ram) arrays | |
US11657881B2 (en) | Dynamic reference current memory array and method | |
JP2005251256A (ja) | 半導体記憶装置 | |
US9627059B2 (en) | Resistive memory and data writing method for memory cell thereof | |
JP2008084523A (ja) | 低電圧、低キャパシタンスのフラッシュメモリアレイ | |
JP2015130437A (ja) | 半導体装置およびデータ書き込み方法 | |
US10175906B2 (en) | Encoding data within a crossbar memory array | |
US20160336063A1 (en) | Resistive ratio-based memory cell | |
US8059442B2 (en) | ROM array with shared bit-lines | |
US10468081B2 (en) | Semiconductor storage device | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
JP5150932B2 (ja) | 半導体記憶装置 | |
TW201533739A (zh) | 磁阻記憶體裝置 | |
KR102311512B1 (ko) | 반도체 장치 | |
TW200945364A (en) | Semiconductor memory device removing parasitic coupling capacitance between word lines | |
JP7053110B2 (ja) | 半導体記憶装置及びデータ書込方法 | |
US9460779B2 (en) | Memory sensing method using one-time sensing table and associated memory device | |
US9349426B1 (en) | Non-volatile random access memory (NVRAM) |