TW200816478A - Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same - Google Patents
Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same Download PDFInfo
- Publication number
- TW200816478A TW200816478A TW096107365A TW96107365A TW200816478A TW 200816478 A TW200816478 A TW 200816478A TW 096107365 A TW096107365 A TW 096107365A TW 96107365 A TW96107365 A TW 96107365A TW 200816478 A TW200816478 A TW 200816478A
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- forming
- substrate
- layer
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000011324 bead Substances 0.000 claims 1
- 238000007654 immersion Methods 0.000 claims 1
- 239000010902 straw Substances 0.000 claims 1
- 230000000994 depressogenic effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 68
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
200816478 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體元件，特別是關於一 種半導體元件，其具有㈤閘，可增加通道的有效長 度，且防止鄰近閘極的相互影響而降低其臨界電 壓，同時提供關於其製造方法。 【先前技術】
由於半導體元件的設計尺寸降到100nm以下， 產生了短通道效應。通道長度的減少引起臨界電壓的 急劇降低，此乃由於通道長度的變短造成對元件:常 ;:!的重大阻礙。因此對利用傳統平板型電晶體想要 又付理想的臨界電壓時，就在半導體元件的製程及形 狀上遭遇到根本的限制。 / 門之！服短通道效應造成的問題，曾經有具備凹 件等：兀件的發明。這種具有凹閘之半導體元 内形成：；板：的：份位置形成了溝槽，然後在溝槽 道的右σ此來’1父之平板型通道構造，其通 遏的有效長度有所增加了。 件。下文中參照目"兒明傳統具有凹閘的半導體元 >圖1 ’在矽基板1〇0上形成一隔離體102， 〆、係規約主動區内的—w , π的一界限，在主動區之閘極形成區 200816478 内形成溝槽HI，而形成凹閘11〇於溝槽H1内。凹 閘no包含有一堆閘絕緣層U1，—聚矽層U2，一 鎢矽化物層113，及一硬光罩氮化物層114。 在凹閘11〇兩側壁上分別形成閘極隔離器115。 在基板100表面凹閘110兩側上分別形成源極與沒極 形成區m肖m。落地塞130形成於含有閑極隔離 益115的凹严甲 1 11〇間，也就是在源極與汲極形成區 116與117上。例如閘極隔離器115含有由一氧化物 層及一氮化物層形成的一雙重層，標號12〇係 介電質。 ▲與具有平板通道構造性質的傳統半導體元件相 較，上揭半導體元件的凹閘構造減輕了短通道效應。 如上述情形，雖然傳統具有凹閘的半導體元件有 某些優點’但凹閉間的縮短距離造成一咏問：件：
U =ΑΜ格子的一間極動作引起其他開極臨界電愿的 F牛低，因而使擊穿特性變差。 雕：々曲線圓係用以說明傳統的具有凹閘的半 ‘脰7L件施加雷题於細 電土於料凹閘時的臨界電壓降低的 影變而= 知凹問的臨界電麗受鄰近閘極的 曰 -’結果其臨界電壓小於既定數值。
特別是隨著半導测_ > L v版70件设計原則的降低，格子尺 寸的減少使凹閘間的 ,Θ ^ 相互影響的增加乃亦縮短。由疋㈣ 疋可預期的。因此，為了實現高度 200816478 積體化半導體元件，鄰 臨界電壓之降低相關問題影響所造成的 性變差的問題，必須予以二了果所造成的擊穿特 【發明内容】 兹提出具有凹閘的半墓脚 防止因鄰近閘極間的相互=施例’其可 提供其製造方法。 “而降低臨界電壓，同時 f 茲提出具有凹閘的半導體元件一個實施例，其可 =因鄰近閘極間的相互影響而降低臨界電壓，因而 維持：㈣穿特性，同時提供其製造方法 炫提供具有凹閘的半導體元件—個實， ==問極間的相互影響而降低臨界電廢，因而 時而具有所需特性的半導體元件， …在-個實施例中，半導體元件包含一石夕基板；一 形成於㈣基板而界定主動區的隔離結構，其具有一 ’ϊ閘極形成區，在閘極形成區間的一汲極形成區，及 在閘極心成區外的源極形成區；主動區的各閘極形成 區内形成的凹閘，形成於基板上而在下埋部側壁上内 凹m對著汲極形成區。如此一來’各下埋部寬 度都減小而獲得—不對稱結構，其凹閘的下埋部間的 距離乃大於凹閉的上埋部間的距離；及形成於基板表 面凹閛兩侧的源極與汲極區。 200816478 該源極與汲極的深度大致相 的凹閘上埋部的深度。 珉万、基板上 形成於基板上的凹閘的上埋部 500A。 衣度為200〜 該半導體元件更具有閘極隔離 的兩側壁上。 離时形成於各凹閘 該半導體元件更具有落地塞，形成於包 離器的凹閘間的源極與汲極區上。 D隔 入在另-實施例中，其半導體元件的製造方法所包 3的步驟為·’形成一隔絕結構於矽基板，用以界定一 主動區，其具有一對閘極形成區，該閘極形成區間的 一汲極形成區，及該等閘極形成區外的源極形成區； 形成-硬光罩於該石夕基板上，包含該隔離結構，並有 曝露該等閘極形成區的開口；藉银刻該等曝露的間極 形成區界定第—溝槽；形成隔離器於包含該硬光罩開 口的該等第-溝槽的側壁上，面對著該汲極形成區 用該等隔離器及該硬光罩為蝕刻罩蝕刻該等第一溝 槽的曝露底部；除去該等隔離器及該硬光罩；在由該 第-溝槽及第二溝槽组成的不對稱凹溝内形成： 閘，及形成源極與汲極區於該基板表面上該等凹閘的 兩侧。 該硬光罩係由一堆氡化物層與聚矽層形成者。 該第一溝槽之深度定為2〇〇〜500人。 200816478 形成該等隔離器的步驟包含的副步驟有：形成一 隔離器層於包含該等第—溝槽的該硬光罩上；藉非各 向同性方式银刻該隔離器層，形成隔離器於包含 光f開口的該等第-溝槽兩侧壁上；形成一光阻圖案 ==成的基板上，其具有該等隔離器位於包含該 更先罩開口的第-溝槽兩側壁上。如此一來，該 成於面對著該汲極形成區的該等第一溝槽側‘ Ο u :㈣乃被該光阻圖案所掩蓋，而該等形成於面對著 極形成區的該等第一溝槽側壁上 被ΐ露；除去形成於面對著該等源極形成區的該等第 ;溝槽側壁上的該等被曝露隔離器；及除去該光阻ΐ 該隔離器的厚度為10〜4〇〇Α。 该第二溝槽深度為200〜5〇〇Α。 的、、罙溝〗槽及Γ第二溝槽組成的不對稱凹溝 的木度為400〜1，〇〇〇Α。 形成凹閘的步驟更包含的副步驟有 不對稱凹溝的閘極絕緣層於該基板表面上^亥 閘極導電層於該閘極絕緣層上 、 溝;整平該第-問極導電層表面;依真序充开 :電層及硬光罩層於經整平的第—閘極導電:-上閘= 蝕刻δ亥硬光罩層，該第二閘極導電層，誃曰 電層，及該閘極絕緣層。 g ^ 一閘極導 10 200816478 於形成凹閘的步驟後及形成源極與汲極區的步 称岫’该方法更包含形成閘極隔離器於該凹閘兩側壁 的步驟。 该閘極隔離器包含一由一氧化物層與一氮化物 層組成的雙重層。 於形成閘極隔離器的步驟後，該方法更包含形成 落地塞於該等凹閘間，包含該等閘極隔離器，之該源 極與汲極區上的步驟。
【實施方式】 &在具有凹閘的半導體中，一格子中凹閘間的相互 影響，可因高度滲雜不純物區的存在，在凹閘的上埋 部可防其存在或影響輕微，也就是說高度滲雜不純物 區為汲極區。然而在凹閘的下埋部，由於並無凹閘間 相互影響的防止設施，其凹閘間的相互影響乃變成相
當明顯。 為了解決此問題，本發明的一實施例中乃形成一 ，凹閘於一格子内。如此一來，雖然凹陷通道的上部 如依照傳統方式形成，相互面對的凹陷通道的下部側 壁，係向内突出於各凹陷通道，致使各凹陷通道下部 的寬度減小-敎尺寸，並且增加了凹閘間的距離， 因而防止了凹閘間的相互影響。 藉此措施，源極與汲極區中凹陷通道上部的閘極 間相互影響得以防止，而在凹陷通道的下部，問極間 11 200816478 距離的增加防止了閘極間相互影響的 ^ ^ 、、、σ 木而 & ’本4明的實施例中’雖然、通道的有效長度係因凹 閘的採用而增加了，由於相鄰閘極間的相互影塑而降 低b界電壓及綜合性的擊穿特性的劣化得以防止 措此具有所需特性的高度積體化半導體元件得以 貫現。 Ο 本發明之實施例中具有凹閘之半導體元件將參 照圖3之斷面圖詳細說明如下·· 參照圖3’有一隔離結構3〇2形成於石夕基板3〇〇。 ^隔離結構逝界m動區的邊界，該主動區且 有·一對間極形成區，間極形成區間的汲極形成區、， 及閘極形成區外的源極形成區。界定凹陷通道的凹溝 H2分別界定於主動區的閉極形成區， 形成於凹溝H2中。 〜 不像傳統的凹溝，並下邱斜餘 八σ 士稱於上邛，依照圖3 爲加例的各凹溝Η2的上、下卹，、，4… 蚪芏。 下。卩，亚非對稱。亦即面 極區3Π的各凹溝犯下部側壁與面對著汲極 :7的各凹溝扣上部側壁相較，係形成得較遠。 ^疋’形成於不對稱凹溝H2的凹開31〇之下埋部亦 '丁、對凹閘31G之上埋部成為不對稱。凹閘呈有 ，形狀’而包含-閘極絕緣層311形成於凹溝出的 =m ^石夕層312做為第一間極導電層，填充閉極 紅H2並包含閘極絕緣層311，—㈣化物層⑴ 12 200816478 做為第二閘極導電層形成於聚矽層312上，及一硬光 罩層314形成於鎢矽化物層313上。 • 各閑極隔離器315包含一由氧化物層及氮化物 層組成的雙重層，形成於各凹閘31〇的兩側壁上。源 極及汲極區316，317形成於矽基板3〇〇表面的凹閘 310兩側。落地塞330形成於源極與汲極區316, 3Π 的凹閘310間，包含有閘極隔離器315。標號32〇係 指一夾層的介電質。 由於本發明實施例中的具有凹閘的半導體元件 具有凹陷通這結構，有效通道長度增加了，而且緩和 了短通這效應。不只如此，形成於一格子内而面對汲 極區之各對凹間的下埋部側壁係向内凹陷，結果較之 上埋部，下埋部的寬度減小。因此得以防止由於鄰近 閘極的相互影響造成臨界電壓的變化，同時得以防止 漏包特性的劣化。結果，本發明得以實現具有理想特 G性的高度積體化半導體元件的提供。 … 下文中芩照圖4Α至4G說明本發明另一實施例 中具有凹閘的半導體元件製造方法。 參照圖4Α，有一隔離結構3〇2藉淺溝隔離 (shallow trench iS0lati0n)製程形成於矽基板上，以界 定一主動區，其具有一對閘極形成區，一汲極形成區 於閘極形成區之間，及位於閘極形成區外之源極形 區。硬光罩303形成於石夕基板3〇〇上包含隔離結構 13 200816478 302，致使硬光罩；3〇3有 形成區。例如，硬光罩用以曝露主動區的閘極 屉始并 ώ 一 3係由一氧化物層及一聚矽 a “而成。错利用硬先罩3 的主動區之閘極形成區。此時第一溝槽 為200〜500A。 丹如川4的冰度疋 參照圖4B，做為隔離哭& 於硬光罩·上並包含第」溝的 =4物層_係殿積 層305的厚度係依據 ，曰 ^離益虱化物 定，例如定為10〜 300A通運的低部間所需距離而 參照圖尸’藉各向不同性方式崎化物層 挪，弟-與弟二隔離器3〇5a#3〇5b乃分別形成於 弟-々溝槽__的兩側壁上，並包含硬光罩3〇3的開 口。弟一隔離器305a形成於第一溝槽3〇4的側辟上， 並面對著源極形成區，而第二隔離器·則^成於 第-溝槽304的側壁上，並面對著沒極形成區。 參照圖4D，於光阻層殿積於已形成有第—與第 二隔離器305a，305b的基板上後，藉曝露並顯像該 光阻，即形成一光阻圖案306，如此一來，形成於第 —溝槽304的側壁上並面對著汲極形成區的第二隔 離器305b乃被光阻圖案306所掩蓋，而形成於第一 溝槽304的側壁上而面對著源極形成區的第—隔離 益305a則被曝露。該未被光阻圖案3〇6掩蓋的第一 隔離器305a藉濕蝕刻方式除去。 14 200816478 ^照圖4E，利用為蝕刻光罩的光阻圖案％被除 去。第一溝槽304的被曝露低端利用硬光罩3〇3，包 含，，的第二隔離器305b做為蝕刻光罩予以蝕刻。 於，第二溝槽307乃定位於第一溝槽3〇4下。如此， 由第一溝槽304及第二溝槽307組成的凹溝H2乃定 位。以與第一溝槽304同樣方式，第二溝槽307的深 度也定為200〜500A。因此，凹溝H2的深度可為4〇〇 1，000人，此乃依本發明一實施例所得者。 於此，面對著汲極形成區的第二溝槽3〇7的侧壁 乃向内突起，如此，各第二溝槽3〇7的低部寬度乃減 小:預定尺寸，而與第二隔離器3〇5b的寬度一致。 由是最後決疋包含第二溝槽；3〇7的凹溝，就成 不對稱結構。尤其第二溝槽3〇7間的距離，亦即凹溝 H2低部間的距離較之傳統者增加了。 參照圖4E-4F’餘下的第二隔離器3〇5b即被除 G去。然後硬光罩303被除去而曝露基板，其且有不對 稱的凹溝H2形成於閘極形成區。 參照圖4G，-閘極絕緣層311形成於所造成的 ^板300表面上’其包含有不對稱的凹溝H2。俟做 為第-閘極導電層的聚石夕層312殿積於閘極絕緣層 上+以填充不對稱的凹溝H2後，聚矽層312的表 面乃藉CMP製程整平。做為第二導電層的金屬層： 歹'如一鎢矽化物層313澱積於經整平的聚矽層312 15 200816478 314則澱積於鎢矽 上，而含有一氮化物層的硬光罩層 化物層3 13上。 俟有-閘極光罩（未圖示）形成於硬光罩層… 後，利用閉極光罩I虫刻硬光罩層314。接著，依序姓 刻鶴石夕化物層313，聚發層312，及閘極絕緣層311， 因而：成凹間310於不對稱的凹溝犯内。此時閘極 光罩完全被除去，而那些位於閘極光罩下的各層繼續 進仃蝕刻。假如閘極光罩沒有完全除去，剩餘的閘極 光罩就利用另外的蝕刻過程完全除去。 於是，由於形成一格子内的一對凹閘間結構中各 面對著汲極形成區的下埋部側壁，係向内凹陷，如 此，下埋部的寬度減小一預定值，凹陷通道下部間的 距離則較之傳統技術增加。因此，本發明中，當有一 閘極動作於一格子内時，其他閘極的臨界電壓並不因 受動作中的閘極影響而降低，而可有效防止擊穿特性 的劣化。 之後，俟一隔離器氧化物層與一隔離器氮化物層 依序澱積於整個基板300表面，包含凹閘310後，藉 各向不同性方式蝕刻隔離器氧化物層及隔離器氮化 物層，閘極隔離器3 15。各含有一由一氧化物層與一 氮化物層組成的雙重層形成於凹閘310的兩側壁。對 由閘極隔離器315形成的綜合基板300施以高度滲雜 不純物離子注入過程，源極及汲極區3 16，317就形 16 200816478 成於基板300表面上凹閘310的兩側。 俟一夾層介電質320澱積於整個由源極與汲極 區316，317形成的綜合基板3〇〇表面上後，藉實施 傳統的落地塞接觸（landing plugc〇ntact，: 私，落地塞330乃形成於源極與汲極區3 ，3 η之 凹閘310間，包含閘極隔離器315。 、然後，雖然未示於圖中，本發明之具有凹閘的半 導體元件乃經一系列後續製程製造。 〔發明之效果〕 從上揭說明顯然可知，本發明的各凹陷通道下邱 係對上部形成不對稱配製。如此_來，鄰近㈣㈣ 離可充分防止相互影響。是以增加有效通道，長 以緩和短通道效應，—方面可同時防止鄰近閘極ς互 影響而引起臨界電壓的降低及漏電電流特 化，由是乃得達成優異特性。結果，依照本發明，可 ::現局度積體化而具有優異特性的半導體元件之 综上所述，僅為本發明之較佳實施例，並非用 定本發明貫施之範圍。即凡依本發明申請專利範圍； :?同等變更與修飾’皆應為本發明專利1= 17 200816478 【圖式簡單說明】 圖1為傳統具有凹閘之半導體元件斷面圖。 、 圖2為一曲線圖，用以說明傳統的具有凹閘的半 V體TL件施加電壓於鄰近凹閘時臨界電壓降低的情 形。 、圖3為本發明之一實施例中，說明具有凹閘的 導體元件的斷面圖。 圖4A至4G為本發明之實施例中，說明具有凹 間的半導體元件製造方法的斷面圖。 18 200816478 【主要元件符號說明】 100 :矽基板 Η1 :溝槽 111 :閘絕緣層 113 :鎢矽化物層 115 :閘極隔離器 117 ·汲極形成區 13 0 :落地塞 302 :隔離結構 303 ··硬光罩 305 ··氮化物層 305b :第二隔離器 3 0 7 :第二溝槽 311 :閘極絕緣層 313 ·鶴碎化物層 315 :閘極隔離器 317 :汲極區 3 3 0 :落地塞 102 ： 隔離體 110 ： 凹閘 112 ： 聚碎層 114 ： 硬光罩氮化物層 116 ： 源極形成區 120 ： 層間介電質 300 ： 矽基板 H2 ： 凹溝 304 ： 第一溝槽 305a :第一隔離器 306 ； 光阻圖案 310 ： 凹閘 312 ： 聚硬層 314 ： 硬光罩層 316 ： 源極區 320 ： 夾層介電質 19
Claims (1)
- 200816478 十、申請專利範圍： • 1 ♦一種半導體元件，包含·· . 一矽基板； 一形成於該基板而界定—主動區的隔離結 構’包含： 一對閘極形成區； 在。亥等閘極形成區間的一沒極形成區；及 〇 在該等閘極形成區外的源極形成區； 各形成於該主動區的該閘極形成區的凹閘， 各凹開包含：一下埋部與一上埋部於該基板的閘 極形成區内； 其中下埋部之側壁之形成較之上埋部之側壁 更:從該汲極形成區延伸，致使各該下埋部的寬 度窄於形成於上面的上埋部之寬度，而 其中該對凹閘的下埋部間的距離係大於該 對凹閘的上埋部間的距離；及 形成於該基板表面上該等凹閘兩側的源極與 没極區。 、 2. 如申請專利範圍第i項之半導體㈣，其中所述 、原、極Μ /及極區的珠度大致相同於該形成於該基板 凹閘的上埋部深度。 3. 如申請專利範圍第2項之半導體元件，其中所述 形成方、4基板的凹閘上埋部的深度為2〇〇〜人 20 200816478 4.如申請專利範圍第1項之半導體s件，其中更包 含形成於各5亥凹閘兩側壁上的閘極隔離器。 5♦如申請專利範圍第4項之半導體元件，其中更包 含形成於該源極與汲極區之該等凹閘間包含該閘 極隔離器之落地塞。 6 · —種半導體元件的制 y I以方法，其包含的步驟為： 形成一隔離結構於矽基板，以規定具有一 閘極形成區的一主動區， 動^ 一汲極形成區於該等閘 極形成區之間，及為兮望 在忒寻閘極形成區外的源極形 成區； =成-硬光罩於該梦基板上，包含該隔離結 ’：硬先罩具有開口以曝露該等閘極形成區； 错钱刻經曝露的該等間極形成區規定第一溝 孑营， 形成隔離器於該蓉楚 t 弟一溝槽的側壁上，包含 :的開口’並面對著該等汲極形成區； 稭利用該等隔離器及該 蝕刻經曝露的該等第一溝 ^ 先罩， 榉协q笙一. 属槽底部，以規定第二溝 槽於$亥寺弟一溝槽之下； 再 除去該等隔離器及該硬光罩； 形成凹閘於該等不斟 ^ ϋ t 對％的凹溝内，各由兮蝥 一溝槽與該第二溝槽組& . 亥弟 21 200816478 开成源極與沒極區於該基板表面上的該等凹 閘兩側。 7·如申明專利範圍第6項之方法，其中所述硬光罩 係由一氧化物層及一聚矽層堆積形成者。 8·如申請專利範圍“項之方法，其中所述第一溝 槽深度規定為200〜500Α。 9·如:請專利範圍第6項之方法，其中所述形成隔 ρ 離為的步驟所包含副步驟為： 形成一隔離器層於該硬光罩上，包含該等第 一溝槽； 藉各向不同性方式蝕刻該隔離器層，以形成 隔離器於該等第一溝槽的兩側壁上，包含該硬光 罩的開口； ^形成一光阻圖案於具有該等隔離器形成於該 等第一溝槽兩側壁，並包含該硬光罩開口的該綜 (， 口基板上，如此，該等形成於該等第一溝槽兩側 壁上，且面對著該汲極形成區的隔離器被該光阻 圖案所掩蓋，而形成於第一溝槽兩側壁上且面對 著該等源極形成區的隔離器則被曝露； 除去形成於該等第一溝槽兩側壁上且面對著 送等源極形成區的該等被曝露的隔離器；及 除去該光阻圖案。 10.如申請專利範圍第9項之方法，其中所述隔離器 22 200816478 層厚度為l〇〜400A。 如：請專利範圍第6項之方法，#中所述第二溝 槽深度規定為2〇〇〜5〇〇人。 12·:申明專利範圍第6項之方法，丨中所述由該第 ^匕及"亥第—溝槽組成的該不對稱凹槽規定深 度為 40〇〜ι，〇〇〇Α。 13.=申請專利範圍第6項之方法中所述形成凹 甲勺步鉍包含的副步驟為： 形成閘極絕緣層於該基板的表面上，包含 该不對稱凹溝； it a形成第閘極導電層於該閘極絕緣層上，以 填充該不對稱凹溝； 整平該第一閘極導電層的表面； C 整平成：二閑極導電層及-硬光罩層於經 的°亥弟一閘極導電層上；及 :亥:該硬光罩層，該第二閘極導電層 =導電層’及該間極絕緣層。 之饴；^ U項之方法，在形成凹閘步驟 驟有：乂成源極與沒極區步驟之前，1包含的步 15如申：f閘極隔離器於該等凹閘之兩側壁上。 離器包含由-氧化二項之方法’其中所述問極隔 物層及一氮化物層組成的雙重 23 200816478 層 0 16.如申請專利範圍第14項之方法，其中在形成閘極 隔離器之步驟後，更包含的步驟為： • 形成落地塞於該等源極與汲極區的該等凹閘 之間，包含該等閘極隔離器。 24
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096720A KR100842908B1 (ko) | 2006-09-30 | 2006-09-30 | 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200816478A true TW200816478A (en) | 2008-04-01 |
Family
ID=39256202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096107365A TW200816478A (en) | 2006-09-30 | 2007-03-03 | Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080079071A1 (zh) |
| KR (1) | KR100842908B1 (zh) |
| CN (1) | CN101154660A (zh) |
| TW (1) | TW200816478A (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825815B1 (ko) * | 2007-06-07 | 2008-04-28 | 삼성전자주식회사 | 채널 리세스부를 갖는 활성패턴을 구비하는 반도체 소자 및그의 제조방법 |
| KR101096976B1 (ko) * | 2009-12-09 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| CN104282751B (zh) * | 2013-11-20 | 2017-07-21 | 沈阳工业大学 | 高集成度高迁移率源漏栅辅控型无结晶体管 |
| CN104282750B (zh) * | 2013-11-20 | 2017-07-21 | 沈阳工业大学 | 主辅栅分立控制u形沟道无掺杂场效应晶体管 |
| US9768175B2 (en) * | 2015-06-21 | 2017-09-19 | Micron Technology, Inc. | Semiconductor devices comprising gate structure sidewalls having different angles |
| US10269916B2 (en) * | 2016-05-24 | 2019-04-23 | Maxim Integrated Products, Inc. | LDMOS transistors and associated systems and methods |
| CN107256892B (zh) * | 2017-07-05 | 2018-06-26 | 睿力集成电路有限公司 | 半导体器件、其制作方法及其制作的存储器 |
| US11793316B1 (en) | 2018-03-08 | 2023-10-24 | Hickory Springs Manufacturing Company | Sleeper sofa with a solid support deck |
| CN113013037B (zh) * | 2021-05-26 | 2021-07-30 | 晶芯成(北京)科技有限公司 | 3d半导体器件及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| KR100577562B1 (ko) * | 2004-02-05 | 2006-05-08 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR100593734B1 (ko) * | 2004-03-05 | 2006-06-28 | 삼성전자주식회사 | 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들 |
| KR100574497B1 (ko) | 2004-12-24 | 2006-04-27 | 주식회사 하이닉스반도체 | 비대칭 리세스된 게이트를 갖는 ｍｏｓｆｅｔ 및 그 제조방법 |
| KR100608386B1 (ko) * | 2005-06-30 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100771539B1 (ko) * | 2005-12-29 | 2007-10-31 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자 및 그 제조방법 |
| KR100696764B1 (ko) * | 2006-03-23 | 2007-03-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
-
2006
- 2006-09-30 KR KR1020060096720A patent/KR100842908B1/ko not_active IP Right Cessation
-
2007
- 2007-03-03 TW TW096107365A patent/TW200816478A/zh unknown
- 2007-03-05 US US11/681,815 patent/US20080079071A1/en not_active Abandoned
- 2007-04-05 CN CNA2007100898452A patent/CN101154660A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080030384A (ko) | 2008-04-04 |
| CN101154660A (zh) | 2008-04-02 |
| US20080079071A1 (en) | 2008-04-03 |
| KR100842908B1 (ko) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200816478A (en) | Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same | |
| KR100605499B1 (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
| KR100673105B1 (ko) | 반도체 소자의 수직형 트랜지스터 및 그의 형성 방법 | |
| KR100739653B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR100724575B1 (ko) | 매립 게이트전극을 갖는 반도체소자 및 그 형성방법 | |
| TWI548086B (zh) | 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 | |
| US7176089B2 (en) | Vertical dual gate field effect transistor | |
| TW201820469A (zh) | 複合屏蔽自對準的溝槽mosfet及其製備方法 | |
| KR100762912B1 (ko) | 비대칭의 벌브형 리세스 게이트를 갖는 반도체 소자 및그의 제조방법 | |
| KR100702302B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3360064B2 (ja) | 半導体素子の製造方法 | |
| KR100900232B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20150112495A (ko) | 핀 구조의 채널을 갖는 반도체 장치 및 그 제조 방법 | |
| TWI412087B (zh) | 高密度溝槽式功率半導體結構及其製造方法 | |
| KR100534104B1 (ko) | 삼차원 구조의 채널을 구비하는 모스 트랜지스터 및 그제조방법 | |
| KR101744072B1 (ko) | 반도체장치 제조 방법 | |
| KR20050045715A (ko) | 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법 | |
| KR100745882B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| TWI701789B (zh) | 半導體結構及其製造方法 | |
| CN111755335B (zh) | 半导体结构及其形成方法 | |
| US8232594B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20080065355A (ko) | 반도체 소자의 형성 방법 | |
| KR100273319B1 (ko) | 모스 트랜지스터 제조방법 | |
| CN109390338B (zh) | 互补式金属氧化物半导体元件及其制作方法 | |
| KR20060000552A (ko) | 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법 |