TW200812124A - Surface mountable chip - Google Patents

Surface mountable chip Download PDF

Info

Publication number
TW200812124A
TW200812124A TW096129639A TW96129639A TW200812124A TW 200812124 A TW200812124 A TW 200812124A TW 096129639 A TW096129639 A TW 096129639A TW 96129639 A TW96129639 A TW 96129639A TW 200812124 A TW200812124 A TW 200812124A
Authority
TW
Taiwan
Prior art keywords
layer
light
electrode
component
substrate
Prior art date
Application number
TW096129639A
Other languages
English (en)
Other versions
TWI344711B (en
Inventor
Frank T Shum
Original Assignee
Bridgelux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgelux Inc filed Critical Bridgelux Inc
Publication of TW200812124A publication Critical patent/TW200812124A/zh
Application granted granted Critical
Publication of TWI344711B publication Critical patent/TWI344711B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

200812124 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種發光元件；特別是有關於一種可正 面朝下安裝之發光元件。 【先前技術】 發光二極體(LEDs)的發展使得由該等元件製造的光 源成為傳統光源例如螢光燈及白熾燈有吸引力的代替光 _ 源。發光二極體光源之能量轉換效率係接近或超過這些傳 統光源。此外，發光二極體光源的生命期係遠超過這些傳 統光源。例如，螢光光源的生命期約1〇,〇〇〇小時，然而發 光二極體的生命期約1〇〇,〇〇〇小時。此外，螢光光源會在 沒有預警情況下就完全損壞。相反地，發光二極體光源會 逐漸變弱，在該發光二極體光源完全損壞之前，使用者會 預知。 但不幸地’以發光二極體元件代替傳統光源時會有一 ，缺點。第一，發光二極體的發光範圍係在相當窄的光譜 ▼ ’其為一種具有某一種顏色的光源。因此，必須將發出 不同^光譜線的多個發光二極體封裝在一起或該發光二極 ，必須包覆一或多層可被該發光二極體激發的螢光層，以 獲得所希望的輸出光譜。 此外，單一顆發光二極體的光輸出有限。即使高功率 立^光二極體最佳也只有幾瓦。另外，如上述，欲獲得任 $輸出光Ί個發光二極體必減合成為單—個發光元 因此，若要提供一具任意光譜帶的光源而其輸出大於 、丄=多個發光二極體必須被結合成為單一個單元。 欲提供此種多個發光二極體的發光元件，多個發光二 5 200812124 極體晶粒係被連接至某一型態的基板上。連接方法可八 兩種。第一種係以打線方式(wire bonding)將晶粒的—=， 個電極連接至該基板上對應的電極。此種作法會有—二= 題。第-，打線必須各自獨立完成。第二，打線 ^ 必須被保護。-般保護的作法係將該晶粒及打線以透明的 包膠(encapsulam)包覆。不幸地，這種包膠可能老化而成 光吸收。此外，這種包膠會施加應力在打線上，導致元 提早相壞。再者’此種包覆作法係一額外的組裝步驟 _生額外的費用。該包膠亦可能施加應力在該等發光二 材料層上’而增加所需要的操作電壓。第三，打線通 擔該等發光二極體的出射光，因而降低光源效率。最後， 打線失敗是造成元件損壞的一個主要原因。 第^種連接方法原則上避免打線，以避免伴隨產生的 問題。第二種連接方法稱做覆晶式連接方法㈣ schemes)。此種連接方法係藉由沈積複數層於一透光基板 上’以將該發光二極體製作在該基板上。製作該發光二極 體的該等層係為習知技術，在此不再詳細討論該等層。一 發極體主要具有二層，其中一 N型層通常首先沈積在 -基板上’-主動層以產生光，及—p型層。電子係從該 N型層流人該主動層並與從該p型層流人該主動層的電洞 結合。 —-電位差賴施予找層及該p型層之間 ，才能 點免該發光二極體。但是^ N型層係埋在該多層堆疊結構 内有兩種基本、、Ό構用來解決此—連接的問題。在第一種 結構中’該等Ν型及ρ型連接係經由位於該等層外表面的 電極來實現。缝絲的元件於下㈣論巾稱做，，垂直元件 (VertiCal deViCe)”。第二種型態的元件係稱做，，側向元件 6 200812124 (lateral device)’’。在一侧向元件中，被埋入層的連接係藉 由钱刻該被埋入層上方層以曝露該被埋入層來實現。在上 面討論的例子中，該P型層及主動層係部份被移除，以曝 露出下方的該N型層。藉由沈積一金屬層在該被曝露層上 以提供連接至該N型層。以打線連接之元件，其中的一條 打線係固定到該金屬層。該元件稱做側向元件是由於電^ 必須從曝露的平臺(mesa)侧向流出抵達該主動層。覆晶式 (flip-chip)發光二極體係此種侧向元件的一個例子。
在覆晶式發光一極體中，係藉由钱刻部份該p型層及 主動層曝露出該N型層，以提供連接至該n型層。然後， 一導電層沈積在被曝露的N型層平臺(斑⑵勾上，以形成連 接在該層上。當要安置該晶片在一個載體上例如印刷電路 板，該晶片係正面朝下，以使得在該發光二極體頂面的接 觸配接在該印刷電路板上的焊墊。 ¥似復日日八嘴尤一桠體可避免打線伴隨 但覆晶式發光二極體也引進一些新問題。第一，這些曰 :必須被放置在一印刷電路板上或其類似物。由 (^她)非常小並且彼此靠近在—起，此—放置晶片 ^南的精確度。終魅品製造商可缺有設備可 片放置步驟。因此，這些元件： 具型的印刷電路
AtL ^ ^ ^ /、有相隔車父遇的焊塾，因此可降 度。發 極體終端產品的費用。4體，此種作法增加發光二 7 200812124 印刷;粒接合至該载體時，無論是終端的 發来:搞乂二中間载體’係面臨製程步驟可能導致該 的短路。在接合過程或該發光二極體元 古守i二：二生-路。短路現象使得產率降低因而提 冋該專發光一極體的製造費用。 第士，經餘刻以形成該^^型接觸的平臺(刪a)係佔據 =、面積大°由於前述平臺必須被餘刻穿過該 主^層，此:平臺面積不會產生光。因此，離開該發光二 極體元件的單位面積的總光量明顯降低。 【發明内容】 本發明包括具有一電路元件及一基底部的一種元 件。該電路元件包括複數個半導體層係包含一頂層及一底 層。該頂層包含一頂表面具有一頂部接觸於其上，及該底 層包a底表面及一底部接觸於該底表面上。該電路元件 需在該頂部接觸及該底部接觸之間具有一電位差才能操 作。該基底部包含一基底具有一基底頂面及一基底底面。 _ 該基底頂面係接合至該底層及該基底底面包含第一及第二 底部電極係彼此電性隔離。該底部接觸經由一第一導體連 接至該第一底部電極及該第二底部電極經由一第二導體連 接至該頂部接觸。該底層包含一絕緣層接合至其表面，及 該弟二導體包含一金屬層係接合至該絕緣層，該絕緣層防 止該第二導體及該底層之間接觸。 本發明可被使用以製造一覆晶式發光元件（surface mountable light emitting device)，其中該發光元件包括一主 動層，及第一與第二半導體層，該主動層係位於該第一及 第二半導體層之間。該第一半導體層具有一頂部表面包含 8 200812124 該頂部接觸’及該第二半導體層具有一底部表面包含該底 部接觸。當一電位差施予在該頂部接觸與該底部接觸之間 時，電洞及電子會結合，使該發光元件產生光。 【資施方式】 本發明對應至一發光二極體將可更易於瞭解。然而， 如以下所詳述者，本發明可被使用以製造多個不同的電路 兀件。該等電路70件具有基底部係大致上與該積體電路晶 片具有相同大小。該基底部的功能類似於上面討論 部（sub-mount)但並沒有上述的限制。 土 參第圖，可更谷易了解根據本發明的一個發光二極 體提供的優點。第一圖係放置於一印刷電路板31上方的一 覆晶式發光二極體(flip-chip LED)20的截面示意圖。該發 光二極體20係藉由沈積如前述的—N型層22、一主動層 23 Li及一 P型層24於一透光基板2卜而將該發光二極體 ^造於該透光基板21。一反射電極29係沈積在該P型 i上並供做电性接觸以將電流擴散至該|>型層24及 -鏡面以反射該主動層23朝向該反射電極四的發光。該 連接娜剛路板31上的 承如上述，為提供電性連接至該Ν型層22，一平臺 25係經蝕刻前述堆疊 一電 臺25上方並瘦由雷朽a = 私極26係沈積在該平 31 . „ 電極28及錫球％連接至在該印刷電路板 31上的一對應電極33。 光的ίίΓί25上方的面積34不會產生純光，從產生 看’係為被浪費的空間，因此該平臺25的大小 地小°另—方面’該平臺25又必須足夠大以容納錫 9 200812124 球。結果是η，該平臺25 -般佔該晶粗表面積的百分之 二十，而降低最大的光輸出。 須注意的是，從該Ν型層22中的電流擴散觀點來 看，第一圖所示的結構配置並非最佳化。理想上，該Ν型 接觸要提供均勻的電流流過該主動層23。然^，第一圖的 結構配置會產生不均勻的電流，其中最靠近該平臺25的面 積相較於运離該平臺25的面積接收更多的電流。 此外，該發光二極體20產生的光必須經由該透光基 _ 板21離開。該透光基板21的材質選擇受限於使用於該Ν 型層22的材質晶格常數，而該ν型層22的材質又視該發 光二極體20所欲產生光的光譜而定。 參第二圖至第四圖，係顯示根據本發明的一發光二極 體。第二圖係發光二極體4〇的頂面示意圖，第三圖係第二 圖沿線3-3的發光二極體40的截面示意圖，及第四圖係發 光二極體40的底面示意圖。該發光二極體4〇可被看做包 括兩個主要部份，一為發光部58及另一為基底部59，兩 者係接合在一起。須注意的是，該發光二極體40為一垂直 ® 元件，因此可避免上述侧向元件產生的問題。 該發光部58包括一 Ν型層41及一 Ρ型層42，而兩 者間夾有一主動層43，當電洞及電子分別從該ρ型層42 及該Ν型層41射出並且在該主動層43結合時，該主動層 43產生光。如上述，這些層之每一層可包含一些副層 (sub-layers);然而因為這些副層非本發明重點，在此將不 詳述它們的功能。電壓係分別經由電極45及電極44作用 在該N型層41及該P型層42。為了保護該發光部58免 於受到外在環境不利影響，一透明絕緣層49係被施予形成 該發光部58的包膝（encapsulation)。 200812124 該基底部59可被視為提供複數條金屬線路於一 基板48上方或通過該絕緣基板48。該基底部59提供兩項 功能。第一，該基底部59提供該電極44及電極45&別盥 在該發光二極體40底部的共平面接觸51及52 。談 :極二與亩τ 51之間的連接係由一垂直金屬線路』 該金屬層53係接合至該電極t 該接觸51。 該電極45與該接觸52之間的連接係由 性通路(metal filled via) 47 提供。須 :: 亦可以是-金屬赫錄祕。此極45 該發光部58並經由-絕緣層57而與該 及^
型層42絕緣。 w及該P 該基底部59亦對該發光二極體4〇提供結構上的支 =該發光部58 -般具有—厚度小於5微…♦因此， 虽尚要將該發光二極體4G黏附到許多產品時該發光部 58因太縣❿無法在處理及接合步料程存 底部59—般厚度為1〇〇微米（//m)。 木以土 此外該基;59提供接合塾(咖恤心押如)係足夠 大而使得該料二極體40的—表面可被接合到—印刷電 路板或其類似構件上。承如下文所要詳述的，該電極衫 的截面較佳儘可能地小。因此，該電極45及47的對齊需 要-些精確度。如下面所要詳述的，可藉由使用_獨立的 基底部來提供需要的精確度該基底部係雜低的精確 度貼附到該印刷電路板上。 承如上述，該電極45 $大小較佳儘可能地小。該發 光部58被該電極45所消耗的部份並不會產生大量光從該 發光二極體40頂面離開。因此，將該電極45的截面積最 11 200812124 小化可使得總光輸出最大化。然而，該電極必須大於依某 些考i因素之一所決定的最小截面積。第一，通過該等^ 41-43的該電性通路(via)直徑具有一最小尺寸，係由製^ 該屯性通路的一钕刻系統所決定。通常在電性通路開孔製 程可得到一最大的高寬比(aspect rati〇)。此一高寬比一般小 於10·1。也就疋，該電性通路不會有一深度大於其直徑的 10倍。在此一例子中，該電性通路的深度係該等層41_43 的厚度，如上述，一般係小於5微米。因此，該等電性通 _ 路小於1微米。 第二個考量因素係該電極45的電阻。在高功率發光 二極體中，在沒有引入一明顯的電位降落情況下，該電極 45需要傳導一大於35〇毫安培(mA)的電流。由於該電性導 通途控的電阻反比於該電性通路的截面積，所需要的電流 置會加諸另一個限制在該電極45的截面積上。就某種程度 曰’可藉由使用一較高導電性的金屬例如銅或金來克服此 一限制。然而該電性通路的截面積仍有一較低限制。在高 電流應用上，該電性通路一般大於50微米（/zrn)。 響 根據本發明一實施例的發光二極體製造方法將於下 面詳述。如上述，本發明之一發光二極體可視為係由接合 在一起的一發光部及一基底部製造而得。參第五圖及第六 圖’係例示說明該發光部的製造步驟。第五圖係具有複數 個發光二極體的一晶圓的部份頂面示意圖。68及69為例 不的發光二極體。第六圖係第五圖沿線6_6的部份晶圓的 截面示意圖。 首先，一 N型層73、一 P盤層71及一主動層72係沈 積在一基板75上。之後，一金屬層係沈積在該p型層71 上並經圖案蝕刻以提供P型電極64。此一金屬層可包括複 12 200812124 數層副層係提供各種功能例如焊接（solderabUity)及貼合 (adhesion)。此外，適當選擇該等副層材料可提供一電極係 可供做一高度反射鏡面。由於此等結構為習知且並非本發 明重點，將不在此詳細討論。讀者可參考美國專利第 6,552,359 號、第 5,585,648 號、第 6,492,661 號及第 6,797,987 號來詳細瞭解此一功能。 該等半導體層係被蝕刻以提供邊界區域61及通孔(via) 62。這些邊界區域61將各種發光二極體分隔開來並且包含 鲁 切割線係在最後被使用來分離每一單顆終產品。該等電性 通孔係形成有一絕緣襯墊層66。該等邊界區域61亦可形 成有具同樣絕緣體的一絕緣襯墊層67。該等邊界區域61 的絕緣襯墊層係一選擇性作法。加入此一絕緣襯墊層可簡 化製程’即可減少為防止絕緣材料進入該等邊界區所需要 的上光罩步驟(masking step)。在該絕緣體被沈積之後，假 若前述接合製程需要一較平坦的表面，該發光部的頂部表 面係被平坦化，以利於接合至該基底部。在需要的情況下， 化學機械研磨製程(CMP)可被使用以提供一較平坦表面。 ⑩ 參第七圖及第八圖，係例示說明上述基底部的製造方 法。第七圖係一基底部80的部份頂面示意圖，及第八圖係 第七圖中沿線8-8的截面示意圖。該基底部8〇可製造在任 何適當基底81上。在上面例子中，該基底部除了前述導體 外不包括任何電子元件，該等導體係形成連接至該基底部 底部表面的電極。因此，任何可提供需要的結構強度及提 供/表面可製造該等導體於其上的絕緣基板皆可被使用。 然而，該基底部具有電路元件的實施例亦可被製造。在此 一例子中，該基板將與所包含的電子元件性質及用以製造 該等電子元件的製程有關。例如，就矽電路元件的應用而 13 200812124 吕，矽基底係一具吸引力的候選者。 ⑽包括位於其1部表面及底部表面的電 ，、丄垂直導體連接在一起。該等垂直導體通常藉由 從該基底81頂部延伸至其底部並以適 田的^電材枓填基這些電性通孔製造而得。該基底部8〇 ^^面土的電極係提供連接至該發光部的對應電極。一 般而cr母發光一極體對應兩個這類型電極，即電極a 與電極83。如下面詳述的，電極83提供連接至該發光二 極體的該Μ型層’及電極82提供連接至該p型層。x該= 底部頂部表面上該等電極之間的面積可選擇性填塞一絕^ 層^ 86及87所示。假如電極82與電極83之間的面積被 填塞絕緣體，那麼在87的面積亦填塞絕緣體係可輕易完 成，因為此一面積係在相同步驟中被填塞絕緣體。在該絕 緣體被沈積之後，係可選擇性地以例如化學機械研磨製程 來平坦化該基底部80的頂部表面。是否前述表面需要平坦 化係視將該基底部接合至該發光部所執行製程對不均勾表 面的容忍程度而定。 承如上述，該基底部係從一磨薄至所要厚度的一片傳 統矽晶圓製造而得。在此一實施例中，首先使用反應性籬 子蝕刻方法蝕刻該晶，以形成電性通孔(via holes)。&用熱 氧化製程以形成一二氧化矽絕緣層於該矽晶圓整個被曝露 表面上及該等電性通孔表面。少量金屬沈積在該等電性通 孔表面，可使用電鍍方法(plating)以增加此一垂直電性通 孔導體的厚度。雖然該電性通孔並不需暴赫令屬穿令殖 塞，但其可以如此》用來電鍍這些電性 銅。由於前述電鍍製程會在該等電性通孔周圍造成不均勻 表面，因此，前述晶圓的兩面使用化學機械研磨製程平坦 200812124 化。此化學機械研磨製程不會移除該二氧化石夕絕緣層。平 坦化之後，該頂部及底部圖案化金屬層係沈積在該二氧化 矽層上。 須注意的是，該等電性通孔不需要完全被金屬填塞。 形，於該等電性通孔内部並具有足夠厚度的一金屬層係足 以提供該基底部頂部及底部表面上該等金屬層之間的垂直 電性連接。 該發光部及基底部係以晶圓級方式製備。之後，該發 ♦光部及基底部係接合在一起，並進一步加工處理該發光^ 以完成與該基底部的連接。 參第九圖，係上述該發光部與該基底部接合之前部份 截面示意圖。該發光部係正面朝下並定位以使得該等電性 ，孔62位於該等電極83 一端上方。該發光部6〇上方的該 等電極64係定位鄰接該基底部8〇上方對應的該等電極 82 〇 一參第十圖，係該基底部與該發光部接合在一起後的截 面不意圖。該基底部及發光部上的該等電極係彼此對應接 合。可使用任何適當的接合製程。此一接合步驟較佳在晶 圓級完成。晶圓級接合技術為習知，在此不再詳述。在本 =明中使用熱壓縮接合(thermal compression bonding)的技 術特別有用。此等技術係將兩個部件壓合在一起，然後進 行加熱以使得在此二部件上對應的金屬塾接合在一起。熱 壓&接合方法已被使用在銅墊、金墊及銘墊上。此外，假 如該等絕緣體由二氧化矽製得，該等具有平坦表面之絕緣 體對應的面積其與其它平坦絕緣體表面並列，亦可被使 用。最後，亦可使用其中一欲接合面覆蓋適當焊錫的接合 技術。 15 200812124 參第十一圖，係該發光部60及該基底部80接合在一 起並且該基板75已經被移除後的截面示意圖。該基板75 的移除方式係視該基板75的組成而定。就氮化鎵發光二極 體(GaN LEDs)形成在藍寶石（sapphire)基底的例子而言，可 使用發光波長不會被藍寶石基底嚴重吸收但卻被氮化鎵強 度吸收的光源穿過該藍寶石基底照射該等氮化鎵層以使該 監寶石基底與該等氮化鎵層分離。來自該光源的能量係集 中在氮化鎵-藍寶石交界，而使得氮化鎵沿著該藍寶石交界 • 面液化。該藍寶石基底即可從該等氮化鎵層上移除，而該 專氮化嫁層仍貼附在該基底部上。此一製程為習知的雷 射剝離〇361^随（^£)製程，係描述於美國專利第6,〇71，795 號、第6,420,242號及第5,335,263號。此一製程特別適用 於從鋁鎵坤化合物(AlGaAs)、銘銦鎵磷化合物(AlinGaP)、 鋁錮鎵氮化合物(AlinGaN)及鎵砷磷化合物（GaAsP)製造 的發光部。須注意的是，在此一元件中的該半導體部的厚 度小於10微米（#m)。 當以化學機械研磨製程移除該基板75，該N型層73 • 的一部份亦會被移除，而留下如第十一圖所示該等電性通 孔鳊壬開口狀。當該基板75係以上述雷射剝離技術 (/aser lift 0ff)移除，蓋住該等電性通孔一端的該絕緣體必 須以額外的步驟移除。例如，該N型層73需被光罩遮住 ，施以蝕刻劑以移除該絕緣體的一端部部份。另外，被曝 ，層，被施予化學機械研磨製程以移除在該等電性通孔端 部=絕緣體。任何可使該主動層及該p型層對應區域中的 該絕緣材料保留完整的方法皆可被使用。 入在供做該N型電極連接的該電性通孔被開孔之後，一 金屬係沈積於該等氮化鎵層中的該絕緣電性通孔内，以完 16 200812124 成該N型層73與該電極83之間的連接，如元 所示。在該等邊界區域中的該等開口 96係可選擇性金 屬或在金屬連接95沈積時使用的光阻層填塞。在一奋> ' 中，在該等邊界區域中的該等開口係在最後匕 (metallization)過程中保持開口狀。之後，一透明絕緣體係 被沈積在該N型層73上方。該透明絕緣體係埴入哕邊界 區域的該等開口 96,以形成如第三圖所示的包Λ膠層 (encapsulation layer) 49。為利於將該晶圓切割成獨二曰:曰
粒，沿著切割線的該開口 96部份區域係保留並未被該透= 絕緣體包覆。 ~ 參第三圖，在操做該發光二極體40過程，該電極45 係提供電子予該N型層41，及該電極44提供電洞。當電 流理想擴散時，會使得電子及電洞均勻分佈在該主動^二 表面上。該電極44係覆蓋該P型層42大部份表面積S，故 可藉由該電極44射出電洞至該P型層42來達到此一目 標。相反地，該電極45僅覆蓋該N型層41的一小部份表 面，在該N型層41中電子分佈會較不如想要的。 在本發明實施例中，係藉由使用包括複數條細輻條 (thin spokes)的一頂部電極來解決此一問題。該等細輻條係 使電流更均勻分佈在該N型層41表面上。參第十二圖， 係本發明發光二極體的另一實施例的頂視示意圖。發光二 極體100具有一頂層101係類似於上述的該N型層41。電 極102係經由位於該頂層1〇1中心的一金屬填塞電性通路 103連接經過該發光層。複數個細電極102係從該金屬填 塞電性通路103向外延伸，以提供直接的電流途徑予該頂 層101的其它部份。由於光經由該頂層101發出，該等細 輻條尺寸大小及其數目係經選擇，以使被該等細輻條金屬 17 200812124 反射或吸收造成的光損失降至最低。雖然該等細電極係配 置成輻射狀圖案，但其它不會佔據大面積表面且可均勻分 佈電流的圖案亦可被使用。在本發明實施例中，發光面被 該等細電極佔據的面積小於該發光面面積的百分之二十。 上述本發明實施例中所使用的結構係該N型層位於 該整個晶片頂部面積並供做一發光面。此種結構係相容於 大多數發光二極體製造方法，於其中該N型層係最先沈積 在基板上，以使該p型摻質擴散進入其它層伴隨的問題減 鲁 至最少。 二 此種結構亦具有觀看上的優點，因在許多材料系統中 =p型層相較於該N型層具有明顯較大電阻，該p型層在 提供主動層均勻電荷密度的電流擴散上會明顯較有困^。 拉如上述，在上面實施例中，該p型層係與大的底部電極 觸’因此不會有明顯電流不均勻流過該層的問題存在。 然而’本發明可使用其它的發光二極體結構。為簡化 Z面討論，光經過而出射的該層稱做該發光二極體的頂 鲁 _，而接觸該基底部的該層稱做底層。上述的名稱與特定 二的摻雜無關。例如，在一些製造發光二極體的材料系統 足，該p型層可先沈積而不會有嚴重的擴散問題。在本例 ’該頂層是該p型層。 一 本發明上述實施例中，該等發光二極體為簡單的三層 =件’其中該主動層係夾於一 P型層與一 N型層之間。^ 上，該三層中可以每一層包含不同合金組成及不同摻 畏度的複數層，以提高光輸出、歐姆接觸、功率及電流 汽散等特性。這些結構為熟悉該項技術領域人士所熟知。L 一 本發明上述實施例中，該等發光二極體為簡單的三層 疋件’其中該主動層係失於一 p型層與一 N型層之間。, 18 200812124 最終結構係為一 p-i-n二極體。承如上述，在許多材料系統 中，該P型層造成電流擴散及電阻的問題。該N型層 型層可視為消耗電量的電阻，此一被消耗的電量不^產生 任何光。因此，高電阻層會導致低功率及高操作溫度。更 複雜的發光二極體結構設計藉由將該P型層厚度最小化以 減少這些問題。在這些元件中，元件的其它層皆^ N型層， 以提供較佳的電流擴散。這些發光二極體係為習知，在此 不再詳細討論。一穿隧二極體接面（tunnel diode junction) 馨 係引進該發光二極體本體結構中，以提供一p型層的過渡 區(transition)。也就是，該發光二極體具有一 η_ρ>4-η結構， 其中該n-p接面係一逆向偏壓穿隨二極體，且該p型層相 當薄。由於電流擴散功能係在該N型層達成，該p型層可 以相當得薄，因而P型材料伴隨產生的該等問題可明顯減 小。為了正確選擇材料及摻質，該穿隧二極體帶來的耗損 係被電流擴散的提升及較低元件電阻大大抵消。 、 本發明上述實施例中，該發光部的頂層係藉由從該發 光二極體頂面經過該發光二極體延伸至該發光二極體底面 _ 的金屬填塞電性通路連接至該基底部頂面的一對應電極， 接著連接至該基底部底面的一焊墊。然而，可使用連接該 發光二極體頂層至該基底部底面一電極的其它作法。 f第十三圖及第十四圖，係顯示本發明發光二極體的 ^ 一貫施例。第十三圖係一發光二極體2〇〇的頂視圖，及 第十四圖係第十三圖沿線14_14的截面圖。該發光二極體 200包括一發光部210及一基底部22〇，係執行功能類似上 述發光二極體40。該發光部21〇包括一主動區夾於一 p型 層213及一 N型層211之間。該p型層213的電性接觸係 由電極217提供’其係沈積在該p型層213表面上。該n 19 200812124 型層211的電性接觸係由電極215提供，i 已，底部220後沈積在該；;型層2i=發光部 S 供接觸以連接電極爪及215 發光部210接合至該基底部220之前電 t其广ί沈積在基板221上。電極214將該發光部21〇及 該基底口Ρ 220接合在-起並提供連接該ρ型層213至該恭 極223的部份電路途徑。此一電路途徑的其餘部份則=
垂直導體222提供。同樣地’一垂直導體21Μ皮使用來完 成該電極215及214之間的連接。 ^該發光二極體200的製造方法將於下面詳述。首先參 第十五圖及第十六圖，係顯示出欲接合至一發光部晶圓 的一基底部晶圓240的一部份。 第十五圖係晶圓240的一頂視圖，及第十六圖係第十 五圖沿線16-16的晶圓240截面圖，其顯示部份的三個基 底元件241-243。晶圓240係從一絕緣基板250製造而得。 深溝渠252係先被蝕刻出來並以金屬鍍敷以提供該絕緣基 板250頂部及底部的電性連接。另外，這些溝渠可完全被 金屬填塞。在這些圖所示的例子中，該等溝渠截面為矩形； 然而，可使用其它形狀。在溝渠蝕刻之後，圖案化的金屬 層251及257係沈積在該基板250的頂面及底面上，以提 供結合每一元件之該基底部的各種電極。 該發光部的製備方法類似於第五圖及第六圖所示的 方法，在此不再詳述。在此例子中，並不會製造第五圖及 第六圖所示的電性通孔62。 參第十七圖至第二十圖，係顯示具有發光二極體20 結構的一發光二極體製造方法。首先係將具有該等發光部 20 200812124 的一晶圓接合至具有該等基底部的一晶圓上。第十七圖顯 示出接合前的該兩個晶圓，係互相對齊但仍分開。發光晶 圓270包括一主動層274係夾於一 P型層273及一 N型層 272之間’該等層皆已沈積在一基板271上。該發光晶圓 270仍包括一圖案化電極層275係提供電性連接至該p型 層273。蝕刻該等層272-275以形成溝渠276。 前述二晶圓的接合係每一個元件中電極275及251接 合在一起及該等電極251之間間隙對齊於該等溝渠276。 ⑩ 在每一元件中溝渠252的一部份281位於部份電極251下 方，以在此一位置形成與該電極251的電性連接。該溝渠 252的其餘部份不會接觸電極251，因此該溝渠252與對應 晶圓上相鄰元件的部分電極251之間具有一非導通間隙 (non-conducting gap)282 〇 參第十八圖，在該等晶圓接合之後，該基板271係被 移除及溝渠276係被填塞絕緣體277例如二氧化矽。該絕 緣體277係被蝕刻形成一溝渠278，如第十九圖所示。該 溝渠278位於部份溝渠252上方。該溝渠275可延長該g _ 渠252的長度或僅一部份該溝渠252的長度。一圖案化電 極279亦延伸進入該溝渠278。若需要的話，一或多層1 明材料層可施予在該等晶圓上以保護頂部表面。為簡化圖 式，這些層被省略。 在上述製程的最後步驟中，係藉由切割接合的晶圓以 將該等元件單獨分離出來。在一實施例中，該等元件係沿 著線285切割。此種切割將溝渠252分成兩個垂直電極2& 及288。電極287成為第十四圖所示的電極222，及電極 288成為弟十四圖所示的電極218。 參第二十一圖，係前述接合的晶圓在切割之前的部份 21 200812124 如上述，該頂部電極279可包括複數個導體29i 係可擴散該發光部頂部表面的電流。 ㈣中’—絕緣層係保護底部層不會與成為 以基底u頂層之間連接的該垂直導體短路。在上述例 子工，該絕緣層延伸至_層_面。然而，該絕緣層並 ^要-路延伸至該頂層職。本發明係只要該絕緣層覆 盍淖份該底層及主動層使得該垂直導體不會與這些層之一 短路即可。
雖然本發明係以發光二極體為例來加以描述，但是本 ^明仍包含μ的频電路或電路元件接合錢基底部的 貝施例。為簡化下面的討論，㈣魏此 =複數麵立電路元件組成的元件。本發喊特別有^ 於女置在該基底部上的元件需要在該元件頂面上具有一第 -接觸及在該7G件底面上具有—第二接觸以及該元件具有 =或多層必須被保護免於與形成該元件頂面連接的該垂直 導體短路的元件例子。例如，垂直腔面發射雷射 (Vertical-Cavity Surface-Emitting Laser，VCSEL)即具有此 ，結構，因此可結合一基底部，以提供根據本發明的一覆 曰曰式垂直腔面發射雷射（a surface mountable VCSEL)。 本發明元件的該基底部具有一面積係接近最終元件面 積大小，因此，該等最終元件相較於傳統積體電路封裝中 由晶粒或晶片組成的該等積體電路元件可彼此更靠近地置 放在一起。本發明對於提供其基底部小於該積體電路晶片 :¾日日粒頂面面積兩倍的覆晶式晶片（surfaee m〇untabie chip) 特別有用。 本發明特別有用於電路元件係由鋁鎵砷化物(A1GaAs) 系、銘銦鎵磷化物(AlInGaP)系、|呂銦鎵氮化物(AllnGaN) 22 200812124 系，或鎵砷磷化物(GaAsP)糸材料製成且安置在一石夕基板或 陶磁基板的元件。如上述，氮化鎵元件層可藉由雷射照射 與其下方的藍寶石基底分開來。此外，矽基底提供有效的 熱轉移，而適用於高功率元件。
本發明上述實施例係關於具有兩個電極的電路元 件，一在其底部表面及一在其頂部表面。在此一例子中， 該基底部亦包含兩個對應電極係連接至該電路元件電極並 終止在製作完成的晶片底部表面的焊墊上。然而，本發明 亦可製造出具有多於兩個元件電極及在該基底部底部表面 具有多於兩個導電焊墊的元件。 上述的實施例在該發光二極體上及該基底層頂面上 使用單層電極。然而，本發明亦包含一或多個電極包括多 重層的實施例。再者，該等多重層可包括具有不同空間圖 案的絕緣副層係藉由該等層之間的垂直導體做連接。例 如，該等多重層適用於對於具有多個接觸點在其表面上且 這些接觸點係連接到未直接位於該等接觸點下方的底層上 方位置的發光二極體。 曰 此外，該等多重層適用於具有非常大直徑垂直導體的 例子中。假如使用厚的基底部，則該等垂直電性通孔的最 小尺寸係由蝕刻該電性通孔的蝕刻製程所決定。因為製程 會限制該等餘刻通口的高寬比(the aspeetrati。），—般係限 制該等通孔(via)直徑大於其深度的四分之一，該通孔㈣) 的頂面大小可相當地大而侷限該底部電極在該發光二極體 上的位置及大小。此-問題可藉由以具有—較小通孔㈣ =該#ϋ屬填塞通孔上方的—薄絕緣層覆蓋在該基底 :二、：口解決。具有所要尺寸大小的電極即可沈積在該 絶緣層上所要的位置。 23 200812124 論的該等發錢。層3ΐ3的連接係由連接至 的電極311所提供。為簡化圖式，垂;^體312 電性通孔内部的該絕緣層係從圖中省略。垂 佳具有一小戴面積以與連接至該層313的—且所带+ = 電性連接一致。 ，、”而适谷的 電極311藉由金屬填塞電性通孔322連接至詨 極323。如上述，該等電性通孔的最小直徑係由 成該等電性通孔的該等層厚度所決定。發光部3ig 一 = 基底部320薄很多。例如，該發光部31〇厚度可以是^ 微米。相反地，該基底部320必須足夠厚以防1最^品 的斷裂，一般具有-厚度大於刚微米。電性通孔㈣)3= 一般較電性通孔(Via)312寬很多。在一些例子中，該電性 通孔322很寬以致於該電極314的尺寸大小必須被限制， 以防止與該電性通孔322内的金屬產生短路。然而對本發 明較有利的是該發光部底面上的電極儘可能大，以使在該 發^部内部的電流擴散最佳化。第二十二圖所示的實施^ 係藉由使用一二層頂部電極325來解決此一問題。該三層 頂部電極325具有兩個圖案化金屬層係由一絕緣層326隔 開。該頂層金屬層係經圖案蝕刻以提供電極328及329。 電極328經由層326中的一小電性通孔連接至該電性通孔 322 ’以在電極314大小未受到嚴格限制情況下，提供從電 陡通孔312至電性通孔322的一中間途徑(transition)。電 極329經由電極331提供電極314與電極332之間的連接。 該電極331係在電極325底層圖案蝕刻形成。 本發明上述實施例使用金屬填塞電性通孔以實現該等 24 200812124 垂直導體。然而，本發明可以使用其它形式的垂直導體。 例如，具適當摻雜矽的垂直導體亦可被使用。此等結構為 習知技術，在此不再詳述。 熟悉該項技藝人士根據前述發明内容及所附圖式將 易於明瞭本發明的各種修飾及變化。本發明僅受限於下述 申請專利範圍所涵蓋範圍。
25 200812124 【國式簡單說明】 一覆晶式發光二 第一圖係安置在一印刷電路板上的 極體20的截面圖。 圖係本發明發光二極體的—實施㈣頂視圖。 弟二圖係第二圖沿線3-3的截面圖。 第四圖係發光二極體4〇的底視圖。 圖 第五圖係具有複數個發光二極體的晶圓的部份頂視
第六圖係第五圖沿線6-6的截面圖。 ΐ七圖係多個元件的—基底部部分頂視圖。 第八圖係第七圖沿線8_8的截面圖。 第九圖係該發光部及基底部未接合之前的部份截面 圖。 第十圖係該發光部及基底部接合之後的截面圖。 第十-圖係該發光部及基底部接合之後並且該基底 已被移除之後的截面圖。 ，十二圖係本發明發光二極體另一實施例的頂視圖。 巧十二圖係本發明發光二極體另一實施例的頂視圖。 第十四圖係第十三圖沿線14-14的截面圖。 第十五圖係本發明一基底部晶圓的頂視圖。 第十六圖係第十五圖沿線16-16的截面圖。 第十七圖至第二十圖係具有發光二極體20結構的發 光二極體製造方法各步驟對應結構截面圖。 第二十一圖係接合的晶圓切割之前該接合的晶圓部 份頂視圖。 第二十二圖係本發明發光二極體另一實施例的截面 26 200812124 【主要元件符號對照說明】 2〇…-發光二極體 22-…N型層 24…-P型層 26-—-電極 28-—電極 30—錫球 32、33----對應電極 40—發光二極體 42——P型層 44、45、47 —電極 48—絕緣基板 51、52-…接觸 57…-絕緣層 59--------基底部 61 -邊界區域 64—P型電極 67-…絕緣襯墊層 71…-P型層 73…-N型層 80-—基底部 82、83-----電極 95—連接 100…-發光二極體 102 —電極 200—發光二極體 211…-N型層 21 —""透光基板 23-…主動層 25…-平臺 27—-錫球 29-…反射電極 31--—印刷電路板 34—-面積 41…-N型層 43…-主動層 46-…垂直金屬線路 49-…透明絕緣層 53-…金屬層 58-…發光部 60…-發光部 62—電性通孔 66-…絕緣襯墊層 68、69-…發光二極體 72-…主動層 75-—^基板 81 ----基底 86、87-…絕緣層 96—開口 101-…頂層 103-—金屬填塞電性通路 210…-發光部 212-…主動層 27 200812124
213-…P型層 214、215、217----電極 218-…垂直導體 220-…基底部 221 -基板 222-…垂直導體 223、224-----電極 241、242、243——基底元件 240—晶圓 250—基板 251 —電極 252—溝渠 257·…金屬層 270-—發光晶圓 271 -—基板 272…-N型層 273-…P型層 274-…主動層 275、276、278…-溝渠 277-…絕緣體 27 9----頂部電極 281-…溝渠的一部份 282-----導通間隙 285-—線 287、288—垂直電極 291-…導體 300-…發光二極體 310…-發光部 311 電極 312…-垂直導體 313…-層 314-—電極 320—^基底部 322電性通孔 323——底部電極 325——三層頂部電極 326—層 328-—電極 331、332…·電極 329—電極 28

Claims (1)

  1. 200812124 十、申請專利範圍： 1·-種7L件，其包括—電 底層該二包一括複购 層包含二底二一頂表面具有-頂部接觸於其上及該底 需在今頂—底部接觸於該底表面上，該電路元件 二在=頂部接觸及職部接敎間具有-電位差才能操 該基底部包含一基底具有一 面係接合至該底層“基底底面包含;二及 體id1係彼此電性隔離，該底部接觸經由一第一導 弟—底部電極及該第二底部電極經由一第二導 體連接至該頂部接觸； -道il該底層包含—絕緣層接合至其表面，及其中該第 笛二、胃匕合一金屬層係接合至該絕緣層，該絕緣層防止該 弟一¥體及該底層之間接觸。 •如申請專利範圍第！項所述之元件，其中該基底部 頂部電極係接合至該基底頂面，該第—導體包含一 V體係將該頂部電極連接至該第一底部電極。 3·如申凊專利範圍第2項所述之元件，其中該電路元 件包括一發光元件係包含一主動層及第一與第二半導體 】丄該主動層係位於該第一及第二半導體層之間，該第一 一導體層具有一頂部表面包含該頂部接觸及該第二半導體 層具有一底部表面包含該底部接觸，當一電位差施予在該 頂部接觸與該底部接觸之間時，電洞及電子會結合，使該 發光元件產生光。 29 200812124 4·如申請專利範圍第3項所述之元件，其中該電路元 件包含紹鎵砷化物(AlGaAs)、鋁銦鎵填化物(AlInGaP)、鋁 銦鎵氮化物(AlInGaN)，或鎵砷磷化物(GaAsP)。 —5·如申晴專利範圍第1項所述之元件，其中該基底包 含一石夕晶圓或一陶磁材料。 _ 6·如申请專利範圍第3項所述之元件，其中該發光元 件包含一發光二極體。 7·如申請專利範圍第3項所述之元件，其中該發光二 極體包含一雷射二極體。 件勺，2專利範圍第3項所述之元件，其中該發光元
    層= 絕緣層及該主動層電性隔離於該第二;導二 9.如申請專利範圍第3項所述之元件 ‘體層、該主動；；5辞繁-主谐 、“弟半 ^ ^ μ 一半¥體層包含一外表面及i中 該心緣層包含-絕緣層係接合至該外表面。 中 10·如申請專利範圍第3項 觸覆蓋該第-料⑽少於該頂部接 30 200812124 11. 如申請專利範圍第1項所述之元件，其中該電路元 件的厚度少於10微米（M m)。 12. 如申請專利範圍第1項所述之元件，其中該底部接 觸包含一鏡面元件具有大於百分之五十的反射率。 13. 如申請專利範圍第3項所述之元件，其中該基底部 的厚度係該電路元件厚度的5倍。 14. 如申請專利範圍第1項所述之元件，其中該第二導 體包含一金屬電性通路(metal via)連接該基底頂面至該第 二底部電極。 15·如申請專利範圍第1項所述之元件，其中該第二導 體包含一金屬層係接合至該基底的一外表面。 16.如申請專利範圍第1項所述之元件，其中該第一導 體包含一金屬層係接合至該基底的另一表面。 17·如申請專利範圍第2項所述之元件，其中該一導體 包含一金屬電性通路連接該頂部電極至該第一底部電極。 18.如申請專利範圍第1項所述之元件，其中該基底部 的該基底底面具有一面積少於該第二半導體層的該頂部表 面面積的兩倍。 31
TW096129639A 2006-08-11 2007-08-10 Surface mountable chip TWI344711B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/502,940 US7439548B2 (en) 2006-08-11 2006-08-11 Surface mountable chip

Publications (2)

Publication Number Publication Date
TW200812124A true TW200812124A (en) 2008-03-01
TWI344711B TWI344711B (en) 2011-07-01

Family

ID=39049817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129639A TWI344711B (en) 2006-08-11 2007-08-10 Surface mountable chip

Country Status (9)

Country Link
US (3) US7439548B2 (zh)
EP (1) EP2052420A4 (zh)
JP (1) JP5431936B2 (zh)
KR (1) KR101214297B1 (zh)
CN (1) CN101517758B (zh)
HK (1) HK1129950A1 (zh)
MY (1) MY147999A (zh)
TW (1) TWI344711B (zh)
WO (1) WO2008021982A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779441B2 (en) 2009-12-04 2014-07-15 Toyoda Gosei Co., Ltd. Semiconductor light emitting element with first and second electrode openings arranged at a constant distance
TWI493760B (zh) * 2013-02-04 2015-07-21 發光二極體及其晶片板上封裝結構
TWI615999B (zh) * 2016-12-30 2018-02-21 光寶光電（常州）有限公司 發光二極體封裝結構
US10164142B2 (en) 2017-01-20 2018-12-25 Advanced Optoelectronic Technology, Inc. Flip chip light emitting diode and method of manufacturing the same

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE102008028886B4 (de) * 2008-06-18 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
TWI480962B (zh) * 2009-04-09 2015-04-11 Lextar Electronics Corp 發光二極體封裝以及發光二極體晶圓級封裝製程
DE102009039890A1 (de) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung
JP5882910B2 (ja) * 2010-01-19 2016-03-09 エルジー イノテック カンパニー リミテッド パッケージおよびその製造方法
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP4866491B2 (ja) * 2010-04-01 2012-02-01 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
TWI483419B (zh) * 2010-05-10 2015-05-01 Advanced Optoelectronic Tech 發光二極體及其製造方法
DE102010024862A1 (de) * 2010-06-24 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
US20120061700A1 (en) * 2010-09-09 2012-03-15 Andreas Eder Method and system for providing a reliable light emitting diode semiconductor device
US8610161B2 (en) 2010-10-28 2013-12-17 Tsmc Solid State Lighting Ltd. Light emitting diode optical emitter with transparent electrical connectors
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
DE102011012924A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
WO2012153370A1 (ja) * 2011-05-12 2012-11-15 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP5887638B2 (ja) 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
WO2012164431A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
TWI495041B (zh) * 2011-07-05 2015-08-01 Sony Corp 半導體裝置、用於半導體裝置之製造方法及電子設備
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
CN103650171B (zh) 2011-07-15 2018-09-18 亮锐控股有限公司 将半导体装置结合到支持衬底的方法
WO2013021305A1 (en) * 2011-08-10 2013-02-14 Koninklijke Philips Electronics N.V. Wafer level processing of leds using carrier wafer
CN102569599A (zh) * 2011-11-08 2012-07-11 无锡瑞威光电科技有限公司 晶圆级led透镜封装结构及方法
US9863616B2 (en) 2012-01-30 2018-01-09 Bridgelux Inc. Circuit board for LED applications
TWI546979B (zh) 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012215265B4 (de) * 2012-08-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer laserdiode, halterung und laserdiode
KR102065390B1 (ko) * 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
CN103151447B (zh) * 2013-03-11 2016-03-02 厦门市三安光电科技有限公司 一种双面发光二极管结构及其制作方法
CA2912594A1 (en) * 2013-05-16 2015-02-19 National Institute Of Aerospace Associates Radiation hardened microelectronic chip packaging technology
TWI609151B (zh) * 2014-02-25 2017-12-21 綠點高新科技股份有限公司 Lighting device and its manufacturing method
KR102227085B1 (ko) * 2014-03-05 2021-03-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
DE102016205308A1 (de) * 2016-03-31 2017-10-05 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip
CN108269898B (zh) * 2016-12-30 2019-10-18 光宝光电(常州)有限公司 发光二极管封装结构
US10374386B1 (en) * 2018-06-07 2019-08-06 Finisar Corporation Chip on carrier
US11264527B2 (en) * 2018-10-01 2022-03-01 Medtronic, Inc. Integrated circuit package and system using same
TWI840048B (zh) * 2022-12-25 2024-04-21 台亞半導體股份有限公司 發光二極體電流導流裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2000077713A (ja) * 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 半導体発光素子
JP2000244010A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP3891115B2 (ja) * 2001-04-17 2007-03-14 日亜化学工業株式会社 発光装置
CN1189950C (zh) * 2001-07-23 2005-02-16 连勇科技股份有限公司 可表面粘着并具有覆晶封装结构的发光半导体装置
JP4239508B2 (ja) * 2002-08-01 2009-03-18 日亜化学工業株式会社 発光素子
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
CN1759492B (zh) * 2003-03-10 2010-04-28 丰田合成株式会社 固体元件装置的制造方法
JP2004356230A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 発光装置およびその製造方法
US8835937B2 (en) * 2004-02-20 2014-09-16 Osram Opto Semiconductors Gmbh Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
JP2005277372A (ja) * 2004-02-25 2005-10-06 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
JP4457826B2 (ja) * 2004-09-22 2010-04-28 三菱化学株式会社 窒化物半導体を用いた発光ダイオード
CN100487931C (zh) * 2004-09-27 2009-05-13 松下电器产业株式会社 半导体发光元件及其制造方法和安装方法、发光器件
CN100561758C (zh) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
JP2006173196A (ja) * 2004-12-13 2006-06-29 Citizen Electronics Co Ltd 発光素子及びこれを用いた発光ダイオード
TWI374553B (en) * 2004-12-22 2012-10-11 Panasonic Corp Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779441B2 (en) 2009-12-04 2014-07-15 Toyoda Gosei Co., Ltd. Semiconductor light emitting element with first and second electrode openings arranged at a constant distance
TWI493760B (zh) * 2013-02-04 2015-07-21 發光二極體及其晶片板上封裝結構
TWI615999B (zh) * 2016-12-30 2018-02-21 光寶光電（常州）有限公司 發光二極體封裝結構
US10164142B2 (en) 2017-01-20 2018-12-25 Advanced Optoelectronic Technology, Inc. Flip chip light emitting diode and method of manufacturing the same
TWI657598B (zh) * 2017-01-20 2019-04-21 榮創能源科技股份有限公司 覆晶發光二極體及其製造方法

Also Published As

Publication number Publication date
WO2008021982A2 (en) 2008-02-21
EP2052420A4 (en) 2014-08-20
CN101517758A (zh) 2009-08-26
US7632691B2 (en) 2009-12-15
US20080315241A1 (en) 2008-12-25
WO2008021982A3 (en) 2008-07-03
US7439548B2 (en) 2008-10-21
KR20090057382A (ko) 2009-06-05
EP2052420A2 (en) 2009-04-29
US7863626B2 (en) 2011-01-04
JP2010500780A (ja) 2010-01-07
US20080035935A1 (en) 2008-02-14
KR101214297B1 (ko) 2012-12-20
MY147999A (en) 2013-02-28
CN101517758B (zh) 2012-03-14
US20100052003A1 (en) 2010-03-04
HK1129950A1 (en) 2009-12-11
TWI344711B (en) 2011-07-01
JP5431936B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
TW200812124A (en) Surface mountable chip
US11563158B2 (en) Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US8598617B2 (en) Methods of fabricating light emitting diode packages
JP5767184B2 (ja) ワイヤボンディングのないウェーハ段階のｌｅｄ
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US8309979B2 (en) Electrically isolated vertical light emitting diode structure
CN103477456B (zh) 具有波长转换层的发光装置
EP2533313B1 (en) Light emitting diode
US20130146936A1 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
US20100308301A1 (en) Semiconductor light-emitting device
TW201234679A (en) High voltage wire bond free LEDs
JP5922236B2 (ja) 発光装置およびその製造方法
CN107112404B (zh) 发光装置
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
TW201025680A (en) Optoelectronic semiconductor body
JP7112596B2 (ja) 半導体発光デバイス
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
TW201203611A (en) Light emitting device and its manufacturing method
TW201234684A (en) Light-emitting diode device and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees