TW200803673A - Wiring substrate and manufacturing method thereof, and semiconductor apparatus - Google Patents

Wiring substrate and manufacturing method thereof, and semiconductor apparatus Download PDF

Info

Publication number
TW200803673A
TW200803673A TW096121881A TW96121881A TW200803673A TW 200803673 A TW200803673 A TW 200803673A TW 096121881 A TW096121881 A TW 096121881A TW 96121881 A TW96121881 A TW 96121881A TW 200803673 A TW200803673 A TW 200803673A
Authority
TW
Taiwan
Prior art keywords
wiring
wiring pattern
substrate
layer
insulating layer
Prior art date
Application number
TW096121881A
Other languages
English (en)
Inventor
Shigetsugu Muramatsu
Tsuyoshi Kobayashi
Takashi Kurihara
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200803673A publication Critical patent/TW200803673A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

200803673 九、發明說明： 【發明所屬之技術領域】 本揭示案係關於一種佈線基板及其製造方法， 〃 導體裝置。更特定言之，本揭示案係關於一種特：為：: 層之間的一電連接結構的佈線基板及其製造方法， 使用此佈線基板之半導體裝置。 種 【先前技術】 在用於穿過一絕緣層而壓層及形成佈線層之多層佈線 基板中，一種用於藉由在一絕緣層中形成一介層孔^電鍍 該介層孔並形成一佈線圖案之傳導部分（介層）來作為= 接的方法被用作用於電連接在該等佈線層之間的佈秦乳 案的方法。 θ 圖9Α至圖9Ε展示藉由增層法的形成步驟以作為一多層 佈線基板之製造方法之一實例。圖9Α為在一佈線圖案12 幵> 成於一底層1 0之一表面上之後，形成一絕緣層14以便 覆蓋一基板之整個表面的狀態。藉由壓層（例如）一環氧樹 脂薄膜來形成該絕緣層14。接著，在絕緣層14中形成介 層孔14a，使其與電連接在層之間的佈線圖案之一區域對 準’且隨後相對於基板執行無電極鍍銅且在絕緣層1 4之 一表面上形成一電鍍晶種層16(圖9B)。 隨後，在絕緣層14之表面上形成一光阻圖案18以便暴 露一用作佈線圖案之區域（圖9C)。隨後，使用電鑛晶^ 層16作為一電鍍之電力供應層而執行電解鍍銅且將鑛鋼 20沈積於電鍍晶種層16之一暴露表面上（圖9D)。圖 312XP/發明說明書(補件)/96-07/96121881 6 200803673 展示移除光阻圖案18且隨後移除電鍍晶種層16之暴露於 絕緣層14之表面之部分且一佈線圖案22形成為一獨立圖 案的狀態。 填充介層孔14a之鍍銅20成為用於在下層之佈線圖案 12與上層之佈線圖案22之間形成電連接的介層2〇&。其 成為下層之佈線圖案12經由介層2〇a電連接至上層之佈 線圖案22的狀態。 θ
[專利參考文獻Π曰本專利未審查公開案第H 號 圖^至圖9Ε中所展示之佈線基板之製造方法展示一用 於層豐一絕緣樹脂及形成介層孔且隨後藉由半添加法形 成一佈線圖案的方法。除此方法之外，佈線圖案之製造方 法包括諸如添加法或減去法之方法。
士當在此等製造步驟中在絕緣層14中形成介層孔… 時，介層?L 14a係藉由雷射加工而形成，但藉由此雷射加 =介層孔14a之處理方法具有—些問題。此係因為雷射 機為之加工昂貴’且由於現代佈線基板中之佈 列密度變高而使形成於絕緣層中之介層孔之數目極大W 又，在用於在—絕緣層中形成介層孔且藉由介層來電 =層：間的佈線圖案之方法的情況下，存在抑制以高密 又、線圖案的問題。在經由介層連接佈線圖案的^ 下，有必要在介層與佈線圖案之間的連接部分中形成—I 有大於層孔之開口直徑之直徑的連 佈線密度之限制。 、又 S12XP/發明說明書(補件)抓〇7/9612188ι 7 200803673 圖i 〇A展不-區域之截面組態，在該區域中，介層孔 W形成於絕緣層14，且下層之佈線圖案12經由一介層 21連接至上層之佈線圖* 22。圖展示介層孔⑷及 形成於上層之佈線圖案22 t之-墊22a的平面排列。圖 l〇C展不在下層之佈線圖案12之介層孔14a中之一墊12a 的平面排列。以一大於介層孔…之直徑之直徑形成塾 22a的原因係由於考慮到處理變化需確保介層孔部分中之 連接的可靠性。 當用於連接之墊形成於佈線圖案之連接部分中時，導引 導線22b之間的排列距離甚至在佈線圖案之導引導線2化 如圖11A、圖11B所展示以薄寬度形成時亦受到墊22&的 排列之限制。圖11A為成直線對準墊22a之情況，且圖 11B為以錯列狀態排列墊的實例。又，在墊未集中排 列之區域中，迂迴並形成導引導線22b以使得其不干擾墊 22a，使得佈線圖案之長度變長。又，當在佈線之中^存 在較寬部分（如用於連接之墊）時，有佈線之電特徵劣化 問題。 此外，現代半導體裝置中已大量使用藉由覆晶接合來安 裝半導體元件的產品。在此等產品中，在一半導體元件與 一佈線基板之間進行覆晶接合之後，執行用一底部填充樹 脂填充該半導體元件與該佈線基板之間的間隙之操作。然 而’半導體元件與佈線基板之間的間隙距離隨半導體元^ 之連接墊變多而變窄，使得難以執行用該底部填充樹脂填 充半導體元件與佈線基板之間的間隙之操作。 312ΧΡ/發明說明書(補件)/96-07/96121881 8 200803673 错由在-基板之-表面上形成—佈線圖案及隨後用一 保護薄膜（諸如’―阻烊劑）覆蓋該基板之該表面且暴露佈 線圖案與安裝於佈線基板t之半導體元件的端子(凸塊) 之平面排列對準之墊部分來形成相關技術佈線基板之半 導=件安裝表面。此結果，形成於佈線基板之半導體元 件安裝表面上之墊部分形成為比保護薄膜（例如，阻焊劑） 之-表面低得多’且在料基板之半㈣元件安裝表面上 形成不均勾性。結果，在半導體元件與佈線基板之間進行 覆晶接合之後執行-底料充的情況下，底料充樹脂之 流動性受到阻礙，且其成為無法執行精確底部填充之一 因。 ’、 【發明内容】 本發明之例示性具體例提供一種佈線基板、一種用於該 佈線基板之製造方法，及一種使用此佈線基板之半導體裝 置，該佈線基板能夠精確地執行對一藉由覆晶接合而安裝 之半導體元件之底部填充，及亦在不使用用於形成一介層 士之方法的情況下藉由電連接在層之間的佈線圖案來二 高密度形成一佈線圖案。 一種根據本發明之第一例示性具體例之佈線基板，其包 含： ’、 一基板； 一突起部，其形成於該基板之一表面上； 一佈線圖案，其藉由將佈線延伸至該突起部之一頂部上 而形成於該基板之該表面上；及 312XP/發明說明書(補件)/96-07/96121881 9 200803673 一絕緣層，其覆蓋該基板之形成有佈線圖 其中，褒設於突起部之該頂部上之佈線圖案的-連接部 分之-表面被暴露於該絕緣層之表面，且該連接部分之$ 2與絕緣層之表面齊平或處於低於絕緣層之表面的= 置中。 -種根據本發明之第二例示性具體例之佈線基板，其包 含·· 一下層’其具有—用作—底層之第-絕緣層、-形成於 該底層之一表面上之突起部，及一藉由將佈線延伸至該突 起部之-頂部上而形成於該底層之該表面上的佈線圖案； 一上層，其具有一佈線圖案，該上層之該佈線圖案與該 下層之該佈線圖案電連接；及 〃 p第二絕緣層，下層之佈線圖案與上層之佈線圖案經由 該第二絕緣層彼此層疊，第二絕緣層覆蓋下層之形成有佈 線圖案之一表面， 其中，裝設於突起部之頂部上之下層之佈線圖案的一連 接部分之一表面被暴露於第二絕緣層之一表面，且該連接 邛为之该表面與第二絕緣層之表面齊平或處於低於第二 絕緣層之表面的位置中，且 其中，上層之佈線圖案電連接至下層之佈線圖案的暴露 之連接部分。 一種根據本發明之第三例示性具體例之佈線基板為根 據第一例示性具體例的佈線基板中的佈線基板，下層之佈 線圖案及上層之佈線圖案被裝設為相互連接複數個佈線 312XP/發明說明書(補件)/96-07/96121881 10 200803673 圖案之一組態或將一單一佈線圖案連接至在突起部的頂 部_之複數個佈線圖案之組態。 因此，可改良在層之間的佈線圖案之連接形式之靈活性 且可有助於佈線圖案的設計。 々根據f發明之第四例示性具體例之佈線基板為在根據 弟至弟—例示性具體例的佈線基板中的佈線基板，突起 部之頂部形成於一平坦表面中。 口此’下層之佈線圖案可容易地連接至上層之佈線圖 案。 根據本發明之第五例示性具體例之佈線基板為根據第 至第四例示性具體例的佈線基板中的佈線基板，突起部 之側表面被形成為一傾斜表面且佈線圖案經由該傾斜表 面延伸至連接部分。 因此，可穩當地確保佈線圖案與連接部分之間的電連接 性。 根據本發明之第六例示性具體例之佈線基板為根據第 一至第五例示性具體例的佈線基板中的佈線基板，絕緣層 表面與連接部分之表面之間的級差（Sfep di f f erenCe) 咼度為5 //m或更小。 根據本發明之第七例示性具體例之用於一佈線基板的 製造方法包含以下步驟： 在一基板之一表面上形成一突起部； 藉由將佈線延伸至該突起部之一頂部上來在基板之形 成有突起部之該表面上形成一佈線圖案； 312XP/發明說明書(補件)/96-07/96121881 11 200803673 用一絕緣層覆蓋該基板之形成有佈線圖案之表面. 將裝設於突起部之該頂部上之佈線圖案的一連接八 之表面暴露於該絕緣層之表面，使得該連接部分之兮 面與絕緣層之表面齊平或處於低於絕緣層之表面 甲。 的位置 根據本發明之第八例示性具體例之用於一包括一具 一佈線圖案的下層及一具有一與該下層之該佈線圖案^ 連接之佈線圖案的上層之佈線基板的製造方法包含 步驟： 卜 在用作下層之一底層之一第一絕緣層的一表面上形 一突起部； ^ 藉由將佈線延伸至突起部之一頂部來在該第一絕緣層 的形成有突起部之該表面上形成下層之佈線圖案； 用一第二絕緣層覆蓋第一絕緣層的形成有下層之佈線 圖案之表面； 將裝設於突起部之頂部上之下層之佈線圖案的一連接 部分之一表面暴露於第二絕緣層之一表面，使得該連接部 分之該表面與第二絕緣層之表面齊平或處於低於第二絕 緣層之表面的位置中；及 藉由將上層之佈線圖案電連接至下層之佈線圖案的連 接4分來在第二絕緣層上形成上層之佈線圖案。 一種根據本發明之第九例示性具體例之半導體裝置，其 包含： ^ 一佈線基板； 312ΧΡ/發明說明書(補件)/96-07/96121881 12 200803673 半導^ 7G件或—半導體器件’其安裝於 上， 某板線基板包括：一基板；—突起部’其形成於該 2 、面上，—佈線圖案，其藉由將佈線延伸至該突 m而形成於該基板之該表面上；及一絕緣 層’其覆蓋該基板之形成有佈線圖案之表面； 、其二t設於突起部之該頂部上之佈線圖案的一連接部 暴露於該絕緣層之表面’且該連接部分之該 置中y且e、日之表面齊平或處於低於絕緣層之表面的位 =該半導體元件或該半導體器件電連接至佈線基板 之佈線圖案的連接部分。 :=Γ成為一與半導體器件或半導趙元件之 連接電極對準而形成之用以連接之塾， =安導^可藉由借助於一連接端子電連二 又’連接部分可形成為藉由導線接合來連接至半導體元 二之接合塾’且半導體器件或半導體元件之連接 由用接合導線連接至連接部分來安裝。 =明之-或多個具體例可包括_:或多個以下優點 =吕，根據-本發明之佈線基板及其製造方法，藉由^ 大起部形成於一基板或一絕緣層上且一佈線圖案 接於層之間的組態，可簡㈣線基板之製造步驟且 於佈線基板之製造。又，藉由在形成於突起部上之—連接 312XP/發明說明書(補件)/9&〇7/96121881 】3 200803673 =的層之間電連接佈線圖案，可以比用於使用一介層 —-佈線圖案之方法有更高的密度形成佈線圖案。 ^猎由將裝設於突起部之—頂部上之連接部分的一表面 P為與絕緣層之—表面齊平或在低純緣層之該表面 、位置中，可在於一半導體元件與佈線基板之間進行覆晶 ΐ合及執行一底部填充的情況下改善-底部填充樹脂： ^充特徵。又，在根據本發明之一半導體裝置中，可藉由 導線接合或一連接端子（例如，焊料凸塊）將一半導體^件 或一半導體器件穩當地安裝在佈線基板中，且有助於該半 V體裝置之製造且可將其提供為具有高可靠性之半導體 裝置。 其他特徵及優勢可自以下詳細描述、附圖及中請專利範 圍而顯而易見。 【實施方式】 將參看附圖在下文詳細描述本發明之例示性具體例。 (佈線基板之製造方法） 圖1A至圖3F展示在一核心基板3〇中形成一佈線圖案 之步驟以作為根據本發明之一佈線基板的製造方法之一 製造步驟實例，且展示基板在每一步驟中之剖視圖。 圖1A展示用於形成該佈線圖案之核心基板3〇。舉例而 言，由玻璃環氧化物製成之樹脂基板可用作核心基板3〇。 核心基板30通常包含複數個佈線層，且形成一通孔以便 使此等佈線層導電。在圖式中，省略此等組態。 圖1B展示在核心基板30之一表面上形成突起部32之 312XP/發明說明書(補件)/96-07/96121881 14 200803673 狀態。此突起部32經形成使得變得高於形成於核心基板 30之該表面上之佈線圖案的厚度，突起部犯與佈線圖案 被電連接於層之間的平面排列位置對準。 圖2A展示在核心基板之表面上形成突起部μ之狀 態的平面圖（圖1B為沿圖2之線A-A所截取之剖視圖）。 在本具體例中，突起部32經形成使得平面形狀為矩形且 侧表面32a為傾斜表面，且頂部32b為一平坦表面。由於 佈線圖案經形成使得將佈線延伸至側表面32a及頂部 32b因此犬起部32之寬度形成為稍微寬於佈線圖案之圖 案寬度。 ^ 例不性具體例之佈線基板之製造步驟的特徵為一在核 〜基板30之表面上形成突起部32之步驟。在實際製造步 驟中，突起部32(在例示性具體例中具有梯形橫剖面）形 成於以大尺寸所形成之核心基板3〇 (工件）之表面上。 可使用藉由諸如使用一糊狀樹脂之網刷之印刷法的成 形法、一用於將一以預定排列而形成於去皮薄片上之樹脂 轉印至核心基板30的成形法、一用於藉由喷墨將樹脂喷 塗在核心基板30上之成形法、一用於分配一樹脂之成形 法等作為形成突起部32的方法。藉由印刷法及轉印法之 Ν况係有效的，此係因為突起部3 2可有效地形成於大尺 寸工件上。 又，突起部32可由一壓印法形成使得凸出於核心基板 3〇之表面上。本文所使用之壓印模具為在一凹部中形成 用於形成突起部32之一區域，及用一樹脂薄膜覆蓋核心 312ΧΡ/發明說明書(補件)/96-07/96121881 15 200803673 =之表面W模，域㈣純減在核 =了/Λ上’且藉此’可塑性地變形核心基板30之表 面且可开> 成突起部32。 案於一樹脂保護薄膜(諸如，形成預定圖 使核心基板3〇之表面且隨後執行處理 使侍猎由一賀砂法留下突起部32的方法。 30又之’//IT籌使得用一感光性樹腊薄膜覆蓋核心基板 3〇之表面且在一預定圖案中 傲 起部32。 中暴路亚顯影該表面且留下突 、去基板3〇之表面上形成突起部32之此等方 法不限於一具有一單層結構的佈線基： 在多層t形成-佈線圖案之多 了在&成用於 於在用作一面下層的絕緣層上^板時類似地應用 面上的突起部； 可簡單地藉由印刷法、轉印法、遷之;::成光::, 程等形成突起部。 賀/法、先刻製 们C展示曰在突起部32形成於核心基板3〇之表面上之 後 電鑛晶種層34形成於工件之一 由-濺鍍方法或一用於在工件之：面上的狀態。藉 方法來形成該電鍍晶種層。電鍍晶種：無電極鍍銅之 況下用作電力供應層之層且可形“為二電解電鍍之情 需的厚度。 為電鍍電力供應所必 隨後，圖1D展示光阻圖案36根據待形成於核心基板 312XP/發明說明書(補件)/96-07/96121881 16 200803673 3〇之表面上之一佈線圖㈣圖案形狀而形成於工件之表 :上的狀態。光阻圖案36經圖案化使得用—光阻薄膜覆 盖工件之表面且藉由暴露及顯影來暴露料钱晶種層 34上之佈線圖案的區域。 圖2B展示在核心基板3〇之表面上形成光阻圖案％之 狀態的平面圖。佈線圖案形成於卫件之表面之中的區域形 成於暴露的開口 36a中，在該暴露的開口 3仏甲，電鍍晶 種層34暴露於底部。暴露之開口 _經形成使得自核心 基板30之表面朝向突起部32之側表面32&及頂部犯匕連 通（連接）。 圖1E展示使用電鍍晶種層34作為—⑽電力供應層而 對工件執行電解鍍銅及鍍銅38形成於暴露之開口 36a的 内部之電鍍晶種層34之表面上的狀態。 在執行電解鍍銅之後，移除光阻圖案36(圖1F)且隨後 移除暴露於電鍍晶種層34之工件之表面的區域（圖1〇)。 由於電鍍晶種層34比鍍銅38薄得多’因此可在不覆蓋藉 由光阻等而沈積有鑛銅38之區域的情況下使用銅餘刻液 體來選擇性地移除電鍍晶種層34之暴露部分。藉由移除 電鍍晶種層34之暴露部分，佈線圖案4〇作為獨立圖案而 維持於核心基板30上。 ’、 圖2C展示在核心基板30上形成佈線圖案4〇之狀離的 平面圖。佈線圖案40包含一沈積於核心基板3〇之表^上 之區域40a、一沈積於突起部32之側表面32a上的傳導 部分4Gb及-沈積於突起部32之頂部m上的連接部分 312xp/發明說明書(補件)/96-07/96121881 17 200803673 4tf〇c j亦即，藉由將佈線自沈積於核心基板30之表面上之 ^引口p刀延伸至突起部32的頂部32b上來形成佈線圖案 佈線圖案40之連接部分4〇c被支撐於比核心基板 〇之表面高得多的位置中。 圖3A至圖3F展示用一絕緣層6〇覆蓋核心基板3〇之形 一有佈線圖案40之表面及在該絕緣層60的表面上形成第 一層之佈線圖案的步驟。 圖3A展不形成絕緣層6〇以使得包括沈積於突起部犯 之頂4 32b上之連接部分4〇c的形成於核心基板之表 之佈線圖案40被埋入於絕緣層6〇中的狀態。可藉由 :用=將-絕緣薄膜層疊在工件之表面上的方法或—用 =邑緣材料塗佈工件之表面的方法來形成絕緣層6。。 展示自絕緣層6。暴露沈積於突起 上之佈線圖案40的連接部分4〇c之表面 ^ Γ件用執行乾式_之方法一用於研磨工件之表面3 等可:Γ用藉由嘴砂以喷塗研磨粒及移除所要區域之方ί 32b上的皇广自絕緣層6°暴露沈積於突起部32之頂部 連接部分4〇c的方法。可藉由借助於雷射加工貝二 除復盍突起部32之頂部32b之筚绫丹沪t S 夕 4〇之連接部分—v 來暴露佈線圖案 。又，當用於形成絕緣層6〇 ::感光性樹脂材料製成時，可藉由； 緣二 作移除覆蓋突起部32之頂部32b 呆 部分40c之表面。 冬何舳石暴路連接
Ik後’犬起部42與第二層之佈線圖案電連接至第三層 312XP/發明說明書(補件)/96_〇7/9612⑽1 18 200803673 之佈線®案的平面排列位置對準而形成於絕緣層60之-表面上，且一電鍍晶種層44形成於工件之整個表面上（圖 可以類似於上文所描述之用於在核心基板3〇上形成 大起°卩32之方法的方式形成突起部42。 通後根據形成於絕緣層6〇之表面上之佈線圖案的排 歹^成《阻圖案46(圖3D)。圖3E為使用電鐘晶種層 作為電鍍電源供應層而執行電解鍍銅且鍍銅48沈積 於電鍍晶種層44之一暴露表面上的狀態。 、 =3F展示移除光阻圖案46及蝕刻電鍍晶種層之一 暴路。卩为亚形成第二層之佈線圖案5〇的狀態。 由於形成於突起部32上之佈線圖案4〇之連接部分4〇c 與佈線圖帛5G接觸，因此第—層之佈線圖t 40電連接至 層之佈線圖案5〇，且第—層之佈線圖案⑼及第二佈 秦圖案50經由絕緣層6〇而被層疊及形成。 圖4展不在形成第二層之佈線圖案5q及隨後將一絕緣 :62沈積並形成於工件之表面上之後在該絕緣層μ的一 面上形成第三層之佈線圖帛52之狀態。沈積於突起部 之頂部上之佈線圖案50的連接部分50c之一表面暴露 於絕緣層62之表面且第三層之佈線圖案52經由連接部分 5〇c電連接至第二層之佈線圖案。 ^圖4中所展示之佈線基板中，藉由以在核心基板3〇 之、面及絕緣層6G之表面上形成突起部32、42及將佈線 ^至突起部32、42的頂部32b、傷的形式來形成佈線 θ ” 40 50 ’相鄰層的佈線圖案4〇、5〇、得以藉由連 312ΧΡ/發明說明書(補件)/96-07/96121881 19 200803673 接部分40c及連接部分50c而電連接。 ，起部32、42形成為比核心基板30及絕緣層6〇之表 面向得多且下層之佈線圖案40、50在形成突起部32、42 的位置中連接至上層之佈線圖案50、52之組態指示 =突，部32、42上之傳導部分4〇b、5〇b及連接部分利c、 c虽作一用於電連接在層之間的佈線圖案的介層。 ”B展示呈圖5A之佈線基板之一組態之突起部 、弟：層之佈線圖案51及第一層之佈線圖案的 藉由形成佈線圖案重疊於突起部32之頂部3如上 二：二T線圖㈣電連接至第二層之佈線圖： 布_案51可經圖案化使得與暴露於突起部&之頂 邛32b之連接部分4〇c對準。 、 在該具體例之製造方法中，可藉由使用下層 圖案的圖案寬度排列佈線圖案使得佈線； 案相互重豐及交又來形成電連接。 ΰ 佈經由突起部32在下層之佈線圖案40與上声之 佈線圖案51之間形成連接的連接 層之 為經形成以在自突起部32之頂 ：：:，。圖6Α 圖索的實例為形成下層^之裂佈線 突起部32之頂部且上層的料圖 力圖案4G以跨越 32之頂部垂直的方向中之實例。圖、在與突起部 圖案40連接至一個突起部 為下層之三個佈線 一個佈線圖案51的實例。圖接至 4〇藉由突起部32連接至上声之s之兩個佈線圖案 曰一個佈線圖案51的實例。 312XP/發明說明書(補件)/96〇7舰2im 2〇 2ΌΌΗ03673 且圖 H ®㈣㈣狀之突起部&的實例 6F為形成具有擴圓形平面形狀 ’二例 如圖6A至圖卯所展示 ：32的“列。 形成於傾斜表面中，但突起用::成傳導部分40b之區域 面。只要其為在連接 ° ^表面不必為傾斜表 側之間形成電連接的η ”佈線圖案40之其他末端 的形狀。接的形式’則不限制突起部32之側表面 突起部32之頂部32b形成為一 確保-用於連接至突起邻—表面之原因係因為 區蝻本、… 的頂部32b中之佈線圖案之 ::或？:數個佈線圖案連接於突起部32 日守，需適當設計突起部32之頂部咖之尺寸及形式。 :圖6A至圖6F所示’在佈線圖案連接於突起部犯中 ^區域中’不需要如在使用相關技術介層孔形成連接之形 而形成一介層連接之塾，且因此可以高密度形 成佈線圖案。又，不需要在你線之中間形成如介層連接之 塾之較寬部分，使得可改善佈線之電特徵。又，不需要迂 迴及排列佈線圖案，使得不與—介層墊干擾，且可減小一 怖線長度及亦可小型化—基板且可將該基板提供為一具 有良好電特徵之佈線基板。 此外，在上文所描述之製造步驟中，已展示藉由半添加 法形成佈線圖案40、50之實例，但亦可藉由除半添加法 以外之方法製造佈線圖案。圖7展示藉由一減去法製造一 312ΧΡ/發明說明書(補件)/96-07/96121881 200803673 佈線基板的步驟實例。 首先，在一核心基板30之一表面上形成突起部32(圖 7A及圖7B)。接著，在工件之一表面上形成一電鍍晶種層 34,且使用該電鍍晶種層34作為—電鑛電力供應層而執 打電解鍍銅，且沈積鍍銅35並形成於電鍍晶種層34之一 表面上（圖7C)。隨後，形成—光阻圖案37以覆蓋一用作 佈線圖案40之區域（圖7D)，且藉由使用該光阻圖案37 作為遮罩而姓刻電鍍晶種層34及鍍銅％來在核心基板 30上形成佈線圖帛4G。以在突起部32之頂部上延伸的末 端來形成佈線圖案4〇之末端，且產生電連接至上層之佈 線圖案的連接部分4〇c(圖7E)。 在-包含—單層的佈線圖案之佈線基板的情況下，展示 f自圖7"所展示之狀態而藉由樹脂塗佈用一樹脂薄膜 後盍工件之表面或用一絕緣層6〇覆蓋工件的表面之後， ，由一乾式_法、-研磨法、—喷砂法來將沈積於突起 :32之頂上之連接部分4()c的—表面暴露於該絕緣層 面的狀態（圖7F)°如圖所示’例示性具體例之 ΓΪ 特徵為覆蓋基板的表面之絕緣層60之表面形 藉由在核心基板30或絕緣層6〇 32、42並電連接在層之間的佈線圖 之佈線基板。由於可藉由一印刷法、 ”連：部分40c之表面齊平。又，當佈線圖案形成於 夕曰中之料基板上時，佈隸板之—表面狀連接部分 4〇c可形成為與絕緣層6〇之一表面齊平。 之表面上形成突起部 案來形成根據本發明 一轉印法等共同地形 312XP/發明說明書(補件)/96-07/96121881 22 200803673 成此等突起部32、42’因此與用於以相關技術方式藉由 雷射加工逐個地形成介層孔之方法相比，具有批量生產力 更佳及製造步驟更簡單的優點。 兩又，根據本發明之方法，消除了對電鍍介層孔之步驟的 而要且具有能夠使用一形成一相關技術佈線圖案之步驟 (如在突起部32上形成—佈線圖案時—樣）的優點。 (半導體裝置） 在:佈線基板中，佈線圖案4〇亦可形成為一如圖邛中 所展示之單層’或佈線圖案4〇、50、52亦可經組態以由 圖4中所展示之絕緣層6〇、62層疊而成。藉由在此等佈 線基板中安发一半導體元件或一所需電路組一 半導體裝置。 圖8A、8B為一使用根據本發明之佈線基板之半導 置的例示性實例，且展示一半導體元件安裝於一形成有單 層的佈線圖案4G之佈線基板上之—半導體裝置之一實 例圖展示藉由覆晶接合在佈線基板上安裝一半導體 元件70之一實例，且圖8B展示藉由導線接合 導體元件71之一實例。 衣牛 形成用於本具體例之半導體裝置中之佈 線圖案40形成於一美柘Ή的矣品u 仔佈 ⑽基板31的一表面上，且亦藉由將佈線 圖案40延伸至形成於基板31之表面上之突起部32的頂 部32b上而形成連接部分術，且用—絕緣層⑼覆蓋基 板31之形成有佈線圖案4〇之表面’且連接部分4〇c :二 面暴路為與絕緣層6〇之一表面齊平。 312XP/發明說明書(補件)/96-07/96121881 200803673 在圖8A中’藉由匹配一平面排列位 之連接電極（連接凸塊）來形Α ，、牛V體疋件70 60的表面之連接部分4〇 、、緣層 ^ ^ m an ^ Τ暴路於佈線基板 之、，、巴、.彖層60之表面的連接部分4〇c形 來連接至半導體元件71的接合墊。在圖8B中所Π: 線基板中，碎保用於安裝半導體元株中所展不之佈 部分他排列在其區域:^體凡件71的區域且將連接 導ί:二二半導體裝置，，以平坦表面形成安裝有半 件70、71之佈線基板之半導體元件m 表面，使得具有能夠穩當地安裝半導體元件70、71的^ 點0 在藉由覆晶接合來安裝半導體元件的情況下，連接部分 40c形成為平坦墊及以一平坦表面形成半導體元件之安穿 表面的事實具有以下優點··能夠在安裝接腳之數目尤盆^ 之半導體元件的情況下增加安裝半導體元件及將半導體 元件之連接電極精確地接合至墊的可靠性。 又，在對半導體元件進行覆晶接合之後執行底部填充的 情況下，當以平坦表面形成佈線基板之安裝表面時，可改 f底部填充樹脂之流動特徵且可填充該底部填充樹腊使 付不引起間隙且可改善底部填充樹脂之填充特徵。由於具 有許多接腳之半導體元件之凸塊直徑變小，在進行覆晶接 合的情況下，佈線基板與半導體元件之間的分離距離^得 較窄。用於藉由以平坦表面形成上面形成有佈線基板之墊 的安裝表面來改善底部填充樹脂的填充特徵（流動特徵） 312XP/發明說明書(補件)抓〇7/96121881 24 200803673 〇方法在安裝具有許多接狀半㈣元件 有效。 /、 外，在考慮底部填充樹脂在佈線基板之半導體元件之 安裝表面中的流動性的情況下，用作佈線基板之安裝表面 中之墊的連接部分恢之表面能較佳不突出於絕緣層 、卜連接邛分40c之表面能較佳處於低於絕緣層 匕之表面的位置中。又，在考慮此情況下之底部填充樹 脂之流動性（填充特徵）的情況下，需要絕緣層6〇之表面 與連接部分40c之表面之間的級差為約5 “^或更小。 ，又，、當形成於佈線基板上之突起部32藉由可撓性原材 料幵成時，可由突起部32減小由基板31與半導體元件 71之間的熱膨脹係數差所引起的熱應力，且其亦可 經建構使得半導體元件不受熱應力損壞。 〃 此外，在上文所描述之例示性具體例中，已展示在佈線 基板上安裝半導體元件之實例，但亦可將一先前封裝之半 導體器件（例如，晶片尺寸封包（CSP，Chip Size Package)、球狀柵格陣列（BGA，Ball Grid Array)或多晶 片模組（MCM，Multi Chip Module))而取代半導體元件來 女叙在佈線基板上。在此情況下，可經由一連接端子（例 如，知球）接合及安裝佈線基板之連接部分4〇c及安裝有 半導體元件之半導體器件。 雖然已參看有限數目之具體例描述了本發明，但得益於 此揭示案之熟習此項技術者將瞭解，可設計不脫離如本文 所揭示的本發明之範疇的其他具體例。因此，本發明之範 312XP/發明說明書(補件)/96-07/96121881 25 200803673 疇應僅由所附申請專利範圍加以限制。 【圖式簡單說明】 圖1A至1G為根據本發明之佈線基板之製造步驟中 板之剖視圖。 、土
圖2A至2C為佈線圖案及形成於一核心基板上之突起 的平面圖。 H 圖3A至3F為根據本發明之佈線基板之製造步驟中的美 板之剖視圖。 土 圖4為藉由將佈線圖案層疊在複數個層中所形成之佈 線基板之剖視圖。 圖5A為一突起部中之佈線圖案之剖視圖。 圖5B為一突起部中之佈線圖案之平面圖。 圖6A至6F為展示一突起部中之佈線圖案之平面連接形 式的說明圖。 圖7A至7F為一佈線基板之其他製造步驟中之基板的剖 視圖。 圖8A、8B為展示根據本發明之一半導體裝置之組態實 例的剖視圖。 圖9A至9E為展示相關技術佈線基板之製造方法的說明 圖〇 圖10A至10C為展示相關技術佈線基板中之一介層之一 連接部分之組態的說明圖。 圖11Α、ΠΒ為展示一佈線圖案之佈線及墊之一排列實 例的說明圖。 312ΧΡ/發明說明書(補件)/96·07/96121881 26 200803673 【主要元件符號說明】 10 底層 12 佈線圖案 12a 墊 14 絕緣層 14a 介層孑L 16 晶種層 18 光阻圖案 20 鍍銅 20a 介層 21 介層 22 佈線圖案 22a 墊 22b 導引導線 30 核心基板 31 基板 32 突起部 32a 側表面 32b 頂部 34 電鑛晶種層 35 鍍銅 36 光阻圖案 36a 開口 37 光阻圖案 312XP/發明說明書(補件)/96-07/96121881 27 200803673 38 鍍銅 40 佈線圖案 40a 區域 40b 傳導部分 40c 連接部分 42 突起部 44 電鍍晶種層 46 光阻圖案 48 鍍銅 50 佈線圖案 50b 傳導部分 50c 連接部分 51 佈線圖案 52 佈線圖案 60 絕緣層 62 絕緣層 70 半導體元件 71 半導體元件 312XP/發明說明書(補件)/96-07/96121881 28

Claims (1)

  1. 200803673 十、申請專利範圍： 1 · 一種佈線基板，其包含_· 一基板； 一突起部，其形成於該基板之一表 · 之一頂部上 -佈線圖案’其藉由將佈線延伸至二起 而形成於该基板之該表面上；及 一絕緣層 面； 其覆蓋該基板之 形成有該佈線圖案 之該表 接之起部之該頂部上之伟線圖案的-連 接口P刀之表面被暴鉻於該絕緣居夕主工 \ I 來續之一表面，且該連接部 为之该表面與該絕緣層之該表 緣層之該表面的位置中。 月千或處於-低於該絕 2· —種佈線基板，其包含： -下層，其具有一用作一底層之第一絕緣層、一形成於 該底層之-表面上之突起部，及—藉由將佈線延伸至該突 起部之-頂部上而形成於該底層之該表面上的佈線圖案； -上層’其具有-佈線圖案，該上層之該佈線圖案與該 下層之該佈線圖案電連接；及 一第二絕緣層，該下層之該佈線圖案與該上層之該佈線 圖案經由該第二絕緣層而彼此層疊，該第二絕緣層覆蓋該 下層之形成有該佈線圖案之一表面， 其中裝設於該突起部之該頂部上之該下層的該佈線圖 案之一連接部分之一表面被暴露於該第二絕緣層的一表 面，且該連接部分之該表面與該第二絕緣層之該表面齊平 312XP/發明說明書(補件)/96-07/96121881 29 200803673 或f二低於5亥第二絕緣層之該表面的位置中，且 宰龄層f該佈線圖案電連接至該下層之該佈線圖 莱的β亥暴路之連接部分。 3·如申請專利範圍第 ^ itm ^ n ^ u 1之佈線基板，其中該下層之該 良圖案及该上層之該佈線圖案係裝設為一相接複 數個佈線圖案的組離或一將w ^.^ 心次將一早一佈線圖案連接至在該 …之該頂部中之複數個佈線圖案的組態。 4·如申請專利範圍第1 中該突起部之該頂部係形成為」平:::之佈線基板，其 中:二Π專利範圍第1至3項中任一項之佈線基板，其 側表面係形成為一傾斜表面且該佈線圖 案、、、二由該傾斜表面延伸至該連接部分。 ^如申請專利範圍第4 3項中任一項之佈線基板，其 中该絕緣層之該表面與該連接部分之該表面之間的級差 之一鬲度為5 //m或更小。 7.-種佈線基板之製造方法，其包含以下步驟： 在一基板之一表面上形成一突起部； 藉由將佈線延伸至該突起部之—頂部上，以在該基板之 形成有該突起部之該表面上形成一佈線圖案；土 用一絕緣層覆蓋該基板之形成有該佈線圖案之該表 面；及 將裝設於㈣起部之該頂部上之該佈線圖案的一連接 部分之一I面暴露於該絕緣層之—表面，使得該連接部分 之該表面與該絕緣層之該表面齊平或處於—低於該絕ς 312ΧΡ/發明說明書(補件)/96-07/96121881 30 200803673 層之該表面的位置中。 8. —種佈線基板之製造方法，該佈線基板包括一具有一 佈線圖案之下層及一具有一與該下層之該佈線圖案電連 接的佈線圖案之上層，該方法包含以下步驟： 、在用作該下層之一底層之一第一絕緣層的一表面上形 成一突起部； 藉由將佈線延伸至該突起部之一頂部上，以在該第一絕 、彖層之开y成有该突起部之該表面上形成該下層之該 圖案； ▲用一第二絕緣層覆蓋該第一絕緣層之形成有該下層之 该佈線圖案的該表面； 將裝設於該突起部之該頂部上之該下層的該佈線圖案 =一連接部分之一表面暴露於該第二絕緣層的一表面，使 得該連接部分之該表面與該第二絕緣層之該表面齊平或 處於一低於該第二絕緣層的該表面之位置中；及 猎由將該上層之該佈線圖案電連接至該下層之該佈線 圖案的該連接部分，以在該第二絕緣層上形成該上層之該 佈線圖案。 9· 一種半導體裝置，其包含·· 一佈線基板； -半導體70件或-半導體器件，其安裝於該佈線基板 上， 其中該佈線基板包括-基板；—突起部，其形成於該基 板之表面上’佈線圖案，其藉由將佈線延伸至該突起 312XP/發明說明書(補件)/96-07/96121881 31 200803673 邛之頂部上而形成於該基板之該表面上；及一絕緣層， 其覆盘該基板之形成有該佈線圖案之該表面； f T，裝設於該突起部之該頂部上之該佈線圖案的一連 ，部f之—表面被暴露於該絕緣層m，且該連接部 刀之忒表面與s亥絕緣層之該表面齊平或處於一低於該絕 緣層之該表面的位置中，且 板：:：：=元件或該半導體器件電連接至該佈線基 扳之該佈線圖案的該連接部分。 10.如申請專利範圍第9項之半導體 部分係形成為一盘該半導舻哭^、# 1 a T »亥連接 接雷iw 件或該半導體元件之一連 導㈣：I::成之連接用之墊，且該半導體元件或該半 而：裝係猎由借助於一連接端子電連接至該連接部分 n.如申請專利範圍第9項之半導體 部分係形成為一藉由導線接該導接 接合墊，且該半導體器件或該=亡：體-件之 藉由借助於接合導線連接至該連接部分二;連接電極係 •隱6 ⑵剛 32
TW096121881A 2006-06-19 2007-06-15 Wiring substrate and manufacturing method thereof, and semiconductor apparatus TW200803673A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006168360 2006-06-19
JP2007032106A JP5259095B2 (ja) 2006-06-19 2007-02-13 半導体装置

Publications (1)

Publication Number Publication Date
TW200803673A true TW200803673A (en) 2008-01-01

Family

ID=38537621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096121881A TW200803673A (en) 2006-06-19 2007-06-15 Wiring substrate and manufacturing method thereof, and semiconductor apparatus

Country Status (5)

Country Link
US (1) US8115300B2 (zh)
EP (1) EP1871153A3 (zh)
JP (1) JP5259095B2 (zh)
KR (1) KR20070120449A (zh)
TW (1) TW200803673A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470710B (zh) * 2010-10-25 2015-01-21 Panasonic Corp 電子零件的接合結構
TWI620482B (zh) * 2014-12-18 2018-04-01 英特爾公司 零失準介層墊結構
TWI692283B (zh) * 2018-06-26 2020-04-21 大陸商宏啟勝精密電子（秦皇島）有限公司 柔性電路板及其製作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP2010135347A (ja) * 2008-10-28 2010-06-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010165921A (ja) * 2009-01-16 2010-07-29 Kinko Denshi Kofun Yugenkoshi 半導体プロセス、ならびにそれを適用したシリコン基材およびチップパッケージ構造
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法
KR20130044050A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 패키지 및 적층 반도체 패키지
JP5801685B2 (ja) * 2011-10-24 2015-10-28 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) * 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
KR102268781B1 (ko) 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
WO2016189577A1 (ja) * 2015-05-22 2016-12-01 富士機械製造株式会社 配線形成方法
MY193261A (en) * 2015-07-01 2022-09-28 Qdos Interconnect Sdn Bhd Integrated circuit package
CN106971994A (zh) * 2017-03-01 2017-07-21 江苏长电科技股份有限公司 一种单层板封装结构及其工艺方法
EP3732714A4 (en) * 2017-12-30 2021-08-18 INTEL Corporation STRUCTURES WITH TWO PASSES WITHOUT MISALIGNMENT USING A PHOTOGRAPHIC DIELECTRIC STRUCTURE FILM AND TRANSPARENT SUBSTRATE WITH ELECTRIC PLATING
US11222836B2 (en) 2017-12-30 2022-01-11 Intel Corporation Zero-misalignment two-via structures
KR20210008277A (ko) * 2019-07-12 2021-01-21 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
EP4117397A4 (en) * 2020-03-02 2023-05-10 Fuji Corporation WIRING FORMING PROCESS

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
JPH0724939B2 (ja) 1988-03-12 1995-03-22 新光電気工業株式会社 アレスタのリードスポット溶接装置
US5236551A (en) * 1990-05-10 1993-08-17 Microelectronics And Computer Technology Corporation Rework of polymeric dielectric electrical interconnect by laser photoablation
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5116463A (en) * 1991-06-19 1992-05-26 Microelectroncs And Computer Technology Corporation Detecting completion of electroless via fill
US5436411A (en) 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2000188449A (ja) * 1998-12-22 2000-07-04 Sony Corp 配線基板及びその製造方法
JP2002076185A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 回路基板装置及びその製造方法
JP3832334B2 (ja) * 2000-12-28 2006-10-11 松下電工株式会社 半導体チップ実装基板およびその製造方法
JP3929251B2 (ja) * 2001-03-09 2007-06-13 住友ベークライト株式会社 ２層配線半導体装置の製造方法および半導体装置
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板
US6593224B1 (en) 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP2006287094A (ja) 2005-04-04 2006-10-19 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470710B (zh) * 2010-10-25 2015-01-21 Panasonic Corp 電子零件的接合結構
US9204530B2 (en) 2010-10-25 2015-12-01 Panasonic Corporation Electronic components assembly
TWI620482B (zh) * 2014-12-18 2018-04-01 英特爾公司 零失準介層墊結構
US10187998B2 (en) 2014-12-18 2019-01-22 Intel Corporation Zero-misalignment via-pad structures
US10645813B2 (en) 2014-12-18 2020-05-05 Intel Corporation Zero-misalignment via-pad structures
TWI692283B (zh) * 2018-06-26 2020-04-21 大陸商宏啟勝精密電子（秦皇島）有限公司 柔性電路板及其製作方法

Also Published As

Publication number Publication date
KR20070120449A (ko) 2007-12-24
US8115300B2 (en) 2012-02-14
EP1871153A2 (en) 2007-12-26
JP5259095B2 (ja) 2013-08-07
EP1871153A3 (en) 2009-04-08
US20070290306A1 (en) 2007-12-20
JP2008028361A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
TW200803673A (en) Wiring substrate and manufacturing method thereof, and semiconductor apparatus
TWI258175B (en) Wiring board, method of manufacturing the same, and semiconductor device
JP4459406B2 (ja) フレキシブル配線板製造方法
TWI320212B (en) Method for manufacturing semiconductor device
JP4769022B2 (ja) 配線基板およびその製造方法
JP5091469B2 (ja) 配線基板およびその製造方法
CN105789058A (zh) 中介层嵌置于加强层中的线路板及其制作方法
TW200913804A (en) Wiring substrate and the method of manufacturing the same
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
CN101785106A (zh) 包括半导体组件的半导体装置及其制造方法
US20110094780A1 (en) Printed wiring board
US20120313245A1 (en) Semiconductor device
TW201631701A (zh) 以聚合物部件爲主的互連體
US8178790B2 (en) Interposer and method for manufacturing interposer
TW200941689A (en) Semiconductor device and manufacturing method thereof
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
TWI482255B (zh) 藉由嵌入跡線界定之導電墊
JP2008227309A (ja) 配線基板およびその製造方法
CN102823337A (zh) 具有固定的底部填充的电路板
TW200929476A (en) Interposer and method for manufacturing interposer
CN1980538A (zh) 形成电路板电性连接端的制法
US20090194888A1 (en) Semiconductor device including wiring and manufacturing method thereof
JP2019160929A (ja) 配線基板およびその製造方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
KR101842426B1 (ko) 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지