TW200534399A - A method of manufacturing semiconductor device - Google Patents

A method of manufacturing semiconductor device Download PDF

Info

Publication number
TW200534399A
TW200534399A TW093135486A TW93135486A TW200534399A TW 200534399 A TW200534399 A TW 200534399A TW 093135486 A TW093135486 A TW 093135486A TW 93135486 A TW93135486 A TW 93135486A TW 200534399 A TW200534399 A TW 200534399A
Authority
TW
Taiwan
Prior art keywords
nickel
layer
cobalt
deposited
polysilicon
Prior art date
Application number
TW093135486A
Other languages
English (en)
Inventor
Sung-Hyung Park
Hi-Deok Lee
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200534399A publication Critical patent/TW200534399A/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C37/00—Control of fire-fighting equipment
    • A62C37/08—Control of fire-fighting equipment comprising an outlet device containing a sensor, or itself being the sensor, i.e. self-contained sprinklers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C35/00—Permanently-installed equipment
    • A62C35/58—Pipe-line systems
    • A62C35/68—Details, e.g. of pipes or valve systems
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18—Status alarms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200534399 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置之方法，具體而言， 本發明係關於一種製造半導體裝置之方法，該方法形成鎳/ 鈷雙層（Ni/Co)，而不是形成現有半導體裝置中使用的鈷/ 鎳雙層（Co/Ni)，藉此減小介於多聚矽氧與p_多聚矽氧之 間的電阻差，並且確保於形成該矽化物之後的一後續熱處 理製程期間的增強熱穩定性。 【先前技術】 一般而言，矽化物製程所表示製程為，用於在一聚矽氧 基板沉積如姑、鎳、鈦及類似物等金屬後，透過一熱處理 來形成一與聚矽氧發生反應的反應物化合物。 由於在半導體裝置領域中的深次微米設計的最近趨勢為 縮小線寬，因而造成頻繁的内聚力現象，其中矽化物線會 内聚並且接著會在一後續熱處理製程期間截斷。 具體而1 ’在最近未來的奈米級半導體中，由於縮短閘 長度所造成的短通道效應，導致必須對半導體應用淺接 面。在淺接面中，必須提供矽化鎳，當形成矽化物時，所 消耗的鎳量會少於矽化鉛。 因此，現行0·13 μηι (微米）或以下的邏輯技術方面的持續 趨勢為，使用矽化鎳來取代矽化鈷，藉此增強短通道效應。 石夕化鎳的優點在於，珍化鎳在小於〇 · 1 〇 μηι精細線寬方面具 有依據線寬的恆定薄片電阻，以及低聚矽氧消耗率及低特 定電阻，由於矽化鎳的優點，所以矽化鎳的應用正擴展至 97483.doc 200534399 示米及 CMOS (complementary Metal 〇xide Semi⑽心恤；互補 金屬氧化物半導體）。 ::、而矽化紅會在形成矽化物之後的熱處理製程期間呈 現非常弱的熱特性。 即，矽化鎳的晶粒會局部重新組合，於是因熱處理製程 而形成較大晶自，這造成内聚力現象，其中晶粒的均勾度 惡化且線被截斷。 Q此 種J知方法運用施加的鈷/鎳雙層來形成矽化 物藉此解决此問題。即，雖然現有的石夕化錄會因後續熱 處理製程而内聚為自單矽化鎳轉化的雙矽化鎳，但是當藉 由添加鉛來形成矽化物時，就可以抑制雙矽化鎳，並 使形成雙矽化鎳，雙矽化鈷會起降低總電阻的作用。 然而，如果先沉積鈷，之後才沉積鎳，則會先形成矽化 鈷，之後才形成矽化鎳，導致大量消耗聚矽氧，尤其多聚 石夕氧層會％生大！消耗聚石夕氧’因而造成介於N_多聚石夕氧 與P-多聚矽氧間之電阻差的問題。 圖1繪示當使用如上文所述之習知鈷/鎳雙層時，介於多 聚石夕氧之間的大幅電阻差之圖形表示。 如圖1所示，當使用習知鈷/鎳雙層時，會引發介於多聚 矽氧之間的大幅電阻差之問題。 另外，圖2繪示當藉由如上文所述之習知鈷/鎳雙層所形 成之N-活性層的不穩定熱特性之圖形表示。 如圖2所示，當使用習知姑/鎳雙層時，會由於異常氧化 而無法偵測該N-活性層的薄片電阻，因而造成鈷/鎳結構中 97483.doc 200534399 N-活性層熱特性不穩定的問題。 【發明内容】 本發明係的設計係為了解決前面提及的問題，並且本發 明的目的是提供一種製造半導體裝置之方法，該方法形成 鎳/鈷雙層（Ni/Co)，而不是形成現有半導體裝置中使用的鈷 /鎳雙層（Co/Ni)，藉此減小介於N_聚石夕與p_聚石夕之間的電阻 差，並且確保於熱處理製程期間的增強熱穩定性。 根據本發明-項觀點’得以達成前述及其他目的之方式 為提供-種製造半導體裝置之方法，包括下列步驟：^在 一其上已有形成一電晶體的聚矽氧基板上相繼沉積鎳層及 鈷層；b)藉由一快速熱處理製程（RTp)，利用沉積在該聚矽 氧基板上的該鎳層及該鈷層來形成一矽化物層；以及幻退 火處理及溼式蝕刻於該步騾b)所獲得的該半導體裝置。 可以在1 mTorr真空壓力及15 〇111基板距離條件下，以相 同於Μ聚矽氧基板的溫度下沉積厚度為1〇〇埃的鎳。 可以在1 mTorr真空壓力及15 〇111基板距離條件下，以相 同於該聚矽氧基板的溫度下沉積厚度為1〇埃的鈷。 可在500至700 °C溫度下執行3〇秒、60秒或9〇秒RTp。 可在650或700。(：溫度下執行3〇分鐘退火處理。 可使用混合比率為4:u〇H2Sa^pH2〇2之混合溶液來執行 長達15分鐘之溼式蝕刻製程。 根據本發明之方法提供的優異效應在於，會形成錄/鉛雙 層’因而會減小介於N_多聚矽氧與p-多聚矽氧之間的電阻 差，減少淺接面所消耗的聚矽氧，並且增強於形成該矽化 97483.doc 200534399 物之後的一後續熱處理製程期間的熱穩定性。 【實施方式】 現在將參考附圖來詳細說明較佳具體實施例。所提供的 /、把貝施例係基於角午忒用途，並且不應認為本發明範轉受 限於具體實施例。 圖3a到圖3c繪示根據本發明製造半導體裝置之步驟的斷 面圖。 首先，如圖3a所示，在一已有一裝置分隔膜15形成於其 上且以P井所界定之聚矽氧基板1〇上，形成一由閘氧化物膜 20所組成之閘極及一多聚矽氧3〇，接著在該閘極的兩邊形 成一介電膜的間隔物45。接著，在該閘極兩邊之較下方部 分處，將雜質注入該聚矽氧基板1〇中，藉此形成源極/汲極 區40以提供一電晶體。 接著，如圖3b所示，在該電晶體上相繼沉積一鎳層5〇及 一鈷層60，促使該鎳層50的厚度為100埃，該鈷層6〇的厚度 為10埃。 另外’較佳方式為’在3E-7 Torr基礎壓力（base pressure)、1 mToir真空壓力及介於沉積源（圖中未描繪）與 該聚矽氧基板之間15 cm基板距離條件下，以相同於該聚石夕 氧基板的溫度下沉積該鎳層50及該鈷層60。 接著’在550 °C溫度下執行60秒快速熱處理製程（RTp)， 來熱處理已沉積在該聚矽氧基板上的該鎳層5 〇及該鉛層 6〇，藉此形成一矽化物層。 接著，如圖3c所示，在有聚矽氧存在之處，選擇性反應 97483.doc 200534399 該鎳層50及該鈷層60，藉此形成該矽化物層55。 此處，較佳方式為，在500至700 t溫度下執行3〇秒、的 秒或90秒RTP熱處理。 接著，對該基板上的該矽化物層55執行退火處理以評估 熱穩定性，接著，執㈣式姓刻製程以去除剩下的殘餘物。 此處，可在650或700 〇c溫度下執行3〇分鐘退火處理，並 且可使用混合比率為4:u_〇4和h2〇2之混合溶液來執行 長達1 5分鐘之溼式蝕刻製程。 圖4緣示由於使用根據本發明之錄/#雙層，而得以減小 介於多聚矽氧之間薄片電阻差的圖形表示。 月乡考圖4與圖1相比，當使用根據本發明之鎳/姑雙層 時，會顯著減小介於N-多聚矽氧與p_多聚矽氧之間薄片電 阻，並且與熱處理前的電阻相比，熱處理後的電阻大幅增 加0 P在本务明中，必須先沉積鎳，之後才沉積鉛，藉此 先Φ成石夕化鎳，< 後才形成石夕化錄，以此方式會顯著減少 聚碎氧消耗量。 另外，圖5繪示當使用根據本發明之鎳/姑雙層時，達成 N -活性層的穩定熱特性的圖形表示。 4圖5所7F ’與白7知鈷/鎳雙層比較，在習知鈷/鎳雙層中 不會偵測到N-活性層的薄片電阻（如圖2所示），然*，當使 根據本U之鎳/姑雙層時，會在熱處理後偵測到N_活性 層的薄片電阻’因而提供熱穩定性。 卩本發明貫現維護低薄片電阻，其方式為在現有石夕化 97483.doc -10- 200534399 ~上额外"，積c。層，當碎化鎳在高溫度下熱處理後轉化成 又夕化物時，使用石夕化鎳的特性，就可以由於⑶叫（雙石夕 化物）相而達成熱穩定性。 另外’ Μ於鎳/铦與聚梦氧之組合所造成的新相（_小 則會形成三相（Ni!_xCGx) Si2，而不會形成具有高薄片電阻的 雙咬化物）相，藉此維護低薄片電阻及熱穩定性。 從前文的說明可得知，根據本發明，會形成細雙層， 因而會減小介於N-多聚矽氧與p_多聚矽氧之間的電阻差， 減少淺接面所消耗的聚梦氧’並且增強於形成該碎化物之 後的一後續熱處理製程期間的熱穩定性。 '…％上文所述《具體實施例及附圖中已基於解說 ^述’並且本發明僅受限於隨附之申請專利範 圍。另外，熟習此項技術者應明白， 遂口J進仃各種修改、 曰加及代替方案，而不會脫離如 出的本發明範嘴與精神。、附<^專利範例所提 【圖式簡單說明】 從參考附圖解說的【實施方式】， ϋ ^ 、可更明白本發明的上 k及其他目的、功能及特徵，圖中： 圖1繪示由習知钴/鎳雙層所形成 電阻差之圈形表示； …間的大幅 圖2繪示由習知姑/鎳雙層所形成 特性之圖形表示； &層的不穩足熱 圖3a到圖3c繪示根據本發明製造 面圖； ^姐衣置之步驟的斷 97483.doc 200534399 圖4繪示當使用根據本發明之鎳/鈷雙層時，多聚矽氧之 間電阻差的圖形表示； 圖5繪示當使用根據本發明之鎳/鈷雙層時，N-活性層的 穩定熱特性的圖形表示； 【主要元件符號說明】 10 聚矽氧基板 15 裝置分隔膜 20 閘氧化物膜 30 多聚矽氧 40 源極/沒極區 45 間隔物 50 鎳層 55 矽化物層 60 銘層 97483.doc

Claims (1)

  1. 200534399 申請專利範圍： 1. 一種製造半導體裝置之方法，包括下列步驟： Μ在-其上已有形成一電晶體的聚發氧：板上相繼沉 積鎳層及鈷層； b)藉由-快速熱處理製程（RTP)，利用沉積在該聚石夕氧 基板上的該鎳層及該鉛層來形成—石夕化物層；以及 C)退火處理及溼式蝕刻。 2.如請求们之方法，其中在i虹⑽真空壓力及μ⑽基板 距離條件下’以相同於該聚石夕氧基板的溫度下沉積厚度 為100埃的鎳。 3_如請求们之方法，其中在lmT〇rr真空壓力及i5cm基板 屮件下以相同於該聚矽氧基板的溫度下沉積厚度 為10埃的鉛。 4 ·如清求項1之 '、本 vj., 万去，其中在500至700。(：溫度下執行30 秒^60秒或9〇秒RTp熱處理。 5·如叫求員1义万法，其中在650或700。(：溫度下執行30分 鐘退火處理。 6.如請求項1之方 、 4古’其中使用混合比率為4:1的H2S04和 H2〇2之混合溶液來執行長達15分 鐘之溼式蝕刻製程。 97483.doc
TW093135486A 2004-04-09 2004-11-18 A method of manufacturing semiconductor device TW200534399A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024597A KR20050099326A (ko) 2004-04-09 2004-04-09 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
TW200534399A true TW200534399A (en) 2005-10-16

Family

ID=35061112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093135486A TW200534399A (en) 2004-04-09 2004-11-18 A method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US20050227469A1 (zh)
KR (1) KR20050099326A (zh)
CN (1) CN1691291A (zh)
TW (1) TW200534399A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426291B1 (en) * 2000-08-31 2002-07-30 Micron Technology, Inc. Method of co-deposition to form ultra-shallow junctions in MOS devices using electroless or electrodeposition
US6528402B2 (en) * 2001-02-23 2003-03-04 Vanguard International Semiconductor Corporation Dual salicidation process
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成

Also Published As

Publication number Publication date
KR20050099326A (ko) 2005-10-13
CN1691291A (zh) 2005-11-02
US20050227469A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP3394927B2 (ja) 金属シリサイド層の形成方法
JPH11204791A (ja) 半導体装置及びその製造方法
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
WO2007060797A1 (ja) 半導体装置およびその製造方法
JP2007251066A (ja) 半導体装置の製造方法
JP2002025944A (ja) 半導体素子の製造方法
TWI393176B (zh) 製造具非二氧化矽閘介電質之一金屬氧化物矽裝置之方法
JP2006179870A (ja) ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法
JPH08250451A (ja) 半導体装置の製造方法
JP2738371B2 (ja) 半導体装置の製造方法
TW200534399A (en) A method of manufacturing semiconductor device
JP2002043435A (ja) システムオンチップの製造方法、半導体装置の製造方法
JPH10335265A (ja) 半導体装置の製造方法
JP2001203352A (ja) 半導体装置の製造方法
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JP2001257273A (ja) 半導体装置の製造方法
JP2850883B2 (ja) 半導体装置の製造方法
JP3258934B2 (ja) セルフ・アライン・ケイ化物の改良された製造方法
JPH07161660A (ja) 半導体装置の製造方法
JPH113872A (ja) 半導体装置の製造方法
JP3360835B2 (ja) 配線形成方法
JPH11186548A (ja) 半導体装置及びその製造方法
JP2003188374A (ja) 半導体装置およびその製造方法
JP2008159834A (ja) 半導体装置の製造方法および半導体装置
KR100400288B1 (ko) 반도체 소자의 트랜지스터 제조방법