200532765 九、發明說明： 【發明所屬技術領域】 相關申請案之交互參考 本申請案係基於並請求2004年3月29日所提申之曰 5 本專利申請案第2004-095535號的優先權，其全部内容係 併於此作為參考。 【先前技術3 發明背景 A) 發明領域 10 本發明係有關於一種多層佈線結構，而更特定言之’ 係有關一種具有用於增進佈線層之表面平坦度之虚設圖案 的多層佈線結構。 B) 相關技藝描述 以下將概略描述形成半導體積體電路裝置之多層佈線 15的金屬鑲嵌法。在形成一層間絕緣薄膜後，佈線溝渠與介 層洞係形成在该層間絕緣薄膜内。形成一銅或其等類似物 之導電性薄膜，以將該介層洞與佈線溝渠充填該導電性薄 膜。若有需要，係形成一阻擋金屬層，以防止銅的擴散。 使用化學機械拋光(CMP)將該導電性薄膜進行拋光，以去除 20該導電性薄膜之不需要的區域並將該導電性薄膜僅留於該 介層洞與佈線溝渠内。重覆此程序，以形成一多層佈線結 構。 设若佈線層之圖案密度並不均勻，在CMp後之表面平 坦度係可旎會降低。依據拋光條件，具有低圖案密戶之區 200532765 域係比具有向圖案密度之區域較早進行拋光，使得腐独係 可此形成在该具有低圖案密度的區域内。揭露於日本專利 早期公開公告第2003_140319號的發明係採用了將虛設圖 案設置在具有低圖案密度的區域内，以使有效的圖案密度 5具有相近的均勻值的結構。 相關的技藝係揭露於美國專利早期公開公告第 2003/39879 號中。 在具有電感器（電感器）之半導體積體電路裝置中，設若 V電性圖案係形成接近該電感器，該電感器的電氣特性係 10會改蜒。為了穩定電感器之電氣特性，佈線一般係不會正 子。X置在亥電感器下方。再者，亦不適宜將導電性虛設圖 案正好設置在電感器下方。 因此，在電感器下方之佈線層區域的圖案密度係因而 變低，使得腐蝕係可能形成在此區域内。設若形成腐蝕， 15光微影之限度(marSin)係會降低。再者，在用於移除金屬鑲 嵌結構之CMP後，導電性材料在某些情況下，係仍殘留在 形成腐餘的區域内。 此等問題係不僅在於當形成於一上部層上之功能性構 件為電感裔時會發生，且是在於當形成一功能性構件，而 20其不允許一導電性圖案正好形成於該功能性構件下方時會 發生。 曰 【明内】 發明概要 本發明之一目的在於提供一種多層佈線結構，其可增 200532765 進在CMP後之表面平坦度’即使存在有不允許形成導電性 圖案的區域。 5 人根據本發明之一面，係提供一種多層佈線結構，其包 3支樓基材，其一表面上係界定有一第一區域、一環繞 A第區域之&形第二區域，以及_環繞該第二區域之第 三區域;設置在該讀基材上方之第-佈線層…佈線係 形成在該第三區域内，虛設圖案係形成在該第二區域内， 而導電性圖案係未形成在該第_區域内；以及—設置在該 第一佈線層上方與該第-區域内之功能性構件。 10 15 一 ^丨小狄1穴一禋多層佈線結構，其 包3 .支縣材，其具有分別界定於該支縣材之一表面 上的：環形第一區域、一環繞該第一區域之第二區域以 及被及第ϋ域所j哀繞之第三區域；一設置在該支樓基 材上方之第-佈線層，—佈線係形成在該第二區域内，虛 設圖案係形成在該第三區域内，而導電性圖案係未形成在 該第-區域内;以及一設置在該第一佈線層上方與該第一 區域内之功能性構件。 由於當設置-功能性構件時，導電性圖案並未形成於 該第-區_ ’因此’可排除導電性圖案對功能性構件的 影響。藉由將虛設圖案設置於第二或第四區域内，可改良 在CMP後之表面的平坦度。 圖式簡單說明 第1圖係具有根據-實施例之多層佈線結構之半導體 元件的平面圖； 20 200532765 第2圖係沿顯示於第1圖之平面圖中之單點鏈線 A2-A2所取的截面圖； 第3圖係沿顯示於第1圖之平面圖中之單點鏈線 A3-A3所取的截面圖； 5 第4圖係根據該實施例之多層佈線結構之第一與第二 層的截面圖； 第5A至5C圖係顯示虛設圖案之設計實例的平面圖； 第6圖係顯示根據一實施例之一多層佈線結構在CMP 後，佈線層表面之平坦度的測量結果圖； 10 第7A與7C圖係顯示評估樣品（evaluation samples)之 圖案限制區域與虛設圖案區域之設計的平面圖，而第7B圖 與7D圖係顯示在第7A與7C圖中之評估樣品之表面平坦 度的測量結果圖； 第8A至8C圖係顯示評估樣品之圖案限制區域與虛設 15 圖案區域之設計的平面圖，以及 第9A至9C圖係顯示在第8A至8C圖中之評估樣品之表 面平坦度的測量結果圖。 L實施方式3 較佳實施例之詳細說明 20 第1圖係具有根據一實施例之多層佈線結構之半導 體元件的部分平面圖。一設置電感器之環形第一區域10係 界定於一基材表面上。在該第一區域10之外部區域中，一 第二區域11係界定環繞該第一區域10。該第二區域11在 該第一區域10之側（内部周圍側）上具有一第一副區域11a 200532765 且在該第-副區域lla之外側（外部周圍側）的第二副區域 lib。 該第一區域10之内部周圍、該第一區域1〇與該第二 區域11間之邊緣、該第一副區域lla與該第二副區域llb 5間邊緣，以及該第二區域11之外部周圍，舉例而言，係具 有正方形或長方形。設若設置多數個電感器，則多數個第 一區域11係被界疋。一個第二區域U係藉由分享其外部 周圍之一部分而呈相互接觸的設置。 一設置真貫佈線之第三區域12係界定於該第二區域 10 11之外部。一第四區域13係界定具有一在位置與形態上與 δ亥第一區域1 〇之内部區周圍相一致的外部周圍。該二第二 區域11可分離地設置而該第三區域12係插置於其間。 該第一區域10之外部周圍側的長度，舉例而言，係 為200 μιη。在此情況下，舉例而言，該第二區域η之寬 15度係100 ，而該第一區域1〇之内部周圍側的長度（第四 區域13之外部周圍）係為100μιη。 電感為1係设置在該第一區域1 〇内。該電感器1 係具有環繞該第四區域13之螺旋形。在顯示於第i圖之實 例中各電感器之轉數(the number of turns)係約1 ·5。電感 3 1在外側上之‘係與一^丨線2相連續，而在内側上之端 係與另一引線3相連續。與内側上之端相連續的引線3係 設置在一比具有電感器設置於其内之佈線層更低的佈線層 内’並以下穿（underpass)方式穿越該電感器1而延伸於該電 感器1之外部。 200532765 第2圖係沿顯示於第1圖中之單點鏈線w斤取 的截面圖並顯示-相鄰的佈線區域（第三區域），而第3圖係 沿顯示於第i圖中之單點鏈線从八3所取的截面圖。 5 10 15 在由石夕所製成之-支標基材2〇的表面上，係形成一 具有淺溝渠隔離(sTI)結構之構件隔離絕緣薄膜21。舉例而 言’該構件隔離絕緣薄膜21係由氧切所製成。—M0SFET 22係形成在-被該構件隔離絕緣薄膜21所環繞的作用區 域内。-第-層佈線層MIL係形成在該支樓基材2〇上， 覆蓋MOSFET 22。自一第二層佈線層M2：L至第十層佈線 層M10L的九佈線層係堆疊在該第一層佈線層M1L上方。 在該第十層佈線層M10L上，係形成一層間絕緣薄膜 50。一襯墊52係形成在該層間絕緣薄膜5〇表面之部分區 域上。一保護薄膜51係覆蓋該層間絕緣薄膜5〇與該襯墊 52。該保護薄膜51係具有一曝露該襯墊52之表面的開口。 舉例而言，該層間絕緣薄膜50係由氧化矽、低介電常數絕 緣材料或其等類似物所製成，而該保護薄膜51係由氮化 矽所製成(SiN)。 第4圖係顯示MOSFET 22、第一層佈線層MIL與第 二層佈線層M2L之更詳細的截面圖。MOSFET 22係形成 20在該作用區域内。MOSFET 22係由一源極區域22S、一汲 極區域22D、一閘極絕緣薄膜221與一閘極電極22G所建 構而成。 一由氧化矽所製成之層間絕緣薄膜30係形成覆蓋 MOSFET 22。一穿過該層間絕緣薄膜30之介層洞32係形 10 200532765 成在對應於汲極區域22D之位置上。一由TiN所製成之阻 擔金屬層33係覆蓋該介層洞32之内部表面。一由鎢所製 成之插塞43係充填於該介層洞32内。 一例如由碳化矽所製成之終止薄膜31與一例如由含 5有I之石夕酸鹽玻璃所製成之層間絕緣薄膜35係形成在該層 間絕緣薄膜30上。一到達該終止薄膜31之佈線溝渠36係 形成在該層間絕緣薄膜35内。曝露在該佈線溝渠36之底 表面上的終止薄膜31係被蝕刻。該佈線溝渠36係穿過設 置插塞34之區域。一由鈕所製成之阻擋金屬層37係覆蓋 10該佈線溝渠36之底部與側壁。一由銅製成之佈線38係充 填於該佈線溝渠36内。該層間絕緣薄膜30、層間絕緣薄膜 35、插塞34、佈線38與其等類似之物係構成該第一層佈線 層 MIL。 一由碳化矽所製成之阻擋層40係形成在該第一層佈 15線層M1L上。在該阻擋層4G上所形成者係一由含有氟之 矽酸鹽玻璃所製成之層間絕緣薄膜41。一到達該第一層佈 線層MIL之介層洞42係形成穿越該層間絕緣薄膜41與阻 擋層40。一佈線溝渠43係形成在該層間絕緣薄膜44内之 深至其中間深度的位置。該佈線溝渠43係通過設置介層洞 20 42之區域。 一由Ta所製成之阻擋金屬層44係覆蓋該佈線溝道 43之内部表面與該介層洞42。一由銅製成之佈線幻係充 填於該佈線溝渠43與介層洞42内。該層間絕緣薄膜41、 佈線45與其等類似之物係構成該第二層佈線層M2L。 11 200532765 層佈線層MIL係由單金屬鑲嵌法所製成而該 第-層佈線層M2L係由雙金屬鑲欲法所製成。 以下將推述藉由雙金屬鑲嵌法形成該第二層佈線層 之方法的貫例。阻擋層40係藉由CVD而形成在該第一層 佈線層]VT1 μ ^ 上。該層間絕緣薄膜41係藉由CVD而形成在 擋層40上。一欲使用作為蝕刻罩模之碳化矽薄膜（未 不出）係形成在該層間絕緣薄膜41上，而一與該佈線溝渠 43相—致^之pq 10 碉口係形成穿過該碳化石夕薄膜。一光阻薄膜係 成在X炭化矽薄膜上，而一與該介層洞42相一致之開口 係形成穿過以阻薄膜。 ^ 使用该光阻薄膜作為一罩模，該層間絕緣薄膜 15 八系被^虫刻i中間深度的位置，以形成該介層洞42之-部 二碡光阻薄膜後，藉由使用經圖案化之碳化矽薄 :乍為二模，ϋ以蚀刻形成該佈線溝渠43。在糾，部分 二^同&的底部亦被_，使得該介層洞42係到 該介層；：：：用作為蝕刻罩模之碳化矽薄膜與曝露於 之底部上的阻擋層40係被去除。 20 面、以濺賴’覆輪層㈣之内部表 料面—43之内部表面與該層間絕緣薄膜4!之上 1電抑Γ之種子層係藉由賊而形成，而後—銅層係 又乂成。執行CMP，直到層間絕緣薄 露出來為止，… 41之表面曝 層4續銅之2除不需要的^層與鋼層。^之阻推金屬 佈線45係因此殘留於該介層祠42與佈線溝渠 12 200532765 該層間絕緣薄膜、阻擋金屬、佈線與其等類似物之材 料係僅為舉例說明，而可亦使用其他材料。例如，層間絕 緣薄膜之材料可為諸如多孔矽之低介電常數絕緣材料。 接著描述回到第2與3圖。類似於該第二層佈線層 5 M2L，各該第三層佈線層M3L至第九層佈線層M9L係藉 由雙金屬鑲欲法而形成。銅之虛設圖案60係設置在各該佈 線層MIL至佈線層M8L之第二區域11與第四區域13内。 顯示在第4圖中之佈線38係設置在該佈線層MIL之第三 區域12内，顯示在第4圖中之佈線45係設置在該佈線層 10 M2L之第三區域12内，而佈線61係設置在各該佈線層 M3L至M8L之第三區域12内。當形成對應層之佈線時， 虛設圖案60係同時形成。諸如虛設圖案與佈線圖案之導電 性圖案係未設置在各該佈線層MIL至佈線層M8L之第一 區域10内。 15 引線3係設置在該第九層佈線層M9L内，橫越該第 一區域10與第二區域11並到達該第三區域12。該佈線層 M9L之厚度，舉例而言，為1 μηι。在該第九層佈線層M9L 之該第三區域12内，係設置各種其他佈線(未示出）。除了 引線3之導電性圖案（佈線與虛設圖案）係未設置在該第九 20 層佈線層M9L之該區域10、第二區域11與第四區域13 内。 第十層佈線層M10L係設置在該第九層佈線層M9L 上。該佈線層M10L係以單金屬鑲嵌法而形成。 電感器1係形成在該第十層佈線層M10L之第一區域 13 200532765 10内电感器1在内側上之端點係經由填充於介層洞内之 插基4而連接至該底下引線3。電感器1在外側上之端點係 與设置在相同層内之引線2連續。設置在該佈線層M10L 之第二區域12的佈線5係經由該插塞6而連接至該引線3。 5 由氧化矽製成之絕緣薄膜50係形成在該第十層佈線 層M10L上。一介層洞係形成穿越該絕緣薄膜5〇，以曝露 該底下佈線5的一部分。一銅之導電性插塞7係填充於此 介層洞内。A1或其類似物之襯墊52係形成在該絕緣薄膜 50上。概墊52係連接至該底下插塞7。由碳化矽製成之保 1〇護薄膜51係形成在該絕緣薄膜50上，覆蓋該插塞7。一開 口係形成在該保護薄膜51内，以曝露該襯墊52之一部分。 第5A圖係顯示虛設圖案之一實例的平面圖。正方形 虚設圖案60係以矩陣形設置。一虛設圖案側之長度，舉例 而言’係為1 μιη。相鄰虛設圖案間之距離，舉例而言，係 15 為I·4 在此情況下，圖案密度係約17%。圖案密度係 定義為Sp/St，其中St為預定區域之區域，而Sp為設置在 該預定區域内之虛設圖案的總區域。上述虛設圖案之尺寸 與距離係為一實例，而圖案密度可經由改變尺寸與距離而 加以調整。 20 第5B圖係顯示虛設圖案之另一實例的平面圖。在顯 示於第5A圖之實例中，JE方形虛設圖案係以矩陣形設置。 在顯示於第5B圖之實例中，二沿著列方向（row direction) 相鄰之虛設圖案60係沿著攔方向（column direction)加以設 置，而二沿著欄方向相鄰之虛設圖案60亦沿著列方向加以 14 200532765 設置。如此實施例所示，矩陣設計可改變成沿著列與欄方 向兩者設置的設計。 第5C圖係顯示虛設圖案之另一實例的平面圖。多數 個直線虛設圖案60係以均等的間隔設置，形成一線條圖案 5 (stripe pattern)。圖案密度可藉由改變各虛設圖案60之寬度 (厚度）加以調整。 第6圖係顯示在CMP後，佈線層MIL表面之平坦度 的測量結果。對欲評估的樣品而言，第二區域11之第一副 區域11a與第二副區域lib的圖案密度係分別設定為36 % 10 與38 %，而第四區域13之圖案密度係設定為33 %。顯示 於第5A圖之矩陣形狀係使用作業虛設圖案的設計。由第6 圖可見，未設置導電性圖案之第一區域1〇的表面係比設置 有虛設圖案之第二區域11的表面來得凹陷。在此實施例 中，虛設圖案係設置在第四區域13内。因此，第一區域10 15 之表面凹陷係比當導電性圖案未設置於第四區域13内時的 凹陷為淺。 以下將參照第7A至7D圖，描述當虛設圖案未設置 於第四區域13内的特別效果。 第7A與7C圖係用於評估虛設圖案之效果之評估樣 20 品的平面圖。在第7A圖顯示的樣品中，一未設置有導電性 圖案之圖案限制區域70係設置在設置有50 %圖案密度之 虛設圖案的區域内。圖案限制區域70係具有200 μπι之邊 長的正方形。在第7C圖顯示的樣品中，一圖案限制區域 70係設置在設置有50 %圖案密度之虛設圖案的區域内，且 200532765 二置有虛設圖案之虛設圖魏域71係設置在該圖案限 ^70的中央區域内。該圖案限制區域70係具有200叫 p長的正方形。虛設圖案區域Μ係具有⑽_之邊長 方形’並具有20 %圖案密度。 / 7B^7D圖係顯不在第7A與7C圖之CMP後， 、篆叩之表面平坦度的測量結果。可以見到，在該二 ，•中々圖雜制區域7G之表面係呈凹陷且形成腐触。然 而在第Μ圖之評估樣品的實例中，步階(距離）約邛⑽， 10 第C圖之”平估樣品的貫例中，步階(距離)約μ肺。 可以見到，在圖案限制區域7G内之虛設圖案區域71係使 步階降低。 λ右虛叹圖案區域71之圖案密度過高，形成在圖案 限制區域70與虛設圖案區域71間之邊緣的步階將變大。 相反地，設若虛設圖案區域71之圖案密度過低，無法獲得 15設置虛設圖案區域71的顯著效果。為了增進在,後之 平坦度’杈佳係將虛設圖案區域71之圖案密度設定為2〇 至 40 %。 在上述實施例中，由於虛設圖案係設置在被未設置有 虛設圖案之環形第一區域10所環繞的第四區域13内，因 20此，步階係如同顯示在第7C與7D圖中之評估樣品般減緩。 隨後，將參照弟8A至8C圖與第9A至9C!圖，描述 將虛設圖案設置在上述實施例中之第二區域η内的效果。 第8Α至8C圖係顯示設置在評估樣品内之導電性圖 案的配置。多數個方形區塊(square sections)係以矩陣形設 16 200532765 置。各區塊包括_ 圖案限制區域A與一環繞該圖案限制區 域之虛設圖案區 或。夕數個具有不同虛設圖案區域之圖案 密度的區塊係經被置。 、 第8A圖佐 x 牟一平面圖，其顯示一由下列順序設置所構 5 成之區域：具右〜 令38%圖案密度之虛設圖案區域C的區塊、 具有20%圖案兔择 山又之虛設圖案區域B的區塊，以及具有50% 圖案密度之虛設 一 固案£域D的區塊。第8B圖係一平面圖， …頁Γ、下歹】順序設置所構成之區域：具有38%圖案密 度之虛設圖案區域Ρ Μ _ ' 次c的&塊、具有50%圖案密度之虛設圖 10案區域D的區塊，以及具有75%圖案密度之虛設圖案區域 Ε的區塊。第8C圖係、—平面圖，其顯示—由下列順序設置 所構成之區域：具有50%圖案密度之虛設圖案區❹的區 塊、具有75%圖案密度之虛設圖案區域E的區塊，以及具
有38%圖案岔度之虛設圖案區域c的區塊。顯示於第5C 15圖之長條圖案係設置於虛設圖案區域B、D與e内，而顯 示於第5A圖之矩陣形圖案係形成於虛設圖案區域c内。 第9A至9C圖係顯示在第8八至8(：：圖之CMp後， 各評估樣品之靠近中央圖案限制區域A之表面平垣度的測 量結果。 2〇 可以看到，形成在圖案限制區域A與該區域八相接 觸之虛設圖案區域間之邊界上步階係以顯示於第9c圖中 之樣品、顯示於第9B圖中之樣品以及顯示於第9a圖中之 樣品的順序而減缓。形成有真實佈線之區域的圖案密度/ 般為20至80 %。設若佈線係設置相鄰於該圖案限制區威 17 200532765 A，步階會隨著佈線區域之圖案密度變高而變大。步階可藉 由將具有約20%圖案密度之虛設圖案區域設置在該圖案限 制區域A的周圍而減緩。 設若虛設圖案區域之圖案密度過低，設置虛設圖案區 5 域的效果將會降低。舉例而言，步階減緩效果可以大約相 當於圖案限制區域簡易擴張的結構來考量。再者，設若虛 設圖案區域之圖案密度過高，步階將如第9B與9C圖所示 而變大。為了降低步階，較佳係將與圖案限制區域A相接 觸之虛設圖案區域之圖案密度設定為15 %至30 %。 10 如第9A圖所示，設若具有20%圖案密度之虛設圖案 區域B係被形成與具有50%圖案密度之虛設圖案區域D相 接觸，在其間之邊界係會形成一步階。相對於此，於具有 20%圖案密度之虛設圖案區域B與具有38%圖案密度之虛 設圖案區域C間之邊界上，係未形成有一大的步階。由此 15 評估結果可見，在第9A圖之實例中，較佳係將另一具有梢 高圖案密度之虛設圖案區域設置於虛設圖案區域B外側之 區域内。較佳係將相鄰二虛設圖案區域間之圖案密度的差 設定為15 %或更小。 由於上述研究係應用至顯示於第1圖中之實施例，可 20 以考量較佳係將在内部周圍側上之第二區域11之第一副區 域的圖案密度設定為15 %至30 %。可以考量較佳係使第二 副區域lib之圖案密度比第一副區域11a之圖案密度為 高，且設定其間之差為15 %或更小。倘若在即使是在第二 區域11内之圖案密度為均勻而可獲得足夠的效果下，則不 200532765 需要將第二區域11分割成多數個具有不同圖案密度之副區 域。 設若第二區域11之寬度過窄，則無法預期設置該第 二區域11的效果。較佳係將第二區域11之寬度設定為0.2 5 L或更寬，其他L為該第一區域10之外部周圍的側邊長 度。設若該第一區域10之外部周圍為長方形，該第二區域 11之寬度係設定為0.2 L或更寬，其中L為該長方形之短 側邊長度。 在上述實施例中，除了自該電感器1延伸之引線3 10 的導電性圖案係未設置在各佈線層之第一區域10内。因 此，電感器1之電氣特性可被維持具有所欲的值。為了將 電感器1之電氣特性維持在所欲的值，較佳諸如佈線與虛 設圖案之導電性圖案係未設置在該第一區域10内。又，在 上述實施例中，虛設圖案係設置在與環形第一區域10之外 15 部周圍相接觸之第二區域11内以及與内部周圍相接觸之第 四區域13内。其因此可能降低可能形成在該第一區域10 内及其周圍的步階，同時可適當地維持電感器1的電氣特 性。 虛設圖案係亦未設置在正好在設置電感器1之第十 20 層佈線層M10L下方之佈線層M9L的第二區域11内。虛 設圖案60係設置在與設置有電感器1之佈線層M10L相隔 一層之第八層佈線層M8L内以及在比第八層佈線層為低的 佈線層内。藉由此設置，其可防止虛設圖案60變得靠近電 感器1並同時適當地維持電感器1之電氣特性。藉由併入 19 200532765 除了直接自電感器1延伸之引線3之佈線係未設置靠近該 第九層M9L之第二區域11的結構，其變得確實可能在靠 近設置有電感器1之區域之佈線層M9L表面上形成步階。 上述實施例係採用除了電感器1之引線3的導電性圖 5 案係未設置在第一層佈線層MIL至第九層佈線層M9L任 一層之第一區域内的結構。設若自電感器1至導電性圖案 之距離變長，導電性圖案對電感器1的影響將變小。即， 較佳係不要將虛設圖案設置在正好在設置有電感器1之引 線3之佈線層M9L下方之佈線層M8L的第一區域10内。 10 第七層佈線層M7L與較下方的佈線層係以二層或更多層而 與該電感器1分隔開來。因此，即使虛設圖案係設置在此 等佈線層MIL至M7L之第一區域10内，對電感器1的影 響係很小。 又，在上述實施例中，諸如MOSFET22之作用構件 15 (active elements)係升;成在支撐基材20表面之第三區域12 内，且構件隔離絕緣薄膜21係形成在包含有第一區域10 與第二區域11的區域内。由於作用構件係未形成在疊置於 該電感器1上之區域内，可避免作用構件對電感器1的影 響。 20 在上述實施例中，電感器1之翻轉數目如第1圖所為 示為1.5。因此，在電感器1與連接至在内側上之電感器1 之端點的引線3之間係有一相交點（cross point)。為了避免 在此相交點上之引線3與電感器1間之短路，需要將引線3 設置於與設置有電感器1之佈線層M10L不同的佈線層 20 200532765 M9L内。設若電感器之翻轉數目約為1 ’二連接至電感器 相對端之引線可被設置在與設置有電感器之佈線層相同的 佈線層内。在此情況下，不需要將引線3設置在如第2圖 所示佈線層M9L内。諸如佈線之導電性圖案係因此未設置 5 於佈線層M9L之第一區域10内。 本發明已藉由上述較佳實施例而被描述。本發明係 非僅限制於上述實施例。對熟習該項技術者而言，可達成 其他各種修改、改良、組合及其類似等等係明顯的。 I：圖式簡單說明3 10 第1圖係具有根據一實施例之多層佈線結構之半導體 元件的平面圖； 第2圖係沿顯示於第1圖之平面圖中之單點鏈線 A2-A2所取的截面圖； 第3圖係沿顯示於第i圖之平面圖中之單點鏈線 15 A3-A3所取的截面圖； 第4圖係根據該實施例之多層佈線結構之第一與第二 層的截面圖； 第5A至5C圖係顯不虛設圖案之設計實例的平面圖； 加/第6圖係顯不根據一實施例之一多層佈線結構在㈤？ ^佈線層表面之平坦度的測量結果圖； 第7A與7C圖係顯示評估樣品(evaluation samples)之 ^案限制區域與虛設圖案區域之設計的平面圖，而第7B圖 圖係顯示在第7A與7C圖中之評估樣品之表面平坦 度的測量結果圖； 21 200532765 第8A至8C圖係顯示評估樣品之圖案限制區域與虛設 圖案區域之設計的平面圖，以及 第9A至9C圖係顯示在第8A至8C圖中之評估樣品之表 面平坦度的測量結果圖。 5 【主要元件符號說明】 1 電感器 22S 源極區域 2 引線 30 層間絕緣薄膜 3 引線 31 終止薄膜 4 插塞 32 介層洞 5 佈線 33 阻擋金屬層 6 插塞 34 插塞 7 插塞 35 層間絕緣薄膜 10 第一區域 36 佈線溝渠 11 第二區域 37 阻擋金屬層 11a 第一副區域 38 佈線 lib 第二副區域 40 阻擋層 12 第三區域 41 層間絕緣薄膜 13 第四區域 42 介層洞 20 支撐基材 43 佈線溝渠 21 構件隔離絕緣薄膜 44 層間絕緣薄膜 22 MOSFET 45 佈線 22D >及極區域 50 層間絕緣薄膜 22G 閘極電極 51 保護薄膜 221 閘極絕緣薄膜 52 襯墊
22 200532765 60 虛設圖案 61 佈線 70 圖案限制區域 71 虛設圖案區域 A 圖案限制區域 B 虛設圖案區域 C 虛設圖案區域 D 虛設圖案區域 E 虛設圖案區域 MIL 第一層佈線層 M2L 第二層佈線層 M3L 第三層佈線層 M4L 第四層佈線層 M5L 第五層佈線層 M6L 第六層佈線層 M7L 第七層佈線層 M8L 第八層佈線層 M9L 第九層佈線層 M10L 第十層佈線層