200529346 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體積體電路裝置之製造技術，特 別是關於可有效使用於使用含有探針卡之半導體檢査裝置 檢查形成於半導體晶圓上之積體電路的檢査步驟之技術 者0 【先如技術】 例如，一種提供探針卡之技術，其於含有多層配線基板 之奴針卡中，可於外周部分之連接區域配置實行向測定器 頭之連接的連接機構，且可於内周部之零件安裝區域形成 測疋$成於檢査對象之半導體晶圓内之半導體裝置之特牲 的屯子屯路，於自上述連接區域電性連接至探針為止之信 號圖案以包圍信號圖案之方式設置屏蔽圖案，於插入上述 連接機構内之連接插腳設置屏蔽構件，將該屏蔽構件與上 述屏蔽圖案連接，藉此可不受雜訊之料，正確地測定高 速動作信號或微小信號（例如，參照專利文獻丨）。 [專利文獻1 ]日本專利特開平丨丨_447〇9號公報 [發明所欲解決之問題] 近年來’於半導體積體電路裝置中業者期望多功能化以 =高速化’且隨之進行有配置於半導體晶片（以下簡稱為 )之主面之焊墊的多插腳化。隨之，於以晶圓狀態檢 査（以下稱為探針檢査）該半導體晶片之良/不良之判定的探 =卡方面’亦進仃有搭載之電子零件以及配線（電路）之數 1的增加。本發明者從事探針卡之開m其中發現如 97607.doc 200529346 下課題。 即，於本發明者討論之探針卡中，隨著電子零件以及配 線之增加’電子零件以及配線之密集亦在發展。因此，會 難以於探針卡之製造中賤配線產生斷線，而會於探針^ 之動作確認時才會開始注意到斷線。其結果為，存在可僅 以一次動作確認而交貨之探針卡會減少之問題。 又，於本發明者討論之探針卡中，限定有可搭載電子零 件以及配線之區域。藉由於該限定之區域内增加電子零件 以及配線，會產生因串擾以及反射等而造成之雜訊:影 響’從而難以正確測定測試信號。 又，隨著搭載於探針卡之電子零件以及配線之增加，電 子零件以及配線會密集，藉此於例如因焊接之安裝部之氧 化而使電子零件以及配線隔以探針卡之情形時，配線會切 斷之情形時’以及電子零件產生故障時等，會難以實行配 線之再連接以及電子零件之交換等之修理。 又，伴隨搭載於探針卡之電子零件以及配線之增加，電 子零件以及配線不僅會密集而且向上部之重疊亦在發展。 另一方面，於安裝探針卡之探針機中，限定有用以安裝該 探針卡而言曼置之區域之寬纟。因練針卡上較高地重疊有 電子零件以及配線，故而於用以安裝探針卡而設置之區域 較小的探針機中，會產生無法自動安裝探針卡之問題。進 而，因限定有用以安裝該探針卡而設置之區域之寬度，故 而會難以增加搭載於探針卡之電子零件以及配線。 又，伴隨半導體積體電路裝置之多功能化，於探針卡中 97607.doc 200529346 會增加k號端子’㉟査用電路之複雜化亦會進—步加大。 料檢査用電路之複雜化，會進—步增加以及密集搭栽於 扣十卡之笔子令件以及配線。然而，因於探針卡内限定有 可配置該等電子零件以及配線之區域，故而會難以對應信 號端子增加之要求。 又，伴隨搭載於探針卡之電路（電子零件以及配線）之増 加，包含於電路之繼電器之溫度會上升，且會有產生心 電器之動作不良之問題。 由如上之原因 會降低之課題。 於本發明者討論之探針卡中，存在良率 本發明之目的在於提供一種 術。 可提高探針卡之良率 之技 明書之 ▲本發明之上述以及其他目的與新穎之特徵由本說 記述以及附圖當可明瞭。 【發明内容】 要 如下簡單說明於本申請案中揭示之發明中之代表者 之概 本發明之半導體積體電路裝置之製造方法含有以下步 驟： / (a)準備半導體晶圓之步驟， 個晶片區域，於上述複數個晶 積體電路，且於主面上形成與 接之複數個第1電極； 該半導體晶圓係劃分為複數 片區域之各區域形成半導體 上述半導體積體電路電性連 (b)準備探針卡之步驟 忒铋針卡具有第1板，其具有用 97607.doc 200529346 以與上述複數個第1電極接觸之複數個接觸端子，第2板， 其搭載於上述第丨板上，且形成有與上述複數個接觸端子 電性連接之複數個配線層，以及複數個電子零件，其搭載 於上述第2板之主面上，且形成有與測定器電性連接之第工 電路；且上述第1板與上述第2板經由第丨配線電性連接；及 (0使上述複數個接觸端子之上述前端接觸上述複數個第 1電極，實行上述半導體積體電路之電性檢査之步驟。 [發明之效果] 如下就藉由本申請案中揭示之發明中之代表者而獲得之 效果加以簡單說明。 即，可提高探針卡之良率。 【實施方式】 於就本申請發明加以詳細說明之前，先如下就本申請案 中之用语之含義加以說明。 晶圓係指使用於積體電路之製造之單晶矽基板（一般為 大致平面圓形狀）、S〇I(Silic〇n on insulat〇r，絕緣物上石夕） 基板、藍寶石基板、玻璃基板、其他絕緣、反絕緣或半導 體基板等以及該等之複合性基板。又，於本申請案中所謂 半導體積體電路裝置時，並非僅係製作於矽晶圓或藍寶石 基板等之半導體或絕緣體基板上者，特別是除有明確指出 並非该者之情形時，亦可為包含如TFT(Thin Transistor ，薄膜電晶體）以及 STN(Supe卜Twisted-
Nematic ， 超扭轉 向列）液晶等 之製作 於玻璃 等之外 之絕緣 基板上者等。 97607.doc 200529346 裝置面係指晶圓之主面，曰# 且於该面精由微影|虫刻形成 應於複數個晶片區域之裝置圖之面。 、 探針或簡稱針可除其前端為傳統之探針狀者之外，亦含 有前端變細之針狀之接觸端子、前端為錐形狀之接觸二 子、其他形狀之凸塊電極等者。 铋針榀査係指對於晶圓步驟結束之晶圓使用探針機實行 之電性試驗，且將上述探針之前端接觸於形成於晶片區域 之主面上之電極實行半導體積體電路之電性檢査，實行確 認是否如特定功能般動作之功能測試或DC動作特性以及 AC動作特性之測試，判斷良品/不良品。需與分割 ^ 曰 9 片後（或封裝結束後）實行之篩選測試（最終測試）區分開。 測定器（Test System)係指電性檢查半導體積體電路者， 且產生特定之電壓以及成為基準之時序等之信號。 測試頭係指與測定器電性連接，接收自測定器發送之電 壓以及信號，對於半導體積體電路產生電壓以及詳細之時 序等之信號，經由彈簧針等向下述之效能板發送信號。 效能板係指經由彈簧針等與測試頭電性連接，將自測試 頭發送之電壓以及信號向下述之集流環發送者。又，亦有 設有下述之OSC電路、X4al電路、分流電路以及AD/Da電 路寻’產生於測定β中無法產生之信號’向集流環發送之 情形。 OSC(Oscillator System Clock，振盪系統時脈）電路係指 產生用以使CPU(Central Processing Unit，中央處理單元） 以及周邊功能動作之基準時脈之系統時脈產生電路。當將 97607.doc 200529346 系統時脈輸入至裝置時，則於裝置内以數1〇位元之計數器 分周，經分周之時脈成為内藏周邊模組之内部時脈。 X’tal電路主要係指時脈用計時器之時脈產生電路。當於 I置輸入時脈用計時器時脈（例如，32.768 kHz以及38 4 kHz)時，則於裝置内以數位元之計數器分周，經分周之時 脈成為使用於計時器之時脈用時基動作之時脈。 分流電路係指實行電源雜訊之除去的電路，其藉由電解 電容器以及陶瓷電容器除去高頻雜訊以及低頻雜訊。 AD/DA電路係指將類比信號轉換為數位信號，將數位信 號轉換為類比信號之電路。 集流環係指經由彈簧針等與效能板以及下述探針卡電性 連接，將自效能板發送之信號發送至下述探針卡者。 探針卡係指經由彈簧針等與集流環電性連接，具有與成 為檢査對象之晶圓接觸之探針以及多層配線基板等的構造 體，將自集流環發送之信號向成為對象之晶圓發送者。 又，亦有設有OSC電路、x，tal電路、分流電路以及ad/da 電路等，產生測定器中無法產生之信號，將該信號送向成 為檢査對象之晶圓之情形。 探針機係指含有集流環、探針卡以及含有載置成為檢査 對象之晶圓之晶圓臺之試料支持系的檢査裝置。 於以下實施形態t於方便上存有該必要時，會分割為複 數個部分或實施形態而加以說明，但除特別明示之情形以 外’則該等並非互無關係者，一方為他方之一部或全部之 變形例、詳細、補充說明等之關係。 97607.doc 200529346 又’於=下實施形態中，提及要素之數等（包含個數、 數值、數量、範圍）之情形時，除特別明示之情形以 理上明確限定特定數之情形等之外，並非限定於該特定之 數者’亦可為特定之數以上或以下。 ^而，於以τ實施形態中，該構成要素（亦包含要素階 段:），除特別明示之情形以及原理上明確認為必須之 形等之外，並非必須者。 同樣地於以下實施形態中’提及構成要素等之形狀、位 置關係等時，除特別明示之情形以及原理上明確認為並非 如此=情形等之外，亦可含有實質上與該形狀等近似或類 似者等。此情形與上述數值以及範圍相同。 又’於用以說明本實施形態之全圖中具有相同功能者賦 予同樣符號，並省略其重複說明。 一又’於本實施形態中使用之圖式中，雖為平面圖但為更 容易地理解圖式亦有部分地加有影線之情形。 以下，依據圖式就本發明之實施$態加以詳細說明。 圖1係表*本實施形態之探針檢査步财使用之測定写 以及夹具之構成與測試信號之流動的說明圖。又，圖2係 包含於該夾具之效能板之要部平面圖。如圖i所示， 具含有測試頭2、效能板3、集流環4、探針卡5以及晶圓臺 6等’集流環4之-部、探針卡5以及晶圓臺6收容於探針機 7内。 測試頭2與測定器丨電性連接。又，於測試頭：中，鱼μ 置於其内部之電路電性連接之複數個彈簧針8以將其前2 97607.doc 11 200529346 能板3側之方式設置。該等複數個彈簧針8之前端藉 由與设置於效能板3之連接墊9連 板3電性連接。 了將測试頭2與效能 集流環4中設有與設置於其内部之電路電性連接之複數 轉黃針H)以及複數個彈簣針u。又，彈菁針此前端朝 向效能板3側’彈簧針u之前端朝向探針機7内之探針卡$ 御卜複數㈣簧針此前端與於效能板…目對地設置於 連接塾9内側之連接塾12連接，藉此可將集流環4與效能板 3電性連接。X，複數個彈箐針丨丨之前端藉由與設置於探 針卡5之連接塾連接而可將集流環4與探針卡5電性連接。 連接塾12經由形成於效能板3内之電路與連接塾 連接。 探針卡5含有下述主板以及子板，以與載置於晶圓臺6上 之成為檢査對象之晶圓14對向之方式設置有複數個探針 (接觸端子）15。該等複數個探針15經由包含於探針卡5之特 定之電路與集流環4電性連接。晶圓14將其主面劃分為複 數個曰曰片區域’且於各晶片區域内形成有半導體積體電路 以及電性連接該半導體積體電路之複數個焊墊（第丨電極（省 ^圖示））。藉由複數個探針15與該等焊墊接觸，形成於測 定器1、測試頭2、效能板3、集流環4、探針卡5以及晶圓 14内之半導體積體電路電性連接，藉由將檢査信號送至該 半導體積體電路可實行探針檢査。 圖3係表不至將上述探針卡5搬送至探針機7内，且安裝 於集流環4為止之步驟的說明圖。於探針卡5上設置有用以 97607.doc -12- 200529346 配置電子零件以及配線之平面圓形之區域 Λ 硪％子零件 以及配線形成電性連接上述複數個探針丨5與集流環*之雨 路等。於本實施形態中，該區域16藉由直徑〇與高度H = 以規定。直徑D以於平面中配置於來自集流環4之彈簧針 (連接機構）11連接之連接墊17之排列之内側之方式得以規 定。高度Η以於將探針卡5搬送至探針機7内時，配置於區 域16内之電子零件以及配線不會與形成探針機了之構件衝
突而無法自動搬送至對集流環4之安裝位置之尺寸得以規 定。 如圖4以及圖5所示，探針卡5含有主板（第1板）18與配置 於主板18之主面上之子板（第2板）19。再者，圖4係上述探 針卡5之平面圖，圖5係表示沿圖4中之Α-Α線之剖面者。 又，如圖4、圖5以及圖6所示，於主板18之主面自外周 開始設有外周焊墊區域（第5區域）2〇，其設置有上述連接墊 17，内周焊墊區域（第4區域）22，其設置有與安裝於主板u 之者面之板針電性連接之焊墊2丨，以及接地電位區域（第3 φ 區域）23 ,其與接地電位電性連接。再者，圖6係表示主板 18之主面的平面圖。連接墊17與焊墊2丨係經由設置於主板 18之内部之配線而電性連接有特定之者等。 子板19於平面上配置於内周焊墊區域22之内側，藉由連 -接於接地電位區域23之複數個金屬製之支柱24自背面得以 · 支持。支柱24電性連接形成於子板19之上面、下面以及内 部之配線令之成為接地電位的配線。設置於主板2 8之焊墊 21中之特定者經由跳線（第1配線）25與配置於子板19之上面 97607.doc 13 200529346 之焊墊（圖4中以及圖5中省略圖示）電性連接。 於本實施形態中，於子板19設有〇sc電路、電路、 分流電路以及AD/DA電路等之檢査用電路（第i電路）。該 等檢査用電路含有安裝於子板19之上面（主面）的繼電器 26、27、電容态28、石英振盪器29、以及iC3〇等電子零件 寺。於本實施形態中，該等電子零件於滿足形成檢査用電 路方面所必須之特性者中選擇外形尺寸、特別是高度盡可 能小者。 於子板19,安裝有與形成於子板19之上面（主面）、下面 、及内W之配線中之特定者電性連接之複數個插口 3又。電 零件安裝於對應之插口 3丨，藉由使插口 3 1所具有之端子 (弟1端子）與電子零件之引導端子（第2端子）接觸而可安裝 於子板19。如此，藉由使用插口 31將電子零件安裝於子板 19之構成，可於例如電子零件之故障時容易地進行與新電 子零件之交換。 扇電态26、27沿子板19之上面外周排列為一行。又，如 上所述’至於繼電器％、27, ^足形成檢査用電路方面 所必須之特性者中選擇外形尺寸盡可能小者。藉此，可避 免繼電器26、97 — + 之岔集，故而可容易的散逸自繼電器26、 27產生之教吾 ^ …、。又’子板丨9於主板18上藉由支柱24得以支 持 故而自繼雷哭，< Λjj. ^ 包态26、27產生之熱篁可自子板19下之空間
散逸。藉由士 L 里 此可容易地散逸自繼電器26、27產生之熱 抑 Μ動作保證溫度（例如20°c〜60°C左右）動作繼電 态 26、27。即，^r ” 可防止因溫度上升造成之繼電器26、27之 97607.doc -14- 200529346 動作不良。又，藉由可容易地散逸自繼電器26、27產生之 熱量，可減少包含繼電器26、27之電子零件之熱量負荷， 故而可使該等電子零件延長壽命。 跳線2 5於子板19之上面連接於配置於配置有繼電器2 6、 27之區域之外側之區域的焊墊。又，該跳線25所連接之子 板19之上面之焊墊盡可能選擇配置於接近跳線25所連接之 焊墊21的位置者。藉此，可盡可能縮短跳線25之長度。其 結果為，可防止於經由跳線25發送之信號中混入例如反射 等而造成之雜訊。又，如上所述，子板丨9於平面中配置於 内周焊墊區域22之内側，故而可容易地安裝跳線25。 於上述檢査用電路設置於探針卡5之上部之構件、例如 效月b板3之情形時，伴隨形成於晶圓丨4之半導體積體電路 之微細化以及電路動作之高速化可能會產生如下問題。 即，於如OSC電路以及:^’…電路般之時脈產生器之附近， 通過自例如測試頭2發送之信號時，會產生因串擾等造成 之雜afl，而無法產生正常之時脈（信號波形）。關於接收混 有雜訊之信號的檢査對象之半導體積體電路，會產生錯誤 動作，從而會有無法實行正確之探針檢査之問題。考慮到 如上原因，較好的是上述檢査用電路設置於盡可能接近於 才双査對象之晶圓14之位置，即探針卡5。 圖7係況明上述主板1 8之内部構造的平面圖。圖8係配置 於主板18之内部之配線的剖面圖。圖9係表示於主板μ之 内部交又如圖8所示之配線等之區域的要部剖面圖。 如圖7所示，連接墊17與焊墊21經由埋入於主板“之内 97607.doc 200529346 部之配線（弟5配線）3 2電性連接有特定者。如圖8所示，該 配線32藉由以聚醯亞胺樹脂膜34被覆直徑均一之銅線33之 周圍，進而於該聚醯亞胺樹脂膜34之周圍塗布接著劑35而 幵> 成。埋入有如此之配線3 2之主板18可以首先使用經電腦 控制之配線機’於含有玻璃布環氧樹脂或聚醯亞胺之基材 36(參照圖9)上以特定之圖案配線複數個配線32後，於配線 有複數個配線3 2之基材3 6上以含有例如玻璃布環氧樹脂之 預次料堪3 7被覆之方式形成。於使用如此之配線3 2電性連 接特定之連接墊17與焊墊21之情形時，於主板18内可使複 數個配線3 2自由交叉，故而可縮短該配線3 2之長度。藉 此，可於配線32中難以產生因串擾以及反射等造成之雜 訊。又，銅線33直徑均一且可獲得安定之特性阻抗，故而 配線32可容易地使電性特性之理論值與實測值一致，從而 貫行正確之檢査信號之轉送。又，複數個配線32因於主板 18内可自由地交又，故而可設為用以信號週期之等長配 線。藉此，本實施形態之探針卡5對於形成於檢査對象之 曰曰圓14之複數個晶片區域同時發送檢査信號之情形時，可 減少晶片區域間之檢査信號之到達時間之差，故而可防止 因檢査信號之到達之延遲而判斷為不良晶片之情形。 圖10係說明上述主板18之下面的平面圖。如圖1〇所示， 本實施形態之探針卡5係例如對於2個晶片區域同時使複數 们採針15接觸而實行楝針檢查者。各探針1 $自内周焊塾區 域22引出，與上述焊墊2丨（參照圖6以及圖7)電性連接。 又，各探針15之前端以位於與探針檢査時形成於對應之晶 97607.doc -16- 200529346 片區域的焊墊對向之位置之方式而配置。 圖11係說明上述子板1 9之上面之平面圖。又，圖1 2係子 板19之要部剖面圖。 本實施形態之子板19係藉由交互堆積絕緣層39與配線層 40〜49而形成之積層配線板。於子板19之上面、配置有繼 電器26、27(圖11中省略圖示）之區域（第i區域）之外側之區 域（第2區域）配置有焊墊50。該焊墊5〇連接有上述跳線 25(圖11中省略圖示）。於子板19之上面内，焊塾5〇與配置 於配置有焊塾50之區域之内側的區域之焊墊51經由最上層 之配線層49電性連接有對應者等。又，於子板19内設有通 路孔52，各配線層間以及焊塾50、5 1與配線層40〜49之間 經由埋入該通路孔52内之導電性材料電性連接。又，於本 貫施形恶中可例示為，配線層44電性連接支柱24(參照圖5) 以及接地電位區域23作為接地電位，配線層45用以將電源 電壓供給至繼電器26、27，配線層41〜43以及配線層46〜48 用以轉送檢査信號，配線層40、49用以於子板19之上面或 下面電性連接焊塾間。 於本實施形態中，關於形成於子板19之表面之最上層之 配線層49，預先形成於對應之所有焊墊5〇與焊墊5丨之間， 無用之配線層（第4配線）49藉由例如切割器等切斷，選擇電 性連接焊墊50之焊墊5 1、配線層以及探針丨5。藉此，可以 一種子板19對應複數種半導體積體電路之探針檢査。 使用形成有上述般之配線層40〜49之子板19形成含有 OSC電路、x’tal電路、分流電路以及AD/DA電路等之檢査 97607.doc -17- 200529346 用電路之各種電路，藉此可使形成該等電路之配線（配線 層）間隔以特定之距離（第1距離），故而可防止於配線中產 生因該配線（配線層）密集產生之串擾以及反射等而造成之 雜说。又，即使將與接地電位連接之配線層44配置於配線 層間，亦可難以產生雜訊。 然而，於未使用上述本實施形態之子板19而形成探針卡 5之情形時，上述繼電器26、27、電容器28、石英振盪器 29以及IC30等電子零件（參照圖4以及圖5)安裝於主板18之 上面，與該等電子零件連接，且形成上述各種電路之配線 配置於主板1 8上。因此，配線會密集且平行地延伸，故而 會有於配線產生因串擾以及反射等而造成之雜訊的問題。 此處，圖13係表示因串擾而造成之雜訊之產生部位的說明 圖，圖14以及圖15係表示因串擾以及反射而造成之雜訊之 產生部位的說明圖。於配線密集且平行地延伸時，如圖 13〜圖15所示，位址匯流排（信號a〜D)中之任一者自出沙（5 …j ,7彳ρ即圑14以及
去測定之時序之餘量， V)變化為L〇W(0 V)時，於保持為High之狀態之資料匯流排 (信號E)中會產生雜訊。其為串擾。產生因如此之串擾而 造成之雜訊之情形時，會有探針檢査之精度降低之問題。 又，檢査信號之頻率成為高頻之情形時，例如如圖“以 50 ns)變為 40 MHz(週期 25 凄後方變化，但該變化之前不久容 訊，故而於以該P表示之位置會消 從而產生探針檢査之精度下降之 97607.doc 200529346 題。此處，圖16以及圖17係說明產生因反射而造成之雜訊 之產生部位者，圖16係表示未使用本實施形態之子板丨9而 形成之探針卡5之探針檢査的結果者，圖17係表示本實施 形怨之探針卡5之探針檢査之結果者。如圖16以及圖丨7所 示’藉由未使用子板19而形成之探針卡5實行探針檢査之 情形時，會無法正確獲得以r表示之部分之資料。其原因 在於因反射而造成之雜訊之影響。又，於主板丨8上限定有 可配置電子零件以及配線之區域，故而於推進探針檢査之 對象之半導體積體電路裝置之多功能化之情形時，配線會 增加進而密集，會容易於配線產生雜訊。即，會有探針卡 5無法對應探針檢査之對象之半導體積體電路裝置之多功 能化之問題。另外，根據本實施形態，如上所述，可儘量 縮短電性連接主板1 8與子板19之跳線25以及埋入主板18之 配線32之長度，且使包含於子板19之配線層4〇〜49之間隔 以特定之距離，故而可防止於配線產生因串擾以及反射等 而造成之雜訊。又，因藉由形成於子板19之内部以及表面 之配線層40〜49形成各種電路，故而可大幅度減少配置於 探針卡5上之配線數，防止該配線會密集。藉此，可防止 於配線產生因串擾以及反射等而造成之雜訊。即，即使於 推進作為探針檢査之對象之半導體積體電路裝置之多功能 化之情形時，可無需增加配線數即可對應。又，根據本實 施形態’可防止於配線產生因反射而造成之雜訊，故而即 使於檢査信號之頻率變為高頻之情形時亦可防止探針檢査 之精度降低。 97607.doc -19- 200529346 又，於未使用本實施形態之子板19而形成探針卡 時，於主板18上限定可配置電子零件以及配線之區域，故 寺黾子零件以及配線會密集配置。又，因必須於所限 疋之區域内配置電子零件以及配線，故而關於無法配置於 該區域内之電子零件以及配線，則會向上方重疊配置。因 匕自电子零件以及配線產生之熱量會難以散逸，從而造 子，件特別疋繼電器之溫度上升而動作不良之問題。 又:因難以散逸自電子零件以及配線產生之熱量，故而會 有縮短电子零件之哥命之問題。&，因將電子零件以及配 線向上方重疊’故而探針卡5之高度會變高，目此會有探 針卡5之向探針機7内之自動搬送以及向探針機7外之自動 搬送與探針卡5之對集流環4之自動裝㈣法實行之問題。 另外，根據本實施形態，如上所述，藉由形成於子板19之 2以及表面^配線層4G〜49形成各種電路，藉此可大幅 又、,、-己置於钕針卡5上之配線數，將繼電器％、夂昭 圖4)沿子板19之上面外周 >，、，、 零件以及配線之密隹，故而可=/㈣’可避免電子 配線產生之熱量。又，子板19於 2零件以及 持，上猎由支柱24而支 猎此自电子零件以及配線產 空問邺$ - …里j目子板19下之 月逸。猎此，可實現電子零 長壽命化。m κ動作不良之防止以及 如上所述，作為電子零 査用雷踗方 丁 乂，雨足形成檢 宜用电路方面所必須之特性者中選擇 度盡可能小者，从二 寸特別是咼 月U者，故而可防止探針卡5 可實現探針卡5之向探針機7内之自動搬二：。错此， 搬k以及向探針機7 97607.doc -20- 200529346 外之自動搬送與探針卡5之向集流環4之自動裝卸。 =，於未使用本實施形態之子板19而形成探針卡5之情 才於主板18上岔集配置電子零件以及配線，故而當因 將電子零件以及配線安裝於主板18之焊錫之氧化等，電子 V 、配線_自主板18脫離或切斷時，會有修理變為困 :::題。又，因電子零件以及配線密集，故而於以焊鍚 女衣私子零件之情形時，會有於電子零件發生故障時難以 更換違電子零件之問題。又，因主板18上之配線數變多， 故而會有未注意到配線連接於錯誤之桿墊2 i或配線為切斷 而直接將抓針卡父貨之問題。另外’於本實施形態中，藉 由埋入於主板18之配線32與形成於子板19之内部以及表面 之配線層40〜49而形成含有檢査用電路之各種電路，故而 可大幅度減少配置於探針卡5上之配線數，避免配線之密 市。藉此，於電子零件以及配線自探針卡5脫離或切斷之 It形日可，可谷易地修理。又，於本實施形態中，因電子零 件使用插口安裝於探針卡5(子板19)，故而於電子零件發生 故障時可容易地更換該電子零件。又，根據本實施形態， 可大幅度地減少配置於探針卡5上之配線數，故而可防止 未/主思到配線連接於配線錯誤之焊墊2 1或配線切斷而直接 將探針卡交貨之情形。又，根據本實施形態，可大幅度地 減少配置於探針卡5上之配線數，故而可縮短探針卡5之製 作時間。即，可縮短探針卡5之交貨期。又，藉由可大幅 度地縮短配置於探針卡5上之配線數，可減少本實施形態 之探針卡5之製造成本。 97607.doc -21 - 200529346 圖18係表示對於同樣晶圓14(參照圖1)實施三次探針檢査 之月^ 7之第一次之探針檢査之良率與第三次之探針檢査 之良率之差者，表示關於使用本實施形態之探針卡5之情 形時（以下，記作條件A)與使用未使用本實施形態之子= 19而形成之探針卡5之情形時（以下，記作條件B)各情形的 :果。如圖18所示，條件B中成為樣品之2347片晶圓14之 第二次之探針檢査之良率與第三次之探針檢査之良率之差 之平均值約為2.69%，與此相對，條件a中成為樣品之2例 片之平料約為丨.48%，改善丨21%。即，自該平均值之差 亦可知错由使用本實施形態之探針卡5可提高探針檢査之 圖19係表示於對於—片晶圓14(參照圖D實施探針檢 π 士 m 丄. 、一（/尸、1不；丁惯宜之 情形時，因產生於設置於探針卡5之配線的雜訊(因上述串 擾或反射等而造成之雜訊）而判斷為不良之晶片區域之產 生率者，表示關於上述條件A、B之各條件之結果。如圖 所示於條件B中，成為樣品之2347片晶圓14中，因該 雜訊而判斷為不良之晶片區域之產生率之平均值約為 〇.73%’與此相對’條件斜，成為樣品之2494片之平均值 ㈣〇.鄉，改善約〇.25%。即，自該平均值之差亦可知， 藉由使用本實施形態之探針卡5可減少於設置^探針卡$之 配線中產生之雜訊。 圖20以及圖21係表示對於與圖18以及圖19所示之作為探 針k査之對象之晶圓14為不同種類之形成有半導體積體電 路之複數片晶圓實施探針檢査之情形的結果者，表示有關 97607.doc -22- 200529346 於上述條件A、B之各種條件之結果。示於圖2〇之結果 中，條件B中成為樣品之328丨片晶圓之探針檢查之良率之 平均值約為91.98%，與此相對，條件a中成為樣品之1654 片之平均值約為94·11%，改善有約213%。又，於圖21所 不之結果中，條件Β中成為樣品之4103片晶圓之探針檢査 之良率之平均值約為91·26%，與此相對，條件Α中，成為 樣品之4768片之平均值約為93.77¾，改善有約2.51%。 P自°亥平均值之差可知，藉由使用本實施形態之探針卡 5可提局探針檢査之良率。 於上述採針卡5中，如圖22所示，以藉由探針15(參照圖 1)之一次接觸實施探針檢査之晶片區域CHp沿探針卡5之動 作方向（第1方向）鄰接有兩個之方式配置探針15。又，圖23 表不铋査對象之晶圓14(參照圖丨）之主面之晶片區域 排列彳木針卡5之動作方向、以及同時實行探針檢査之兩 個晶片區域CHP之組合，關於該兩個晶片區域CHp之組 合，顯示有附有影線之組合或無影線之組合。藉由如此選 擇曰曰片區域CHP，於晶圓14内，例如於劃分232個晶片區 域CHP之情形時，使探針15與晶圓M接觸ιΐ6次，藉此可 關於所有晶片區域CHP實施探針檢査。 冗爽，如圖22所
-------- m rn T m ίί 檢査之兩個晶片區域CHP於對角線之延伸方向鄰接兩布 情形時’ A為如圖25所示之晶圓14之主面之晶片區域〔 之排列、探針卡5之動作方向、以及同時實行探針檢聋 兩個晶片區域CHP之組合。於圖25中，關於該兩個晶片 97607.doc -23- 200529346 域CHP之組合’亦顯示有附有影線之組合或無影線之組 合。於如此選擇晶片區域CHP之情形時，亦有不選擇兩個 晶片區域CHP而選擇僅有一個晶片區域chp之情形，於該 場合時’與實際上未存在之虛設晶片區域Dchp組合而實 行探針檢査。再者，於圖25中，虛設晶片區域DCHP係以 點線表示之晶片區域。該情形時，於晶圓14内劃分有例如 232個晶片區域CHP之情形時，藉由使探針15與晶圓14接 觸128次’可關於所有晶片區域cHP實施探針檢査，與圖 22以及圖23所示之本實施形態相比，使探針15與晶圓丨斗接 觸之次數會增加。即，根據本案施之形態，可減少使探針 15與晶圓14接觸之次數，故而可縮短探針檢査所需之時 間。 以上，依據實施形態就本發明者之發明加以具體說明， 仁本I明並非僅限於上述貫施形態者，當然可於不脫離該 要旨之範圍内加以各種變化。 例如，於上述實施形態中，就於主板上配置子板形成探 針卡之情形加以說明，但亦可將具有與子板相同構造以及 功能之一片以上之基板藉由與將子板配置於主板上之方法 相同之方法配置於子板上，形成探針卡。 / 又，上述實施形態中，就藉由金屬製之支柱將子板配置 於主板上形成探針卡之情形加以說明，但亦可例如將子板 設為圓弧型，以該圓弧型之弦之部分與主板連接之方式將 一片以上之子板配置於主板上。 [產業上之可利用性] 97607.doc -24- 200529346 本發明之半導體積體電路裝置之製造方法可廣泛適用於 形成於晶圓之半導體積體電路之探針檢査。 【圖式簡單說明】 圖1係表示本發明之一實施形態之半導體積體電路裝置 之製造方法的探針檢査步驟t所使用之測定器以及夹具之 構成的說明圖。 圖2係圖1中所示之效能板之平面圖。 圖3係表示將圖i中所示之探針卡安裝於探針機内之步驟 的說明圖。 圖4係圖丨中所示之探針卡之平面圖。 圖5係沿圖4中之A—A線之剖面圖。 圖6係表示圖4中所示之主板之主面的平面圖。 圖7係說明圖4中所示之主板之内部的平面圖。 圖8係圖7中所示之配線之剖面圖。 圖9係表示圖4中所示之主板之内部中配線交叉之區域的 要部剖面圖。 圖10係說明圖4中所示之主板之下面的平面圖。 圖11係表示圖4中所示之子板之上面的平面圖。 圖12係圖11所示之子板之要部剖面圖。 圖13係表不因串擾而造成之雜訊之產生部位的說明圖。 圖14係表示因串擾以及反射而造成之雜訊之產生部位的 說明圖。 圖15係表示因串擾以及反射而造成之雜訊之產生部位的 舌兄明圖。 97607.doc >25- 200529346 圖16係說明因反射而 圖17係說明因反射而 圖18係表示對於同樣 二次探針檢査之良率與 圖。 ^成之雜訊之產生部位的說明圖。 ^成之雜訊之產生部位的說明圖。 曰曰K實施三次探針檢査之情形的第 第二次探針檢査之良率之差的說明 圖19係表示對於一片晶者 曰口果轭探針檢査之情形時，因設 置於探針卡之配線中產生 座生之一訊而判斷為不良之晶片區域 之產生率的說明圖。 圖20係表示對於複數片曰 默片曰曰51貫施探針檢査之情形的結果 之說明圖。 圖21係表示對於複數片晶圓實施探針檢査之情形的結果 之說明圖。 圖22係表示藉由探針之—次接觸而實施探針檢査的晶片 區域之排列的平面圖。 圖23係表示檢査對象之晶圓之主面之晶片區域之排列、 採針卡之動作方向、以及同時實行探針檢査之兩個晶片區 _ 域之組合的平面圖。 圖24係表不藉由探針之一次接觸實施探針檢査之晶片區 域之排列的平面圖。 圖25係表示檢査對象之晶圓之主面之晶片區域之排列、 # 板針卡之動作方向、以及同時實行探針檢査之兩個晶片區 · 域之組合的平面圖。 【主要元件符號說明】 1 測定器 97607.doc -26- 200529346 2 測試頭 3 效能板 4 集流壞 5 探針卡 6 晶圓臺 7 探針機 8 彈簣針 9 連接焊墊 10 彈簧針 11 彈簧針（連接機構） 12 連接焊墊 14 晶圓 15 探針（接觸端子） 16 區域 17 連接墊 18 主板（弟1板） 19 子板（第2板） 20 外周焊墊區域（第5區域） 21 焊墊 22 内周焊墊區域（第4區域） 23 接地電位區域（第3區域） 24 支柱 25 跳線（第1配線） 26，27 繼電器 97607.doc -27- 200529346 28 電容器 29 石英震盪器 30 1C 31 插口 32 配線（第5配線） 33 銅線 34 聚醯亞胺樹脂膜 35 接著劑 36 基材 97607.doc -28-