TW200529167A

TW200529167A - Combined output driver

Info

Publication number: TW200529167A
Application number: TW093132534A
Authority: TW
Inventors: Yu-Feng Cheng; Wen-Bo Liu; Keng-Ming Li; Vai-Hang Au
Original assignee: Via Tech Inc
Priority date: 2003-10-28
Filing date: 2004-10-27
Publication date: 2005-09-01
Also published as: JP2007509522A; KR100730589B1; TWI251734B; US20050088429A1; WO2005043769A1; CN1742438A; KR20060029596A; TWI280746B; TW200527260A; TW200537424A; US7353009B2; CN100403656C; TWI284313B; TW200525330A; TWI280498B; US20050088430A1; US7471285B2; JP4391528B2; US20050090215A1; TWI286735B

Description

200529167 九、發明說明：【發明所屬之技術領域】本發明有關於一種傳輸器，特別有關一種可傳輸低壓差動訊號（1〇w voltage differential signaling ;LVDS)及傳輸最小差分信號 (transition minimized differential signaling ; TMDS)之傳輸器。【先前技術】低壓差動訊號（low voltage differential signaling ; LVDS)係為一種多數筆記型電腦製造者所使用之一種高速且低電源損耗的介面，可於處理器（CPU)與液晶顯示器之間，建立一個直接式數位連接。它提供相當高的傳輸速率，僅需要很低的電源，且只產生很小的干擾，…呢技術係最好適用於短距離傳輸線，LVDS技術亦嘗試用於傳輪至桌上型顯示器，但無法得到其最佳效果。第1A圖係表示一傳統LVDS傳輸器。LVDS傳輸器1〇係將資料现!）、 G_ ' BLUE、HSYNC、VSYNC及DE轉換成資料流，藉由輸出驅動器141，通過信號線輸出至對應之接收器。第1B圖係表示輸出驅動器141與接收器18中一對應之輸入單元182。如圖所示，LVDS輸出驅動器141係為一電流型信號線驅動器，藉由電流操縱(current steering)產生一差動電壓於接收18中輸入單元182之輸入端上。舉例來說，藉由開關A導通且開關B截止，電流lref係經由信號線19、約為1〇〇歐姆之終端電阻以及信號線/19連到接地端；反之亦然。傳輸最小差分信號(TMDS)係為-種用於傳輸數位資料至—顯示器之標準。於此技術中，信號會被最佳化，以減少電磁干擾(ΕΜι)，以允許信號能快速轉輸且具有高準轉。於丽觸巾 ^

且振幅受限之健，婦輸於-崎雜之±，㈣紐陳線。TMDS傳輸器會編譯且串列地於一丽Unk ±傳輸一資料流至一接 0608-A40103TWF 5 200529167 收裔，音頻與同步資訊係被串列化，且用三組雙絞線傳送，而用以時序控制之時脈錢顧組雙麟傳送。 τ " 一第2A圖係表示一傳統TMDS傳輸器。TMDS傳輸器20係將音頻與同步資_、G、B、HSYNC、簡c及证)轉換成一資料流，藉由輪出驅動器/ 142經過信號線輸出至對應之接收器。第2B圖係表示輸出驅動器142與接收器18，中一對應之輪入單元 84 士圖所不’獅s輸出驅動器142係為一電流型信號線驅動器控制開關D及/D，於信號線191及上產生一差動信號。舉例曰，她㈣通時，於信號線191上之電流恤，會藉由約為5〇歐叙終 :電姐，拉低接收器18，中輸入單元184之節點N1上之電壓。於此時， /又有載電w之另—條信號線/191，會維持在Avccd)的準位可得到一個差動電壓擺幅。輸器與TMDS傳輸器目刖’用以傳輸LVDS信號及TMDS信號之LVDS傳係各別地設置在不同的晶片上。【發明内容】有鑑於此，根縣_之_實施例，係姐提供可 TMDS信號讀⑽鳴器。说與為達成上述目的，本發明提供_種輸出鶴器，包括物馳爾-帛—雜，以=一 =輸入^虎，產生二控制信號；一輸出單元，輕接於第一節該一第一電源知之間’用以根據該二控制信號，藉由—對信號線二言號至一第—外部輸人單元；以及—電源供應器，_該第—節供電至該驅動暫存器與該輸出單元，使得該輸出單元被不月匕為^止輸出該弟—差動信號，其中該第二電壓係高於該第—電壓。為達成上述目的，本發日_供—種可傳輪lvds信號與職信號之

0608-A40103TWF 200529167 組5式輸出驅動器，包括一第—輪出驅動器，用藉由一對信號線，輪出_第—差動信號至—第弟-輸入信號，二輸出驅動器，用以根據一第二輪對二以及-第差動信號至-第二外勢人罝-_ 由韻k麟’輸出一第二勺括镇-Μ #月1J 口亥弟一輪出驅動器包括-驅動暫存哭，匕括弟、弟一 i、電端分別耦接至一第一電舞盥一 _ °° ㈣用制信號；—輸出單元，_鄕1點與一第: 電源鈿之間，用以姆該二控繼號，產生供庫哭，說妓兮楚^ 一差動化唬，以及一電源，，用以於該第一輸出驅動器藉由該對信出該第-差動㈣至該第-外部輸人單元時，提供—第二籠以驅動暫存器與該翻單元，其帽第二龍係高於該第—糕。- 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下：【實施方式】第一實施例第3Α圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第一實施例。如圖所示，組合式傳輸器100包括一組輸入端51、一第一傳輸單元110、一第二傳輸單元120、一切換控制器130、一時脈暫存器（ci〇ck buffer)·以及一鎖相迴路(phase locked 1〇〇P)150。該組輸入端51係用以接收一第一資料，該第一資料包括音頻及同步資訊，例如R]EW、 GREEN1、BULE1、HSYNC1、VSYNC1 及 DEI。於本實施例中，第一傳輸單元110係可為第1A及1B圖所示之LVDS 傳輸器。第一傳輸單元110係||接該組輸入端51用以藉由第一信號線 YTX0+〜YTX3+、YTX0-〜YTX3-、YTCLK+及 YTCLK-，來傳輸第一資料至一對應之接收器（未圖示）。第一傳輸器110係包括一第一序列產生器 (serializer)112耦接至輸入端51，用以將並列資料轉換成串列的資料 0608-A40103TWF 7 200529167 流，以及-驅動單元114麵接第-序列產生器m，用以將串列資料流傳輸至-對應之接收器。驅動單元m係包括複數第一驅動器㈣5，舉例來說係可為LTO驅動器。每個第，驅動器係可藉由一對第一信號線，送出-第-差動信號，至-對應接收器之_第_外部輸入單元。^ 應接收器中的每個第-外部輸人單元’皆具有_於第—信號線間之一第一電阻。舉例來說，第-驅動器DH系可藉由該對信號線γ詹及側_，連續地送出差雜紅-外部接㈣中之-對應輸人料，其它驅鮮依此類推。於本實施例中，第二傳輸單元12〇係可為第^及沈圖所示之獅s 傳輸裔。第二傳輸單元12〇係耦接該組輸入端51用以藉由第二信號線 ΖΠ0+〜ZTX2+、ZTXO-〜ZTX2-、ZTCLK+及 ZTCLK-，來傳輸第一資料應之接收器（未圖示）。第二傳輸器12〇得、包括一編碼單元122、一第二序列產生器124以及-驅動單元126。編碼單元122縣接輸人端51，肋將第-資料編碼成-第二資料。於本實施例中，編碼單元122係可為一包括三編碼器8bit\l〇bit之編碼單元，用以將每_的資料編成⑽㈣貝料。序列產生$ C接至編碼單元122，用以將並列資料轉換成串列的資料流，驅動單it 126 _第二序列產生器124，用以將串列資料流傳輸至一對應之接收器。驅動單元126係包括複數第二_器D6，，舉例來說係可為職驅動器。每個第-驅_D6〜D9係可藉由—對第二信號線，送出一第二差動^虎’至-對應接收H之―第二外部輸人單元。於對應接收器中的每個第—二外部輸人單元，皆財複數第二電阻，且每個第二電阻餘接於該對 =二信號線中之-者與該第二外部輸人單元之一電源線之間。舉例來說，第-轉$ D6係可藉由該對信號線襲+及謂―，連續地送出差動信號至外4接收為中之-對應輪入單元，其它驅動器依此類推。

0608-A40103TWF 200529167 切換控制器130係轉接第—傳輸單元11〇、第二傳輪單元暫存器140以及鎖相迴路150。切換控制器13H系根據一模式選、 MODSEL以及-關機選擇信號PD，用以於不同操作模式下，致能(咖^ 或禁能(diSable)第-傳輸單元m、第二傳輸單元別、時脈暫存哭二以及鎖相祕150。喊暫翻⑽_接—輸人日植錢αΜ、°模選擇信號_SELa及切換控制器13〇，用以分別產生内部日恤信號、> CLK1〜CLK3 ’給第-傳輸單元11〇、第二傳輸單元12〇及鎖相迴路^。鎖相迴路150係用麵接内部_信號αΚ3以及模式選擇作號 M_L ’用以於_模式時’產生一第一組輸出時脈pcUQ一傳輸单兀110 ’且於TMDS模式日夺，產生一第二組輸㈣脈腿2給第二傳輸單元120。第4圖係為根據本發明實施例之一鎖相迴路15〇，其中時脈信號⑽ 係與輸入時脈CLKIN相同。如第4圖中所示，鎖相迴路⑽包括一相位頻率偵測器（phase frequency detect〇r ; pFD)151、一電荷泵（charge P_)153、-低通濾波器155、_雙環式壓控振盪器(twQ—ring她鄉 controlled oscillator ; VCO)157 以及一相位暫存器 159。相位頻率偵測器151係輪b夺脈暫存器14〇,用以比較時脈信號⑽ 與-回授時脈信號Pref，並根據之間的頻率/相位差，產生—成比例之錯誤信號Sfc，輸出至電荷泵153。電荷泵153係減來自相位頻率偵測器 151之錯誤信號Sfc，並藉由低通濾波器155，產生一充電控制信號。 VC0—IN。-般來况’電荷泵153係係可藉由相位頻率γ貞測器151之錯誤信號Sfc ’進行充電或放電，以輸出一電流信號，且低通濾、波器器155係輕接電％泵153，用以將電流信號轉換成充電控制信號^0 in。雙環式VC0157係輕接充電控制信號vcojn以及模式選擇信號 M0DSEL ’用以於LVDS模式時’產生第一組輸出時脈信號ρακι，且於獅s

0608-A40103TWF 9 200529167 桓式日^產生第二組輸出時脈信號ρακ2。可選擇性配置(〇如副）之相位暫存$ 159係摘雙環式鶴57，用以储存來自雙環式·⑸之第一組輸出時脈信號PCLK1或帛二組輸出時脈信號ρακ2。於本發明之實施例中’第一時脈信號中之-者係於LVDS模式時，輸出至相位頻率偵測器151，作為該回授時脈信號pref ;而在薦模式時，第4脈信號 PCLK2中之一者’係輸出至相位頻率债測器15丨，作為該回授時脈信號 Pref 〇第5圖係為本發明之實施射，鎖相迴路15〇巾之雙環式壓控振盛器 157。如’示’雙環^^控振盪器157包括一電壓電流轉換器肌、一第-環狀振顏組·…第二環狀振盪模組1575以及一開關元件1577。電壓電流轉換器1571係減電荷泵153及低通遽波器155，用以將充電控制信號轉換成-電流控制信號Sic。第一環狀振盈模組·係於 LVDS模式時，致能用以根據電流控制信號如，產生第一組輸出時脈信號 PCLK1。於本發明之實施例中，第一環狀振盪模組1573係可為一 7級之環狀振盪模組，包括串成回路之7個延遲單元(delay cells)。於lvds模式時，第一環狀振盪模組1573係被致能，用以產生不同相位之14個時脈信號，作為供給至第一傳輸單元110中第一序列產生器112之第一組輸出時脈信號PCLK1。 ^ 第二環狀振盪模組1575係於TMDS模式時，致能用以根據電流控制信號Sic，產生第二組輸出時脈信號PCLK2。於本發明之實施例中，第二環狀振盪模組1575係可為一 5級之環狀振盪模組，包括串成回路之5個延遲單元(delay cells)。於TMDS模式時，第二環狀振盪模組1575係被致能，用以產生不同相位之1〇個時脈信號，作為供給至第二傳輸單元12〇中第二序列產生器124之第二組輸出時脈信號？(：112。開關元件1577係耦接弟一、第二環狀振I模組1573及1575，用以根據模式選擇信號 0608-A40103TWF 10 200529167 MODSEL ’紐DS模式時輸出第一組輸出時脈信號ρακι，於職模式時輸出第二組輸出時脈信號PLCK2。以下明參考第3A圖，說明本發明之第一實施例中，組合式傳輸器之動作。於LVDS模式（第一模式）時，模式選擇信號M〇DSEL與關機選擇信號 PD會分別為HIGH與LOW，使得切換控制器13〇禁能第二傳輸單元12〇，且致能第-傳輸單it 11〇，以傳輸第—輸人端51上之第_資料至_對應之外部接㈣。時脈暫存n 14()絲據輸人雜ακΐΝ及模式選擇信號 M0DSEL’產生時脈信號CLK1及ακ3，分別提供給第一傳輸單元⑽及相位鎖迴路150。鎖相迴路15〇係根據時脈信號αΚ3及模式選擇信號 M0DSEL，產生第一輪出時脈信號ρακι至第一傳輸單元ιι〇〇弟一座生裔112係用以將輸入端51上之第一資料及第一輸出時脈PCLK1，轉換成一串列資料流，然後驅動單元114藉由信號線 ΥΠ0+〜Ym+、ΥΠ0-〜ΥΤΧ3_、Υτακ+& γτακ_，料傳輸至一對應之物_。於此赋巾，根據模式糊t_D狐及關機選擇，第二傳輸單元12G之時脈賴M2及第二輸㈣脈信號腹2 θ被不^disable)，使得第二傳輸單元⑽中的編碼單元122、第二序列產生器124以及驅動單元〗26會被禁能。於TMDS模式（第二模式）時，模式選擇信號聰肛與關機選納虎 PD會皆為LOW，使得切換控制器13〇禁能第一傳輸單元⑽，且致u二傳輸單元120，以傳輸第—輸入端51上之第_資料至—對庫^ 器。時脈暫存器140係根據輸入時MCLKIN及模式選擇作號_ ^時^細及α〇，分別提供給第二傳輸單元⑽及相位鎖迴路於鎖相娜⑽係根據時脈信細3及模式選擇信物狐，產生弟一輪出％脈信號PCLK2至第二傳輸單元〗20。

0608-A40103TWF 11 200529167 編碼單元122得、將輸入端51上之第一資料，編碼成一第二資料，第一序列產生器124係用以將第二資料及第二輸出時脈pcLK2，轉換成一串列資料流，然後驅動單元丨26藉由信號線ζτχ〇+〜ζτχ2+、ζτχ〇—〜ζτχ2-、 ZTCLK+及ZTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中’根據模5^選擇信號職亂及關機選擇信號？1)，第一傳輸單元ιι〇之時脈信號CLK1及第-輸出時脈信號ρακι會被禁能(disable)，使得第一傳輸單元no巾的第-序列產生器112以及驅動單元114會被禁能。於關機模式時，_響織PD會·GH，不f赋獅錢M〇胤為HIGH或LOW，切換控制器130都會將第一、第二傳輸單元11〇及12〇、時脈暫存H 14G及鎖相迴路15請機。因此，本發日狀組合式傳輸器可藉由模式選擇信號，於LVDS模式時傳輸錢，於丽模式時傳輸遍二信號。於第一實施例中，第一、第二傳輸單元110與120係共用輸入端 51。弟二貫施例第3B圖係為本發明之可傳輸LVDS與τ廳信號之組合式傳輸器之第二實施例。如圖所示，組合式傳輸器服包括—組輸人端51、_第一傳輸單元110、一第二傳輸單元120、一切換控制器、130、-時脈暫存器14〇以及一鎖相迴路15〇。、組口式傳輸器100係與第3A圖中所示者相似，除了驅動單元126，為求說明書之簡潔，_結構之描敘，予以省略。於本實施例中，驅動器 D6〜D9係與耦接至第一傳輸單元中驅動單元丨丨4之信號線葡+〜伽+、 YTX1 YTX3、YTCLK+、YTCLK-编接，而不是如第圖中所示之 ΖΤΧ0+〜ZTX2+、ZTX0-〜ZTX2一、ZTCLK+、一傳輸單兀110及120共用輸入端51與及輸出端，例如信號線 TX1+〜YTX3+、YTX1-〜YTX3-、YTCLK+、YTCU-。

0608-A40103TWF 12 200529167 松式（第一輪式）時，模式選擇信號M0DSEL與關機選擇沖 PD會分別為HIGH與LOW，佶揾、铎彳。唬且致30禁能第二傳輸單元120， b 口/早兀，以傳輸第一輸入端51上之第一資料至—對應之卜雜收?§日嫌暫存$ 14G係根據輸人時脈⑽N及模 ^ M0DSEL，^e«,t^LK^CLK3，位鎖鹏150。鎖相迴路15〇係根據時脈信號㈣及模式選擇信號 M0DSEL，產生第一輸出時脈信號ρακι至第一傳輸單元ιι〇〇第-序列產生器112係用以將輸入端51上之第一資料及第一輪出時脈PCLD，轉換成一串列資料流，然後驅動單元ιΐ4藉由信號線 YTX0+ YTX3+、YTX0-〜YTX3-、YTCLK+及 YTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，根據模式選擇信號麵孤及關機選擇信號PD，第二傳輸單元120之時脈信飢K2及第二輸出時脈信號p⑽ 會被禁能(disable) ’使得第二傳輸單元12〇中的編碼單元122、第二序列產生器124以及驅動單元126會被禁能。於TMDS模式（第二模式）時，模式選擇信號M〇DSEL與關機選擇信號 PD會皆為LOW，使得切換控制器130禁能第一傳輸單元11〇，且致能第二傳輸單元120，以傳輸第一輸入端51上之第一資料至一對應之外部接收器。脈暫存器140係根據輸入時脈CLKIN及模式選擇信號mqdsEL，產生時脈信號CLK2及CLK3，分別提供給第二傳輸單元12〇及相位鎖迴路 150。鎖相迴路150係根據時脈信號CLK3及模式選擇信號modsEL，產生第二輸出時脈信號PCLK2至第二傳輸單元120。編碼單元122係將輸入端51上之第一資料，編碼成一第二資料，第二序列產生器124係用以將第二資料及第二輸出時脈PCLK2，轉換成一串列資料流，然後驅動單元126藉由信號線YTX1+〜YTX3+、γτχ卜〜YTX3-、 YTCLK+及YTCLK- ’將串列資料流傳輸至一對應之外部接收器。於此模式 0608-A40103TWF 13 200529167 中’根據板式選擇信號_SEL及關機選擇信mPD，第一傳輸單元別之時脈，號CLK1及第-輸出時脈信號p(M1會被禁能(仙牆），使得第一傳輸早7G 110 +的第—序列產生器112以及驅動單元114會被禁能。於關機模鱗，關機選擇信獅會為HIGH，辟模式獅信號_SEL 為HIGH或LOW ’切換控制器13〇都會將第一、第二傳輸單元ιι〇及i2〇、

時脈暫存器14G及鎖相迴路15〇關機。因此，本發明之組合式傳輪器可藉由模式選擇信號，於LVDS模式時傳輸娜信號，於丽模式時傳輸獅S 信號。於第二實施例中，第一、第二傳輸單元m與12〇係共用輸入端 51。第三實施例第3C圖係為本發明之可傳輸1^1^與111^信號之組合式傳輸器之第三實施例。如圖所示，組合式傳輸器謂，，包括一組第一輸入端51、一第傳輸單元110、一組第一輸入端52、一第二傳輸單元12〇、一切換控制器130、一時脈暫存器14〇以及一鎖相迴路15〇。組合式傳輸器1〇〇”係與第3A圖中所示者相似，除了編碼單元122 與驅動單it 126，為求說明書之簡潔，相同結構之描敛，予以省略。於本實施例中，輸入端52用以接收一第二資料，該第二資料包括音頻及同步資訊’例如 RED2、GREEN2、BULE2、HSYNC2、VSYNC2 及 DE2。第二傳輸單元120中之編碼單元122係耦接至輸入端52，而不是第3A圖中所示之輸入端51。再者，驅動單元126中之驅動器！)6〜D9係與耦接至第一傳輸單元中驅動單元 114 之信號線 γτχι+〜γπ3+、YTX1-〜YTX3-、YTCLK+、YTCLK-耦接，而不是如第3A圖中所示之ζτχο+〜ζτχ2+、ζτχο-〜ζτχ2-、ζττακ+、 ZTCLK-。於此實施例中，第一、第二傳輸單元11〇及12〇共用相同之輸出端，例如信號線 ΤΧ1+〜ΥΤΧ3+、ΥΤΧ1-〜ΥΤΧ3-、YTCLK+、YTCLK-。於LVDS模式（第一模式）時，模式選擇信號M0DSEL與關機選擇信號 0608-A40103TWF 14 200529167 Η)會分別為HIGH與LOW，使得切換控制器130禁能第二傳輸單元12〇，且致能第-傳輸單元110，以傳輸第一輸入端51上之第一資料至_對應之外部接收器。時脈暫存器14〇係根據輸入時脈〇測及模式選擇信號 M0DSEL，產生時脈信號CLK1及ακ3，分別提供給第一傳輸單元训及相位鎖迴路150。鎖相迴路15〇係根據時脈信號ακ3及模式選擇信號 M0DSEL ’產生第一輸出時脈信號ρακι至第一傳輸單元11()。第-序列產生器112係用以將輸入端51上之第一資料及第_輸出時脈PCLK1，轉換成-串列資料流，然後驅動單元114藉由信號線 YTX0+〜ΥΠ3+、YHG-〜ΥΠ3-、ΥΤαΚ+及YTM-，將㈣資骸傳輸至一對應之外部接—。於賴式巾，根襲式選擇㈣請瓢及關機選擇信號PD，第二傳輸單元12〇之時脈信號ακ2及第二輸出時脈信號咖2 會被禁施(disable)，使得第二傳輸單元12〇中的編碼單元122、第二序歹J產生^§ 124以及驅動早元126會被禁能。於TMDS模式（第二模式）時，模式選擇信號_狐與關機選擇信號 PD會皆為LOW，使得切換控制器130禁能第一傳輸單元11〇，且致能第°二傳輸單元120 ’以傳輸第二輸入端52上之第二資料至一對應之外部接收器。時脈暫抑140餘據輸人時脈ακΐΝ及模式選擇織麵a，產生時脈信號CLK2及CLK3，分別提供給第二傳輸單元携及相位鎖迴路 150鎖相迴路15〇係、根據號CLK3及模式選擇信號M〇DSEL，產生第二輸出時脈信號PCLK2至第二傳輸單元120。編碼單元122係將輸人端52上之第二資料，編碼成—第三資料，第二序列產生器124係用以將第三資料及第二輸出時舒⑽，轉換成一串列資料流，然後驅動單元126藉由信號線ΖΊ10+〜ζτχ2+、ζτχ卜~ζτχ2_、 ζτακ+及ZTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，根據模式選擇信號M0DSEL及關機選擇信號妁，第一傳輸單元ιΐ()之 0608-A40103TWF 15 200529167 _信號CLK1及第-輸⑽夺脈信號ρακι會被禁能(disabie)，使傳輸單το 110中的第-序列產生器112以及驅動單元114會被禁能。於關機模式時，關機選擇信號即會為臓，不管模式選樹^^〇瓢為HIGH或L0[切換控制器13〇都會將第一、第二傳輸單元11〇及⑽、時脈暫存S 140及_迴路15〇關機。因此，本發明植合式傳輸器可藉 =模式選擇信號，於LVDS模式時傳· LVDS信號，於TMDS模式時傳輸 k號。於第三實施例中，第一、第二傳輸單元11〇與衝系分別使用第一輸入端51以及輸入端52。於LVDS傳輸單元中之輸出驅動器與於刪傳輸單元中之輸出驅動器之，，具有許多差異點。舉例來說，於LVDS傳輸單元中，對輸出驅動器來况’在其對應之接收器中並不需要一參考電壓，並且一般來說刪傳輸單το所決定之共模電塵Vcm係為1.25V。但是，於TMDS傳輸單元中，對輸出驅動n來說，在其對應之接收器中需要一侧為3· 3V的穩定參考電壓Avcc ’並且共模電壓Vcm係為3V。再者，在LVDS傳輸單元中，輸出驅動器之輸出差動電壓的擺幅，雜共模賴Vem相差〜45_，而在TMDS傳輸單元中，輪出驅動器之輸出差動電壓的擺幅，係與共模電壓 Vcm相差400mV〜600mV。因此，若LVDS傳輸單元與TMDS傳輸單元直接共用輸出端，而不修改輸出驅動器之結構，不同的共模電壓 Von將會造成無法相容，此問題將在以下加以說明。第6圖所示係為共用一對輸出端之傳統LVDS驅動器與TMDS驅動器。如圖所不，在LVDS驅動器中之電源VCC，一般來說係為2· 5V，於外部接收态之輸入單元182中之電源，一般來說係為3· 3V。於TMDS模式時，LVDS 驅動器2會被禁能，信號BP與BN皆為HIGH(2· 5V)，而TMDS驅動器4會被致能，因此信號線τχρ及τχΝ中之一者，會根據信號⑽與Dp，由3· 3v 被拉低到2· 7V。然而，於信號線TXN與TXP上之電壓，係高於LVDS驅動

0608-A40103TWF 16 200529167 器2中，電源VCC及輸入端與βρ上的電麼。 PM0S電晶體T1及T3，流往LVDS謳動哭9 > φ 馮電流將會通過 tv吣驅動态2之電源vcc 動器4之輸出差動電壓的擺幅。再、曰細小TMDS驅 - L 考右M0S電晶體T1〜Tfi比盔9 w从兀<，廷些7L件將可能會由於信號線自…、象。、⑽上之電壓，而產生崩潰現於苐3B圖與弟3C圖中，共同輸出端來傳輸_信號二，器，錢G”。第7圖係顯示_組合式輸出驅:同且j 輸出端來傳輸娜信號與LVDS信號。於本發明之實施例中:於由l= 式時，藉由切換控制器，第二傳輪單元會被禁能，而第一傳輸單致 ::Γ_Γ對應之接收器。舉例來說，藉由切換控制器;產生之控制㈣’弟二傳輸單元⑽中之輸出驅動謂〜用增輸 > 料至—對應之接收器。舉例來說，藉由切換控制器所產生之控紙Ί-傳輸單元no中之輸出驅動器W〜D5會被禁能。 =第7圖中所不，係為本發明之組合式輸出驅動器綱包括兩個輸出驅動益2G2及203。根據本發明之實施例，輸出驅動器、2()2係顯示第一傳 =1〇中每個輸出驅動器D1、D2、D3、D4或抓的結構，而輸出驅動盗203係顯示第二傳輸單元12〇巾每個輸出驅魅m⑽或加的姓構。舉例來說，輸出驅動器2〇2、信號線τχρ與彻以及輸出驅動器^ 係可刀別視為第3Β圖與第3C圖中所示之輸出驅動器m、信號線ΥΤ幻+ 與ΥΤΧ1-以及輸出驅動器D6。

輸出驅動器202係搞接信號線TXP與TXN，用以於LVDS模式時，根據輸入信號BN與BP，且藉由信號線TXP與，輸出一差動信號至一對應之外部輸入單元(未圖示）。輸出驅動器202包括電流源II與12、一差 0608-A40103TWF 200529167 動單兀2〇4與錄裝置(。1卿111__)206。由於傳輸單元11〇係為 - LVDS傳輸單元，因此輸出驅動器2Q2係可為一厦驅動器。輸出驅動器203係用以於職模式時，根據輸入信號簡與即，且藉由信號線TXP與TXN，輸出一差動信號至一對應之外部輸入單元示）。輸出驅動器203包括-電流源13、_差動單元2()5與_钳位裝置 207由於傳輸單7^120係為-職傳輸單元，因此輸出驅動器2 為一 TMDS驅動器。」於LVDS模式時，$_(LVDS)傳輸單元11〇係被致能，用以傳輪資而第4TMDS)傳輸單元120係被禁能。因此，於第一傳輸單元ιι〇中之轸出，動器D1〜D5係被致能，用以輪出差動信號至一接收器中對應之外部^ 入單兀，同時於第二傳輸單元12G巾之輸出鷄器胸9係被荦能。出驅動器2G2係表示第一傳輸單別〇中之輸出驅動龍〜仍，且輸= 動器203絲示第二傳輸單元12〇中之輸出驅動器胸9時，於_模式日$ ’輸出驅動器202會被致能，而輸出轉II 203會被禁能。因此，於LVDS模式時，在輸出驅動器2〇3中，電晶體丁5與丁6係拉至低電位(pull l〇w)，且電流源13係被禁能。於輸出驅動器2〇2中，輪出單兀204係根據輸入信號與BP，且藉由信號線丁好與棚，輸出〜差動#號至-對應之輸入單元。舉例來說，若控制信號抓與册分別為 LOW與HIGH，電晶體T1與T4會導通，而電晶體？2與了3會截止，使得電流la會經過電晶體T1與信號線TXP流至對應之外部輸入單元，且通過流回#號線TXN流回纟，因而在對應之外部輸入單元之輸入端間，建立—個差動電壓，反之亦反。於TMDS模式時，第-傳輸單元11〇係被禁能，而第二傳輸單元吻係被致能，用以傳輸資料。因此，於第二傳輸單元⑽巾之輸出驅動器 D6〜D9係被致能，用以輸出差動信號至一接收器中對應之外部輸入單^，

0608-A40103TWF 18 200529167 同時於第-傳輸單元11〇中之輪出驅動跡則系被禁能。當輸出驅動器 203係表示第二傳輸單元12〇中之輪出驅動器關，且輸出驅動哭观係表示第-傳輸單元11〇中之輪出驅動器職時，於麵模式時，輸出驅動器2G3會被致能，而輪出驅動器⑽會被禁能。因此，於TMDS模式時，在輪出贼翰出1&動裔202中之差動單元204會由於高電壓準位之輸入信號職BP，例如2· 5V〜3.那，而被禁能。輸出驅動器203則會根據輸入信賴與Dp，輪出—差動信號至—接收器中對應之輸入單元。舉例來說，若信號DP與⑽分別為臓與，信號線顶會被拉至2· 7V ’而信號線TXP會維持在3· 3V，因而在對應之外部輸入單凡之輸入端間，建立一個差動電壓，反之亦反。不論是™)S模式時或是LVDS模式時，甜位裝置施係用以將差動單元204之電源端上電壓V1與V2，鉗制於一既定準位（第二電源電壓）之下，而钳位裝謂係用以將差動單元挪之電源端上電壓Μ與料，_該既定準位之下，其中蚊準位（第二電源彻係可為2· 5v或者更低。於钳位裝置206中，當電晶體T7與T8之控制端，祕至& 3v之電源端，而電晶體T7與T8之基板麵接至lv(第四電源電壓）時，差動單元旭之電源端上電龍與V2，係可被鉗制於2. 3V以下。於钳位裝置挪中，當電晶體T9謂之控制端姻至2.別之電源端時，差動單元2〇5之電源端上電壓V3與V4，係可被鉗制於2.卯以下。於LVDS模式中，鉗位裝置1 2〇3會將電壓π與π甜制在少於電晶體 19 1 7與㈣4 5 6_ 3V臨界電壓之下，-般來說係_於2. 3V之下，用以避免 2 虽輸入k顏或BP切換至GV時，電晶體τι與U發生崩潰。 3

0608-A40103TWF 4 於TMDS模式時，若輸出驅動器2〇2中沒有設置甜位裝置滿，當輸 5 出驅動益203動作時，節點！上之電壓準位會於3綱.⑽之間。因為於 6 丽模«，輸人信龍與BP都會設置於2_ 3〜2. 5y，因此電晶體n與 200529167 T3將會導通，導致信號線TXN與ΤΧΡ、電晶體T1與T3之間將會產生迴路漏電流。然而，依據本發明之實施例中，於TMDS模式時，電壓與π皆由於鉗位裝置206，而被钳制於在約2· 3V，且電晶體Ή〜Τ4之控制端也皆被設置於2.5V，故電晶體Τ1~Τ4皆會截止，將可避免於tmds模式時，由於信號線ΤΧΡ與ΤΧΝ上之電壓（2.7V〜3.3V)所導致，通過電晶體打與了3之迴路漏電流。因此於TMDS模式時，導致信號線1^^與11]3、電晶體^與 T3之間，將不會產生迴路漏電流，所以輸出驅動器2〇3之輸出差動電壓、的擺幅不會減小。第8圖係表示組合式輸出驅動器觸巾之輸出驅動器2〇2。如圖所干，輸出驅動器观制於LVDS模式中，根據來自驅動暫存器綱之控制信號，且藉由信號線TXP與TXN，輸出-差動信號至一接收器中一對應之外部輸入單元。輸出驅動器202 _接於3. 3V電源鍾與接地(第三騎、電壓）之間’包括電流源Π與12、一差動單元2〇4與一她裝置施。電流源II包括電晶㈣、T13、T14、T15、T17與τΐ8，且係藉由 -控制信號醒所控制。於丽模式或關機模式時，係藉由控制作號醒’將電晶體m導通，使得電流源η被禁能。電晶體τΐ8之祕以接電a·3與m之間，作為電流源Π之另-鉗位裝置。電晶體Τ15 包括一控制端耦接至2. + π 雪m7 mu 獨在聰赋或™s模式中，電什體T17之沒極上的電壓V5都會被靖於2· 5V之下。電曰體T3二之二：-電晶體T1與T2之控制端係耦接至輸入信號M，模1字，^^端係鱗至輸人信fMP。輸人單元綱用以於· =且⑽，難輪卩與™之上產生一差動信 "W ^ 4 ’错由具有約2·3ν〜2·5ν之高電麗準位的輸入信

0608-A40103TWF 20 200529167 號而被禁能。鉗位裝置206係輕接於節點Ni與差動單元2〇4 ^原端ρτι與 ΡΤ2(電曰曰體Τ1與Τ3之沒極)之間，用以電源端ρτι與ρΤ2上之電壓，錯制於既疋準位之下。鉗位褒置2〇6係包括電晶體^與以，其控制祕至U之f源賴vcc，且其基板係減至h qv的賴。’、不官在任何;^式，電壓V1與…都會被鉗制在2. 以下，其中前述既定準位係可為電晶體T7與T8之控制端及其基板間之電懸。一般來祝日體Τ7與丁8之基板上的電屢係可於請]· 2V之間。當電壓VI與V2被鉗制於2· 3V以下時，將可避免於刪模式時，由於信號線TXP與TXN上2· 7V~3. 3V之電壓，於電晶體T1與T3上產生漏電流。因此於TMDS模式時，信號線τχρ與τχΝ以及電晶體Ή與T3之間，將不會有漏電流產生，故輸出驅動器·之輸出差動電壓的擺幅將不會減小0 電流源12係耦接於節點Ν2與接地端之間，係由一電晶體Tl6所構成，其控制端係由一控制信號PDW2所控制。於TMDS模式時，電晶體丁Μ 係由於控制信號PDW2而截止，用以將電流源12禁能。第9圖係表示本發明之輸出驅動器203，其耦接於信號線TXP與τχΝ 以及接地端之間。輸出驅動器2〇3係用以於娜模式時，藉由信號線观與ΤΧΝ ’傳輸-差動信號，至一接收器中對應之外部輸入單元。輸出驅動器203包括一差動單元205、一鉗位裝置2〇7以及一電流源13。差動單元 205包括電晶體Τ5與Τ6，用以根據輸入信號Dp與DN，於信號線τχρ與 Ί1Ν之上產生一差動信號。钳位裝置207係耦接於信號線ΤχΡ與ΤΧΝ以及差動單元2〇5之電源端 0Τ1與0Τ2之間，用以將電源端〇T1與〇T2上之電壓鉗制於一既定準位以下。鉗制裝置205係包括電晶體Τ9與Τ10，其控制端係耦接至一 2. 5V的

0608-A40103TWF 21 200529167 電[且其基板—般來說係域至接地端。前親定準位係可為電晶體 T7與T8之控制端與其基板間之電壓差。於本實施例來說，不管任何模下，電壓V3與V4係藉由鉗制裝置2〇5，而被鉗制在2· 5V以下。、電机源13係包括電晶體T19〜T21，其中電晶體T2〇與丁21之没極以及電曰曰體T19與T21之控制端係減至一偏屢電流⑽，且電晶體挪之控制端係藉由一控制信號PWD3來控制。舉例來說，於TMDS模式I若信號DP與通分別為謂與⑽，則電晶體T5與T6會分別城止與導通，使得信號線τχΝ會被拉至2· ，而传號線ΠΡ會維持在3· 3V，因而在對應之外部輸入單元之輸入端間，紅一個差動Μ，狀歧。於刪模式時，T5㈣之控制端會丄就膽與DP被拉至低電位(pull 1〇w)，並且由於控制信號剛3的控制，電晶體T20會導通，使得電流源13會被禁能。第10圖係為本發明之組合式傳輸器於_模式時之輸出波形圖。如圖所示’於LVDS模式時，共模電壓係固定在125V，且輸出差動電璧的擺幅係達到366fflV。第u圖係為本發明之組合式傳輸器於職模式時之輸出波侧。如騎示，於TMDS模式時，雜電壓_定在3V，且輸出差動的獅#期_mv。因此，本發.組合式傳輸器係可根= 松式選擇錄於蘭赋下舱TMDS錄，_ LVDS赋下傳輸LVDS 信號。再者’由信號線TXP與TXN通過電晶體T1㈣，流往電源供應器 208之漏電流將可以避免，因此，輸出驅動器2()2之輸出差動電塵的擺幅將可以維持。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者’在不脫離本發明之精神和範圍内，當可作些許之更鱗潤倚，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準，、 0608-A40103TWF 22 200529167 【圖式簡單說明】弟1A圖係表示一傳統LVDS傳輸器。第1B圖係表示第圖所示之輸出驅動器與接收器中一對應之輪入單元。弟2A圖係表示一傳統TMDS傳輸器。第2B圖係表示第2A圖所示之輸出驅動器與接收器中一對應之輪入單元0 第3A圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第— 實施例。第3B圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第二實施例。第3C圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第= 實施例。弟4圖係為根據本發明實施例之一鎖相迴路。第5圖係為本發明之實施例之雙環式壓控振盪器。

第6圖所示係為共用一對輸出端之傳統刪驅動器與應驅動器第7圖中所示係為本發明之組合式輸出驅動器。第8圖係表示本發明實關之第—輸細魅。第9圖係表示本發明實施例之第二輸出驅動器。第1〇圖係林發明之組合式傳輸器於·模式時之輪出波形圖。弟U圖係為本發明之組合式傳輸器於娜模式時之輪出波形圖。

0608-A40103TWF 23 200529167 【主要元件符號說明】 12 :序列產生器； 16 :鎖相迴路； 18、18’ ：接收器； A、B、1577 :開關元件； 10 : LVDS傳輸器； 182、184 :輸入單元； 20 : TMDS傳輸器；籲 51、52 :輸入端； 100、100’ 、100” ：組合式傳輸器； 110 ··第一傳輸單元； 120 ··第二傳輸單元； 114、126 :驅動單元； 112 : 7 : 1序列產生器； 124 : 10 ·· 1序列產生器；籲 130 :切換控制器； 140 :時序暫存器； 141 :輸出驅動器； 150 :鎖相迴路； 151 :相位頻率偵測器； 153 :電荷泵； 0608-A40103TWF 24 ‘200529167 155 :低通濾波器； 157 :雙環式壓控振盪器； 159 :相位暫存器； 1571 :電壓/電流轉換器； 1573 :第一環狀振盪模組； 1575 :第二環狀振盪模組； 200 :組合式輸出驅動器； 204:輸出單元； φ 205 ··差動單元； 206、207 :钳位裝置； T1 〜Til、T13-T20 ··電晶體； DN、DP、BN、ΒΡ :輸入信號； RT :電阻；

Pref :回授時脈信號；

Sfc :錯誤信號； _ VCOjN :充電控制信號； CLKIN :輸入時脈信號； απ〜ακ3:時脈信號； PCLK1〜PCLK2 :輸出時脈信號； D1〜D9、203、202 :輸出驅動器；

Iref :電流； 0608-A40103TWF 25 200529167 MODSEL :模式選擇信號； PD :關機選擇信號； N1〜N2 :節點； II〜13 :電流源； VI〜V5 :電壓； PWD1〜PWD3 :控制信號； CB1〜CB2 :偏壓電流； ΟΤΙ、0T2 ··差動單元之電源端； · PT1、PT2 :輸出單元之電源端； RED、GREEN、BLUE、HSYNC、VSYNC、DE、RED1、GREE·、BLUE 卜 HSYNC1、 VSYNQ、DEI、RED2、GREEN2、BLUE2、HSYNC2、VSYNC2、DE2 :資料；以及 YTX0+-YTX3+ ^ YTX0-YTX3- ^ YTCLK+-YTCLK- > ZTX0+-ZTX2+ - ZTX0-ZTX2- ^ ZTCLK+〜ZTCLK-、19、Θ、191、而、TXN、TXP :信號線。 0608-A40103TWF 26

Claims

200529167 • 十、申請專利範圍： 1.:種組合式輸出驅動器，應用於傳輪音頻訊號，包括： —弟-輪出驅動器，用以根據一第—輸入信號，藉由信號線’輸出-第-差動信號至-第-外部輸入單元；以及一—第二輪出驅動器’用以根據一第二輸入信號，藉由信號線’輪出-第二差動信號至-第二外部輸入單元，該第_ 輸出驅動器包括·· —驅動暫存n，包括第…第二供電端分職一電壓盥一筮 —L 弟。弟-郎點，用以根據該第二輸人信號，產生二信號； w 一輪出單元’麵接於第一節點與一第—電源端之間，用以根據該二控制信號，產生該第二差動信號；以及 —-電源供應器，耗接該第一節點，用以於該第一輸出驅動益藉由該對信號線，輸出 — 直“… w该弟絲#唬至該第-外部輸入宁，提供一第二電壓以供一 ^ ^ 該驅動暫存器與該輸出單兀，其令該第二電麼係高於該第—電屬。 2·如申請專利範圍第丨項所述之組合式輸出驅電源供應器，提供該第二電塵上元，以俑认、電至該襄動暫存器與該輸出單輸出驅動器藉由該對信號線，輪號至該第二外部輸入單元。一差動仏 0608-A40103TWF 27 .200529167 3 ·如申凊專利範圍第1項所述之組合式輸出驅動器，其中於一第一模式時，該第一輸出驅動器係用以輸出該第一差動信號，且該弟一輪出驅動、係被禁能。 4·如申凊專利範圍第1項所述之組合式輸出驅動器，其中於一第二模式時，該第二輸出驅動器係用以輸出該第二差動信號，且該第一輸出驅動器係被禁能。 5·如申凊專利範圍第1項所述之組合式輸出驅動器，其中該第一輸出驅動器係為一低壓差動訊號驅動器（1〇w differential signaling driver ; LVDS driver)。 6.如申4專利範圍第丨項所述之組合式輸出驅動器，其中該第一輸出驅動益係為一傳輸最小差分信號驅動器（tnnsiti〇n minimized differential signaling driver ； TMDS driver) 〇 7·如申明專利範圍第2項所述之組合式輸出驅動器，其中該第一輸出驅動器包括·· 差動對，具有二輸入端耦接至該第一輸入信號，以及二輸出端耦接至該對信號線；以及第電流源，耦接於該差動對與該第一電源端之間。 8·如申請專利範圍第2項所述之組合式輸出驅動器，其中該第二輸出驅動器包括： 0608-A40103TWF 28 200529167 一第二電流源，耦接該 -栓鎖單元，耦接於該第二電流源與一第第一節點與一第二節點之間；以根據來自該驅動暫存器之該三節點之間，用號；以及控制信號，產生該第二差動信一第二電流源，耦接於該第節點與該第一電源端之間。 9·如申請專利範圍第8項所述之組合式輪出驅動器，其中該驅動暫存器係根據該第二輪人信號、於該第—供電端上之該第一電屋與該電源供應器所提供之㈣，輸出該二控制信號。 10.如申睛專利範圍第9項所述之組合式輸出驅動器，其中該驅動暫存器包括一第一及一笫-w 卜第一反相益串列，係分別耦接於該第二信號中之一者與該栓鎖單元之間以及該第二信號中之另一者與該栓鎖單元之間’每一反相器串列係包括2N個串聯連接之反相器，且該2N個反相器中位於第一級之反相器係由該第一電壓所供電，而該2N個反相器中剩餘反相器係由係該電源供應器所供電。 U.如申請專利範圍第i項所述之組合式輸出驅動器，其中該第一輸出驅動器包括： -第-開II元件，具有-第-端㈣至該對信號線中之一者，一第二端以及一控制端； 0608-A40103TWF 29 •200529167 元件之控一第二開關元件’具有—第-爾至該對信號線中之另一者，一第二端以及一控制端，其中該第一、第二開制端係用以接收該第一輸入信號；以及關元件之第二端與一第一電流源，耦接於該第一、第該第一電源端之間。 A如申請專利範圍第u項所述之組合式輪出驅動哭，盆中該電源供應器，提供該第二電壓以供電至該驅動暫存器與該輸出 :，，以便該第二輪出驅動器藉由該對信號線，輪出該第二差動 ^號至該第二外部輸入單元。 —13·如申請專利範圍第12項所述之組合式輪出驅動器，其中該弟:輸出驅動器係為—低壓差動訊號(LVds)傳輸器，且該第傳輸單係為—傳輸最小差分信號（tmds)傳輸器，並且該第 -、第二輪出驅動器係分別於一第一與一第二模式下被致能 (enabled) 〇 14·如申請專利範圍第13項所述之組合式輪出驅動器，其中㈣動暫存器係根據該第二輸人信號、於該第-供電端上之該第 -電壓與該電源供應器所提供之電壓，輸出該二控制信號。 H·如申請專利範圍第14項所述之組合式輸出驅動器，其中動暫存态包括一第一及一第二反相器串列，係分別耦接於該 ^ °中之者與該栓鎖單元之間以及該第二信號中之另一 0608-A40103丁卿 30 200529167 所供電。 .者與該栓料元之間，每-反相”㈣包括2n個串聯連接之反相器，且該2N個反相器中位於第—級之反相器係由該第― 厂堅所供電，而該謂反相器中剩餘反相器係由係該電源供岸: 號’包括： 16· —種組合式輸出驅動器，應用於傳輸音頻訊第一輸出驅動器，用以 ^ 根據一第一輸入信號，藉由一信號線，輸出一第一差動传# 、乐左勤彳。號至一弟一外部輸入單元’·以及一第二輸出驅動器，用以根據一第二輪入 — 信號線，輸出-第-差動$ 。〜’猎由該對弟一差動化號至一第二外部輪入留- 出驅動器包括·· 凡，該第二輸 -驅動暫存器，包括第一、第二供電壓盥一筮从机〜褐接至一弟一 I/;即點，用以根據該第二輸入信號，產生二控制信號，· 生該第一差動信號；以及 -電源供應器，輕接該第一節點，供電至該驅叙鉍+的圾1，、一弟二電壓以暫存盗與該輪出單元，使得該第二該對信號線’輪出該 -别出驅動器藉由弟—差動㈣至該第二外部輪入單元。 17·如中請專利範圍第16項所述之組該電源供應器，提供該 &出驅動器’其中弟—電以供電至該驅動暫存器與該輸出 0608-A40103TWF 31 200529167 單元，以便該第—輸出驅動器藉由該對信號線，㈣信號至該第-㈣輸人單元，且㈣： 1 —差動诉阿於该第一電壓。輪出驅動器，其中輪出該第一差動信 18·如申請專利範圍第16項所述之組合式於一第一杈式時，該第一輸出驅動器係用以能號’且該第二輸出驅動器係被禁二如中請專利_第16項所述之組合式輸出驅動器，其令於弟-模式時，該第二輸出驅動器係用以輸出該第二差動信號，且該第一輸出驅動器係被禁能。 …2〇·如申睛專利範圍第16項所述之組合式輸出驅動器，其中乂第輸出驅動器係為—㈣差動訊號(lvds)驅動器。 :21·如中請專利範圍第16項所述之組合式輸出驅動器，其中該弟動11係為-傳輸最小差分信號（TMDS)驅動器。 …22·如申請專利範圍第17項所述之組合式輸出驅動器，其中該第一輸出驅動器包括：差動對’具有二輸入端耦接至該第一輸入信號，以及二輪出端耦接至該對信號線；以及第電流源’耦接於該差動對與該第一電源端之間。 23·如申請專利範圍第17項所述之組合式輸出驅動器，其中該第二輪出驅動器包括： 0608-A40103TWF 32 •200529167 一弟一電流源，趣接兮笛一 λ/γ Μ弟一即點與一第二節點之間；一栓鎖單元，耦接於兮笛_ 、W弟_電流源與一第三節點之間，用以根據來自該驅動暫存琴之兮_ 該一控制信號，產生該第二差動信號；以及第-電源’㈣於該第三節點與該第—電源端之間。 24.如申請專利範圍第23項所述之組合式輸出驅動器，其中該驅動暫存器係根據該第二輪入信號、於該第—供電端上之該第 -電麼與該電源供應器所提供之電壓，輸㈣二控制信號。 25.如申請專利範圍第24項所述之組合式輸出驅動器，其中該驅動暫存器包括一第一及一第二反相器串列，係分別耦接於該第二信號中之—者與該栓鎖單元之間以及該第二信號中之另一者與該栓鎖單元之間，每-反相器串列係包括2N個串聯連接之反相器，且該2N個反相器中位於第'級之反相器係由該第一電壓所供電，而該2N個反相器中剩餘反相器係由係該電源供應器所供電。 26·如申請專利範圍第16項所述之組合式輸出驅動器，其中 5亥第'一輸出驅動器包括：一第一開關元件，具有一第一端耦接至該對信號線中之一者，一弟二端以及一控制端； 0608-A40103TWF 33 •200529167 號線中之另 -第：開關元件’具有一第一端輕接至該驚信一者，一第二端以及一控制端，其中該第一、制端係用以接枚該第一輪入信號；以及 —開關元件之控第一電流源，耦接於該第一、該第一電源端之間卓一開關元件之第 —端與 A如中請專利範圍第26項所述之組合式輸出驅動器，其中該電源供應器，提供該第一電壓一㊉MW、電至該驅動暫存器與該輸出 :…便該第二輸出驅動器藉由該對信號線，輪出該第二差動 ^唬至該第二外部輸入單元。 28.如申清專利範圍第27項所述之組合式輸出驅動器，其中該第一^出驅動器係為-低壓絲訊號(lvds)傳輸器，且該第 :傳輸車元係為-傳輸最小差分信號(TMds)傳輸器，並且該第一、第二輸出驅動器係分別於_第—與_第二模式下被致能 (enabled)。 29. 如申印專利範圍第28項所述之組合式輸出驅動器，其中該驅動暫存器係根據該第二輸人信號、於該第—供電端上之該第一電壓與該電源供應器所提供之電壓，輸出該二控制信號。 30. 如申請專利範圍第29項所述之組合式輸出驅動器，其中動暫存器包括一第一及一第二反相器串列，係分綱於該弟二信號中之-者與該栓鎖單元之間以及該第二信號中之另一 0608-A40103TWF •200529167 ‘者與该栓鎖單元之間，每_反相器串列係包括2N個串聯連接之反相器，且該2N個反相器中位於第一級之反相器係由該第一電應所供電’而該2N個反相器中剩餘反相器係由係該電源供應器所供電。〜的 · 一種輸出驅動器，應用於傳輸音頻訊號，包括：驅動暫存器，包括第一、第二供電端分別耦接至一第一電壓與一第一節點，用以根據一第一輸入信號，產生二控制信號; 一輸出單元，耦接於第一節點與一第一電源端之間，用以根據該二控制信號，藉由一對信號線，輸出一第二差動信號至一苐一外部輸入單元；以及電源供應裔，耦接該第一節點，用以提供一第二電壓以供電至該驅動暫存器與該輸出單元，使得該輸出單元被禁能1而心止輸出該第-差動信號，其中該第二電壓係高於該第一電壓。 32.如申請專利範圍第31項所述之輸出驅動器，其中該第一輸出驅動器係為一低壓差動訊號驅動器（low voltage differential signaling driver ; LVDS driver)。士申明專利範圍第3丨項所述之輸出驅動器，其中該輸出驅動器包括： ^ 一第二電流源，耦接該第一節點與一第二節點之間； 0608-A40103TWF 35 200529167 二電流源與一第三節點之間，用二控制信號，產生該第二差動信 -栓鎖單元，輕接於該第以根據來自胃1區動暫存器之該號；以及 -第三電流源’輕接於該第三節點與該第一電其中當該電源供肩哭裎征兮铱 _ 應4供该弟—電屢至該輸出單元時’該輸出單兀會被致能而輸出該第一差動信號。之輸出驅動器，其中該驅動第—供電端上之該第—電壓該二控制信號。 34.如申請專利範圍第31項所述暫存器係根據該第二輸入信號、於該與該電源供應器所提供之電塵，輪出 35.如申請專利範圍第34項所述之輸出驅動器，其中該驅動暫存器包括—第—及—第二反相器串列’係分肋接於該第二信號中之一者與該栓鎖單元之間以及該第二信號中之另一者與該栓鎖單元之間，每一反相器串列係包括2N個串聯連接之反相器，且該2N個反相器中位於第一級之反相器係由該第一電壓所供電’而該2N個反相器中剩餘反相器係由係該電源供應器所供電。 0608-A40103TWF 36