CN101667836B - 信息处理设备、解码处理设备和信号传输方法 - Google Patents

Abstract

提供了一种信息处理设备、解码处理设备和信号传输方法。信息处理设备包含：信号接收单元，其接收以使得信号包含相互不同的第一比特值和第二比特值的方式编码的信号，其中通过多个第一幅度值表示第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且在每个周期中幅度值的极性反置；幅度平方单元，其对所述信号接收单元接收的信号的幅度求平方；和输入数据解码单元，其将从幅度平方单元输出的信号的幅度值分别与阈值进行比较以确定第一和第二比特值，以及根据确定的第一和第二比特值来解码输入数据。

Description

信息处理设备、解码处理设备和信号传输方法

技术领域

本发明涉及信息处理设备、解码处理方法和信号传输方法。 

背景技术

以移动电话为示例的移动终端通常包含作为用户操作的操作部分和显示信息的显示部分之间的连接部分的可移动构件。例如，折叠移动电话的开/关结构是这种活动构件的典型。此外，最近的移动电话除了呼叫和邮件功能之外还具有图像观看功能或成像功能，因而连接部分需要能够复杂地根据用户的使用而活动。例如，当使用图像观看功能时，用户期望使显示部分朝向用户并且弃用对观看而言不必要的操作部分。因而，期望一种结构，当移动电话被用作普通电话、被用作数字照相机、被用作电视机等等时，该结构允许显示部分的方向或位置根据其用途而变化。 

事实上，通过操作部分和显示部分之间的连接部分连线有大量信号线和供电线路。例如，在显示部分中数十根连线并联连接(参见图1)。因而，如果能够进行上述复杂运动的活动构件被用作连接部分，则这种连线的可靠性等等将明显降低。出于这些原因，所使用的技术正从并行传输方法转移到串行传输方法(参见图2)以减少连接部分中的信号线数量。自然地，出于类似原因的技术转移不局限于移动电话的情况，并且存在于要求复杂接线的各种电子设备的情况。除了上述原因之外，串行化也设法降低电磁噪声(EMI：电磁干扰)。 

在串行传输方法中，在根据预定方法编码之后发送传输数据。作为编码模式，使用例如NRZ(不归零)编码模式、曼彻斯特编码模式或AMI(交替传号反转)编码模式。例如，日本专利申请公开No.3-109843公开了通过使用作为双极性码的典型实例的AMI码传输数据的技术。日本专利申请公开No.3-109843也公开了通过在发送之前用信号水平的中间值表示数据时钟并基于接收端的信号水平再现数据时钟的技术。 

发明内容

上述编码模式中的NRZ编码模式的信号包含DC分量。因而，难以和电源的DC分量等等一起传输NRZ编码模式的信号。另一方面，曼彻斯特编码模式或AMI编码模式的信号不包含DC分量。因而，这种信号能够和电源的DC分量等等一起传输。然而，曼彻斯特编码模式或AMI编码模式需要设置PLL(锁相环)电路以再现接收端信号的数据时钟。因而，由于接收端的PLL电路，电流消耗将相应地增加。此外，在曼彻斯特编码模式中通过使用幅度的上升和下降波状传输数据，因而有必要以两倍于数据速率的时钟传输数据。结果，更快的时钟操作会导致电流消耗的增加。 

考虑到上述问题，开发了不包含任何DC分量并且在时钟再现期间不需要PLL电路的编码，和使用该编码的信号传输技术。根据该技术，以下述方式执行编码：包含相互不同的第一比特值和第二比特值的输入数据的第一比特值由多个第一幅度值表示，由不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且幅度值的极性在传送之前的每个周期反置。然而，有必要多次重复阈值确定处理许多次以根据该技术由所编码的传输信号来确定第一和第二比特值。 

考虑到上述问题提出本发明，并且期望提供一种新颖和改进的信息提供设备，其能够在由不包含任何DC分量并且在时钟再现期间不需要PLL电路的编码来解码比特值时减少阈值确定处理的次数，并且期望提供一种新颖和改进的信号确定方法。 

为了解决上述问题，根据本发明的实施例，提供一种信息处理设备，包含：信号接收单元，其接收以使得信号包含相互不同的第一比特值和第二比特值的方式编码的信号，其中通过多个第一幅度值表示第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且在每个周期中幅度值的极性反置；幅度平方单元，其对所述信号接收单元接收的信号的幅度求平方；和输入数据解码单元，其将从幅度平方单元输出的信号的幅度值分别与阈值进行比较以确定第一和第二比特值，以及根据确定的第一和第二比特值来解码输入数据。 

信息处理设备还可以包含时钟分量检测单元，其通过检测信号接收单元接收的信号的极性反置周期，根据极性反置周期检测信号的时钟分量。在这种情况下，输入数据解码单元使用时钟分量检测单元检测的时钟分量 解码所述输入数据。 

信息处理设备可以被配置使得编码的信号在被叠加在直流电流上之后通过供电线路发送，并且被信号接收单元与所述直流电流相分离。 

信息处理设备还可以包含：编码信号生成单元，其通过将具有幅度值n＊A和频率Fb/2的时钟信号加到具有传送速度Fb的编码信号X上来产生编码信号，其中通过幅度值0表示第一比特值并且通过幅度值A和-A的重复来表示第二比特值；和信号传送单元，其通过预定传输线路向信号接收单元发送由编码信号生成单元生成的编码信号，其中，n＞1，以及A是任何实数。 

为了解决上述问题，根据本发明的另一个实施例，提供一种解码处理方法，包含步骤：信号接收步骤，接收以使得信号包含相互不同的第一比特值和第二比特值的方式编码的信号，其中通过多个第一幅度值表示第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且在每个周期中幅度值的极性反置；幅度平方步骤，对所述信号接收步骤接收的信号的幅度求平方；比特值确定步骤，将幅度平方步骤中求平方的信号的幅度值分别与阈值进行比较以确定第一和第二比特值；和解码步骤，根据所述比特值确定步骤中确定的第一和第二比特值解码输入数据。 

为了解决上述问题，根据本发明的另一个实施例，提供了一种信号传输方法，包含步骤：数据编码步骤，通过编码包含相互不同的第一和第二比特值的输入数据来生成具有传送速度Fb的编码信号X，其中通过幅度值0表示第一比特值并且通过幅度值A和-A的重复来表示第二比特值，其中，A是任何实数；时钟相加步骤，将具有幅度值n＊A和频率Fb/2的时钟信号加到在所述数据编码步骤生成的编码信号X上，其中，n＞1；发送步骤，通过预定传输线路发送在所述时钟相加步骤中被加上时钟信号的编码信号Y；信号接收步骤，通过所述预定传输线路接收所述编码信号Y；平方步骤，对在所述信号接收步骤接收的编码信号Y的幅度求平方；比特值确定步骤，将在所述平方步骤中对其幅度求平方的编码信号Y的幅度值分别与阈值进行比较以确定第一和第二比特值；和解码步骤，根据在所述比特值确定步骤确定的第一和第二比特值解码所述输入数据。 

为了解决上述问题，根据本发明的另一个实施例，提供一种使计算机实现上述信息处理设备所拥有的功能的程序。此外，可以提供记录该程序的计算机可读记录介质。 

根据前面描述的本发明的实施例，当由不包含任何DC分量并且在时钟再现期间不需要PLL电路的编码来解码比特值时执行的阈值确定处理的次数能够被降低。 

附图说明

图1示出移动终端的配置例子； 

图2示出移动终端的配置例子； 

图3示出根据串行传输的移动终端的功能配置例子； 

图4示出根据串行传输的移动终端的功能配置例子； 

图5示例了曼彻斯特码的频谱； 

图6示例了AMI码的信号波形； 

图7示出根据新模式的移动终端的功能配置例子； 

图8示出根据新模式的信号生成方法； 

图9示例了根据新模式的信号的频谱； 

图10示出时钟检测单元的电路配置例子； 

图11示出解码器的电路配置例子； 

图12示出用于数据确定的确定表的配置例子； 

图13示出接收信号波形和数据确定阈值之间的关系； 

图14示出根据本发明的实施例的移动终端的功能配置例子； 

图15示出根据实施例的信号处理单元的电路配置例子； 

图16示出根据实施例的数据确定算法； 

图17示例了根据实施例的信号处理方法；而 

图18示出通过在实施例中应用信号处理方法所获得的效果。 

具体实施方式

下面参照附图详细描述本发明的优选实施例。注意，在这本说明书和附图中，具有基本相同功能和结构的结构单元使用相同附图标记表示，并且省略对这些结构单元的重复说明。 

[描述流程]

简要说明关于下述本发明的实施例的描述的流程。首先，参考图1简要地描述采用并行传输方法的移动终端等等的技术问题。接着，参考图2到图6描述采用串行传输方法的信号传输技术。 

接着，参考图7到图13描述为解决采用串行传输方法的信号传输技术的问题而开发的新信号传送技术。新信号传送技术涉及使用不包含任何DC分量并且在时钟再现期间不需要PLL电路的编码来发送信号的模式。根据下述本发明的实施例的技术涉及在使用这样的编码的情况下使从信号中提取比特值时的解码处理更有效的技术。 

接着，参考图14描述根据本发明的实施例的移动终端的功能配置。此外，参考图15和图16描述由移动终端拥有的信号处理单元的电路配置等等。接着，参考图17描述根据实施例的信号处理方法的整体流程。接着，参考图18描述在使用信号处理方法时获得的效果。最终，总结实施例的技术思路并且简要描述从该技术思路获得的操作效果。 

[问题概述] 

在详细描述根据本发明实施例的技术之前，简要概述要通过实施例解决的问题。 

(并行传输方法) 

参考图1简要地描述采用并行传输方法的移动终端100的配置例子。图1是示出采用并行传输方法的移动终端100的配置例子的说明性视图。在图1中，作为移动终端100的一个例子来示意性图解移动电话。然而，下述技术的应用范围不局限于移动电话。 

如图1所示，移动终端100主要包含显示单元102、液晶单元104(LCD)和连接单元106。此外，移动终端100主要包含操作单元108、基带处理器110(BBP)和并行信号线112。在随后的描述中，显示单元102可以被称作显示器端并且操作单元108被称作主体端。描述从主体端向显示器端发送图像信号的情况。自然地，下述技术不局限于这种例子。 

如图1所示，在显示单元102中提供有液晶单元104。于是，在液晶单元104显示通过并行信号线112传送的图像信号。连接单元106是连接显示单元102和操作单元108的构件。例如，形成连接单元106的连接构件具有允许显示单元102在Z-Y平面旋转达180度的结构。连接构件也具有允许在X-Z平面可旋转地形成显示单元102以使得移动终端100能够折叠的结构。有些情况下，可以使用具有复杂活动配置以使得显示单元 102朝向任何方向的连接构件。 

基带处理器110是提供移动终端100的通信控制和应用的执行功能的运算处理单元。从基带处理器110输出的并行信号通过并行信号线112被传送到显示单元102的液晶单元104。并行信号线112具有在其中连线的大量信号线。例如，在移动电话的情况下，信号线的数量n大约为50。当液晶单元104的分辨率为QVGA时，图像信号的传送速度大约为130兆比特每秒。并行信号线112被连线以便穿过连接单元106。 

即，连接单元106具有形成并行信号线112、在其中连线的大量信号线。如果连接单元106的活动范围如上所述被扩展，则当移动连接单元106时，可损坏并行信号线112。因而，并行信号线112的可靠性将降低。另一方面，如果试图保持并行信号线112的可靠性，则连接单元106的活动范围被显著地限制。出于这些原因，对移动电话等等经常采用串行传送方法，以使形成连接单元106的活动构件的灵活性与并行信号线112的可靠性一致。另外，从电磁噪声(EMI)的角度出发，鼓励传输线路的串行化。 

(串行传送方法) 

因而，参考图2简要地描述采用串行传送方法的移动终端130的配置例子。图2是示出采用串行传送方法的移动终端130的配置例子的说明性视图。在图2中，通过移动终端130的一个例子，示意性图解了移动电话。然而，下述技术的应用范围不局限于移动电话。相同附图标记被连到具有与图1示出的并行传输方法中的移动终端100的功能基本相同的功能的各部件，以省略其详细描述。 

如图2所示，移动终端130主要包含显示单元102、液晶单元104(LCD)、连接单元106和操作单元108。此外，移动终端130包含基带处理器110(BBP)、并行信号线132和140、串化器134、串行信号线136和解串器138。 

对比移动终端100，移动终端130使用串行传送方法通过在连接单元106中连线的串行信号线136传送图像信号等等(串行信号)。因而，操作单元108配有串化器134以串行化从基带处理器110输出的并行信号。另一方面，显示单元102配有解串器138以并行化通过串行信号线136传送的串行信号。 

串化器134将从基带处理器110输出且通过并行信号线132输入的并行信号转换成串行信号。从串化器134输出的串行信号通过串行信号线 136被输入到解串器138。接着，解串器138根据输入串行信号恢复原始并行信号，并且通过并行信号线140将并行信号输入到液晶单元104。 

例如，通过串行信号线136，单独传送由NRZ编码模式编码的数据信号，或一起传送数据信号和时钟信号。串行信号线136中的线路数量k明显小于图1中移动终端100中的并行信号线112中的线路的数量n(1≤k＜＜n)。例如，线路的数量k可以被减少到几个线路。 

因而，其中连线串行信号线136的连接单元106的活动范围的灵活性可以被认为远大于其中连线并行信号线112的连接单元106的活动范围的灵活性。因而，串行信号线136的可靠性可以通过串行化信号的传输线路大大改进。附带地，在多数情况下使用例如LVDS(低电压差分信号)的差分信号作为通过串行信号线136的串行信号。 

(功能配置) 

在这里，参考图3描述采用串行传送方法的移动终端130的功能配置。图3是示出采用串行传送方法的移动终端130的功能配置例子的说明性视图。然而，图3是侧重串化器134和解串器138的功能配置来图解的说明性视图，并且省略对其它部件的说明。 

(串化器134) 

如图3所示，串化器134包含P/S转换单元152、编码器154、LVDS驱动器156、PLL单元158和定时控制单元160。 

首先，并行信号(P-DATA)和并行信号的时钟(P-CLK)被从基带处理器110输入到串化器134。输入到串化器134的并行信号被P/S转换单元152转换成串行信号。通过P/S转换单元152转换的串行信号被输入到编码器154。编码器154向串行信号增加头等等并且将串行信号输入到LVDS驱动器156。LVDS驱动器156使用LVDS通过差分传输方法传送该输入串行信号到解串器138。 

输入到串化器134的并行信号的时钟被输入到PLL单元158。PLL单元158由并行信号的时钟生成串行信号的时钟，并且将串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160根据串行信号的输入信号通过编码器154控制串行信号的发送定时。 

(解串器138) 

解串器138主要包含LVDS接收器172、解码器174、S/P转换单元 176、时钟再现单元178、PLL单元180和定时控制单元182。 

通过使用LVDS的差分传输方法从串化器134传送串行信号到解串器138。串行信号被LVDS接收器172接收。由LVDS接收器172接收的串行信号被输入到解码器174和时钟再现单元178。解码器174参考输入串行信号的头检测数据的开始部分，并且将该串行信号输入到S/P转换单元176。S/P转换单元176将该输入串行信号转换成并行信号(P-DATA)。由S/P转换单元176转换的并行信号被输出到液晶单元104。 

另一方面，时钟再现单元178参考从外部输入的参考时钟并且使用内置PLL单元180，以根据串行信号的时钟再现并行信号的时钟。由时钟再现单元178再现的并行信号的时钟被输入到解码器174和定时控制单元182。定时控制单元182根据从时钟再现单元178输入的并行信号的时钟控制接收定时。输入到定时控制单元182的并行信号的时钟(P-CLK)被输出到液晶单元104。 

因而，从基带处理器110输入到串化器134的并行信号(P-DATA)和并行信号的时钟(P-CLK)在转换成串行信号之后被发送到解串器138。接着，由解串器138在输入串行信号被输出到液晶单元104之前将其恢复成原始并行信号和并行信号的时钟。 

通过将并行信号转换成串行信号以进行传输，类似于上述移动终端130，其传输线路被串行化。结果，布置串行信号线的部分的活动范围被扩展，从而提高显示单元102的布置方面的灵活性。因而，例如，当使用移动终端130观看电视广播时，移动终端130可以被变形，使得显示单元102的布置从侧面看上去较长。通过这种提高的灵活性，增加了移动终端130的用途，使得除了作为通信终端的各种功能之外，设计出例如观看图像或音乐的不同用途。 

(应用例子：使用供电线路的数据传输方法) 

附带地，移动终端130的编码器154可以配置为根据不包含任何DC分量的曼彻斯特编码模式编码输入数据。在这种情况下，编码信号不包含DC分量，并且因而可以通过在电源上叠加来传送。描述通过将移动终端130应用到供电线路传输方法而获得的移动终端230的配置。 

(功能配置) 

首先，参考图4描述能够使用供电线路传送数据的移动终端230的功能结构。图4是示例了能够使用供电线路传送数据的移动终端230的功 能配置的说明性视图。然而，图4是侧重串化器134和解串器138的功能配置而绘制的说明性视图，并且省略其它部件。在移动终端230的部件中，相同附图标记被连到与移动终端130的部件具有基本相同功能的部件，并且省略其详细描述。 

(串化器134) 

串化器134包含P/S转换单元152、编码器154、LVDS驱动器156、PLL单元158和定时控制单元160。 

并行信号(P-DATA)和并行信号的时钟(P-CLK)被从基带处理器110输入到串化器134。输入到串化器134的并行信号被P/S转换单元152转换成串行信号。通过P/S转换单元152转换的串行信号被输入到编码器154。编码器154向串行信号增加头等等并且通过例如没有DC分量(或少量DC分量)的曼彻斯特编码模式的方法编码串行信号。从编码器154输出的信号被输入到LVDS驱动器156。 

LVDS驱动器156将该输入串行信号转换成输入到叠加单元232的LVDS。叠加单元232通过在供电线路上叠加信号将从LVDS驱动器156输入的信号传送到解串器138。例如，叠加单元232通过电容器耦合该信号并且通过扼流圈耦合电源。接着，由叠加单元232在电源上叠加的信号通过供电线路被输入到解串器138。供电线路是用来从操作单元108向显示单元102提供电力的线路。例如，同轴电缆被用作供电线路的传输线路。 

输入到串化器134的并行信号的时钟被输入到PLL单元158。PLL单元158由并行信号的时钟生成串行信号的时钟，并且将串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160根据串行信号的输入时钟通过编码器154控制串行信号的传送定时。 

(解串器138) 

解串器138主要包含LVDS接收器172、解码器174、S/P转换单元176、时钟再现单元178、PLL单元180、定时控制单元182和分离单元234。 

通过在电源上叠加串行信号而获得的信号通过供电线路(同轴电缆)被输入到解串器138。叠加信号的频谱如图5所示。如图5所示，曼彻斯特码的频谱没有DC分量。因而，从图5清楚地知道以曼彻斯特编码模式编码的数据的传送信号(编码信号)可以和电源(DC)一起传送。 

再次参考图4。叠加信号被分离单元234分离成串行信号和电源。例 如，分离单元234通过使用电容器截止DC分量来提取串行信号，并且通过使用扼流圈截止高频分量来提取电源。由分离单元234分离的串行信号被LVDS接收器172接收。 

由LVDS接收器172接收的串行信号被输入到解码器174和时钟再现单元178。解码器174参考输入串行信号的头检测数据的开始部分，解码以曼彻斯特编码模式编码的串行信号，并且将解码的串行信号输入到S/P转换单元176。S/P转换单元176将该输入串行信号转换成并行信号(P-DATA)。由S/P转换单元176转换的并行信号被输出到液晶单元104。 

另一方面，时钟再现单元178参考从外部输入的参考时钟并且使用内置PLL单元180，以根据串行信号的时钟再现并行信号的时钟。由时钟再现单元178再现的并行信号的时钟被输入到解码器174和定时控制单元182。定时控制单元182根据从时钟再现单元178输入的并行信号的时钟控制接收定时。输入到定时控制单元182的并行信号的时钟(P-CLK)被输出到液晶单元104。 

因而，移动终端230可以通过同轴电缆传送电源和串行信号(例如图像信号)。因而，只有一根导线连接操作单元108和显示单元102，使得显示单元102的灵活性可以被提高，并且移动终端230可以被变形成复杂形状。结果，可以发现移动终端230的更多用途并且提高用户的方便度。 

(问题概述1) 

如上所述，为了自由地改变操作单元108和显示单元102之间的相对空间关系，类似上述移动终端100的情况，并行传输方法是不便的。因而，类似上述移动终端130，通过提供串化器134和解串器138以增加显示单元102的活动范围，使得能够进行图像信号等等的串行传送。此外，通过使用传输方法来进一步提高显示单元102的活动性，其中通过该传输方法，利用移动终端130使用的编码模式的特性将信号叠加在用于传输的供电线路上。 

然而，如图3和图4所示，移动终端130和230配有PLL单元180(下面称为PLL)以再现所接收的串行信号的时钟。需要使PLL从以曼彻斯特编码模式等等编码的信号中提取时钟。然而，PLL自身的功耗不低。因而，提供PLL相应地增加移动终端130和230的功耗。功耗的这种增加造成例如移动电话的小型装置的非常严重的问题。 

有关上述技术问题，需要一种消除对解串器138中PLL的需要的方 法。根据这种需要，近来开发了通过使用″不包含任何DC分量并且在时钟再现期间不需要PLL的编码″来传送信号的新信号传输方法。下述根据本发明的实施例的技术是根据这个新信号传输方法的技术。因而，这里描述新信号传输方法。在随后的描述中，新信号传输方法可以被称作新模式。 

<基本技术：新模式> 

下面将描述通过使用不包含任何DC分量并且能够在不使用PLL的情况下再现时钟的编码来传送信号的新信号传输方法(新模式)。首先，简要地描述AMI(交替传号反转)码的特性，其形成用于描述新模式编码方法的基础。接着，描述根据新模式的移动终端300的功能配置和根据新模式的编码/解码方法。 

(AMI码的信号波形) 

首先，参考图6描述AMI码的信号波形及其特性。图6是示例AMI码的信号波形的说明性视图。在随后的描述中，假定A为任意正数。 

AMI码是将数据0表示为电压0并且将数据1表示为电压A或-A的码。电压A和电压-A被交替地重复。即，如果数据1在由电压A表示的数据1之后出现，则数据1由电压-A表示。由于通过以这种方式重复极性反置来表示数据，所以AMI码不包含任何DC分量。 

作为特性类似于AMI码的特性的码，例如，已知由类似PR(1，-1)，PR(1，0，-1)，PR(1，0，...，-1)等等表示的部分响应模式的码。使用极性反置的这种传输码被称作双极性码。可以在根据新模式的信号传输方法中使用这种双极性码。此外，可以在根据新模式的信号传输方法中应用解码模式的码。在这里，为了方便描述，下面采用具有100％效率的AMI码的例子进行描述。 

图6示意性地示出具有位区间T1、T2、...、T14的AMI码。在图6中，数据1出现在位区间T2、T4、T5、T10、T11、T12和T14处。如果在位区间T2处的电压为A，则在位区间T4处的电压变成-A。此外，在位区间T5处的电压变成A。因而，对应于数据1的幅度被交替地翻转成正和负电压。这就是上述极性反置。 

另一方面，数据0全部由电压0表示。使用上述表示，AMI码不包含任何DC分量，但是如在位区间T6、...、T9处观察到的，电压0可以连续地出现。如果电压0像这样持续，则在接收端上不使用任何PLL的情况下，非常难以从信号波形中提取时钟分量。因此，根据新模式，使用 使AMI码(和具有与其等价的特性的任何码)包含时钟分量以进行传送的技术。下面将描述该技术。 

(功能配置) 

接着，参考图7描述根据新模式的移动终端300的功能配置。图7是图解根据新模式的移动终端300的功能配置例子的说明性视图。然而，图7是侧重串化器134和解串器138的功能配置而绘制的说明性视图，并且省略其它部件。在移动终端300的部件中，相同附图标记连到与上述移动终端130的部件具有基本上相同功能的部件，并且省略对其的详细描述。 

(串化器134) 

串化器134包含P/S转换单元152、LVDS驱动器156、PLL单元158、定时控制单元160和编码器312。同上述移动终端130的主要区别是由编码器312拥有该功能。 

首先，并行信号(P-DATA)和并行信号的时钟(P-CLK)被从基带处理器110输入到串化器134。输入到串化器134的并行信号被P/S转换单元152转换成串行信号。通过P/S转换单元152转换的串行信号被输入到编码器312。编码器312向串行信号增加头等等，并且根据预定编码模式(新模式)编码串行信号以生成编码信号。 

参考图8描述编码器312执行的新模式的编码方法。图8是示例根据新模式的编码方法的说明性视图。图8示出根据AMI码的编码的生成方法。然而，根据新模式的技术不局限于此，并且该技术同样适用于特性与AMI码的特性相似的任何码。例如，该技术适用于双极性码和部分响应模式的码。 

通过根据AMI编码模式编码输入数据而获得(A)中图解的信号。另一方面，(C)中图解的信号是根据(A)中的信号以新模式的编码方法编码的信号。在这个信号中，数据1由多个电压A1(-1，-3，1，3)表示，并且数据0由不同于电压A1的多个电压A2(-2，2)表示。该信号被形成为在每个周期反置其极性并且不连续取相同电压。 

例如，数据0持续的部分在(A)中的位区间T6到T9中出现，并且被表示成电压0的连续部分，但是在(C)中，电压在相同部分中像-2，2，-2，2那样变化。因而，(C)中的信号通过这样的方式形成：即使相同数据值连续地出现，其极性在每个周期被反置。因而，如果(C)中的信号被用于 数据传输，则能够通过检测接收端的上升和下降沿来再现时钟分量。下面将描述根据新模式生成(C)中的信号的方法。 

编码器312配有加法器ADD以生成例如在(C)中示出的上述码的码。例如，在串行信号被编码成AMI码(A)之后，编码器312将输入串行信号输入到加法器ADD。此外，编码器312生成具有频率(Fb/2)，即AMI码的频率的一半并且具有传送速度Fb的时钟(B)，并且将时钟(B)输入到加法器ADD。时钟的幅度被假定为AMI码的幅度的N倍(在图8的例子中N＞1；N＝2)。接着，编码器312通过使用加法器ADD相加AMI码和时钟来生成码(C)。这里，AMI码和时钟被同步并且其边缘在相加之前被对齐。 

再次参考图7。由编码器312编码的串行信号被输入到LVDS驱动器156。LVDS驱动器156通过使用LVDS的差分传输方法传送该输入串行信号到解串器138。附带地，输入到串化器134的并行信号的时钟被输入到PLL单元158。PLL单元158由并行信号的时钟生成串行信号的时钟，并且将串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160根据串行信号的输入时钟通过编码器312控制串行信号的传送定时。 

(解串器138) 

解串器138主要包含LVDS接收器172、S/P转换单元176、定时控制单元182、时钟检测单元332和解码器334。同上述移动终端130的主要区别是时钟检测单元332的功能没有PLL。 

通过使用LVDS的差分传输方法从串化器134传送串行信号到解串器138。串行信号被LVDS接收器172接收。由LVDS接收器172接收的串行信号被输入到解码器334和时钟检测单元332。解码器334参考输入串行信号的头检测数据的开始部分，并且将通过编码器312使用的编码模式编码的串行信号解码。 

在这里，参考图8简要地描述解码器334执行的解码方法。下面将描述解码器334的详细电路配置。如上所述，串行信号被编码器312编码成(C)中示出的格式。因而，可以通过确定接收信号的幅度为A1还是A2，由解码器334将串行信号解码成原始串行信号。图8示出的四个阈值(L1，L2，L3和L4)被用于确定对应于数据1的幅度A1(-1，-3，1，3)和对应于数据0的幅度A2(-2，2)。因而，解码器334比较输入信号的幅度和上述四个阈值以确定幅度是A1还是A2，以将串行信号解码成原始串行信号。 

再次参考图7。通过解码器334解码的串行信号被输入到S/P转换单元176。S/P转换单元176将该输入串行信号转换成并行信号(P-DATA)。由S/P转换单元176转换的并行信号被输出到液晶单元104。 

另一方面，时钟检测单元332从由LVDS接收器172接收的信号中检测时钟分量。这里，时钟检测单元332通过比较信号的幅度值和阈值L0(电压0)检测极性反置的周期，并且通过根据该周期检测时钟分量来再现原始时钟。因而，当从信号中检测时钟分量时，时钟检测单元332不使用任何PLL。因此，不必提供解串器138侧的PLL，并且可以减少解串器138的功耗。 

由时钟检测单元332再现的时钟被输入到解码器334和定时控制单元182。定时控制单元182根据从时钟检测单元332输入的时钟控制接收定时。输入到定时控制单元182的时钟(P-CLK)被输出到液晶单元104。 

因而，通过使用不包含任何DC分量(参见图9)并且能够从极性反置周期检测时钟分量的码，对再现时钟的PLL的需要得到消除，因此可以显著地减少移动终端的功耗。例如，新模式中使用的码的频谱具有例如图9中所示的形状。线谱出现在由编码器312的加法器ADD相加的时钟的频率Fb/2处，并且另外，AMI码的宽频谱出现。频谱在频率Fb、2Fb、3Fb、...、处具有零点。 

(解码处理的细节) 

接着，参考图10到图13描述新模式的解码处理的细节。图10是图解时钟检测单元332的电路配置例子的说明性视图。图11是图解解码器334的电路配置例子的说明性视图。图12是图解用于数据确定的确定表的配置例子的说明性视图。图13是图解在使用新模式时的接收信号波形(图13中示出的眼图)的说明性视图。 

(时钟检测单元332的电路配置例子) 

首先，参考图10。如图10所示，由比较器352实现时钟检测单元332的功能。 

以新模式编码的信号的幅度值被作为输入数据输入到比较器352。在输入数据被输入之后，比较器352比较输入幅度值和预定阈值。例如，比较器352确定输入数据是否大于预定阈值。比较器352被用于从新模式的码(参见图8中的(C))中提取时钟。因而，阈值L0被用作预定阈值。 

例如，如果输入数据大于预定阈值，则比较器352输出指示输入数据 大于预定阈值的确定值(例如，1)。另一方面，如果输入数据小于预定阈值，则比较器352输出指示输入数据小于预定阈值的确定值(例如，0)。比较器352的输出结果作为时钟被输入到解码器334和定时控制单元182。 

(解码器334的电路结构例子) 

接着，参考图11。如图11所示，解码器334的功能由多个比较器354、356、358和360和数据确定单元362实现。数据确定单元362配有存储单元364。图12中示出的用于数据确定的确定表被存储在存储单元364中。 

多个比较器354、356、358和360具有为其设置的相互不同的阈值。例如，阈值L1被设置到比较器354，阈值L2被设置到比较器356，阈值L3被设置到比较器358，并且阈值L4被设置到比较器360。然而，如图8的(C)所示，阈值L1、L2、L3和L4满足关系L1＞L2＞L3＞L4。 

首先，以新模式编码的信号的幅度值作为输入数据被输入到多个比较器354、356、358和360。这里，相同输入数据被并行输入到比较器354、356、358和360。 

在输入数据被输入之后，比较器354比较输入数据和阈值L1以确定输入数据是否大于阈值L1。如果输入数据大于阈值L1，则比较器354输出指示输入数据大于阈值L1的确定值(例如，1)。另一方面，如果输入数据不大于阈值L1，则比较器354输出指示输入数据不大于阈值L1的确定值(例如，0)。 

类似地，比较器356比较输入数据和阈值L2以确定输入数据是否大于阈值L2。并且，比较器358比较输入数据和阈值L3以确定输入数据是否大于阈值L3。此外，比较器360比较输入数据和阈值L4以确定输入数据是否大于阈值L4。从多个比较器354、356、358和360输出的确定值被输入到数据确定单元362。 

数据确定单元362根据从多个比较器354、356、358和360输出的确定值确定由输入数据指示的比特值。这里，数据确定单元362根据存储单元364中存储的用于数据确定的确定表(参见图12)确定由输入数据指示的比特值。例如，图12中示出的用于数据确定的确定表被用作用于数据确定的确定表。图12中图解的确定表示出从多个比较器354、356、358和360输出的值的每个组合和比特值(0或1)之间的对应关系。 

例如，考虑在比较器354的输出数值为1时的情况。在这种情况下， 输入数据大于阈值L1。如上所述，阈值满足关系L1＞L2＞L3＞L4。因而，根据上述关系，来自比较器356、358和360的输出数值也为1。此外，对应于具有大于阈值L1的值的幅度的比特值为1。因此，确定表示出比较器354、356、358和360的全部输出数值为1的组合和比特值1之间的对应关系。 

考虑其它情况。在这里，为了描述的方便，比较器354、356、358和360的输出数值被分别表示为d1、d2、d3和d4，并且其组合为(d1，d2，d3，d4)。例如，组合(d1，d2，d3，d4)＝(0，1，1，1)表示输入数据d满足L1＞d＞L2。如果输入数据为L1＞d＞L2，则比特值为0。 

类似地，组合(d1，d2，d3，d4)＝(0，0，1，1)表示输入数据d满足L2＞d＞L3。如果输入数据为L2＞d＞L3，则比特值为1。组合(d1，d2，d3，d4)＝(0，0，0，1)表示输入数据d满足L3＞d＞L4。如果输入数据为L3＞d＞L4，则比特值为0。此外，组合(d1，d2，d3，d4)＝(0，0，0，1)表示输入数据d满足L4＞d。如果输入数据为L4＞d，则比特值为1。 

如上所述，有关各种组合和比特值之间的、将从比较器354、356、358和360中的每个输出的这种输出数值的组合和比特值相关联的对应关系的概括是图12中图解的确定表。即，确定表示出通过数据确定单元362的比特值确定的确定算法。根据确定表，数据确定单元362由从多个比较器354、356、358和360输出的输出数值的组合确定比特值。由数据确定单元362确定的比特值被输入到S/P转换单元176。 

(问题概述2) 

因而，有必要使时钟检测单元332中包含一个比较器352并且解码器334中包含四个比较器354、356、358和360以便以新模式对码进行解码。如上所述，在以下方面根据新模式的码是非常好的：该码不包含任何DC分量并且能够在不使用PLL电路的情况下再现时钟。然而，需要有总共五个比较器，但只确定两个比特值。结果，电路规模增长并且功耗增加。 

此外，通过沿幅度方向提供五个阈值来执行确定处理，因而，如果信号幅度的最大宽度(幅度范围)如图13所示固定，则各个阈值之间的间隔缩窄。结果，要求阈值的设置精度和比特值的确定精度有较高水平。近年来，半导体制程变得越来越精细，导致更低工作电压。因而，信号的幅度范围变得越来越小。此外，信号幅度的最大和最小值必须处于工作电压的范围内，如上所述，以便使用沿幅度方向具有多个比特值的码。在这种环 境下，有必要以极高设置精度设置阈值，以通过提供沿幅度方向的五个阈值来执行数据的确定处理，这是不太现实的。 

考虑到这种技术问题，下述实施例的目的是通过减少用于根据新模式对码进行解码的比较器的数量(阈值的数量)来降低电路尺寸以及实现阈值的设置精度的放松。不用说，下述实施例也解决上述问题(问题概述1)。下面将描述能够实现这种目的的实施例。 

<实施例> 

描述本发明的实施例。本实施例旨在降低在由不包含任何DC分量并且在时钟再现期间不需要PLL电路的码解码出比特值时执行的阈值确定处理的次数。具体地，本实施例基于根据上述新模式的技术并且关注接收端上高效去除时钟信号的技术。 

[移动终端400的功能配置] 

首先，参考图14描述根据本实施例的移动终端400的功能配置。图14是图解根据本实施例的移动终端400的功能配置例子的说明性视图。然而，图14是侧重串化器134和解串器138的功能配置而绘制的说明性视图，并且省略其它部件。在移动终端400的部件中，相同附图标记连到具有与上述移动终端300的功能基本上相同的功能的部件，并且省略其详细描述。 

(串化器134) 

串化器134包含P/S转换单元152、驱动器156、PLL单元158、定时控制单元160、叠加单元232和编码器312。移动终端400中的串化器134除了提供叠加单元232之外基本上与移动终端300中的串化器相同。叠加单元232的功能配置基本上与移动终端230中提供的叠加单元的功能配置相同。 

首先，并行信号(P-DATA)和并行信号的时钟(P-CLK)被从基带处理器110输入到串化器134。输入到串化器134的并行信号被P/S转换单元152转换成串行信号。通过P/S转换单元152转换的串行信号被输入到编码器312。编码器312向串行信号增加头等等，并且根据预定编码模式(新模式)编码串行信号以生成编码信号。 

由编码器312生成的编码信号被输入到驱动器156。驱动器156将输入串行信号转换成LVDS并且接着将该LVDS输入到叠加单元232。叠加单元232通过在供电线路上叠加信号将从驱动器156输入的信号传送到解 串器138。例如，叠加单元232通过电容器耦合该信号并且通过扼流圈耦合电源。接着，由叠加单元232在电源上叠加的信号通过供电线路被输入到解串器138。 

输入到串化器134的并行信号的时钟被输入到PLL单元158。PLL单元158由并行信号的时钟生成串行信号的时钟，并且将串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160根据串行信号的输入时钟通过编码器312控制串行信号的传送定时。 

(解串器138) 

解串器138主要包含分离单元234、接收器172、S/P转换单元176、定时控制单元182和解码处理单元402。解码处理单元402包含解码器404和时钟检测单元406。类似上述移动终端300，时钟检测单元406未配有任何PLL。同移动终端300的主要区别在于解码处理单元402的功能。 

首先，通过在电源上叠加串行信号获得的信号通过供电线路(同轴电缆)被输入到解串器138。叠加信号被分离单元234分离成串行信号和电源。例如，分离单元234通过使用电容器截止DC分量来提取串行信号，并且通过使用扼流圈截止高频分量来提取电源。由分离单元234分离的串行信号被接收器172接收。 

由接收器172接收的串行信号被输入到解码处理单元402中包含的解码器404和时钟检测单元406。解码器404通过参考输入串行信号的头来检测数据的开始部分，并且解码通过由编码器312使用的编码模式编码的串行信号。由解码器404解码的串行信号被输入到S/P转换单元176。S/P转换单元176将该输入串行信号转换成并行信号(P-DATA)。由S/P转换单元176转换的并行信号被输出到液晶单元104。 

另一方面，时钟检测单元406从由接收器172接收的信号中检测时钟分量。这里，时钟检测单元406通过比较信号的幅度值和阈值L0(电压0)检测极性反置的周期，并且通过根据该周期检测时钟分量来再现原始时钟。接着，由时钟检测单元406再现的时钟被输入到解码器404和定时控制单元182。定时控制单元182根据从时钟检测单元406输入的时钟控制接收定时。输入到定时控制单元182的时钟(P-CLK)被输出到液晶单元104。 

[解码处理单元402的电路配置例子] 

这里参考图15和图16描述解码处理单元402的电路配置。图15是 示出解码处理单元402的电路配置例子的说明性视图。图16是示出数据确定算法的说明性视图。 

如图15所示，解码处理单元402包含比较器412(时钟再现)、乘法器416、比较器418和420(数据提取)、定时生成电路424和数据确定单元426。比较器412(时钟再现)对应于时钟检测单元406。除时钟检测单元406以外的部件对应于解码器404。 

首先，当串行信号被输入到解码处理单元402时，输入信号被输入到比较器412和乘法器416。图8中示出的阈值L0被设置到比较器412，并且比较输入信号的幅度值和阈值L0。例如，如果输入信号的幅度值大于阈值L0，则确定值1被从比较器412输出，并且如果输入信号的幅度值小于阈值L0，则确定值0被输出。通过检测从比较器412输出的确定值的变化的周期来检测输入信号的极性反置周期。即，根据比较器412的输出值提取输入信号的时钟分量。时钟分量被输入到定时生成电路424。 

另一方面，相同输入信号被同时输入到乘法器416中提供的两个输入端口。输入到乘法器416的两个输入信号相乘。接着，从乘法器416的输出端口输出的乘法信号被输入到比较器418和420。通过以这种方式由乘法器416求平方的输入信号的幅度，输入信号的幅度被转换成正值。如上所述，每个比特值被分配给由输入信号保持的多个幅度值。具体地，相同比特值被分配给具有相同绝对值和不同极性的幅度值。 

因而，通过使用从乘法器416输出的乘法信号确定比特值，在与使用输入信号的情况比较时，要确定的幅度值的数量被减少一半。乘法信号被输入到比较器418和420，并且接着确定其幅度值。图18中示出的数据确定阈值L1′被设置到比较器418，并且图18中示出的数据确定阈值L2′被设置到比较器420。接着，将输入到比较器418的乘法信号的幅度值与数据确定阈值L1′相比较。将输入到比较器420的乘法信号的幅度值与数据确定阈值L2′相比较。 

例如，如果乘法信号的幅度值大于阈值L1′，则比较器418输出指示乘法信号的幅度值大于阈值L1′的确定值(例如，1)。另一方面，如果乘法信号的幅度值不大于阈值L1′，则比较器418输出指示乘法信号的幅度值不大于阈值L1′的确定值(例如，0)。类似地，比较器420比较乘法信号的幅度值和阈值L2′以确定乘法信号的幅度值是否大于阈值L2′。从比较器418和420输出的确定值被输入到数据确定单元426。 

如上所述，比较器418和420的确定值被输入到数据确定单元426。并且，由比较器412检测的时钟分量通过定时生成电路424被输入到数据确定单元426。接着，数据确定单元426根据比较器418和420的确定值恢复原始数据。 

例如，如果如图16所示从两个比较器418和420输入确定值1，则数据确定单元426输出数据1。如果从比较器418输入确定值0并且从比较器420输入确定值1，则数据确定单元426输出数据0。此外，如果从两个比较器418和420输入确定值0，则数据确定单元426输出数据1。由数据确定单元426以这种方式恢复的数据被输入到S/P转换单元176。 

在前面描述了解码处理单元402的电路配置例子。在本实施例中，如上所述，通过对接收信号的幅度求平方来减少用于数据确定的幅度值的数量，并且根据幅度被求平方的信号的幅度值确定数据。结果，用于数据确定的阈值的数量被减少，使得用于数据确定的比较器的数量可以被减少。此外，通过上述求平方处理，阈值之间的间隔可以被拓宽，使得阈值的设置精度可以放松。 

[信号处理的总体流程] 

接着，参考图17描述根据本实施例的信号处理的总体流程。图17是示出根据本实施例的信号处理的总体流程的说明性视图。 

首先，输入数据(A)被输入到串化器134。通过编码器312对输入数据(A)执行编码处理(S102)以生成码(B)。此外，通过PLL单元158生成的时钟(C)被输入到编码器312以执行码(B)和时钟(C)的加法处理(S104)。由加法处理(S104)生成码(D)。如上所述，在移动终端400中，通过在供电线路上叠加码(D)，将码(D)传送到解串器138。 

当码(D)被输入到解串器138时，由乘法器416(S106)对码(D)的幅度求平方以生成乘法信号(E)。乘法信号(E)示出了图18中示出的眼图。由上述求平方处理(S106)去除时钟分量，以产生具有三个水平的信号波形。水平之间的间隔被拓宽，使得阈值的设置精度可以放松。附带地，通过步骤S106的求平方操作处理生成的乘法信号(E)不是通过恢复原始代码(B)获得的信号。 

然而，由于通过幅度1或9表示数据1并且通过幅度4表示数据0，并且因而原始数据可以通过确定这些幅度来恢复。因而，当从乘法器416输出乘法信号时，通过使用两个数据确定阈值(L1′和L2′)根据其确定结果 (S108)来恢复数据(F)，由数据确定单元426确定乘法信号(E)的幅度值。 

(效果) 

通过执行上述求平方操作处理(S106)，接收信号的波形被转换成如图18所示的波形。如上所述，通过在步骤S106执行处理，从信号中去除时钟分量。因而，要确定的幅度的数量被减少一半，以便能够通过使用两个数据确定阈值(例如，阈值L1′和L2′)来确定数据。因而，数据确定阈值的数量可以通过去除时钟分量来减少。结果，用于数据确定处理的比较器的数量可以减少，使得移动终端400的电路尺寸可以缩减。此外，在以图13示出的新模式与信号波形相比时，使得数据确定阈值的设置精度可以放松，阈值的间隔可以被设置成更宽。 

[概述] 

最终，简要地概括由本实施例中的移动终端拥有的功能配置和从功能配置获得的操作效果。移动终端具有对应于操作单元108的第一信息处理模块和对应于显示单元102的第二信息处理模块。 

第一信息处理模块具有发送以下述方式编码的信号的功能：通过多个第一幅度值表示包含相互不同的第一比特值和第二比特值的输入数据的第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且幅度值的极性在每个周期中被反置。 

第二信息处理模块具有信号接收单元、幅度平方单元和输入数据解码单元。信号接收单元用于接收从第一信息处理模块发送的信号。如上所述，以信号的幅度值的极性在每个周期中被反置的方式形成信号。因而，时钟可以通过检测信号的极性反置周期来再现，而无需使用任何PLL。幅度平方单元被用于对由信号接收单元接收的信号的幅度求平方。 

通过上述求平方操作处理，接收信号中包含的时钟分量可以被去除。此外，输入数据解码单元通过根据从幅度平方单元输出的信号的幅度值确定第一和第二比特值来解码输入数据。当执行上述求平方操作处理时，时钟分量已被从信号中去除并且使得用于数据确定的信号的幅度值的数量缩减。结果，用于数据确定处理的阈值的数量缩减。此外，阈值之间的间隔被拓宽，使得用于数据确定的阈值的设置精度可以放松。 

第二信息处理模块还可以包含通过检测由信号接收单元接收的信号的极性反置周期，根据极性反置周期检测信号的时钟分量的时钟分量检测单元。通过采用这种配置，时钟可以通过时钟分量检测单元再现，而无需 使用任何PLL。在这种情况下，输入数据解码单元使用由时钟分量检测单元检测的时钟分量，以便能够通过解码获得输入数据。 

编码信号被配置成在被叠加在直流电流上通过供电线路传送之后由信号接收单元与直流电流相分离。从第一信息处理模块传送到第二信息处理模块的编码信号不包含直流电流。因而，可以通过借以传递直流电流的供电线路来传送编码信号。结果，可以通过在连接第一和第二信息处理模块的部分中只提供一个供电线路来传送电力和信号，使得连接部分中的变形的灵活性可能够提高。 

第一信息处理模块可以包含编码信号生成单元和信号传送单元。编码信号生成单元通过将具有幅度值n*A(n＞1)和频率Fb/2的时钟信号加到具有传送速度Fb的编码信号X上来产生编码信号，其中通过幅度值0表示第一比特值并且通过幅度值A和-A(A是任何实数)的重复来表示第二比特值。信号传送单元通过预定传输线路向信号接收单元发送由编码信号生成单元生成的编码信号。因而，从第一信息处理模块发送的信号可以通过将时钟加到根据预定编码模式编码的信号上来生成。 

(说明) 

接收器172和分离单元234是信号接收单元的例子。解码处理单元402、解码器404和乘法器416是幅度平方单元的例子。解码处理单元402、解码器404、比较器418和420和数据确定单元426是输入数据解码单元的例子。时钟检测单元406和比较器412是时钟分量检测单元的例子。编码器312是编码信号生成单元的例子。驱动器156和叠加单元232是信号传送单元的例子。 

本领域的技术人员应当理解，根据设计和其它因素，在所附权利要求书或等价表述的范围内，可以想到不同修改、组合、子组合和变化。 

例如，在上述实施例中，AMI码被作为输入到加法器ADD的码的例子，但是本发明的技术不局限于此。如上所述，可以使用部分响应模式的各种双极性码和码PR(1，-1)，(1，0，-1)，(1，0，...，0，-1)等等。因而，使用极性反置的任何编码模式被适当使用。这种码也可以通过移位来生成。因而，可以设想涉及码的生成方法的某些修改。 

在上述描述中，图解了本实施例的技术被应用于形成移动终端400的串化器134和解串器138之间的信号传输的情况并且根据这个例子描述本实施例的技术。然而，当在具有任何结构的两个信息传输模块之间传送 信号时可以使用本实施例的技术。例如，当通过供电线路连接两个信息处理设备时可以使用本实施例的技术。在这种情况下，两个信息处理设备被形成为分离的装置。此外，这些信息处理设备的类型是任意的并且包含例如移动电话、PHS(个人手持电话系统)和PDA(个人数字助理)的移动信息终端。此外，家庭游戏机、电视机和记录/再现设备也被包含在信息处理设备中。 

本申请包含涉及在2008年9月2日向日本专利局提交的日本在先专利申请JP 2008-225185中公开的主题，这里通过参考引用合并了所述专利申请的全部内容。 

Claims (6)

1.一种信息处理设备，其包括：

信号接收单元，其接收以使得信号包含相互不同的第一比特值和第二比特值的方式编码的信号，其中通过多个第一幅度值表示第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且在每个周期中幅度值的极性反置；

幅度平方单元，其对所述信号接收单元接收的信号的幅度求平方；和

输入数据解码单元，其将从幅度平方单元输出的信号的幅度值分别与阈值进行比较以确定第一和第二比特值，以及根据确定的第一和第二比特值来解码输入数据。

2.如权利要求1所述的信息处理设备，还包括时钟分量检测单元，其通过检测信号接收单元接收的信号的极性反置周期，根据极性反置周期检测信号的时钟分量，其中

输入数据解码单元使用时钟分量检测单元检测的时钟分量解码所述输入数据。

3.如权利要求1所述的信息处理设备，其中编码的信号在被叠加在直流电流上之后通过供电线路传送，并且被信号接收单元与所述直流电流相分离。

4.如权利要求1所述的信息处理设备，还包括：

编码信号生成单元，其通过将具有幅度值n＊A和频率Fb/2的时钟信号加到具有传送速度Fb的编码信号X上来产生编码信号，其中通过幅度值0表示第一比特值并且通过幅度值A和-A的重复来表示第二比特值，其中，n＞1，以及A是任何实数；和

信号传送单元，其通过预定传输线路向信号接收单元发送由编码信号生成单元生成的编码信号。

5.一种解码处理方法，包括步骤：

信号接收步骤，接收以使得信号包含相互不同的第一比特值和第二比特值的方式编码的信号，其中通过多个第一幅度值表示第一比特值，通过不同于第一幅度值的第二幅度值表示第二比特值，不连续取相同幅度值，并且在每个周期中幅度值的极性反置；

幅度平方步骤，对所述信号接收步骤接收的信号的幅度求平方；

比特值确定步骤，将幅度平方步骤中求平方的信号的幅度值分别与阈值进行比较以确定第一和第二比特值；和

解码步骤，根据所述比特值确定步骤中确定的第一和第二比特值解码输入数据。

6.一种信号传输方法，其包括步骤：

数据编码步骤，通过编码包含相互不同的第一和第二比特值的输入数据来生成具有传送速度Fb的编码信号X，其中通过幅度值0表示第一比特值并且通过幅度值A和-A的重复来表示第二比特值，其中，A是任何实数；

时钟相加步骤，将具有幅度值n＊A和频率Fb/2的时钟信号加到在所述数据编码步骤生成的编码信号X上，其中，n＞1；

发送步骤，通过预定传输线路发送在所述时钟相加步骤中被加上时钟信号的编码信号Y；

信号接收步骤，通过所述预定传输线路接收所述编码信号Y；

平方步骤，对在所述信号接收步骤接收的编码信号Y的幅度求平方；

比特值确定步骤，将在所述平方步骤中对其幅度求平方的编码信号Y的幅度值分别与阈值进行比较以确定第一和第二比特值；和

解码步骤，根据在所述比特值确定步骤确定的第一和第二比特值解码所述输入数据。

Images