TW200527260A - Combined output driver - Google Patents
Combined output driver Download PDFInfo
- Publication number
- TW200527260A TW200527260A TW093132531A TW93132531A TW200527260A TW 200527260 A TW200527260 A TW 200527260A TW 093132531 A TW093132531 A TW 093132531A TW 93132531 A TW93132531 A TW 93132531A TW 200527260 A TW200527260 A TW 200527260A
- Authority
- TW
- Taiwan
- Prior art keywords
- driver
- output
- signal
- output driver
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
Description
200527260 W 九、發明說明: 【發明所屬之技術領域】 本發明有關於一種傳輸器,特別有關一種可傳輸低壓差動訊號(1〇w voltage differential signaling ; LVDS)及傳輸最小差分信號(transiti〇n minimized differential signaling ; TMDS)之傳輪器。 【先前技術】 低壓差動訊號(low voltage differential signaling ; LVDS)係為一 種多數筆記型電腦製造者所使用之一種高速且低電源損耗的介面,可於處 理器(CPU)與液晶顯示器之間,建立一個直接式數位連接。它提供相當高的 傳輸速率,僅需要很低的電源,且只產生很小的干擾,LVDS·^係最好適 用於短距離傳輸線,LVDS技術亦嘗試用於傳輸至桌上型顯示器,但無法得 到其最佳效果。 第1A圖係表示-傳、统LVDS傳輸器。LVDS傳輸器1〇係將資料_、
接地端;反之亦然。
準。於此技術中,信號會被最佳化, 種用於傳輪數位資料至一顯示器之標 以減少電磁干擾(EMI),以允許信號能
0608-A40102TWF 2.00527260 快速地傳輸且具有轉確率。於TMDS技術巾之差動電路 ^ 兄許互補且振幅 受限’被傳輪於—組雙絞線之上,而不需使_的咖覽線。職 傳輸器會編譯且串列地於_職Unk上傳輸_f 王獲收器,音頻 與同步資訊係被串贱’且用三組雙絞線傳送,而·時序控制之時脈信 號係藉由另一组雙絞線傳送。 " 第2Α圖係表示一傳統丽傳輸器。畐傳輪器2〇係將音頻與同步資 訊(R、G、Β、HSYNC、VS及DE)轉換成一資料流,藉由輪出驅動器⑷貝 經過信號線輸出至對應之接收器。 第2B圖係表示輪出驅動器142與接收器18,中一對應之輪入單元1料。士 圖所示,了廳輸出驅魅142縣—電越緣_動器,藉由控制開關 D及/D ’於信號線191及/191上產生—差動信號。舉例來說,當開關d導 通時,於信號線191上之電流Idr,會藉由約為5〇歐姆之終端電姐,拉低 接收為、18中輸入單元184之節點N1上之電壓。於此時,沒有載電流之另 -條信號線/191,會維持在Avee(3.3V)的準位,因此可得到—個差動電屢 擺幅。 目月U ’用以傳輸LVDS #號及TMDS信號之LVDS傳輸器與獅S傳輸器 係各別地设置在不同的晶片上。 【發明内容】 有鑑於此,本發明之首要目的,係在於提供可驅動LVDS信號與TMDS 信號之輸出驅動器。 為達成上述目的,本發明亦提供一種輸出驅動器,包括一驅動暫存器, 0608-A40102TWF 6 200527260 包括弟-、第二供電端分顺接至 筮一於入栏嗝+ 布电〜、弟即點,用以根據一 别口^產生二控制信號,· _輸 細早兀雛於弟-節點與—第一 '、β用以根據該二控制信號,藉 ㈣5-楚一 猎由對u虎線,輪出-第二差動 提二部輸入單元;以及-電源供應器,耦接該第-節點,用以 麵至雜轉翻赫輸料元,使得鋪^單元被 、、輪出該第-差動信號,其中該第二電壓係高於該第一電歷。 為達成上述目的,本發明亦提供—種可傳輸_言號與雇信號之 於繼咖,⑽_帛,蝴,树㈣—輸入信號, 精由一對域線’輪出一第—差動信號至一第一外部輸入單元;以及一第 二輸嶋器,用以根據_第二輸入信號,藉由該對信號線,輸出一第二 差動μ至-第二外部輸人單心該第二輸出驅動器包括—驅動暫存器, 大包括第一 1二供電端分別健至一第一電壓與一第一節點,用以根據該 I輸入彳“虎產生—控制信號;_~輸出單it,減於第-節點與一第一 電源端之間’用以根據該二控制信號,產生該第二差動信號;以及一電源 供應器該第—節點,用以於該第—輪出驅動器藉由該對信號線,輸 第差動號至5亥第一外部輸入單元時,提供一第二電壓以供電至該 驅動暫存讀該輸出單元,其巾該第二電壓係高於該第一電壓。 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文 特舉一較佳實施例,並配合所附圖示,作詳細說明如下: 【實施方式】 第一實施例
0608-A40102TWF 7 200527260 第3A圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輪器之第一 實施例。如圖所示,組合式傳輸器100包括一組輸入端51、一第_傳輸單 元110、一弟二傳輸早元120、一切換控制器130、一時脈暫存p(ci〇ck buffer)140以及一鎖相迴路(phase locked loop)150。該組輸入端51係用 以接收一第一資料,該第一資料包括音頻及同步資訊,例如RED1、GREEN1、 BULE 卜 HSYNCn、VSYNC1 及 DE 卜 於本實施例中,第一傳輸單元110係可為第1A及化圖所示之^此傳 輸器。第一傳輸單元110係耦接該組輸入端51用以藉由第一信號線 ΥΤΧ0+〜ΥΤΧ3+、YTXG-〜ΥΤΧ3-、ΥΤΜ+及πακ-,來傳輸第—資料至一對應 之接收器(未圖示)。第一傳輸器110係包括一第一序列產生器 (serializer)l 12耦接至輸入端51,用以將並列資料轉換成串列的資料流, 以及-驅動單元114減第-序列產生器112,用以將串列資料流傳輸至一 對應之接收器。鶴單元m係包括複數第―驅動器D1~D5,舉例來說係可 為LVDS驅動器。每個第-驅動器D1〜D5係、可藉由一對第一信號線,送出一 第-差動信號’至-對應接收器之―第―外部輪人_。於對應接收器中 的每個第-外部輸入單元’皆具有糾妾於第一信號線間之一第一電阻。舉 例來說,第-驅動器D1係可藉由該對信號線而+及簡_,連續地送出 差動信號至-外部接收器中之-對應輪入單元,其它驅動器依此類推。、 於本實施例中,第二傳輸單元12〇係可為第2A及2B _示之_專 輸器。第二傳輸單it 120係_該組輪入端51用以藉由第二信號 ' ZTMX2—' ztm+及 ZTM_,來傳輪第—資難一對應
0608-A40102TWF 8 200527260 之接收器(未圖示)。第二傳輸器120係包括-編碼單元122、一第二序列產 生器124以及一驅動單元126。編碼單元122係雛輸入端51,用以將第 貝料編碼成-第二資料。於本實施例中,編碼單元122係可為一包括三 編碼器版·Mt之編碼單元,用以將每_的資料編成腕七的資料。 序列產生β 124祕至編碼單元122,用以將並列資料轉換成串列的資料 流,驅動單元126 _第二相產生器124,用以將串料流傳輸至一對 應之接收器。 。。驅動單元126係包括複數第二驅動器胸9,舉例來說係可為職驅 動益。每個第-驅動器D6〜D9係可藉由一對第二信號線,送出一第二差動 至對應接收益之一第二外部輸入單元。於對應接收器中的每個第 一外部輸人早% ’皆財複數第二電阻,且每縛二電_输於該對第 二信號線中之-者與該第二外部輪人單元之—電源線之間。舉例來說,第 二驅動器1㈣可藉_對信麟謂+及測_,連續輕出差動信號至 外雜收③中之-對應輸人單元,其它驅動器依此類推。 。。切換控制益130係輕接第一傳輸單元m、第二傳輸單元⑽、時脈暫
子 及鎖相迎路150。切換控制器130係根據—模式選擇信號MODSEL 以及-關機選擇信號PD,用以於不同操作模式下,致能(祕⑹或禁能 (d1Sable)第-傳輪單元11Q、第:傳輸單元⑽、時脈暫存謂以及鎖 才路了脈暫存益140係純一輸入時脈信號CLKIN、模式選擇信號 _以及切換_ 13Q,_繼生_脈信__,給第 一傳輸單儿110、第二傳輪單元120及鎖相迴路15〇。
0608-A40102TWF 200527260 • _迴路15G翻雛内部時脈信號GLD以及模式選擇信號_SEL, 用以於LVDS核式時,產生一第一組輪出時脈ρΜΐ給第一傳輸單元別, 且於TMDS換式時,產生一第二組輸出時脈ρω2給第二傳輸單元⑽。 第4圖係為根據本發明貝施例之_鎖相迴路⑽,其中時脈信號⑽^ 係與輸入時脈MIN相同。如第4圖中所示,鎖相迴路15〇包括一相位頻 率偵測器(細e freq職cy dete咖;卿151、一電荷系(也卿 pu_53、-低通濾波器、155、一雙環式麵紐器(切时細她卿 c〇ntr〇lled osclllat〇r ; v⑼175以及一相位暫存器⑽。 相位頻率制裔151係麵接時脈暫存器14〇,用以比較時脈信號⑽ 與一回授時脈信號Pref ’並根據之間的頻率/相位差,產—成比例之錯誤信 號^,輸出至電荷栗153。電荷㈣3係_來自相位頻率偵測器i5i之 、'曰誤仏唬Sfc並藉由低通濾波器器155,產生一充電控制信號腳。一 叙來况,電何泵153係係可藉由相位頻率谓測器151之錯誤信號版,進行 充電或放電,以輸出-電流信號,且低通濾波器器155係減電荷栗脱, 用以將電流信號轉換成充電控制信號vc〇_IN。
雙環式VC0157係轉接充電控制信號vc〇JN以及模式選擇信號 M0DSEL ’用以於LVDS^式時’產生第一組輸出時脈信號ρΜ卜且於_ 模式時,產生第二組輪出時脈信號腹2。可選擇性配置(〇pti〇nai)之相位 暫存器159係減雙環式娜7,用以儲存來自雙環式娜7之第一組輸 出時脈信號PCLK1或第二組輸出時脈信航⑽。於本發明之實施例中,第 一時脈信號腿中之-者係於應模式時,輪出至相位頻率侧器⑸, 0608-A40102TWF 10 200527260 作為該回授時脈信號Pref;而在聊此模式日夺,第二時脈信中之一 者,係輸出至相位頻率偵測器151,作為該回授時脈信號斤以。 第5圖係為本發明之實施例中,鎖相迴路15〇中之雙環式壓控振盪器 157。如圖所示,雙環式壓控振盪器157包括—電塵電流轉換器腿、一第 一壤狀振顏組、-第二環狀振顏組1575以及_聊元件1577。 電壓電流轉換器1571係輸電荷展153及低通濾波器155,用以將充 電控制诚轉換成-電流控制信號Sic ^第一環狀振賴組·係於刪
域日^^用以根據電流控制信號Sic,產生第一組輸出時脈信號⑽卜 於本發明之實施例中,第一環狀振魏组係可為一 7級之環狀振盈模 組’包括串成回路之7個延遲單元(delay cells)。於哪模式時,第一 衣狀振盪桓、、且1573係被致能,用以產生不同相位之14個時脈信號,作為 供給至第-傳輪單元11〇中第一序列產生器Μ之第一組輸出時脈信號 PCLK1 。
…第二環狀模幻575係於雇模式時,致能用以根據電流的 唬Slc,產生第二組輪㈣脈信號PCLK2。於本發明之實施例巾,第二 振盧模組1575射為—5級之環狀振«組,包括串成_之5個延; 元(她y CeIls)。於T職模式時,f二環狀振盈模組1575係被致能 以產生不_位之1(H_信號,作為供給至第二傳輸單元12〇中第」 列產生器124之第二、_時脈信號_。開關元件1577_接第 第二環狀振盪模㈣73及1575,_據模式選擇信號獅狐,於^ 模式時輪出第時脈信號_,於職模式時輸出第二组輪出
0608-A40102TWF 11 200527260 脈信號PLCK2。 以下請參考第3A圖 之動作。 說明本發.第—實施例中 組合式傳輸器100 於LVDS杈式(第一模式)時,模式
合八t 1°#bM0D狐與關機選擇信號PD 會为別為職與L0W,使得切換控制 〇 不此弟一傳輪單元120,且致 月匕弟一傳輸皁元110,以傳輸第一輸 一 上之弟一貧料至一對應之外部 接收器。時脈暫存器140餘據輸
UiN及杈式選擇信號M0DSEL, 產生時脈信_及⑽,分職供給第—傳輸單元⑽及相位鎖迴路 。鎖相迴路150係根據時脈信細3及模式選擇信號麵L,產生第 -輸出時脈健Ρακί至第-傳輸單元⑽。 第一序列產生器m係用以將輸入端51上之第一資料及第一輸出時脈 ραπ,轉換成-㈣f料流,然_動單元m藉由信號線驗〜腦、 YTXO YTX3-、YTCLK+及YTCLK- ’將串列資料流傳輸至一對應之外部接收 器。於此模式中,根據模式選擇信號_狐及關機選擇信號pD,第二傳輸 單元12〇之時脈信號⑽及第二輸㈣脈信號腹2會被禁細姑⑹, 使得第二傳輸單元12Q中的編碼單元122、第二序列產生器124以及驅動單 元126會被禁能。 於TMDS杈式(第二模式)時,模式選擇信號M〇DSEL與關機選擇信號卯 會皆為LOW,使得切換控制器130禁能第一傳輸單元11〇,且致能第二傳輸 單元120 ’以傳輸第一輸入端51上之第一資料至一對應之外部接收器。時 脈暫存器140係根據輸入時脈CLKIN及模式選擇信號_SEL,產生時脈信
0608-A40102TWF 12 200527260 #u CLK2及CLK3 ’分別提供給第二傳輸單元12〇及相位鎖迴路15〇。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號M0DSEL,產生第二輸出時脈信 號PCLK2至第二傳輪單元12〇。 編碼單元122係將輸入端51上之第一資料,編碼成一第二資料,第二 序列產生器124係用以將第二資料及第二輸出時脈pcLK2,轉換成一串列資 料流,然後驅動單元114藉由信號線ζτχ〇+〜ζτχ2+、ζτχ〇_〜ζτχ2—、 及ZTCLK-,將串列資料流傳輸至一對應之外部接收器。於此模式中,根據 模式選擇信號M0DSEL及關機選擇信號PD,第一傳輸單元11〇之時脈信號 CLK1及第一輸出時脈信號凡^!^會被禁,使得第一傳輸單元 11〇中的第一序列產生器112以及驅動單元114會被禁能。 於關機模式時,關機選擇信號PD會為HIGH,不管模式選擇信號齡此虹 為HIGH或LOW,切換控制器130都會將第一、第二傳輪單元11〇及12〇、 時脈暫存II 14G及鎖相迴路15〇關機,此,本發明之組合式傳輸器可藉 由模式選擇信號,於LVDS模式時傳輸聰信號,於觀模式時傳輸勘$ 信號。於第-實施例中,第-、第二傳輸單元11〇與12〇係共用輪入端Μ。 第二實施例 第3B圖係為本發明之可傳輪聰與雇錢之组合式傳輸器之第二 實施例。如圖所示,組合式傳輸器蕭包括-組輸入端5卜—第一傳輸 早7L 110、-第二傳輸單元120、-切換控制器13〇、一時脈暫存器⑽二 及一鎖相迴路150。 組合式傳輸器·係與第3A圖中所示者相似,除了_單元啟,
0608-A40102TWF 13 200527260 , 為求說明書之簡潔,相同結構之描敘,予以省略。於本實施例中,驅動器 D6〜D9係與耦接至第一傳輸單元中驅動單元丨丨4之信號線γτχ1+〜γΤΧ3+、 ΥΤΉ-〜ΥΤΧ3-、YTCLK+、YTCLK-耦接,而不是如第3Α圖中所示之 ΖΤΧ0+〜ΖΤΧ2+、ΖΤΧ0-〜ΖΤΧ2-、ZTCLK+、ZTCLK-。於此實施例中,第一、第 二傳輸單元110及120共用輸入端51與及輸出端,例如信號線ΤΧ1+〜ΥΤΧ3+、 ΥΤΧ1-〜ΥΤΧ3-、YTCLK+、YTCLK-。
於LVDS模式(第一模式)時,模式選擇信號M〇DSEL與關機選擇信號ρβ 會分別為HIGH與LOW,使得切換控制器13〇禁能第二傳輸單元12〇,且致 能第一傳輸單元110,以傳輸第一輸入端51上之第一資料至一對應之外部 接收益。時脈暫存器140係根據輸入時脈⑶謂及模式選擇信號⑧職L, 產生時脈信號CLK1及CLK3,分別提供給第一傳輸單幻1〇及相位鎖迴路 150。鎖相迴路150係根據時脈信號ακ3及模式選擇信號船瓢,產生第 一輸出時脈仏號PCLK1至第一傳輸單元no。
第-序列產生器112係用以將輸人端51上之第_資料及第—輸出時j PCLK1轉換成串列資料流,然後驅動單元藉由信號線 及γτακ- ’料__齡—制之外部接收 器於此模式中’根據模式遥擇信號_狐及關機選擇信號抑,第二烟 單元12〇之時脈信號CLK2及第二輸㈣脈信號ρακ2會被禁能(如齡: 使得第二傳輸單元12Q中的編碼單元122、第二序列產生㈣以及驅動」 元126會被禁能。 於職模式(第二模式)時,模式選擇信號_SEL與關機選擇信號即
0608-A40102TWF 14 200527260 ^皆為LOW,使得切換控制器伽禁能第一傳輸單元训,且致能第二傳輸 早tl 120 ’以傳輪第_輸人端51上之第—資料至—對應之外部接收器。時 脈暫存器140係根據輸人時脈ΜΙΝΛ模式選擇信號_sel,產生時脈信 號CLK2及CLK3,分別提供給第二傳輸單元12〇及相位鎖迴路。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號_狐,產生第二輪出時脈信 號PCLK2至弟二傳輸單元12〇。 編碼單元122係將輸人端51上之第—資料,編碼成—第二資料,第二 序列產生斋m係用以將第二資料及第二輸出時脈ρακ2,轉換成—串列資 料流,然後驅動單元114藉由信號線γτχι+~γτχ3+、γτχι_γτχ3_、 及YTCLK- ’將帛蒲做傳輸至—對狀外部接。於此模式中,根據 模式選擇信號M0DSEL及關機選擇信號PD,第一傳輸單元11〇之時脈信號 CLK1及第一輸出時脈信號PCLK1會被禁能(disable),使得第一傳輸單元 110中的第一序列產生器112以及驅動單元114會被禁能。 於關機模式時,關機選擇信號PD會為HIGH,不管料選擇錢鹏EL 為HIGH或LOW,切換控制器130都會將第一、第二傳輸單元11〇及⑽、 時脈暫存器140及鎖相猶15〇 _。目此,本發明之組合式傳輸器可藉 由模式選擇信號,於LVDS模式畴輸服錢,於職模式時傳輪tmds 信號。於第一實施例中’第一、第二傳輸單元π〇與i2〇係共用輸入端心 第三實施例 第3C圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第二 實施例。如圖所示,組合式傳輸器100”包括一組輪入端51、一第—傳輸 0608-A40102TWF 15 200527260 ; 單元110、一第二傳輸單元120、一切換控制器130、一時脈暫存器14〇以 及一鎖相迴路150。 組合式傳輸器1〇〇”係與第3A圖中所示者相似,除了編碼單元丨22與 驅動單元126 ’為求說明書之簡潔,相同結構之描敘,予以省略。於本實施 例中,輸入端52用以接收一第二資料,該第二資料包括音頻及同步資訊, 例如 RED2、GREEN2、BULE2、HSYNC2、VSYNC2 及 DE2。第二傳輸單元 120 中 之編碼單元122係耦接至輸入端52,而不是第3A圖中所示之輸入端51。 再者,驅動單元126中之驅動器D6〜D9係與耦接至第一傳輸單元中驅動單 ·
、YTCLK-。 線 TX1+〜YTX3+、YTX1—YTX3-、YTCLK+、YTCI1-。
一輸出時脈信號PCLK1至第-傳輪單元心 入端51上之第一資料及第一輸出時脈 動單元114藉由信號線YTX0+〜YTX3+、 第一序列產生器112係用以將輪 则,轉換成-串列資料流,然後驅
0608-A40102TWF 16 200527260 ife * mo-、YTC舰職”將串列資料流傳輸至一對應之外部接收 2,此模式中,根據模式選擇信 早το 120之日删吕號CLK2及第二輪出時脈信號纽2會被禁能⑷防we), 使得第二傳輸單元12G中的編解元122、第二相產生器i24以及驅動單 元126會被禁能。 於TMDS模式(第二模式)時,模式選擇信號脱職與關機選擇信號抑 會皆為OT’使得切換控制器13〇禁能第一傳輸單元ιι〇,且致能第二傳輸 單το 120 ’以傳輸帛二輸入端52上之第二資料至一對應之外部接收器。時 脈暫存器140係根據輸人時脈CLKIN及模式選擇信號_狐,產生時脈信 號CLK2及013 ’分別提供給第二傳輸單元12〇及相位鎖迴路15〇。鎖相迴 路脱係根據時脈信號CLK3賴式選擇信號腳狐,產生第二輸出時脈信 说PCLK2至第二傳輸單元120。 編碼單元122係將輸人端52上之第二資料,編碼成—第三資料,第二 序列產生Is 124係用以將第三資料及第二輸㈣脈Ρακ2,轉換成一串列資 料流,然後驅動單元1H藉由信號線ZTXO+〜ZTX2+、ZTXO—zm、ZTOXf 及ZTCLK-,將串列資料流傳輸至一對應之外部接收器。於此模式中,根據 模式選擇信號M0DSEL及關機選擇信號PD,第一傳輸單元m之_信號 CLK1及第一輸出時脈信號PCLK1會被禁能(disable),使得第一傳輸單元 110中的第一序列產生器丨12以及驅動單元114會被禁能。 於關機模式時,關機選擇信號PD會為HIGH,不管模式選擇信號M〇DSEL 為HIGH或LOW,切換控制器130都會將第一、第二傳輸單元1]()及12〇、 0608-A40102TWF 17 200527260 時脈暫存謂及鎖相迴路15G關機。,本發明之組合式傳輸器可藉 蝴式選擇錢,於哪模柄傳輪刪錢,於娜模式時傳輸職 虎於第5細例中’第-、第二傳輸單元11〇與12〇係共用輸入端5卜 於LVDS傳輸單元中之輪出驅動器與於丽傳輪單元中之輸出 驅動器 ^間’具有許多差異點。舉例來說,於_專輸單元中,對輸出驅動器來 兄在其對應之接收益中並不需要—參考電壓,並且一般來說㈣傳輸單 元所決定之共模電壓vcm係為L 25V。但是,於職傳輸單元中,對輸出 驅動器來說,在其對應之接收器中需要一個約為&狀的穩定參考籠 鲁
Avcc ’並且共模電壓Vcm係為3V。再者,在·s傳輸單元中,輸出驅動器 之輸出差動電壓的涵,係與共模電壓-相差25w~4歸,而在麵 傳輪早凡巾’輸出驅補之輸$差動·的擺幅,雜共模電壓此爪相差 4〇〇mV’〇mV。因此’若LVDS傳輸單元與丽傳輸單元直接共用輸出端, 而不修改TMDS與LVDS輸出驅動器之結構,不同的共模電壓—將會造成 無法相谷’此問題將在以下加以說明。 第6圖所不係為共用—對輸出端之傳統LVDS驅動器與 TMDS驅動器。 · ,所示,在_驅動器中之電源VCC,-般來說係為2· 5V,於外部接收 為之輸入早tl 182中之電源,-般來說縣3· 3V。於娜模式時,·$ 驅動裔2會被禁能,信號BP與皆為HIGH(2_ 5V),而娜驅動器*會被 致能,因此信號線TXP及ΠΝ中之_者,會根據信號⑽與Dp,由&⑽被 拉低到2· 7V。然而,於信號線τχΝ與τχρ上之電壓,係高於胸驅動器2 電、原vcc及輸入‘ 與即上的電壓。因此,漏電流將會通過電
0608-Α40102TWF 18 300527260 :晶體T1及Τ3 ’流往LTO驅動n 2之電源vcc,將會縮小勘s驅動器4之 輸出差動電屢的擺幅。再者,若M〇s電晶體η〜Τβ皆為㈣的元件,這些 元件將可能會由於信號線ΠΡ與ΤΧΝ上之電麼,而產生崩潰現象。 針對漏電流所導致的問題,本發明亦提供一組合式輪出驅魅,適用 於第3Β圖與第3C圖中,共同輸出端來傳輸簡信號與職信號之組合 式傳輸器蕭與則,,。第7圖係顯示—組合式輸出驅動器,由共同的輸 «來傳輸TMDS信號與刪信號。於本發明之實施例中,於L薦模式時, 猎由切換控制器,第二傳輸單元會被禁能,而第一傳輸單元會被致能,用參 赠輪資料至一對應之接收器。舉例來說,藉由切換控制器所產生之控制 信號’第二傳輸單元120中之輸出驅動器加,會被禁能。於丽模式時, 第-傳輸單元會被切換控制器禁能,而第二傳輸單元會被致能,用以傳輸 資料至-對應之接收ϋ。舉絲說,勤切換㈣騎產生之控制信號, 第-傳輸單元11G中之輸出驅動器讲,會被禁能。 如第7圖巾所不’係為本發明之組合式輪出驅動器包括兩個輸出 絲器202及203。根據本發明之實施例,輸出驅動器2〇3係顯示第一傳輪# 早π 110中母個輪出驅動”,、以祕的結構,哺出驅動器 2係,4不第_傳輸單兀12()中每個輸出驅動器d6、阶、此或D9的結構。 糊來說,輸出驅動器202、信號線TXP與TXN以及輸出驅動器203,係可 】視為第3B圖與第3c圖中所示之輪出驅動器D6、信號線γτχι+與γτχι_ 以及輪出驅動器D2。
輸出驅動裔202係輸-對信號線τχρ與τχΝ,用以於丽模式時, 0608-Α40102TWF 19 200527260 • 根據輸入信號循與DP,且藉由信號線TXP與ΠΝ,輸出一差動信號至一對 應外部輸入單元(未圖示)。由於第二傳輸單元係為一 TMDS傳輸單元,因此 輸出驅動态202係可為一 TMDS驅動器。如圖所示,輸出驅動器202包括一 由電晶體Τ5與Τ6構成之差動對以及一電流源η。 輸出驅動器203係用以於LVDS模式時,根據輸入信號册與Dp,且藉 由4號線ΤΧΡ與ΤΧΝ,輪出-差動信號至一對應外部輸入單元(未圖示)。輸 出驅動夯203包括一驅動暫存器204、一輸出單元2〇6以及一電源供應器 208。 輸出暫存器204包括第-、第二電源端分別減至一第一電壓π與第 一節點N1,用以根據輸入信號與Bp,產生二控制信號sn與。輸出 單206係|馬接於第一節點N1與第一魏線GN])之間,用以根據控制信號 SCI與SC2,藉由信號線τχρ與τχΝ,輸出差動信號至一對應之外部輸入單 元。電源供應器208係於應模式與τ廳模式時,提供不同電壓給節點 Ν1於LVDS柄式β守,電源供應器2〇8提供第一電壓,例如& ^,給驅動暫 存器204與輸出單元206 ;而於娜模式時,電源供應器提供第二電 壓,例如3· 3V,給驅動暫存器2〇4與輸出單元2〇6。 於LVDS核式%,第一傳輸單元11〇係被致能,用以傳輸資料,而第二 傳輪單元«能。目此,於第—傳輸單元附之輸_器祕 係被致能’㈣輸_信號至—接㈣中對應之外部輸人私,同時於 第二傳輸單元120中之輸出驅動器_係被禁能。當輸出驅動器_ 表示第二傳輸單元12G中之輸出驅動謂*且輸出驅動謂係表示第
0608-A40102TWF 20 200527260 傳輸早tc 110中之輸出驅動諸〜仍時,於刪模式時,輸出驅動器哪 會被禁能,而輪出驅動器203會被致能。 因此’於輪出驅動器202中,電晶體乃及冗之間極會被拉到低電位 ③山丨0W) ’且電流源11會被禁能。電源供應器208會藉由節點N1供應 電£ Vl(2. 5V) ’至驅動暫存器2〇4與輸出單元2〇6。由於在⑴^耶)模式下, 於驅動暫存益204之第-、第二電源端上的電塵都是π,驅動暫存器腿 會根據第一電_以及輸入信號與BP,輸出二控制信號SC1與SC2。 輸出單元咖會根據控制信號犯與犯,產生一_#號,且藉由信號線 ΠΡ與™ ’傳輪至-對應之外部輸入單元中。舉例來說,若控制信號SC1 ” SC2刀別為⑽與high,電晶體T1與T4會導通,而電晶體π與T3會 截止,使得電流ia會經過電晶體T1與信號線TXP流至對應之外部輸入單 兀,且通過流回信號線TXN流回來,因而在對應之外部輪入單元之輸入端 間,建立一個差動電壓,反之亦反。 於TMDS模式時,第一傳輸單元ho係被禁能,而第二傳輸單元1汕係 被致能,用以傳輪資料。因此,於第二傳輸單元12〇中之輪出驅動器D6〜D9 係被致能,用以輪出差動信號至一接收器中對應之外部輪入單元,同時於 第一傳輸單元11〇中之輸出驅動HD1〜D5係被禁能。當輪出驅動器2〇2係 表不第二傳輸單元120中之輸出驅動器D6〜D9,且輪出驅動器2〇3係表示第 -傳輸單元11G中之輸出驅動器D1〜!)5時,於蘭模式時,輪出驅動器2〇3 會被禁能,而輸出驅動器202會被致能。 因此,輸出驅動器202係根據輸入信號通與DP,輪出_差動信號至一 0608-A40102TWF 21 200527260 ;接收器中-對應之輸入單元。舉例來說,若輸入信號Dp與簡 與high,信號線TXN會被拉至2.7V,而信號線τχρ會維持在❿: 對應之外部輸入單元之輸入端間,建立—個差動電壓,反之亦反。於 模式中,《供應謂會藉由提供—3· 3V之第二電壓V2,至驅動暫存哭 與輸出早祕賴下媽細攝_袖系分別位 於2· 5V與3. 3V,因此,驅動暫存器2〇4會根據第一電㈣、第二電㈣ 以及輸入信號Μ與BP,輸出二個3. 3V之控制信號幻與奶。輪出^ 206會根據控制信細與SC2而禁能,同時電流源i2與i3亦‘二 由於電源供應器208所提供之第二電㈣(於節點N1上)與控制電壓 SCI與SC2皆同樣為3_ 3V’因此將可避免由於2· 7M. 3v之電壓,在二 線TXP與ΠΝ上所導致之漏電流。所以在勘s模式中,將不會有漏電2 信號線txp與TXN流經電晶體T1與T3至電源供應器咖,因此將可維^輸 出驅動器之輸出差動電壓的擺幅。 別 第8圖係表示本發明實施例中組合式輸出驅動器之第-輸出驅動哭 202。如圖所示’輸出驅動器2〇_接於—對信號_與顶以及一電 源細之間,於職模式中被致能,用以藉由信號線τχρ細,傳輸 -差動信號至一接收器(未圖示)之一外部輸入單元。輸出驅動謂包括 電晶體Τ5與Τ6以及一雷>、六、、盾τ 1及+、士、 心,、,係電源II包括電晶體丁 14〜Τ16。電晶 體Τ14之源極係耗接至—偏壓電流CB3,電晶體Τ15之控制間極絲接至— 制信賴。舉例來說,於娜模式中,若信號D咖分別為画與 電晶體T5與T6會分別為截止與導通,使得信號_被拉低至2·
0608-A40102TWF 22 200527260 而另一條七號線TXP仍維持在3· 3V,因而於對應之外部輪入罝― 八早tl的輪入端 上建立一差動電壓,反之亦反。而在LVDS模式時,電晶體T5與τ6之控制 知會被輸入h號DN與DP給拉到低電壓(pull low),且電流源II合因為才 制信號PWD1被禁能。 工 第9圖係表示本發明實施例中之一輸出單元。如圖所示,於輸出驅動 器203中之輸出單元206係耦接於節點N1與電源線GND之間,於1^])3模 式中被致能,用以根據來自驅動暫存器2〇4之控制信號,且藉由信號線 與TXN,輸出一差動信號至一接收器(未圖示)之一外部輸入單元。輸出單元鲁 206包括由電晶體T1〜T4之拴鎖單元以及電流源12與13。 電流源12包括電晶體T7、T9及T1〇,且耦接節點m與節點拟之間。 電晶體T7之汲極係耦接至一偏壓電流CB1,且電流源12係由一控制信號 PWD2所控制。於TMDS模式時,電晶體T7藉由控制信號pwd2,而導通以禁 能電流源12。 於栓鎖單元中,電晶體T1與12之控制端係耦接至控制信號sn,且電 晶體T3與T4之控制端係耦接至控制信號SC2,栓鎖單元用以mLvds模式 鲁 時’於信號線TXN與TXP上產生一差動信號,且於TMDS模式時,係藉由來 自驅動暫存器204之3.3V的控制信號SC1與8(:2而被禁能。 電流源13係耦接於節點⑽與電源線GND之間,包括電晶體TU〜Ti3。 電晶體Τ12與Τ13之控制端及電晶體TU與Ή2之沒極端係耗接至一偏壓
電流CB2。於TMDS模式時’電晶體TU係由於控制信號pwD截止,以禁能 電流源13。 0608-A40102TWF 23 300527260 ' 舉例來說,於LVDS模式中’若控制信號SCI與SC2分別為LOW與HIGH, 電晶體Π與T4會導通,而電晶體T2與T3會截止,使得電流ia會經過電 晶體T1與信號線TXP流至對應之外部輸入單元,且通過流回信號線,流 回來’因而在對應之外部輸入單元之輪入端間,建立一個差動電壓,反之 亦反 於TMDS模式時,電晶體T1〜T4之控制端係藉由控制㈣奶與sc2被 拉鬲至3· 3V,且電流源12與13會由於控制信號pwD2與pWD3被禁能。由 於節點Nl、N4與N5上的電壓皆是3· 3V,因此將可避免由於信號線τχρ與 ΤΧΝ之電壓所導致之漏電流。所以在聰模式巾,將不會有漏電流由信號 線ΤΧΡ與ΤΧΝ流經電晶體Τ1與Τ3至電源供應器208,因此將可維持輪出驅 動器之輸出差動電壓的擺幅。 第10圖係表示本發明實施例中之一驅動暫存器。驅動暫存器2〇4接收 輸入信號ΒΝ與ΒΡ,並且轉換成控制信號SC1與SC2,分別輸出至輸出單元 206之節點N4與N5。驅動暫存器204包括第一、第二反相器串列icsi與 ICS2,用以根據輸入信號BN與BP、第一電源端上之2.5V的第一電壓以及 節點N1上的電壓,輸出控制信號sci與SC2至栓鎖單元。節點N1上的電 壓係由電源供應器208所提供,其中於LVDS模式時,電源供應器208係提 供一 2. 5V的電壓,而於TMDS模式時,電源供應器2〇8係提供一 3· 3V的電 壓。 第一反相器串列ICS1係包括串聯地連接的四個反相器INV1〜INV4,其 中反相器INV1係由2.5V之第一電壓VI所供電,而反相器INV2〜INV4係由 0608-A40102TWF 24 200527260 •電源供應器208提供至節點N1上的電壓所供電。第二反相器串歹娜係 包括串聯地連接的四個反相器娜〜麵,其中反相器廳係由㈤之第 -電壓VI所供電髮相器〗腦.係由電祕應議提供至節賴 上的電壓所供電。 反相器服1與廳係用以接收輸入信號BP與抓,而反相器腿與 麗係用以分別輸出控制信號SC1與SC2至輸出單元咖之節點财與耶。 於LVDS模式時,由於節點N1上的電塵與第一電㈣皆為2. μ,反相器串 列ICS1與ICS2係'根據輸入信號BN與βρ,輸出控制信號阳與似。於此 時,控制信號SQ與SC2中之一者為2· 5V,而另一者為〇v。於麵模式 時,輸入信號BN與BP係被設定為2· 5V ’使得反相器串列聰與聰由 於節點N1上3.3V的電壓,輸出3·3ν之控制信號犯與μ至輸出單元咖。 第U圖係為本發明之組合式傳輸器於LV_式時之輸丨波形圖。如 圖所示,於聰模式時,共模電難固定在h挪,且輸出差動電屢的擺 幅係達到3耐。第12圖係為本發明之組合式傳輸器於T_模式時之輸出 波形圖。如圖所示,於聰模式時,共模輕係固定在3ν,且輸出差動電 壓的擺幅係達到300mV。因此,本發明之組合式傳輪器係可根據模式選擇信 號,於TMDS模式下傳輸聰信號,而於蘭模式下傳輪_言號。再。 者,由信號線τχρ細通過電晶體T1與T3,流往電源供應謂之漏電 流將可以避免’因此’輸出鶴讀之輸出差動電_擺幅將可以維持。 雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任 何熱習此技藝者’在不脫離本發明之精神和範圍内,當可作些許之更動與
0608-A40102TWF 25 200527260 m ; 潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 笫1A圖係表示一傳統LVDS傳輸器。 第1B圖係表示第ία圖所示之輸出驅動器與接收器中一對應之輪入單 元。 第2A圖係表示一傳統TMDS傳輸器。 第2B圖係表示第2A圖所示之輸出驅動器與接收器中一對應之輸入單 元。 弟3A圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第一 實施例。 第3B圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輪器之第二 實施例。 第3C圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輪器之第三 實施例。 第4圖係為根據本發明實施例之一鎖相迴路。 第5圖係為本發明之實施例之雙環式壓控振盪器。 第6圖所示係為共用一對輸出端之傳統LVDS驅動器與TMDS驅動器。 第7圖中所示係為本發明之組合式輸出驅動器。 第8圖係表示本發明實施例之第一輸出驅動器。 第9圖係表示本發明實施例之一輸出單元。
第10圖係表示本發明實施例之一驅動暫存器。 0608-A40102TWF 26 200527260 出波形圖。 出波形圖。 第11圖係為本發明之組合式傳輪器於LVDS模式時之輪 第12圖係為本發曰月之組合式傳輪器於娜模式時之輪 【主要元件符號說明】 & 12 :序列產生器; 16 :鎖相迴路; 18、18’ :接收器; A、卜1577 :開關元件; 10 : LVDS傳輸器;
182、184 :輸入單元; 20 : TMDS傳輸器; 51、52 ·輪入端; 100、100’ 100 :組合式傳輸器; 110 :第一傳輪單元; 120 :第二傳輸單元; 114、126 ·驅動單元;
112:7: 1序列產生器; 124 · 10 : 1序列產生器; 130 :切換控制器; 140 :時序暫存器; 141 ·輸出驅動器; 150 ·鎖相迴路;
0608-A40102TWF 27 200527260 屬 151 :相位頻率偵測器; 153 :電荷泵; 155 :低通濾波器; 157 :雙環式壓控振蘯器; 159 :相位暫存器; 1571 :電壓/電流轉換器; 1573 :第一環狀振盪模組; 1575 :第二環狀振盪模組; 200 :組合式輸出驅動器; 204 :驅動暫存器; 206 :輸出單元; 208 :電源供應器; T1〜T7、T9〜T16 :電晶體; DN、DP、BN、ΒΡ :輸入信號; RT :電阻;
Pref :回授時脈信號;
Sfc :錯誤信號; VC0_IN :充電控制信號; CLKIN :輸入時脈信號; CLO〜CLK3 :時脈信號; PCLK1〜PCLK2 :輸出時脈信號
0608-A40102TWF 200527260 D1〜D9 ' 203、202 :輸出驅動器;
Iref :電流; M0DSEL :模式選擇信號; N1〜N6 :節點; IM3 :電流源; VI :第一電壓; PWD1〜PWD3 :控制信號; CB1〜CB3 :偏壓電流; sa、SC2 :控制電壓; INV1〜INV8:反相器; ICS1、ICS2 :反相器串列; PD :關機選擇信號; RED、GREEN、BLUE、HSYNC、VSYNC、DE、RED 卜 GREE·、BLUE 卜 HSYNC1、 VSYNC1、DEI、RED2、GREEN2、BLUE2、HSYNC2、VSYNC2、DE2 :資料;以及 YTX0+〜YTX3+、YTXO-〜YTX3-、YTCLK+〜YTCLK-、ΖΠ0+〜ZTX2+、 ZTX0-〜ZTX2-、ZTCLK+〜ZTCLK-、19、历、191、ΪΜ、TXN、TXP :信號 線0 0608-A40102TWF 29
Claims (1)
- 200527260 十、申請專利範圍: h 一種組合式輪ώ軸ϋ,應祕傳 一外 丨寻铷音頻訊號,包括: 弟一輪出驅動器,用以根據一— ^ 弟輪入信號,藉由一對 4號線’輪出一第一罢叙 乐差動“唬至一第一外部輪A时一. 一&一 丨口丨称入早兀,以及 弟一輸出驅動写、,用LV 4曰4占 »- 據一第二輸入信號,藉由該對 仏號線’輸出一第二差動 皆 勡仏號至一弟一外部輪入 出驅動器包括·· 弟一輸一驅動暫存器,包括第―、第二供電端分別減至一第一 電壓與一第—節點,用以根 一 - 矛徇入乜諕,產生二控制信號; 雨早兀,耦接於第一節點與一第一 4b ^ ± 电你碼之間’用以 一控制信號,產生該第二差動信號’·以及 -電源供應器,輕接該第一節點,用以 器藉由該對信號線,輸出該第—差動… 輪出㈣ 睥,福徂_哲 產社唬至3亥第-外部輪入單元 * 〃 電·供電至該驅動暫存器與該輪出單元,其中該第二電壓係高於該第一電壓。 /、 2·如中請專利範圍第旧所述之組合式輸出驅動器, 電源供應器,提供哕篦— ,、甲口亥 一、 弟—電_供電至該驅動暫存器與該輪出單 ^以便該第二輸出驅動器藉由該對信號線,輸出該第 號至該第二外部輸入單元。 差動信 0608-A40102TWF 30 200527260 3. 如申請專利範圍第!項所述之組合式輸出驅動器,其中於 一第一模式時,該第-輸出驅動器係用以輪出該第—差動信號, 且該第二輸出驅動器係被禁能。 4. 如申請專利範圍第i項所述之組合式輸出驅動器,其中於 一第二模式時,該第二輸出驅動器係用以輸出該第二差動信號, 且該第一輸出驅動器係被禁能。 •女申明專利範圍第1項所述之組合式輸出驅動器,其中該 第輸出驅動器係為一低壓差動訊號驅動器(〗㈣voltage differential signaling driver ; LVDS driver)。 6·如申請專利範圍第1項所述之組合式輸出驅動器,其中該 第一輸出驅動态係為一傳輸最小差分信號驅動器(打應出⑽ 麵血丨咖 differential signaling driver ; TMDS driver)。 •如申明專利範圍第2項所述之組合式輸出驅動器,其中該 第一輪出驅動器包括·· 差動對具有一輸入端|馬接至該第一輸入信號,以及二 輸出端耦接至該對信號線;以及 一第一電流源,耦接於該差動對與該第一電源端之間。 8·如申晴專利範圍第2項所述之組合式輸出驅動器,其中該 第二輸出驅動器包括·· 第一電流源,耦接該第一節點與一第二節點之間; 0608-A40102TWF 31 200527260 拴鎖早兀’耦接於該第二電流源與-第三節點之間,用 以根據來自該驅動暫存器之該二控制信號,產生該第二差動信 5虎,以及 -第三電流源,_於該第三節點與該第_電源端之間。 9·如申請專圍第8項所述之組合式輸出㈣器,其中該 驅動暫存H餘據該第二輸人信號、於 電堡與該電源供應器所提供之„,輸出該二控;;·;之該弟一士申吻專利範圍第9項所述之組合式輸出驅動器,其 ㈣驅動暫存器包括一第一及一第二反相器串列,係分別裁接: 該第- Uu中之-者與該栓鎖單元之間以及該第二信號中之另 一者與該栓鎖單元之間,每-反相器串列係包括2N個串聯連接 之反相器,且該2N個反相器中位於第—級之反相器係由該第_ 電壓所供電’而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 ' μ11·如申請專利範圍第1項所述之組合式輸出驅動器,其 中該第一輸出驅動器包括: 一第一開關元件,具有一第一端耦接至該對信號線中之 者,一第二端以及一控制端; 0608-A40102TWF 32 200527260 端耦接至該對信號線中之另 '一弟一開關元件,具有一第一 -者’ 一第二端以及_控制端,其中該第―、第二開關元件之控 制端係用以接收該第一輸入信號;以及 端與 -第-電流源’耦接於該第一、第二開關元件之第 該第一電源端之間。 α如申請專利範圍第u項所述之組合式輪出驅動器4 中該電源供應器’提供該第二㈣以供電至該驅動暫存器與該輸 出早…便該第二輸出驅動器藉由該對信號線,輪出該第二差 動#號至該第二外部輸入單元。 13·如申請專利範圍第u項所述之組合式輸出驅㈣,立 二該第,出驅動器係為一繼動訊號(lvds)傳輸器,且該 弟:傳輸早7"係為一傳輸最小差分信號(TMDS)傳輪器,並且該 第-、第二輪出驅動器係分別於一第一與一第 能 (enabled)。 r m 蚁月b 14.如申請專利範圍第13項所述之組合式輸出驅動器,其 中該驅動暫存与得乂嫌 》 、 盗係根據该弟二輸入信號、於該第 第-電壓與該電泝供靡哭“ 电%上之3亥 (、應益所提供之電屡,輸出該二控制信號。 15·如中請專利範圍第14項所述之組合式輸出 中該驅動暫存器包括一 ^ 動°° - 該第二作米由 弟二反相器串列,係分別粞接於 人 〜 者與該栓鎖單元之間以及該第二信號中之另 0608-A40102TWF 33 200527260 • 一者與該栓鎖單元之間,每一反相器争列係包括2N個串聯連接 之反相器,且該2N個反相器中位於第一級之反相器係由該第_ 電壓所供電,而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 u 16'—種組合式輸出驅動器,應用於傳輸音頻訊號,包括: 第-輸出驅動器,用以根據一第一輸入信號,藉由一對 信號線’輸出-第一差動信號至一第—外部輸入單元;以及 一第二輸出驅動器,用以根據-第二輪入信號,藉由該對 信號線’輸出_第二差動信號至—第二外部輪人單元,該第 出驅動器包括·· Μ -驅動暫存器,包括第一、第二供電端分別耦接至一第— 電廢與一第一節點,用以根據該第二輸入信號,產生二控静號· -輸出單元’叙接於第一節點與一第—電源端之間,用:, 根據該一控制信號,產生該第二差動信號;以及 -電源供應器,輕接該第一節點,用以提供—第 供電至該驅動暫存器與該輸出單元,使得該第 該對信號線,輸出該第二差㈣ 二出驅動器藉由 乳號至5亥弟二外部輪人單元。 17.如中請專㈣16項所述之組 。。 中該電源供應器,提供該第二電屡以 "15動盗,其 出單元,以便該第-浐… 4動暫存器與該輪 輸出驅動器藉由該對信號線,輪出該第—差 0608-A40102TWF 34 200527260 *動信號至該第一外部輸入單元,且該第二電壓係高於該第一電 壓。 18·如申請專利範圍第16項所述之組合式輸出驅動器,其 中於一第一模式時,該第一輪出驅動器係用以輸出該第一差動信 號,且該第二輸出驅動器係被禁能。 19·如申請專利範爵第16項所述之組合式輸出驅動器,其 中於一第二模式時,該第二輸出驅動器係用以輸出該第二差動信 號’且該第一輸出驅動器係被禁能。 2〇·如申請專利範圍第16項所述之組合式輸出驅動器,其 中該第一輸出驅動器係為一低壓差動訊號(LVDSy·動器。 21·如申請專利範圍第16項所述之組合式輸出驅動器,其 中該第—輸出驅動器係為—傳輸最小差分信號(TMDS)驅動器。 22·如申請專利範圍第π項所述之組合式輸出驅動器,其 中該第一輸出驅動器包括: …、/、有一輸入‘ _接至該第一輸入信號,以及二 輸出端耦接至該對信號線;以及 ^机源,耦接於該差動對與該第一電源端之間。 •如申請專利範圍第17項所述之組合式輪出驅動器,立 中該第二輪出驅動器包括: ’、 O608-A40102TWF 35 200527260 一第二電流源,耦接該第一 -栓鎖單元,輕接於該第二電流源與一第三 以根據來自該驅動暫存器之該二控制信號,產生該第::動: 第一郎點與一第二節點之間; 節點之間,用 號;以及 一第三電流源 截接於該第三節點與該第—電源端之間 认如申請專利範圍第23項所述之組合式輸出驅動器,立 令該驅動暫存器係根據該第二輸人信號、於該第—供電端上之該 第-μ與該電源供應器所提供之電屢,輸出該二控制信號。 25.如申睛專利範圍第24項所述之組合式輸出驅動器,其 中該驅動暫存器包括-第―及—第:反相料列,係分職接於 該第二信號中之-者與該栓鎖單元之間以及該第二信號中之另 -者與該栓鎖單70之間’每_反相器串列係包括2Ν個串聯連接 之反相器,且該2Ν個反相器中位於第一級之反相器係由該第一 電壓所供電,而該2Ν個反相器中剩餘反相器係由係該電源供應 器所供電。 26·如申請專利範圍第16項所述之組合式輸出驅動器,其 中該第一輸出驅動器包括: 一第一開關元件,具有一第一端耦接至該對信號線中之一 者,一第二端以及一控制端; 0608-A40102TWF 36 200527260 開關元件之控 H關元件’具有-第1㈣至該對信號線中之另 一者,一第二端以及一控制端,其中該第一、第 制端係用以接收該第一輸入信號;以及 一第一電流源,耦接於該第一、第— 弟一開關凡件之第二端與 該第一電源端之間。 π如申請專利範圍第26項所述之組合式輪出驅動器,其 中該電源供應器’提供該第一電壓以供電至該驅動暫存器與該輸 出單元,以便該第二輸出驅動器藉由該對信號線,輸出該第二差 動信號至該第二外部輸入單元。 认如申請專利範圍第27項所述之組合式輪出驅動器,其 t該第一輸出驅動器係為一低壓差動訊號(LVDS)傳輸器,且該 第二傳輸單元係為一傳輸最小差分信號(tmds)傳輸器,並且該 第一、第二輸出驅動器係分別於m二模式下被致能 (enabled) °29_如申請專利範圍第μ項所述之組合式輸出驅動器,其 中該驅動暫存器係根據該第二輸入信號、於該第—供電端上之該 第-電壓與該電源供應器所提供之電麼,輸出該二控制信號。 如申請專利範圍第29項所述之組合式輪出驅動器,其 中該驅動暫存器包括一第一及一第二反相器串列,係分別耦接於 該第二信號中之一者與該栓鎖單元之間以及該第二信號中之另 0608-A40102TWF 37 200527260 感 ‘ 一者與该栓鎖單元之間,每一反相器串列係包括2N個串聯連接 之反相荔,且該2>1個反相器中位於第一級之反相器係由該第一 電壓所供電,而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 31. 種輸出驅動器,應用於傳輸音頻訊號,包括: i動暫存H ’包括第_、第二供電端分別減至一第一電 壓與-第-節點’用以根據一第一輸入信號,產生二控制信號; 輸出單元接於第—節點與一第一電源端之㈤,用以 根據該二控制信號’藉由一對信號線,輸出一第二差動信號至一 弟一外部輪入單元;以及 電源供應器,減該第—節點,用以提供_第二電塵以 供電至該驅動暫存器與該輸出單元,使得該輸出單元被禁能,而 h止輸出該弟-差動信號,其中該第二電㈣高於該第一電屢。 32·如申凊專利範圍第3ί項所述之輸出驅動器,其中該第 一輸出驅動器係為一低 [差動汛唬驅動器(〗oW vohage 出ffere咖】Slgnaling driver; lvds 如·術)。 ★申叫專利乾圍第31項所述之輪出驅動器, 出驅動器包括·· 八T請 節點之間; 一第二電流源,耦接該第一節點與一第 0608-A40102TWF 38 200527260 一栓鎖單元, 耦接於該第二電流源與_第三“ 以根據來自該驅動暫存器之該 …用 號;以及 市'唬產生該第二差動信 輪出單 一第三電流源,_接於該第三節點與該第—電源端之間 其中當該電源供應器提供該第一電壓至該輪出單元時,該 元會被致能而輸出該第一差動信號。 34· ’其中該驅 如申請專利範圍第31項戶斤述之輸出驅動器 動暫存器係根據該第二輸人信號、於該第_供電端上 壓與該電源供應器所提供之電壓,輸出該二控制信號。 35·如申明專利範圍第34項所述之輸出驅動器,其中該驅 動暫存器包括-第-及-第二反相器串列,係分別論於該第二 h號中之一者與該栓鎖單元之間以及該第二信號中之另一者與 該栓鎖單元之間,母一反相器串列係包括2n個串聯連接之反相 态,且該2N個反相器中位於第一級之反相器係由該第一電壓所 供電,而該2N個反相器中剩餘反相器係由係該電源供應器所供 電。 0608-A40102TWF 39
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51460603P | 2003-10-28 | 2003-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200527260A true TW200527260A (en) | 2005-08-16 |
TWI280498B TWI280498B (en) | 2007-05-01 |
Family
ID=34549342
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132531A TWI280498B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
TW093132528A TWI280746B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132530A TWI286735B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132534A TWI284313B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
TW093132536A TWI251734B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132528A TWI280746B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132530A TWI286735B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132534A TWI284313B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
TW093132536A TWI251734B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
Country Status (6)
Country | Link |
---|---|
US (4) | US7256625B2 (zh) |
JP (1) | JP4391528B2 (zh) |
KR (1) | KR100730589B1 (zh) |
CN (1) | CN100403656C (zh) |
TW (5) | TWI280498B (zh) |
WO (1) | WO2005043769A1 (zh) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI280498B (en) * | 2003-10-28 | 2007-05-01 | Via Tech Inc | Combined output driver |
KR100555571B1 (ko) * | 2004-09-07 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치의 송신기 |
US20060123177A1 (en) * | 2004-12-02 | 2006-06-08 | Ati Technologies, Inc. | Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters |
US7106655B2 (en) * | 2004-12-29 | 2006-09-12 | Micron Technology, Inc. | Multi-phase clock signal generator and method having inherently unlimited frequency capability |
US7893719B2 (en) * | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7253663B2 (en) * | 2005-06-15 | 2007-08-07 | Ati Technologies Inc. | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7593430B2 (en) * | 2005-07-28 | 2009-09-22 | Alcatel-Lucent Usa Inc. | Method and apparatus for generating virtual clock signals |
KR100643606B1 (ko) * | 2005-08-12 | 2006-11-10 | 삼성전자주식회사 | 저전압 차동 신호 송신기의 프리앰퍼시스 장치 및 방법 |
KR100738582B1 (ko) | 2005-09-28 | 2007-07-11 | 엘지전자 주식회사 | 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치. |
TWI323080B (en) * | 2005-11-10 | 2010-04-01 | Via Tech Inc | Dual-function driver |
KR100793099B1 (ko) | 2006-02-16 | 2008-01-10 | 엘지전자 주식회사 | 영상 표시 장치 |
DE102006009010A1 (de) * | 2006-02-27 | 2007-08-30 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen |
US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
US9231790B2 (en) * | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
US7683673B2 (en) | 2007-04-24 | 2010-03-23 | National Semiconductor Corporation | Stacked differential signal transmission circuitry |
US7965121B2 (en) * | 2008-01-03 | 2011-06-21 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
KR101398196B1 (ko) * | 2008-01-08 | 2014-05-26 | 삼성전자주식회사 | 반도체 장치, 상기 반도체 장치의 동작 방법, 및 이를포함하는 시스템 |
CN101394377B (zh) * | 2008-09-24 | 2011-06-08 | 硅谷数模半导体(北京)有限公司 | 预加重装置和低压差分信号发射器 |
JP2010087545A (ja) * | 2008-09-29 | 2010-04-15 | Fujitsu Microelectronics Ltd | 差動出力回路 |
US8179984B2 (en) * | 2008-11-12 | 2012-05-15 | Mediatek Inc. | Multifunctional transmitters |
DE102009018696B4 (de) * | 2009-04-23 | 2015-08-13 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Ansteuerung einer lichtemittierenden Halbleitervorrichtung |
WO2010131306A1 (ja) * | 2009-05-13 | 2010-11-18 | パナソニック株式会社 | ハイブリッド型データ送信回路 |
US8085066B2 (en) * | 2009-10-21 | 2011-12-27 | Renesas Electronics America Inc. | xCP on 2 CSI |
JP5495779B2 (ja) * | 2009-12-28 | 2014-05-21 | キヤノン株式会社 | 送信装置および通信システム |
KR101341022B1 (ko) * | 2009-12-30 | 2013-12-13 | 엘지디스플레이 주식회사 | 데이터 전송 장치 및 이를 이용한 평판 표시 장치 |
KR101318272B1 (ko) * | 2009-12-30 | 2013-10-16 | 엘지디스플레이 주식회사 | 데이터 전송 장치 및 이를 이용한 평판 표시 장치 |
TWI419545B (zh) * | 2010-03-05 | 2013-12-11 | Aten Int Co Ltd | 發送器、接收器及訊號延伸器系統 |
US9219596B2 (en) * | 2010-06-03 | 2015-12-22 | Broadcom Corporation | Front end module with active tuning of a balancing network |
TWI491180B (zh) * | 2010-09-08 | 2015-07-01 | Mstar Semiconductor Inc | 具高輸出電壓的低電壓傳輸裝置 |
US9076398B2 (en) * | 2011-10-06 | 2015-07-07 | Himax Technologies Limited | Display and operating method thereof |
JP2013135314A (ja) | 2011-12-26 | 2013-07-08 | Toshiba Corp | 差動出力回路 |
CN105284086B (zh) | 2013-03-14 | 2018-08-03 | 美国莱迪思半导体公司 | 一种用于数据传输的方法及设备 |
US8860479B2 (en) * | 2013-03-15 | 2014-10-14 | Intel Corporation | Integrated clock differential buffering |
TWI594608B (zh) * | 2015-11-27 | 2017-08-01 | 智原科技股份有限公司 | 積體電路以及其串化器/解串化器實體層電路的操作方法 |
CN106849935A (zh) * | 2016-12-23 | 2017-06-13 | 深圳市国微电子有限公司 | 一种时钟缓冲器驱动电路及可编程逻辑器件 |
EP3809610B1 (en) * | 2018-07-11 | 2024-03-27 | Huawei Technologies Co., Ltd. | Signal generation device, method, and system |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146473A (en) * | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
KR0129558B1 (ko) * | 1992-10-26 | 1998-04-10 | 배순훈 | 적응적 가변길이 부호화 방법 및 장치 |
JPH07129538A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積回路 |
US7206348B2 (en) * | 1994-01-05 | 2007-04-17 | Avocent Corporation | Twisted pair communications line system |
US5949253A (en) * | 1997-04-18 | 1999-09-07 | Adaptec, Inc. | Low voltage differential driver with multiple drive strengths |
JP2001092425A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
US6731667B1 (en) * | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
US6643499B1 (en) * | 1999-12-22 | 2003-11-04 | Texas Instruments Incorporated | Apparatus and method for controlling a phase-locked loop circuit |
JP3565326B2 (ja) * | 2000-05-25 | 2004-09-15 | シャープ株式会社 | 半導体装置およびそれを搭載して成る回路モジュール |
US6366128B1 (en) * | 2000-09-05 | 2002-04-02 | Xilinx, Inc. | Circuit for producing low-voltage differential signals |
US6687322B1 (en) * | 2000-10-06 | 2004-02-03 | Adaptec, Inc. | Dual mode clock alignment and distribution device |
US6788754B1 (en) * | 2000-10-10 | 2004-09-07 | Hewlett-Packard Development Company, L.P. | Method and apparatus for de-skewing clock edges for systems with distributed clocks |
US6628968B1 (en) * | 2000-11-02 | 2003-09-30 | Ericsson Inc. | Providing timing reference for radio heads |
US6437599B1 (en) * | 2000-11-06 | 2002-08-20 | Xilinx, Inc. | Programmable line driver |
US20020118762A1 (en) * | 2000-12-20 | 2002-08-29 | Shakiba Mohammad Hossein | Digital audio transmission over a digital visual interface (DVI) link |
JP2002202760A (ja) * | 2000-12-27 | 2002-07-19 | Nec Corp | 液晶表示装置の駆動方法及び駆動回路 |
US6486710B1 (en) * | 2001-06-29 | 2002-11-26 | Intel Corporation | Differential voltage magnitude comparator |
JP2003101975A (ja) * | 2001-09-26 | 2003-04-04 | Canon Inc | 多階調伝送方法 |
US7307644B2 (en) * | 2002-06-12 | 2007-12-11 | Ati Technologies, Inc. | Method and system for efficient interfacing to frame sequential display devices |
US6590432B1 (en) * | 2002-09-26 | 2003-07-08 | Pericom Semiconductor Corp. | Low-voltage differential driver with opened eye pattern |
TWI280498B (en) * | 2003-10-28 | 2007-05-01 | Via Tech Inc | Combined output driver |
-
2004
- 2004-10-27 TW TW093132531A patent/TWI280498B/zh active
- 2004-10-27 TW TW093132528A patent/TWI280746B/zh active
- 2004-10-27 TW TW093132530A patent/TWI286735B/zh active
- 2004-10-27 TW TW093132534A patent/TWI284313B/zh active
- 2004-10-27 TW TW093132536A patent/TWI251734B/zh active
- 2004-10-28 US US10/976,148 patent/US7256625B2/en active Active
- 2004-10-28 US US10/976,126 patent/US7353009B2/en active Active
- 2004-10-28 JP JP2006534561A patent/JP4391528B2/ja active Active
- 2004-10-28 KR KR1020057013575A patent/KR100730589B1/ko active IP Right Grant
- 2004-10-28 US US10/975,783 patent/US7228116B2/en active Active
- 2004-10-28 CN CNB2004800028745A patent/CN100403656C/zh active Active
- 2004-10-28 WO PCT/CN2004/001229 patent/WO2005043769A1/en active Application Filing
- 2004-10-28 US US10/976,134 patent/US7471285B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200529167A (en) | 2005-09-01 |
TW200525330A (en) | 2005-08-01 |
TWI280746B (en) | 2007-05-01 |
JP2007509522A (ja) | 2007-04-12 |
KR20060029596A (ko) | 2006-04-06 |
WO2005043769A1 (en) | 2005-05-12 |
US20050088431A1 (en) | 2005-04-28 |
TWI280498B (en) | 2007-05-01 |
JP4391528B2 (ja) | 2009-12-24 |
TW200527820A (en) | 2005-08-16 |
US7228116B2 (en) | 2007-06-05 |
KR100730589B1 (ko) | 2007-06-21 |
US7353009B2 (en) | 2008-04-01 |
US20050090215A1 (en) | 2005-04-28 |
CN1742438A (zh) | 2006-03-01 |
TWI286735B (en) | 2007-09-11 |
US7256625B2 (en) | 2007-08-14 |
TWI251734B (en) | 2006-03-21 |
US20050088430A1 (en) | 2005-04-28 |
CN100403656C (zh) | 2008-07-16 |
US7471285B2 (en) | 2008-12-30 |
TW200537424A (en) | 2005-11-16 |
TWI284313B (en) | 2007-07-21 |
US20050088429A1 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200527260A (en) | Combined output driver | |
US20100026343A1 (en) | Clocked single power supply level shifter | |
CN1316742C (zh) | 电平移动电路、显示装置及便携式终端 | |
TW201019616A (en) | Multifunctional transmitter and data transmission method | |
CN106409244A (zh) | 源极驱动器、输出缓冲器和源极驱动器的操作方法 | |
TW200919418A (en) | Data driver circuit and delay-locked loop circuit | |
US9876486B2 (en) | Clock gated flip-flop | |
TW201235996A (en) | Mode conversion method, and display driving integrated circuit and image processing system using the method | |
ES2223543T3 (es) | Metodo y sistema de circuitos electricos, para la gestion en circuito intermedio, a alta velocidad de señales de reloj. | |
TW200809751A (en) | Voltage buffer and source driver thereof | |
US7256624B2 (en) | Combined output driver | |
CN109643998A (zh) | 具有自适应终端阻抗的高速驱动器 | |
TWI313401B (en) | Data receiving system | |
US6509725B1 (en) | Self-regulating voltage divider for series-stacked voltage rails | |
KR20120051562A (ko) | 레벨 변환기, 그것을 포함하는 시스템-온-칩, 그리고 그것을 포함하는 멀티미디어 장치 | |
TW200832910A (en) | Data receiver and data receiving method | |
JP2009017546A (ja) | レベルシフタ、界面駆動回路及び映像表示系統 | |
TWI225333B (en) | Class D amplifier | |
US7843182B2 (en) | Unit operable in a plurality of operating modes, device, and transmitting/receiving system | |
Andersen et al. | Second generation intelligent class D amplifier controller integrated circuit enables both low cost and high performance amplifier designs | |
CN110190845A (zh) | 数字控制振荡器、电子设备及控制方法 | |
JP2010103739A (ja) | 差動増幅回路、高速シリアルインターフェース回路、集積回路装置及び電子機器 | |
JP2014187588A (ja) | データ送信装置およびデータ通信システム | |
JP2009290453A (ja) | 信号保持回路、並びにそれを利用した抵抗切替回路及び定電圧源 |