TW200524495A - Multilayer wiring board - Google Patents

Multilayer wiring board Download PDF

Info

Publication number
TW200524495A
TW200524495A TW093138247A TW93138247A TW200524495A TW 200524495 A TW200524495 A TW 200524495A TW 093138247 A TW093138247 A TW 093138247A TW 93138247 A TW93138247 A TW 93138247A TW 200524495 A TW200524495 A TW 200524495A
Authority
TW
Taiwan
Prior art keywords
multilayer wiring
hole
filling material
patent application
temperature
Prior art date
Application number
TW093138247A
Other languages
English (en)
Other versions
TWI335195B (en
Inventor
Toshifumi Kojima
Makoto Wakazono
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW200524495A publication Critical patent/TW200524495A/zh
Application granted granted Critical
Publication of TWI335195B publication Critical patent/TWI335195B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Description

200524495 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種具有小徑的通孔部,並於該通孔部 塡充有塡充材料的硬化體,且藉由蓋狀導體堵塞通孔部的 開口部的多層配線基板者。 【先前技術】 近年來,隨著電子機器小型化、高性能化而要求電子 零件之高密度安裝化,爲了達成如此之高密度安裝化,配 線基板的多層化技術遂受到重視。使用多層化技術之具體 例,眾所周知有在裝設直徑大約300 v m的通孔部之基板 單面或兩面,裝設將層間絕緣膜及配線層交替地層疊形成 之組合層的多層配線基板。 製造如此之多層配線基板時,爲了確保組合層之平坦 性,預先以通孔塡充用糊膠等塡充材料將通孔部埋孔,且 必須有將該塡充材料加熱使其硬化之步驟。然後,先前已 揭示有數種(例如,參照文獻1、2 )針對關於通孔部埋孔 的技術。於專利文獻1,揭示有一種以使用各自特定樹脂 成分及硬化劑種類的的樹脂塡充材料進行通孔部埋孔的方 式,防止層間絕緣層之龜裂等的技術。於專利文獻2,揭 示有一種以使用硬化體的收縮率具有特點的塡充材料進行 通孔部埋孔的方式,防止層間絕緣層等之龜裂的技術。 【專利文獻1】日本特開平1 〇 _ 7 5 〇 2 7號公報 【專利文獻2】日本特開平u_ 1 997 5 9號公報 【發明內容】 但是最近’進而要求高密度安裝化,形成小徑通孔部 200524495 之例不斷地增加。然而,通孔徑比200 # m 生以前不曾見過的不良情況。 即,如第5圖槪略地顯示,在堵塞塡充 硬化體1 0 1的通孔部1 02的開口部之鍍蓋層 在其正上方的穿孔106之界面容易產生脫層 高的連接可靠性。且,鍍蓋層1 03和鍍通孔部 或鍍蓋層103本身會產生龜裂,同樣地不易 接可靠性。 本發明係鑑於上述之問題而硏發者,其 一種不易在堵塞通孔部的開口部的蓋狀導體 體部分產生龜裂或脫層,連接可靠性優良; 板。 因此,本申請案發明人爲了解決上述問 硏究後,就關於堵塞通孔部的開口部的蓋狀 的導體部分的脫層或龜裂之產生原因,做ί 測。 在通常的多層配線基板製造製程中,進 次焊錫平坦化處理而製作配線基板後,對該 各種評價實驗(外觀評價實驗等),獲得最終 塡充材料的硬化體因爲焊錫平坦化處理時的 熱膨脹。尤其因爲塡充材料的硬化體的Ζ軸 基板的厚度方向、通孔部的軸線方向)之膨 的硬化體將位於通孔部的開口部的蓋狀導體 狀導體或其周邊的導體部分施加壓縮、拉伸 於內存有壓縮、拉伸應力之狀態,進行對配 更小時,會產 有塡充材料的 1 0 3,和開設 ,不易確保較 1 0 5的界面, 確保較高的連 目的在於提供 或其周邊的導 之多層配線基 題而刻意進行 導體或其周邊 ϋ如下述之推 行一次或多數 配線基板實施 製品。但是, 力口熱、冷卻而 方向(即配線 脹,塡充材料 上推,且在蓋 應力。如此地 基板賦予熱 200524495 衝擊的可靠性評價實驗時,尤其當通孔部爲小徑的情?兄, 在位於其開口部的蓋狀導體或其周邊的導體部分,@1 生龜裂或脫層。於如此之推測下,本申請案發明人著眼於 塡充材料的硬化體的物性値,尤其線膨脹値,而得知若謀 求其値之適當化,即可有效地防止產生龜裂或脫層。然後, 本申請案發明人進而發展此種見解,最後想到下述解決問 題之手段。 即,用於解決上述問題之手段係一種多層配線基板, 其特徵在於具備:核基板,具有第1主面及第2主面,且 具有通孔部,該通孔部係於開口在前述第1主面及前述第 2主面的直徑200 μ m以下的貫穿孔的之內壁面裝設通孔導 體之構造;層間絕緣層,配置在前述核基板的前述第1主 面及前述第2主面的至少一方側;配線層,配置在前述層 間絕緣層的表面上;塡充材料的硬化體,塡充在前述通孔 部;及蓋狀導體,堵塞前述通孔部的開口部;前述塡充材 料的硬化體的線膨脹値,在從室溫到焊錫平坦化處理溫度 之溫度區域中爲1. 2 %以下。 因而,根據本發明,塡充材料的硬化體的線膨脹値在 從室溫到平坦化處理溫度之溫度區域中,係抑制在1.2 %以 下的極低値。因而,進行焊錫平坦化處理時的塡充材料的 硬化體的熱膨脹量較少,內存於蓋狀導體或其周邊的導體 部分之壓縮、拉伸應力亦自然地較小。因此,即使隨同熱 衝擊進行可靠性評價實驗,亦不易在蓋狀導體或其周邊的 導體部分產生龜裂或脫層,可賦予較高的連接可靠性。 此處,塡充材料的硬化體的線膨脹値,在從室溫到平 200524495 坦化處理溫度之溫度區域中爲1 . 20 %以下(但是0 %除 外)’較佳爲0.30%以上1.20%以下,尤其較佳爲0.80% 以上1.20%以下。前述線膨脹値超過1.20%時,無法充分 地減少塡充材料的硬化體的熱膨脹量,而無法充分地減少 龜裂或脫層的產生率。且,當前述線膨脹値不滿0.30%時, 塡充材料的硬化體將變硬,而有塡充材料的硬化體本身產 生龜裂,或通孔導體產生龜裂的可能性。 於上述發明中,所謂「線膨脹」係指將構成多層配線 基板的塡充材料的硬化體當作試樣,在從室溫(25 °C )到 焊錫平坦化處理溫度之間,用TM A裝置(熱機械分析裝置) 測定時的試樣延伸率(% )。此外,選擇錫鉛共晶焊錫 (Sn/3 7Pb :熔點183°C )當作多層配線基板的構成要素所 必須使用的焊錫材料時,前述焊錫平坦化處理溫度係設定 在錫鉛共晶焊錫用的平坦化處理溫度(例如2 1 5 °C )。即, 所謂平坦化處理溫度可爲此種焊錫熔點加上大約30°C之 溫度。且’錫給共晶焊錫以外的S n / P b系焊錫,例如使用 Sn/3 6Pb/2Ag之組成的焊錫(熔點190°C )等,亦可設定相 同程度的焊錫平坦化處理溫度。 再者,當作多層配線基板的構成要素所必須使用的焊 錫材料,如上述的含鉛焊錫以外,亦可選擇無鉛焊錫。所 謂無鉛焊錫意即完全或幾乎不含鉛的焊錫,可舉出例如 Sn-Ag系焊錫、Sn-Ag-Cu系焊錫、Sn-Ag-Bi系焊錫、Sn-Ag-Bi-Cu系焊錫、Sn-Zn系焊錫、Sn-Zn-Bi系焊錫等。此 外,上述各系之焊錫亦可含有微量元素(例如Au、Ni、Ge 等)。 200524495
Sn-Ag系焊錫的具體例,例如有Sn/3.5Ag之組成的焊 錫(熔點221°C )或Sn/3Ag/6-8In之組成的焊錫等。Sn-Ag-Cu 系焊錫的具體例有S η / 3 · 0 A g / 0 · 5 C u之組成的焊錫(熔點2 1 7 °C )等。Sn-Ag-Bi 系焊錫的具體例有 Sn/3.5Ag/0.5Bi/3.0In 之組成的焊錫(熔點214°C )或Sn/3.2Ag/2.7Bi/2.7In之組 成的焊錫(熔點210°C )等。Sn-Ag-Bi-Cu系焊錫的具體例, 有Sn/2.5Ag/l.〇Bi/0.5Cu之組成的焊錫(熔點214°C )等。 Sn-Zn系焊錫的具體例有Sn/9.〇Zn之組成的焊錫(熔點199 C )等。Sn-Zn-Bi系焊錫的具體例有Sn/8Zn/3Bi之組成的 焊錫(熔點19 8 °C )等。 對塡充材料的硬化體之線膨脹測定,本來期望針對實 際塡充在通孔部的狀態之塡充材料的硬化體進行。但是, 亦可代用以藉由如下述的簡便方法測定而獲得的結果,當 作線膨脹的測定結果。 首先’將熱硬化性的塡充材料流入具有大約1 〇 mm X 1 〇 imn X 5 0 mm的成形空間之模型,以和通常利用的步驟相同的 條件將該塡充材料熱硬化。然後,使用旋盤等加工裝置製 作φ5 mm X 2 0 imn的圓柱形實驗片,將其當作試樣使用而進行 TMA法之測定。此處所謂的「TMA」係指熱機械分析,例 如指JIS-K7197 (塑膠的熱機械分析之線膨脹率實驗方法) 所規定者。然後,以跨距2 0 mm於實驗片的長度方向施加大 約lg的壓縮負載之狀態,冷卻到- 55°C,且以l〇°C /分鐘的 升溫速度加熱到2 1 5 °C。此時,測定在2 5 t:、2 1 5 °C的試樣 長度,將所獲得的測定結果代入公式1計算線膨脹値 (% )。此外,針對核基板測定線膨脹時,將通孔部形成 200524495 前的核基板適當切割當作實驗片即可。 ε b= ( L215-L25) /L25 X 1 00···公式 1 ε b :線膨脹(% ) L 215 : 2 1 5 °C中的試樣長度(mm ) L25 :室溫(25°C )中的試樣長度(mm ) 且,前述塡充材料的硬化體的軸線方向(Z軸方向) 之平均熱膨脹係數値,例如在5ppm/K以上50ppm/K以下 較佳,尤其在20ppm/K以上40ppm/K以下更佳。且,希望 塡充材料的硬化體的軸線方向之平均熱膨脹係數値接近前 述核基板的厚度方向(Z軸方向)之平均熱膨脹係數,具 體而言,兩者之差的絕對値在20ppm/K以下爲佳。若將兩 者之差的絕對値設定在20ppm/K以下,即可在可靠性評價 實驗時減低施加在通孔導體等的應力。 本發明中的前述塡充材料的硬化體之平均熱膨脹係 數,可藉由如下述之方法測定。首先,藉由上述方法由塡 充材料製作Φ5 mm X 2 0 mm的圓柱形實驗片,且將其當作試樣 使用而進行TM A法之測定。此處所謂的「TM A」係指熱機 械分析,例如指JIS-K7 197 (塑膠的熱機械分析之線膨脹 率實驗方法)所規定者。然後,在以跨距20 mm於實驗片的 厚度方向施加大約1 g的壓縮負載之狀態,冷卻到-5 5 °C, 且以1 0 °C /分鐘的升溫速度加熱到2 1 5 °C。此時,測定在-5 5 t、2 5 °C、1 2 5 °C的試樣長度,將所獲得的測定結果代入 公式2計算平均熱膨脹係數値(p p m / K )。此外,針對核 基板測定平均熱膨脹係數時,將通孔部形成前的核基板適 當切割當作實驗片即可。 -10- 200524495 α = { ( L2L5-L-55 ) / ( L25 X ( 1 2 5 - ( - 5 5 ) ) ) }.··公式 2 α :平均熱膨脹係數(ppm/K) L215 : 1 2 5 °C中的試樣長度(mm ) L - 5 5 : - 5 5 °C中的試樣長度(mm ) L25 :室溫(25°C )中的試樣長度(mm ) 且,前述塡充材料的硬化體的Z軸方向之平均熱膨脹 係數,和前述通孔導體的Z軸方向之平均熱膨脹係數,雨 者之差的絕對値爲20ppm/K以下較佳,在15ppm/K以下更 佳。再者,前述核基板的厚度方向之平均熱膨脹係數和前 述通孔導體的Z軸方向之平均熱膨脹係數,兩者之差的絕 對値爲30ppm/K以下較佳,在25ppm/K以下更佳。任一情 況均可藉由縮小差的絕對値的方式,於可靠性評價實驗時 減少施加在通孔導體、蓋狀導體、層間絕緣層等之應力。 此外,前述層間絕緣層的Z軸方向之平均熱膨脹係 數,在20ppm/K以上60ppm/K以下較佳,在20ppm/K以上 5 5ppm/K以下更佳。該平均熱膨脹係數超過60ppm/K以下 時,可靠性評價實驗時的熱膨脹量較大,將在配線層或穿 孔的焊墊部施加應力,而容易產生龜裂。另一方面,該平 均熱膨脹係數比20ppm/K更低時,層間絕緣層變成較硬的 結果,將有不易充分地塡埋與配線層之間隙,或層間絕緣 層本身容易產生龜裂之虞。 於本發明中可使用的核基板可舉出樹脂基板、陶瓷基 板、金屬基板等,其中亦以樹脂基板較佳。適當的樹脂基 板可舉出由EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹 脂)、BT樹脂(雙馬來硫亞氨二哄(bismaleimide-triazine) 200524495 樹脂)、PPE樹脂(聚苯醚(polyphenykne ether)樹脂、 等所構成的基板。此外’亦可使用該等樹脂和玻璃纖維(玻 璃織布或玻璃不織布)的複合材料所構成的基板。其具P 例有玻璃-BT複合基板、高Tg玻璃環氧複合基板(fR-4、 FR-5等)等高耐熱性層疊板等。且,亦可使用該等樹脂和 聚醯亞胺纖維等有機纖維的複合材料所構成的基板。或 者,亦可使用使環氧樹脂等熱硬化樹脂含浸在連續多孔性 PTFE等三次元網孔狀氟系樹脂基材的樹脂-樹脂複合材料 所構成的基板等。此時,希望核基板係線膨脹或平均熱膨 脹係數値較小者,針對該點以使用高耐熱性層疊板等較適 當。再者,亦可用內部具有配線層的核基板。 將樹脂基板當作核基板使用時,選擇含有粉末狀或纖 維狀的無機塡料者較適當。此種無機塡料有陶磁塡料、金 屬塡料、玻璃塡料等。較適當的陶磁塡料可舉出二氧化5夕、 氧化鋁、碳酸鈣、氮化鋁、氫氧化鋁、氧化鈦、硫酸鋇等。 樹脂中含有無機材料時,線膨脹或平均熱膨脹係數値較 低,且亦提高耐熱性。 前述核基板具有在開口於第1主面及第2主面的貫穿 孔的內壁面裝設通孔導體之構造的通孔部。通孔導體係藉 由將具有導電性的金屬設於貫穿孔的內壁面上的方式形 成。此時,例如藉由使無電解鍍銅析出在貫穿孔的內壁面 上的方式所形成的鍍通孔部,從製造上、成本上的觀點來 看較適當。且,前述核基板的厚度方向的線膨脹値,在從 室溫到平坦化處理溫度之溫度區域中爲0.3%以上1.4%以 下爲佳,0.8 %以上1. 3 %以下較佳。 200524495 通孔導體的表面較少凹凸爲佳,具體而言,Ra < 1 A m 的平滑面爲較佳。例如,在樹脂中印刷添加塡料的塡充材 料而塡充在貫穿孔內時,若有凹凸部則該處將塡入樹脂。 因此,愈靠近貫穿孔的出口側附近,塡料的含有量愈增加, 則塡充材料的黏度極端地增大,塡充性變差。且,即使可 在貫穿孔內塡充塡充材料,在貫穿孔的出口側附近和入口 侧附近亦將產生起因於塡料含有量相異之熱膨張差。因 此,塡充材料的硬化體可能容易產生龜裂。所謂Ra係指 JISB060 1 - 1 994所規定的算術平均槪略數。 於本發明中,前述通孔部比先前者較小徑,形成在直 徑200 // m以下(但是,0 // m除外)的貫穿孔內裝設通孔 導體之構造。其原因爲,堵塞通孔部的開口部的蓋狀導體 或其周邊的導體部分產生龜裂或脫層之問題,因爲貫穿孔 的直徑在200 μ m以下而顯著化。即,本申請案特別要解 決的問題係於貫穿孔的直徑在 200 // m以下時可能產生 的。此處,雖然不了解在有小徑的通孔部時會產生本申請 案特別要解決的問題之詳細原因,但猜測其原因爲相較於 先前尺寸的通孔部,施加在蓋狀導體等的應力之負載較 大。此外,貫穿孔的直徑亦可在1 00 // m以下(但是0 // m 除外)。 於本發明中所使用的塡充材料,希望耐熱性較高,尤 其希望玻璃轉移點較高。一般因爲超過玻璃轉移點時平均 熱膨脹係數增加,因此玻璃轉移點較低的塡充材料的線膨 脹變成較大者。玻璃轉移點較佳爲1 40 °C以上,進而較佳 爲1 5 0 °C以上爲佳。前述塡充材料係例如將賦予熱硬化性 200524495 的樹脂材料當作基材所形成者爲佳,塡充到通孔部內之後 硬化。前述塡充材料係將環氧樹脂當作基材所形成者較適 當。環氧樹脂一般較少硬化收縮,即使硬化後端面亦不易 產生凹陷。 前述環氧樹脂中亦希望使用耐熱性、耐濕性、耐藥品 性優良的芳香族環氧,例如雙酚A型環氧樹脂、雙酚F型 環氧樹脂、含磷酚醛(phenol nov〇lac )型環氧樹脂、甲酚 醛(cresol nov〇lac )型環氧樹脂等。再者,使用3官能以 上的多吕能環氧樹脂(氨基酣(amin〇phenol)型等)對達 成線膨脹之減低有效。 前述塡充材料以在環氧樹脂添加用於賦予熱硬化性之 硬化劑者較佳。此種硬化劑就耐熱性或耐藥品性優良之點 而言,以咪唑 (imidazole )系硬化劑或雙氰胺 (d i c y a n d i a m i d e )等胺系硬化劑較適當。硬化劑的性狀並 無特別限定,若是粉末狀則有調製後的壽命管理較容易之 優點。 前述塡充材料係以在環氧樹脂加上硬化劑進而添加最 0 大粒徑爲5 // m以上6 0 // m以下的塡料者較佳。此種塡料 係以如陶瓷塡料、金屬塡料、玻璃塡料等的無機塡料較佳。 無機塡料的添加關係到塡充材料的硬化體的線膨脹或平均 熱膨脹係數之降低。較適當的陶瓷塡料可舉出二氧化矽、 氧化鋁、碳酸鈣、氮化鋁、氫氧化鋁、氧化鈦、硫酸鋇等 粒子。較適當的金屬塡料可舉出銅、銀、錫、鉛、鈦、鐵、 鎳等粒子。此外,亦可使用以金屬被覆陶瓷塡料表面的粒 子。亦可使用陶瓷塡料及金屬塡料兩種。 -14 - 200524495 前述塡料的最大粒徑爲5 // m以上6 0 A m以下較佳。 最大粒徑不滿5 // m時,由於無法以高密度塡充塡充材料, 因此不易將塡充材料的硬化體的線膨脹或平均熱膨脹係數 抑制在較低値。另一方面,最大粒徑超過6 0 # m時,在直 徑200 // m以下的貫穿孔塡充塡充材料時,內部容易產生 堵塞。因此,有塡充塡充材料的作業較困難之虞。 使塡充在前述通孔部時的前述塡充材料,在2 2 ± 3 °C 中,剪切速率爲21s_1時,黏度爲300Pa· s以下較佳。進 而在10Pa«s以上200Pa*s以下爲更佳。黏度不滿i〇pa· s時,所塡充的塡充材料有流到通孔部外之虞。另一方面, 黏度超過20 OPa · s時,塡充材料的流動性過小,在通孔部 塡充塡充材料的作業較困難。此外,在通孔部塡充塡充材 料的適當手法有印刷法。此時,介置遮罩印刷塡充材料亦 可,此外不介置遮罩而直接印刷塡充材料亦可。 於本發明,在不造成實質影響的範圍內,亦可在塡充 材料混合上述以外的其他成分。例如,在不造成絕緣性及 耐濕性等實質影響的範圍內,容許添加消泡劑、搖變劑、 著色劑、流平劑、偶合劑。 前述層間絕緣層的表面上配置有配線層。形成配線層 的手法或金屬材料係考慮和導電性或層間絕緣層的密接性 等而適當選擇。使用在配線層的形成的金屬材料之例可舉 出銅、銅合金、銀、銀合金、鎳、鎳合金、錫、錫合金等。 形成配線層的手法可採用減色法、半加成法、全加成法等 眾所周知的手法。具體而言,例如可採用銅箔蝕刻、無電 解鍍銅或電解鍍銅、無電解鍍鎳或電解鍍鎳等手法。此外, -15- 200524495 亦可在藉由濺鍍或C V D等手法形成金屬層後以進行蝕刻 的方式形成配線層,或藉由導電性糊膠等印刷形成配線 層。且,亦可在前述層間絕緣層的最表層上依照需要配置 用於保護配線層的防銲劑。 通孔部的開口部配置有堵塞通孔部的蓋狀導體。此種 蓋狀導體係使用導電性金屬藉由先前眾所周知的手法,以 在通孔部的開口部形成導體層的方式所獲得。蓋狀導體較 適當之例可舉出藉由施加鍍銅的方式所形成的鍍蓋層。將 相關之鍍蓋層的厚度例如設定在5 // m以上50 // m以下, 尤其設定在10#m以上30//m以下較佳。 在前述層間絕緣層中,亦可在的前述蓋狀導體表面上 的位置配置穿孔,尤其配置在穿孔凹部塡充電鍍的埋孔 (filled-via)爲佳。在穿孔凹部塡充電鍍的埋孔比未在穿 孔凹部塡充電鍍的穿孔,對於來自通孔部的上推較弱,由 於本身的塑性變形而不易對抗應力。因而,該位置有埋孔 時,容易產生蓋狀導體或其周邊的導體部分產生龜裂或脫 層之本申請案特別要解決的問題。埋孔係例如在層間絕緣 層開口穿孔凹部後,藉由在該穿孔凹部的內部施加電解鍍 銅使上面大致平坦的方式形成。且埋孔係於層間絕緣層開 口穿孔凹部後,在該穿孔凹部的內部施加無電解鍍銅,進 而藉由在穿孔內的凹陷塡充電解鍍銅或導電性糊膠等使上 面大致平坦的方式形成。 且,用於解決上述問題的另一手段係一種多層配線基 板,其特徵在於具備:核基板,具有第1主面及第2主面, 且具有通孔部,該通孔部係於開口在前述第1主面及前述 -16- 200524495 第2主面之直徑200//m以下的貫穿孔的內壁面,裝設通 孔導體之構造;層間絕緣層,配置在前述核基板的前述第 1主面及前述第2主面的至少一方側;配線層,配置在前 述層間絕緣層的表面上;塡充材料的硬化體,塡充在前述 通孔部;及蓋狀導體,堵塞前述通孔部的開口部;從室溫 到焊錫平坦化處理溫度之溫度區域中的前述塡充材料的硬 化體的線膨脹値,和從室溫到焊錫平坦化處理溫度之溫度 區域中的前述核基板的厚度方向的線膨脹値,兩者之差的 絕對値爲0.1 %以下。 因而,根據本發明,從室溫到焊錫平坦化處理溫度之 溫度區域中的前述塡充材料的硬化體的線膨脹値,和該溫 度區域中的前述核基板的厚度方向的線膨脹値,兩者之差 的絕對値係抑制在0.1 %以下的極低値。因而,進行焊錫平 坦化處理時的塡充材料的硬化體的熱膨脹量較少,內存於 蓋狀導體或其周邊的導體部分之壓縮、拉伸應力亦自然地 較小。因此,即使隨同熱衝擊進行可靠性評價實驗,蓋狀 導體或其周邊的導體部分亦不易產生龜裂或脫層,可賦予 較高的連接可靠性。 【實施方式】 以下,根據第1圖〜第4圖詳細地說明將本發明具體化 的實施形態的多層配線基板1 1。 如第1圖所示,該多層配線基板1 1係於兩面具備組合 層的兩面組合多層配線基板。構成多層配線基板11的核基 板1 2的平面形狀爲大致矩形的板形構件(厚度0.8 mm ), 具有上面13(第1主面)及下面14(第2主面)。在核基 -17- 200524495 板1 2的多數處以等間隔形成貫穿上面1 3及下面1 4的通孔 部1 5。該等通孔部1 5具有在開口於上面1 3及下面1 4的 貫穿孔1 6的內壁面裝設鍍通孔部1 7的構造。本實施形態 的情形,鍍通孔部1 7係由無電解鍍銅後的電解鍍銅所構 成,其析出厚度設定成大約20 // m。鍍通孔部丨7的表面爲 平滑面且幾乎沒有凹凸,Ra亦不滿1/zm。通孔部15內塡 充有塡充材料的硬化體1 8。此處塡充材料係使闱將環氧樹 脂當作基材且於其添加硬化劑及塡料的糊膠。關於其詳細 情形將後述。通孔部1 5的上側開口部形成有上側鍍蓋層 2 1 (蓋狀導體),通孔部1 5的下側開口部形成有下側鍍蓋 層22(蓋狀導體)。其結果,藉由該等鍍蓋層21、22堵 塞通孔部1 5。於本實施形態,在無電解電鍍後藉由電解鍍 銅形成鍍蓋層21、22,並將其厚度(詳述爲接觸在塡充材 料的硬化體18端面之處的厚度)設定成大約15 β m〜25 μ m。鍍蓋層21、22接觸在通孔部15的壁面部分處的厚度 比前述厚度更厚,形成大約35 // m〜45 # m。 核基板1 2的上面1 3形成有層間絕緣層3 1,核基板1 2 的下面1 4形成有層間絕緣層3 2。層間絕緣層3 1、3 2任一 種其厚度均爲大約3 0 // m,例如由使環氧樹脂含浸在連續 多孔性PTFE的樹脂-樹脂複合材料所構成。在位於上面1 3 側的第1層層間絕緣層31的表面上形成配線層2 3的圖 案,在位於下面1 4側的第1層層間絕緣層3 2的表面上形 成配線層24的圖案。且,在第1層層間絕緣層3 1的特定 處’即通孔部1 5的正上部,設有直徑大約7 0 // m的穿孔 凹部41。在第1層層間絕緣層3 2的特定處,即通孔部15 -18- 200524495 的正下部,同樣地設有直徑大約70 // m的穿孔凹部44。穿 孔凹部4 1、44塡充有穿孔導體之電解鍍銅,藉此形成埋孔 43、46。上面13側的埋孔43係將其內側面對鍍蓋層21連 接’此外將其外側面對配線層23連接。其結果,經由埋孔 4 3導通通孔部1 5和配線層2 3。且,下面14側的埋孔4 6 係將其內側面對鍍蓋層22連接,此外將其外側面對配線層 24連接。其結果,經由埋孔46導通通孔部15和配線層24。 在第1層層間絕緣層3 1的表面上形成第2層層間絕緣 層5 1,在第1層層間絕緣層3 2的表面上形成第2層層間 絕緣層52。層間絕緣層51、52任一種其厚度均爲大約30 M m,由使環氧樹脂含浸在連續多孔性PTFE的樹脂-樹脂 複合材料所構成。在第2層層間絕緣層5 1、5 2的表面上各 自設有防銲劑7 1、7 2。在第2層層間絕緣層5 1、5 2的特 定處各自設有直徑大約70 // m的穿孔凹部6 1、64。在穿孔 凹部6 1、64塡充有穿孔導體之電解鍍銅,藉此形成埋孔 6 3、6 6 ° 上面1 3側的埋孔6 3係將其內側面對配線層2 3連接, 此外將其外側面藉由防銲劑7 1的開口部8 1露出。然後, 埋孔6 3的外側面上設有用於和不圖示的IC晶片側的焊墊 連接的焊錫突起8 3。下面1 4側的埋孔66係將其內側面對 配線層24連接,此外將其外側面藉由防銲劑72的開口部 84露出。然後,埋孔66的外側面上設有用於和不圖示的 母基板側的焊墊連接的焊錫突起86。 【實施例】 以下說明關於比本實施形態更具體化的實施例。 -19- 200524495 (1 )用於塡充通孔部1 5的塡充材料之製作 如桌1表之組成,混合環氧樹脂、硬化劑及塡料,使 用3支轉動式銑刀混練,調製塡充材料之通孔部塡充用糊 膠。此處使用的原材料之詳細內容如下述。第1表中,使 環氧樹脂和硬化劑之和爲丨00份,將各成分之量顯示在重 量部。除了下述成分以外,在通孔部塡充用糊膠添加少量 的觸媒核、增黏劑、消泡劑。 <塡充材料> • E-8 28 :雙酚a型環氧樹脂(日本環氧樹脂製) • E-807 :雙酚F型環氧樹脂(日本環氧樹脂製) • E-630 :氨基酚型環氧樹脂(日本環氧樹脂製) <硬化劑> • 2MAZ-PW:咪嗤(imidazole)系硬化劑(四國化成 工業製) • D IC Y7 :雙氰胺系硬化劑(日本環氧樹脂製) <塡料> • f 1 :分級成平均粒徑3 // m,最大粒徑1 〇 # m的霧化 Cu粉末 • f2 :分級成平均粒徑6 # m,最大粒徑24 μ m的二氧 化矽粉末 • f 3 :分級成未達平均粒徑2 // m,最大粒徑1 〇 # m的 碳酸鈣粉末表面處理品 (2 )多層配線基板1 1之製作 製作多層配線基板1 1時,使用如下述的核基板1 2 ° 第2表顯示關於其物性。 -20- 200524495 <核基板>
•核基板A : Β Τ /玻璃布複合基板a •核基板B :環氧/玻璃布/塡料複合基板 •核基板C : BT/玻璃布複合基板C 此外’首先在上述核基板1 2 (厚度0 · 8 nun )裝設直徑 100 μ m、200 // m或3 0 0 // m的貫穿孔。然後,依照先前眾 所周知的手法進行無電解鍍銅、電解電鍍,在前述貫穿孔 16的內壁面裝設鍍通孔部17當作通孔部15。接著,藉由 將第1表所示的塡充材料以先前眾所周知的印刷方法印 刷,而將塡充材料塡充在通孔部1 5內。然後,以1 5Ot X 5 小時的條件將核基板1 2加熱硬化,當作塡充材料的硬化體 1 8。此種熱硬化處理後,藉由帶式硏磨機硏磨而將核基板 1 2的上面1 3及下面1 4平滑化之後,在包含塡充材料的硬 化體1 8端面的核基板1 2全體無電解電鍍後,施加電解鍍 銅。接著,在所形成的導體層上裝設乾式膜進行曝光、顯 像後進行蝕刻,形成導體層圖案。藉此在通孔部1 5的開口 部形成鍍蓋層2 1、22。再者,藉由組合法形成層間絕緣層 31、32 (味之素:ABF-GX、Z軸方向的平均熱膨脹係數爲 5 5 ppm/K)後,將通孔部15的正上方以碳酸氣體雷射開孔。 然後,在藉由該開孔所形成的穿孔凹部4 1、44內無電解電 鍍後,以電解鍍銅塡埋而形成埋孔43、46,同時在層間絕 緣層3 1、3 2的表面上形成配線層2 3、2 4。再者,以同樣 的手法進行藉由層間絕緣層5 1、5 2的形成、雷射開孔、無 電解電鍍、電解鍍銅等而形成埋孔63、66,接著,進行形 成防銲劑7 1、7 2。然後,最後在從防銲劑7 1、7 2露出的 -21- 200524495 埋孔63、66印刷焊錫,且以2 1 5 t: X 1 〇利、於‘ k餐的加熱條件進 行平坦化處理,完成具有焊錫突起83、^ Ό的弟1圖的多層 配線基板1 1。此外,本實施例係使闲飽& 〜™踢給共晶焊錫 (Sn/3 7Pb :熔點183°C )當作形成焊鍚突ip ' 切大起8 3、8 6的焊錫 材料。 如第3表所示’此處將核基板A和塡充材料fi的組 合當作「樣品編號1」’將核基板A和塡充材料F2的組合 當作「樣品編號2」’將核基板A和塡充材料F 3的組合當 作「樣品編號3」,將核基板A和塡充材料的組合當作 「樣品編號4」。且,將核基板B和塡充材料F丨的組合當 作「樣品編號5」。然後,將核基板C和塡充材料F丨的組 合當作「樣品編5虎6」’將核基板C和塡充材料2的,組合 當作「樣品編號7」。 (3 )熱衝擊實驗 針對依照上述(2 )所製作的多層配線基板丨丨,根據 下述要領實施熱衝擊實驗,用以比較連接可靠性的良否。 具體而言,將- 55°C X5分鐘〜125°C X5分鐘當作1個循環, 在進行5 0 0次該熱循環時沿著通孔部1 5的軸線方向切開核 基板12,用SEM觀察該切開面。然後,調查鍍蓋層21、 22及接觸在該鍍蓋層21、22的導體部分(通孔部15的壁 面部分、埋孔43、46 )的龜裂或脫層的產生狀況。第3表 表示其結果。同時,於進行熱衝擊實驗前的多層配線基板 1 1,尤其不認爲有龜裂或脫層等不良情況。 (4 )塡充材料的硬化體1 8及核基板1 2的線膨脹、平 均熱膨脹係數的測定 -22- 200524495 •塡充材料的硬化體1 8 :首先將塡充材料流入具有 約1 0 mm X 1 0 mm X 5 0 mm的成形用空間之模型,以1 5 0 °C 小時的條件(即,與通常用的步驟相同的條件)將該塡 材料熱硬化。然後,使用旋盤製作φ5 inm X 2 0 mm的圓柱形 驗片,將該圓柱形實驗片當作試樣使用而進行TMA法的 定。即’以在跨距2 0 irnn於實驗片的長度方向加上大約 的壓縮負載之狀態,冷卻到-55°C,且以10°C /分鐘的升 速度加熱到2 1 5 °C。此時,測定在2 5 °C、2 1 5 °C的試樣之 度’將所獲得的測定結果代入上述公式1而計算線膨賬 (% )。且,測定在-5 5 °C、2 5 °C、1 2 5 °C的試樣之長度 將該測定結果代入上述公式2而計算平均熱膨脹係數 (Ppm/K )。將該等結果顯示在第1、2表。 •核基板12 :使用切割裝置切開成厚度0.8匪X縱 5 ·〇 nun的正方形實驗片,將該實驗片當作試樣使用而進 TMA法的測定。即,以在實驗片的厚度方向加上大約 的壓縮負載之狀態,冷卻到-55°C,且以10°C /分鐘的升 速度加熱到2 1 5 °C。此時,測定在2 5 t:、2 1 5。(:的試樣之 度’將該測定結果代入上述公式1而計算線膨脹値(% ) 且’測定在-5 5 °C、2 5 °C、1 2 5 °C的試樣之厚度,將該測 結果代入上述公式2而計算平均熱膨賬係數値(ppm/K) 亦將該等結果顯示在第1、2表。 (5 )結果及考察 塡充材料的硬化體1 8的線膨膜.如第1表所示, 塡充材料FI、F2的硬化體18任一線膨脹値均爲丨.20 % 下’其値係屬於適當範圍內。相對之,於塡充材料F3、 大 X 5 充 實 測 1 g 溫 長 値 値 橫 行 1 g 溫 厚 〇 定 於 以 F4 200524495 的硬化體18任一線膨脹値均超過1·2〇% ’其値不屬於適當 範圍內。因而,顯示選擇塡充材料F 1、F2時可獲得良好的 結果。 •核基板1 2的線膨脹、平均熱膨脹係數:如第2表所 示,關於核基板 A、Β ’任一線膨膜値均爲1 · 3 0 %以下’ 其値係屬於適當範圍內。相對之’關於核基板C ’線膨脹 値超過1 . 3 0 %,其値不屬於適當範圍內。此外’關於平均 熱膨脹係數亦認爲有同樣的傾向,核基板A、B比核基板C 較低値。由以上結果顯示選擇核基板A、B時可獲得良好 的結果。 •塡充材料對核基板1 2的印刷性:樣品編號1、2、3、 5、6顯示對1 0 0 // m之極小徑的通孔部1 5亦有良好的印刷 性。相對之,得知樣品編號4、7對小徑的通孔部1 5的印 刷性較差,形成塡充不足。即,從印刷性的觀點來看,得 知使用塡充材料FI、F2、F3比使用塡充材料F4時可獲得 良好的結果。 •熱衝擊實驗的連接可靠性:樣品編號1、2、5即使 在通孔部1 5的直徑變成1 0 0 // m時,仍可將龜裂或脫層的 產生率抑制爲0 %。因而,在樣品編號1、2、5的多層配 線基板1 1中,鍍蓋層2 1、2 2或其周邊的導體部分可確保 極闻的連接可靠性。另一方面,其他的樣品在通孔部15 變成200//m以下時,會高頻率地產生龜裂或脫層。 因而’根據本實施形態可獲得以下的效果。即,塡充 材料的硬化體1 8的線膨脹値,在從室溫(2 5 °C )到焊錫平 坦化處理溫度(2 1 5 °C )之溫度區域中可抑制在1 . 2 %以下 200524495 的極低値。且,從室溫(25 °C )到焊錫平坦化處理溫度(2 1 5 °C )之溫度區域中的塡充材料的硬化體1 8的線膨脹値,和 該溫度區域中的核基板1 2的厚度方向的線膨脹値,兩者之 差的絕對値係抑制在0.1 %以下之極低値。因而,進行焊錫 平坦化處理時的塡充材料的硬化體1 8的熱膨脹量較少,內 存在鍍蓋層21、22或其周邊的導體部分之壓縮、拉伸應力 亦自然地較小。因此,即使進行如上述之熱衝擊實驗,鍍 蓋層21、22或其周邊的導體部分亦不易產生龜裂或脫層, 而可在多層配線基板1 1賦予較高的連接可靠性。 · 接著,於以下列舉藉由前述實施形態所把握的申請專 利範圍。 (1 ) 一種多層配線基板,其特徵在於具備:核基板, 具有第1主面及第2主面,且具有通孔部,該通孔部係於 開口在前述第1主面及前述第2主面的直徑200 // m以下的 貫穿孔之內壁面裝設通孔導體之構造;層間絕緣層,配置 在前述核基板的前述第1主面及前述第2主面的至少一方 側;配線層,配置在前述層間絕緣層的表面上;塡充材料 _ 的硬化體,塡充在前述通孔部;及蓋狀導體,堵塞前述通 孔部的開口部;前述塡充材料的硬化體的線膨脹値,在從 室溫到焊錫平坦化處裡溫度之溫度區域中爲 0.30%以上 1.20%以下。 (2 )如申請專利範圍第1項之多層配線基板,其中前 述塡充材料的硬化體之平均熱膨脹係數和前述核基板的厚 度方向之平均熱膨脹係數,兩者之差的絕對値爲20ppm/K 以下。 -25- 200524495 (3 )如申請專利範圍第1項或第2項之多層配線基 板,其中前述塡充材料的硬化體之平均熱膨脹係數和前述 通孔導體的平均熱膨脹係數,兩者之差的絕對値爲 20ppm/K 以下。 (4 )如申請專利範圍第1項至第3項中之任一項多層 配線基板,其中前述核基板的厚度方向之平均熱膨脹係數 和前述通孔導體的平均熱膨脹係數,兩者之差的絕對値爲 30ppm/K 以下。 (5 )如申請專利範圍第1項至第4項中之任一項多層 配線基板,其中前述層間絕緣層的平均熱膨脹係數爲 20ppm/K 以上 60ppm/K 以下。 (6 ) —種多層配線基板,其特徵在於具備:核基板, 具有第1主面及第2主面,且具有通孔部,該通孔部係於 開口在前述第1主面及前述第2主面的直徑200/zm以下的 貫穿孔的內壁面裝設通孔導體之構造;層間絕緣層,配g 在前述核基板的前述第1主面及前述第2主面的至少 側;配線層,配置在前述層間絕緣層的表面上;塡充材半斗 的硬化體,塡充在前述通孔部;蓋狀導體,堵塞前述通 部的開口部;及穿孔,配置在前述蓋狀導體的表面上;前 述塡充材料的硬化體的線膨脹値,在從室溫到焊錫平坦十七 處理溫度之溫度區域中爲1. 2 %以下。 (7 ) —種多層配線基板用通孔部塡充材料,其特_ 在於其係一糊膠狀塡充材料,塡充在具有直徑200 # m以 下的通孔部的多層配線基板之前述通孔部,前述塡充材料 的硬化體的線膨脹値在從室溫到平坦化處理溫度之溫度]g 域中爲1.2 %以下。 (8 ) —種配線基板製造用核基板,其特徵在於其係^ -26- 200524495 配線基板製造用核基板,具備:第1主面;第2主面;通 孔部,在開口於前述第1主面及前述第2主面的直徑200 //m以下的貫穿孔的內壁面裝設通孔導體之構造;塡充材 料的硬化體,塡充在前述通孔部;及蓋狀導體,堵塞前述 通孔部的開口部;前述塡充材料的硬化體的線膨脹値在從 室溫到焊錫平坦化處理溫度之溫度區域中爲1.2 %以下。 (9 ) 一種通孔部構造,其特徵在於其係在形成於基板 的直徑200 // m以下的貫穿孔的內壁面裝設孔導體者,在 從室溫到焊錫平坦化處理溫度之溫度區域中,藉由線膨脹 値爲1.2%以下的塡充材料的硬化體塡充其內部,且藉由蓋 狀導體堵塞其開口部。 【圖式簡單說明】 第1圖係將本發明具體化之一實施形態的多層配線基 板的主要部分放大剖視圖。 第2圖係表示於實施例的熱衝擊實驗所使用的塡充材 料的組成及物性之表。 第3圖係表示於實施例的熱衝擊實驗所使用的核基板 的物性等之表。 第4圖係表示實施例的熱衝擊實驗的結果等之表。 第5圖係用於說明先前技術之問題的多層配線基板的 主要部分放大剖視圖。 【主要元件符號說明】 1 1…多層配線基板 1、2、3、4、5、6、7…樣品編號 12、A、B、C…核基板 -27- 200524495 13…當作第1主面的上面 14…當作第2主面的下面 1 5、1 0 2…通孔部 1 6…貫穿孔 17、 105…當作通孔導體的鍍通孔部 18、 101…塡充材料的硬化體 21、22、103…當作蓋狀導體的鍍蓋層 2 3、2 4…配線層
3 1、32、5 1、52···層間絕緣層 41、44、61、64···穿孔凹部 43、46、63、66 …埋孑L 71、72···防銲劑 81、84…開口部 83、86···焊錫突起 105···鍍通孔部 106…穿孔
FI、F2、F3、F4···塡充材料 -28-

Claims (1)

  1. 200524495 十、申請專利範圍: 1 · 一種多層配線基板,其特徵在於具備: 核基板,具有第1主面及第2主面,且具有通孔部, 該通孔部係於開口在前述第1主面及前述第2主面的直 徑200 // m以下的貫穿孔的內壁面裝設通孔導體之構造; 層間絕緣層,配置在前述核基板的前述第1主面及前 述第2主面的至少一方側; 配線層,配置在前述層間絕緣層的表面上; 塡充材料的硬化體,塡充在前述通孔部;及 蓋狀導體,堵塞前述通孔部的開口部; 前述塡充材料的硬化體的線膨脹値’在從室溫到焊錫 平坦化處理溫度之溫度區域中爲1.2 %以下。 2.如申請專利範圍第1項之多層配線基板,其中前述通孔 導體係一種鍍通孔部。 3 .如申請專利範圍第1項或第2項之多層配線基板,其中 前述核基板的厚度方向的線膨脹値,在從室溫到焊錫平 坦化處理溫度之溫度區域中爲1. 3 %。 4.如申請專利範圍第1項至第3項中之任一項多層配線基 板,其中在前述蓋狀導體的表面上,配置有在穿孔凹部 塡充電鍍的的埋孔。 5 .如申請專利範圍第1項至第4項中之任一項多層配線基 板,其中前述塡充材料塡充在前述通孔部時的黏度,在 22±3°C中,剪切速率爲21s·1時,爲300Pa· s以下。 6.如申請專利範圍第1項至第5項中之任一項多層配線基 板,其中前述通孔導體表面係Ra < 1 # m的平滑面。 -29- 200524495 7 ·如申請專利範圍第1項至第6項中之任一項多層配線基 板,其中前述塡充材料係於環氧樹脂添加硬化劑及最大 粒徑爲以上60/zm以下的塡料者。 8.如申請專利範圍第1項至第7項中之任一項多層配線基 板,其中前述塡充材料的硬化體的線膨脹値,在從室溫 到焊錫平坦化處理溫度之溫度區域中爲〇. 3 %以上。 9 ·如申請專利範圍第1項至第7項中之任一項多層配線基 板,其中前述塡充材料的硬化體的線膨脹値,在從室溫 到焊錫平坦化處理溫度之溫度區域中爲〇. 8 %以上。 1 0 ·如申請專利範圍第1項至第9項中之任一項多層配線基 板,其中前述核基板的厚度方向的線膨脹値,在從室溫 到焊錫平坦化處理溫度之溫度區域中爲0.3%以上1.4% 以下。 1 1 · 一種多層配線基板,其特徵在於具備: 核基板,具有第1主面及第2主面,且具有通孔部, 該通孔部係於開口在前述第1主面及前述第2主面的直 徑2 00 μ m以下的貫穿孔的內壁面裝設通孔導體之構 造; 層間絕緣層,配置在前述核基板的前述第1主面及 前述第2主面的至少一方側; 配線層,配置在前述層間絕緣層的表面上; 塡充材料的硬化體,塡充在前述通孔部;及 蓋狀導體,堵塞前述通孔部的開口部; 從室溫到焊錫平坦化處理溫度之溫度區域中的前 述塡充材料的硬化體的線膨脹値,和從室溫到焊錫平坦 -30- 200524495 化處理溫度之溫度區域中的前述核基板的厚度方向的 線膨脹値,兩者之差的絕對値爲〇. 1 %以下。 1 2 .如申請專利範圍第1 1項之多層配線基板,其中前述通 孔導體係鍍通孔部。 1 3 ·如申請專利範圔第1 1項或第1 2項之多層配線基板,其 中前述核基板的厚度方向的線膨脹値,在從室溫到焊錫 平坦化處理溫度之溫度區域中爲1 . 3 %以下。 1 4 ·如申請專利範圍第1 1項至第1 3項中之任一項多層配線 基板,其中在前述蓋狀導體的表面上,配置有在穿孔凹 部塡充電鍍的的埋孔。 1 5 .如申請專利範圍第1 1項至第1 4項中之任一項多層配線 基板,其中前述塡充材料塡充在前述通孔部時的黏度, 在22±3°C中,剪切速率爲21s·1時,爲300Pa· s以下。 1 6 ·如申請專利範圍第1 1項至第1 5項中之任一項多層配線 基板,其中前述通孔導體的表面係Ra<l//m的平滑 面。 1 7 ·如申請專利範圍第11項至第1 6項中之任一項多層配線 基板,其中前述塡充材料係於環氧樹脂添加硬化劑及最 大粒徑爲5 // m以上60 β m以下的塡料者。 1 8 .如申請專利範圍第1 1項至第1 7項中之任一項多層配線 基板,其中前述塡充材料的硬化體的線膨脹値,在從溫 到焊錫平坦化處理溫度之溫度區域中爲〇 . 3 %以上1.2 % 以下。 1 9.如申請專利範圍第1 1項至第1 7項中之任一項多層配線 基板,其中前述塡充材料的硬化體的線膨脹値,在從室 -31- 200524495 溫到焊錫平坦化處理溫度之溫度區域中爲0.8 %以上1. 2 %以下。 2 0.如申請專利範圍第1 1項至第19項中之任一項多層配線 基板,其中前述核基板的厚度方向的線膨脹値,在從室 溫到焊錫平坦化處理溫度之溫度區域中爲0.3%以上1.4 %以下。
    -32-
TW093138247A 2003-12-16 2004-12-10 Multilayer wiring board TWI335195B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003417497 2003-12-16

Publications (2)

Publication Number Publication Date
TW200524495A true TW200524495A (en) 2005-07-16
TWI335195B TWI335195B (en) 2010-12-21

Family

ID=34650669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138247A TWI335195B (en) 2003-12-16 2004-12-10 Multilayer wiring board

Country Status (3)

Country Link
US (1) US7183497B2 (zh)
CN (1) CN100551210C (zh)
TW (1) TWI335195B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083543A1 (fr) * 2002-04-01 2003-10-09 Ibiden Co., Ltd. Substrat support de puce a circuit integre, procede de fabrication de substrat support de puce a circuit integre, dispositif de communication optique et procede de fabrication de dispositif de communication optique
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
WO2007004657A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US8319111B2 (en) * 2006-10-04 2012-11-27 Ngk Spark Plug Co., Ltd. Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
EP2113038B1 (en) * 2007-02-20 2011-12-21 Dynamic Details, Inc. Multilayer printed wiring boards with copper filled through-holes
US8440917B2 (en) * 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
CN101567356B (zh) * 2008-04-23 2010-12-08 全懋精密科技股份有限公司 电路板结构及其制造方法
TWI412302B (zh) * 2008-05-28 2013-10-11 Ngk Spark Plug Co 中間多層配線板製品及製造多層配線板之方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
US20130034740A1 (en) * 2011-08-02 2013-02-07 Apple Inc. Functionalized nano-silica fiber coating for use as an adhesive layer for inorganic fibers in thermoplastic composites
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
KR101382811B1 (ko) 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
US20150289372A1 (en) * 2014-04-03 2015-10-08 Yikang Deng Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
US9807867B2 (en) * 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
CN107889350A (zh) * 2017-12-22 2018-04-06 珠海快捷中祺电子科技有限公司 多层线路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082804A (en) * 1989-01-19 1992-01-21 David Sarnoff Research Center, Inc. Thick film copper via fill inks
JP3172456B2 (ja) 1995-10-23 2001-06-04 イビデン株式会社 プリント配線板
JP3242009B2 (ja) 1995-10-23 2001-12-25 イビデン株式会社 樹脂充填剤
US6010768A (en) 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH11186728A (ja) 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板
US6376049B1 (en) 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3415430B2 (ja) 1997-11-11 2003-06-09 日本特殊陶業株式会社 プリント配線板用穴埋め材及びそれを用いたプリント配線板
US6193910B1 (en) 1997-11-11 2001-02-27 Ngk Spark Plug Co., Ltd. Paste for through-hole filling and printed wiring board using the same
JP3223357B2 (ja) 1999-03-09 2001-10-29 日本特殊陶業株式会社 スルーホール充填用ペースト及びそれを用いた多層プリント配線板
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2001053188A (ja) * 1999-08-12 2001-02-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP4605888B2 (ja) 2000-10-30 2011-01-05 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板

Also Published As

Publication number Publication date
US7183497B2 (en) 2007-02-27
CN1630460A (zh) 2005-06-22
TWI335195B (en) 2010-12-21
US20050126818A1 (en) 2005-06-16
CN100551210C (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
TW200524495A (en) Multilayer wiring board
TWI405805B (zh) 樹脂組成物,附有基材之絕緣片,預浸體,多層印刷佈線板及半導體裝置
CN101652401B (zh) 环氧树脂组合物、预浸料坯、层叠板、多层印刷线路板、半导体器件、绝缘树脂片、和制造多层印刷线路板的方法
US8319111B2 (en) Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
EP2180772A1 (en) Multilayered wiring board and semiconductor device
EP2405725A1 (en) Resin composition for wiring board, resin sheet for wiring board, composite body, method for producing composite body, and semiconductor device
TW200913098A (en) Semiconductor plastic package and fabricating method thereof
JP2008153693A (ja) 回路部品内蔵モジュールの製造方法
JPWO2008087972A1 (ja) 絶縁樹脂シート積層体、該絶縁樹脂シート積層体を積層してなる多層プリント配線板
JP2014053604A (ja) プリント回路基板
TWI419633B (zh) A multilayer wiring board, and a multilayer wiring board obtained therefrom
US20130048355A1 (en) Printed wiring board
JP5053593B2 (ja) スルーホール用充填剤及び多層配線基板
JP3415756B2 (ja) スルーホール充填用ペースト及びそれを用いたプリント配線板
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
JP4647990B2 (ja) 多層配線基板
JP2009194105A (ja) スルーホール用充填剤及び多層配線基板
JP3838389B2 (ja) 絶縁材料及びこれを用いた多層プリント配線板
JP2008143971A (ja) 絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板、及び、半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2005209489A (ja) 絶縁シート
JP2004202895A (ja) 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP2011071348A (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
JP2007227967A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees