TW200408137A - Semiconductor device and manufacturing method for the same - Google Patents

Semiconductor device and manufacturing method for the same Download PDF

Info

Publication number
TW200408137A
TW200408137A TW092122911A TW92122911A TW200408137A TW 200408137 A TW200408137 A TW 200408137A TW 092122911 A TW092122911 A TW 092122911A TW 92122911 A TW92122911 A TW 92122911A TW 200408137 A TW200408137 A TW 200408137A
Authority
TW
Taiwan
Prior art keywords
insulating film
low
film
layer
semiconductor substrate
Prior art date
Application number
TW092122911A
Other languages
English (en)
Other versions
TWI239649B (en
Inventor
Junichi Ariyoshi
Satoshi Torii
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200408137A publication Critical patent/TW200408137A/zh
Application granted granted Critical
Publication of TWI239649B publication Critical patent/TWI239649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200408137 玫、發明說明： 【明所屬領^^ 發明領域 蓦 本發明係有關於一半導體元件，其中元件及配線係經 % 5由一矽化物薄膜連接，以及其製造方法。特別地，本發明 係有關於一半導體元件，其包括在低電壓下作動的一電晶 體，以及在高電壓下傳動的一電晶體，如同快閃記憶體， 並係有關於其製造方法。 I：先前技術】 # 10 發明背景 一諸如快閃記憶體的半導體元件，其係由在5伏特或更 低的低電壓下作動的低電壓電晶體，與在約為20伏特的高 電壓下作動的高電壓電晶體混合安裝地組成。 苐1圖係為一斷面圖，顯示一傳統式半導體元件中，高 15電壓電晶體及配線的連接部分。相關於第1圖，將說明一種 用於傳統式半導體元件的製造方法。 首先’在-半導體基板10之一預定部分構成一渠道。 鲁 該渠道係以一諸如二氧化矽（si02)的絕緣材料填注，用以構 成一元件隔離薄膜η。半導體基板10之一表面因而氧化， 2〇用以構成-閘極絕緣薄膜(未顯示）。一閘極12係以一預定圖 案構成在閘極絕緣薄膜上。 、 之後，利用閘極12作為一光罩，在稍微低的濃度下， 將雜質引入半導體基板1〇之表面，用以構成一輕摻雜汲極 (LDD)層13。輕摻㈣極層13係構成在間極η之雙側邊上， 5 200408137 但於第1圖中僅顯示一輕摻雜汲極層13。 構成一諸如二氧化矽（si〇2)的絕緣薄膜，覆蓋半導體基 板10之整個上表面。該絕緣薄膜係經非等方性地蝕刻，而 僅留存在作為側壁14的閘極12之雙側邊上。 5 一諸如二氧化矽（Si02)的絕緣材料係沉積覆蓋半導體 基板10之整個上表面，用以構成一層間絕緣薄膜15。閘極 12、輕摻雜汲極層13、元件隔離薄膜u以及相似元件係以 此層間絕緣薄膜15覆蓋。 接著’層間絕緣薄膜15係以光微影術選擇性地蝕刻， 10用以構成一抵達輕摻雜汲極層π的接點孔15h。接著，雜質 係在南濃度下經由接點孔15h以離子植入半導體基板1〇之 表面，用以構成一源極/汲極層13a。 接著以一諸如金屬的電導體填注接點孔15h，用以構成 一接點插塞15a。接著，一金屬薄膜係構成在層間絕緣薄膜 15 15上，並接著以光微影術圖案化用以構成配線16。 以遠一方式製造半導體元件，電晶體的耐受電壓 (withstanding v〇itage)係與介於源極/汲極層13a與閘極12之 間的距離有關。距離a越長，則電晶體的耐受電壓越高。 近年來，半導體元件之微型化有進一步加速的趨勢。 20微型化之外，已減小介於配線與閘極及源極/汲極層之任一 者之間的一接點部分的面積。因此，為了進一步改良接點 部分的特性，已使用由自行對準矽化物製程（saHdde process)所構成的一秒化物薄膜。 第2圖係為傳統式半導體元件的另一具體實施例的斷 6 200408137 面圖。相關於第2圖，將說明一種包 的一傳料_導_的枝。谓切化物製私 -元H雜料在高濃度下㈣子植人半導體基板20之 域’用以構成—雜f區域21供林隔離。於 兀件Ik離區域中，半導體基板2〇之 — 構成一元件隔離薄膜22。 料化，用以 ίο 田位在—元件區射，接著將半導體基板20之表面氧化 ===-閘極絕緣薄膜(未顯示）。在閘極絕緣薄膜上， 朴係以-預定圖案由多晶石夕所製成 侧極23作為-光罩在低的濃度下以離子植入半= 反2〇用以構成輕摻雜祕層24七摻雜汲極層μ係構成 在閘極23之雙側邊上。 、接=構成成為-石夕化物塊的一氮化石夕卿)薄膜Μ，並 以一預定形狀圖案化而覆蓋半導體基板20之整個上表面。 15雜質接著係在高濃度下經由氮化石夕(SiN)薄膜25之一開口， 20
以離子植入每一輕摻雜汲極層24,用以構成一源極/沒極層 、構成諸如錄或鎢的金屬薄膜並接著經熱處理，覆蓋 半$體基板20之整個上表面，用以分別地在閘極a與源極/ 汲極層24a之表面上構成矽化物薄膜26a及26b。接著藉由蝕 刻將金屬薄膜之未反應部分去除。 接著，一諸如二氧化矽的絕緣薄膜係沉積在半導體基 板20之整個上表面，用以構成一層間絕緣薄膜27。於層間 、、’巴緣/專膜27中’構成一抵達源極/沒極層2知的接點孔27h， 並以一傳導材料填注用以構成一接點插塞27a。 7 接著在層間絕緣薄膜27上構成一金屬薄膜並藉由光微 影術加以圖案化，用以構成配線28。以該一方式，完成半 導體元件。 然而，發明者考量在上述製造一半導體元件的傳統式 方法中，存在著以下所示之問題。 於第2圖中所示的半導體元件中，電晶體的耐受電壓係 與介於閘極23與源極/汲極層24a之間的距離有關。換言之， 當在層間絕緣薄膜27上藉由光微影術構成接點孔27h時，一 邊緣b係為光罩對準所需。矽化物薄膜26b之尺寸因而需大 於接點孔27h之端部尖端的尺寸c。因此，於製造半導體元 件之傳統式方法中，電晶體因用於光罩對準的邊緣b而在尺 寸上有所增加，亦即，因介於源極/汲極層24a之一邊緣與接 點插塞27a之間的距離，因此限制了對於半導體元件之密度 的改良。 【發明内容】 發明概要 根據上述問題，本發明之一目的在於提供一半導體元 件，其包括位在一閘極或是一源極/汲極層上的一矽化物薄 膜，並容許進一步相較於傳統式半導體元件對密度有所改 良，以及其製造方法。 上述目的可由一半導體元件而得以解決，該元件包括 :一半導體基板；一構成在該半導體基板上的一閘極；一 低濃度雜質層係在一低濃度下將雜質引入位在閘極之每一 側邊上的半導體基板中而構成；—第一絕緣薄膜係至少構 200408137 成在低✓辰度雜貝層上，一開口係配置在該第一絕緣薄膜中 ，用以露出部分之低濃度雜質層；一源極/汲極層係藉由將 雜質引入低濃度雜質層而構成，其所在位置係與在一濃度 高於低濃度雜質層的開口對準；一石夕化物薄膜係藉由將= 5極7汲極層之一表面矽化而構成；一第二絕緣薄膜係構成在 半導體基板上用以覆蓋閘極以及第一絕緣薄膜；所構成的 一接點孔其之覓度係大於開口之寬度，其之位置係與在第 二絕緣薄膜中的開口對準，接點孔係自第二絕緣薄膜之一 上表面經由該口抵達源極/汲極層；一接點插塞係藉由以一 ίο電導體填注接點孔而構成；以及配線係構成在第二絕緣薄 膜上並經由接點插基與石夕化物薄膜電連接。 於本發明中，源極/汲極層係構成在與第一絕緣薄膜之 開口對準的位置。於本發明中，第—絕緣_(⑨化物塊) 之開口其構成的寬度小於接點孔的寬度，以及位在源極/汲 15極層與接點插塞上的矽化物薄膜係經由開口而互相連接。 因此，能夠將介於閘極與源極/汲極層之間的距離減至最小 ’因此容許改良半導體元件之密度，同時確保_所需的财 受電壓。 上述目的係可藉由-半導體元件之製造方法而得以解 2〇決’該方法包括以下步驟：在—半導縣板上構成 一閘極 ，在一低濃度下使用閘極作為光罩將雜質引入半導體基板 中而構成-低濃度雜質層；在半導體基板與閘極上構成一 第-絕緣薄膜，以及藉由將第一絕緣薄膜圖案化而構成一 露出部分之低濃度雜質層的開口；藉由在一濃度高於低濃 9 200408137 度雜質層之濃度下將雜質經由開口引入低濃度雜質層而構 成/源極/没極層，猎由將開口内源極/沒極層之一表面碎化 而構成一矽化物薄膜；構成一第二絕緣薄膜覆蓋半導體基 板之上表面；藉由钱刻第二絕緣薄膜而構成露出石夕化物的 一接點孔，其之寬度係大於第一絕緣薄膜之開口的寬度； 藉由以一電導體填注接點孔而構成一接點插塞；以及在第 二絕緣薄膜上構成配線，該配線係經由接點插塞與石夕化物 薄膜電連接。 於本發明中，藉由在一高濃度下將雜質經由第一絕緣 10薄膜之開口引入低濃度雜質層而構成源極/汲極層。因此， 源極/汲極層與開口的尺寸約略相同。 接著，在半導體基板上構成第二絕緣薄膜，以及藉由 敍刻第二絕緣薄膜而構成寬度大於第一絕緣薄膜之開口寬 、接2孔此日守，假若在將第二絕緣薄膜之姓刻率維持 Μ ^第—絕緣薄膜之姓刻率的狀況下完絲刻，則第一絕 2錢係幾乎未g刻。因此，開口内空間係成為基板側 邊上接點孔之一端部尖端。 因此，接點孔與源極/汲極層之邊緣間的距 2Q :離並且與傳統式相較係減小了介於接點孔與閉極= 如此使半導體元件能夠高度地整合。 再者’上述主題係可藉由一半導體元件而得以解決， =件包括半導縣板；—構成在該半導體基板上的 低濃度雜質層係在—低濃度下將雜質引入位在間 之母-側邊上的半導體基板中而構成；—第—絕緣薄膜
10 係構成在低濃度雜質層與閘極上；一開口係配置在該第一 系巴緣薄膜中，該開口露出部分之閘極；一石夕化物薄膜係藉 由將遠開口内之閘極的一表面石夕化而構成；一第二絕緣薄 膜係構成在半導體基板上，用以覆蓋閘極以及第一絕緣薄 膜；一接點孔係自第二絕緣薄膜之一上表面抵達低濃度雜 質層；一源極/汲極層係藉由在一濃度高於低濃度雜質層之 /辰度下，在與接點孔對準的一位置處將雜質經由開口引入 低濃度雜質層而構成；一接點插塞係藉由以一電導體填注 接點孔而構成；以及配線係構成在第二絕緣薄膜上並經由 接點插塞與源極/;:及極層電連接。 於本發明中，矽化物薄膜係使用第一絕緣薄膜作為一 石夕化物塊而構成在閘極上。構成自第二絕緣薄膜(層間絕緣 薄膜）之上表面抵達低濃度雜質層的接點孔。藉由在一高濃 度下將雜質經由接點口引人低濃度雜質層而構成源極/汲 極層口此，接點孔與源極/汲極層之邊緣間的距離幾乎為 零，並達成改良半導體元件之密度。 再者，上述主題係可藉由一半導體元件之製造方法而 得以解決，該方法包括以下步驟：在__半導體基板上構成 -閘極；在-低濃度下使用閘極作為光罩將雜質引入半導 體基板中而構成一低濃度雜質層；構成—第一絕緣薄膜覆 蓋半導體基板之整個上表面，从藉由將第—絕緣薄膜圖 案化而構成-露出部分之閘極的開口；藉由將開口内閘極 之一表面魏而構成-魏物薄膜；構成—第二絕緣薄膜 覆蓋半導體基板之整個上表面；構成—接點孔其自第二絕 200408137 緣薄膜之一上表面抵達低濃度雜質層；藉由在一濃度高於 低濃度雜質層之濃度下將雜質經由接點孔引入低濃度雜質 層而構成一源極/汲極層；藉由以一電導體填注接點孔而構 成一接點插塞；以及在第二絕緣薄膜上構成配線，該配線 5 係經由接點插塞與源極/汲極層電連接。 於本發明中，矽化物薄膜係使用第一絕緣薄膜作為矽 化物塊而構成在閘極上。在構成第二絕緣薄膜(層間絕緣薄 膜）之後，構成接點孔，其自第二絕緣薄膜之上表面抵達低 濃度雜質層。之後，藉由在一高濃度下將雜質經由接點孔 10 引入低濃度雜質層而構成一源極/汲極層。因此，接點孔與 源極/汲極層之邊緣間的距離幾乎為零，並達成改良半導體 元件之密度。 圖式簡單說明 第1圖係為一斷面視圖，顯示在一傳統式半導體元件中 15 一高電壓電晶體與配線的一連接部分。 第2圖係為一斷面視圖，顯示傳統式半導體元件的另一 實例。 第3A至3D圖係為一斷面視圖，顯示根據本發明之一第 一具體實施例的一種半導體元件之製造方法。 20 第4圖係為一俯視圖，概略地顯示一氮化矽薄膜與接點 孔之一開口形狀的實例。 第5A至51圖係為斷面圖，顯示一種包括一低電壓電晶 體與一高電壓電晶體之半導體元件之製造方法的一實例， 其中應用第一具體實施例之半導體元件的製造方法。 12 200408137 第6A及6B圖，其中每一視圖顯示在第一具體實施例之 高電壓電晶體之一形成區域中，每一開口之形狀的一實例。 第7A至7D圖，其中每一視圖顯示在第一具體實施例之 高電壓電晶體之一形成區域中，每一接點孔之形狀的一實 5 例。 第8A至8D圖係為斷面圖，顯示根據本發明之一第二具 體實施例的一種半導體元件之製造方法。 第9圖係為一俯視圖，概略地顯示接點孔之形狀的一實 例。 10 第10A至10L圖係為斷面圖，顯示一種包括一低電壓電 晶體與一高電壓電晶體之半導體元件之製造方法的一實例 ，其中應用第二具體實施例之半導體元件的製造方法。 第11A至11B圖係為俯視圖，該每一視圖係顯示在第二 具體實施例中每一接點孔之形狀的一實例。 15 方式】 較佳實施例之詳細說明 以下將針對本發明之具體實施例，相關於伴隨的圖式 加以說明。 (第一具體實施例） 20 第3A至3D圖係為按製程次序之斷面視圖，顯示根據本 發明之一第一具體實施例的一種半導體元件之製造方法。 首先，如第3A圖中所示，一渠道係構成在一半導體基 板30之一元件隔離區域中。該渠道係以一諸如二氧化矽的 絕緣材料填注，用以構成一元件隔離薄膜31。位在元件區 13 200408137 域中的半導體基板30之— 一閘極絕緣薄膜（未g 、 ’、著党到氧化用以構成 联(未顯不）。在閘極絕 係以-預定圖案由多晶發所製成。雜上，-閘極32 離子=半:二利用間極23作為，在低的濃度下以 -一薄 為115奈米，覆蓋半導體芙 敕㈣成Μ如，厚度 千V體基板30之整個上表面。該 膜34係藉由光微影術以_ 丁乂預疋形狀加以圖案化，用以構成 ίο
一開口 34a’其中露出部分之輕摻雜汲極㈣，以及一開口 ⑽’其中露出部分之閘極32。開〇34a，例如，其之寬度 為180奈米’以及開口鳥’例如’其之尺寸為細奈米X細 奈米。應注意的是，梦化物塊可使用，例如，由—厚度為 15奈米的二氧切層（下層）以及—厚度為刚奈米的氣化石夕 層（上層）所組成的一二層薄膜。
於具體實施例中，當構成氮化矽薄膜34之開口 34a時， 在形成接點孔中不需考慮光罩對準所用之邊緣。換言之， 開口 34a係可設定為一接點插塞與一源極/汲極層之間連接 所需的一最小尺寸，之後將加以說明。 如第3B圖中所示，雜質係在高濃度下經由氮化石夕（siN) 20 薄膜34之開口 34a，以離子植入輕摻雜汲極層33之表面，用 以構成一源極/沒極層33a。之後，構成一諸如銘或嫣的金屬 薄膜，覆蓋半導體基板30之整個上表面並經熱處理。如此 致使金屬薄膜中的金屬原子、閘極32之表面中的矽原子以 及輕摻雜汲極層33互相影響，因此石夕化物薄膜36a及36b係
14 分別地構成在輕摻雜沒極層33以及閘極32上。接著藉由钱 刻將金屬薄膜之未反應部分去除。 如第3C圖中所示，一由諸如二氧化石夕⑶⑹的絕緣材料 所構成之-層間絕緣薄膜37，例如，厚度為65〇奈米，覆蓋 5半導體基板30之整個上表面。接著藉由光微影術钱刻層間 緣薄膜37’用以構成—抵達位在源極/沒極層说上石夕化物 薄膜36a的接點孔37h。於此狀況中，接點孔37h係構成在與 氮化矽薄膜34之開口 之位置對準的一位置，並且考慮用 於光罩對準所用之邊緣而確定接點孔37h之尺寸。具體地， 1〇接點孔37h之尺寸係藉由光罩對準所用之邊緣尺寸，而設定 為大於氮化矽薄膜34之開口 34a之尺寸。當在二氧化矽及氮 化矽之一高蝕刻選擇性的狀況下蝕刻該層間絕緣薄膜時， 氮化矽薄膜34幾乎不受蝕刻，並且接點孔37h之端部尖端位 置係自對準地決定（亦即，位在氮化矽薄膜34之開口 3知之 15 位置）。 接著’如弟3D圖中所示，接點孔37h係以諸如鶴（w)的 金屬填注，用以構成一接點插塞37a。具體地，接續地構成 鈦(Ti)薄膜’例如’厚度為4〇奈米以及一氮化欽(τιν)薄 膜，例如，厚度為15奈米，覆蓋半導體基板30之整個上表 20面，以及接點孔37h中的壁表面與底部表面係覆以鈦薄膜及 氮化敛溥膜。接者將嫣沉積覆蓋半導體基板3 〇之整個上表 面。從而以鎢填注接點孔37h，並在層間絕緣薄膜37上構成 一鎢薄膜。接著藉由化學機械拋光(CMP)將鎢薄膜、鈦薄膜 以及氮化鈦薄膜拋光並去除，直至露出層間絕緣薄膜37為 15 200408137 止殘邊在接點孔37h中的嫣、氮化鈦薄膜以及欽薄膜，構 成接點插塞37a。 如第4圖之俯視圖中所示，例如，氮化發薄膜之開口 34a係構成為—與閘極32平行的狹縫，該接點孔別係沿著 5狹縫34a以固定間隔配置。 · 一接著’在層間絕緣薄膜37上，構成—金屬薄膜。該金 屬薄膜係為一層合薄膜，例如，包括一厚度為20奈米的鈦 薄膜、-厚度為5〇奈米的氮化鈦薄膜、_5⑽奈米的銘㈣ 薄膜以及-厚度為_奈米的氮化鈦薄膜，其係按此順序I φ 10合。金屬薄膜接著藉由光微影術圖案化，用以構成配線。 配線中的預定線路3 8係經由接點插塞3 7 a與矽化物薄膜3 6 a ，與源極/汲極層33a電連接。因而完成半導體元件。 於此具體實施例中，使用作為矽化物塊的氮化矽薄膜 34之開口 34a，而自對準地確定接點孔3几之端部尖端位置 15 。因此，介於閘極32與源極/汲極層33a之間的距離，與在形 成接點孔37h當中用於對準的邊緣無關。因此，介於源極/ 汲極層33a與閘極32之間的距離係可製成為小的，並能夠達 ® 成改良半導體之密度。於此具體實施例中，由於源極/汲極 層33a與接點插塞37a係經由矽化物薄膜36a而電連接，所以 20 接點特性係為極佳的。 弟5 A至51圖係為斷面圖，顯示一種包括一低電壓電晶 體與一高電壓電晶體之半導體元件之製造方法，其中應用 本發明之第一具體實施例之半導體元件的製造方法。 首先，如第5A圖中所示，渠道係構成一p型石夕半導體基 16 2〇〇4〇8l37 板40之兀件隔離區域中。該等渠道係以_諸如—^ 4 絕緣材料填注，用以構成元件_薄膜4ι。應注f的 取代了上述說明的淺渠道隔離(STI)，可藉由區她^ ’ 法(LOCOS)而構成元件隔離薄膜。 年 接著，選擇性地將P型雜質或是η型雜質引入 低電壓電晶體之-形成區域中、—ρ型通道低電壓電晶= -形成區域中以及-ρ型通道高電壓電晶體之_形成 中’用以分別地構成-ρ型井42a、一η型井银以及1型井
70件區域巾半‘縣板μ之表面接著受到氧化，用以 構成閑極絕緣薄膜(未顯示）。在η型通道高電壓電晶體之一 形成區域中、η型通道低電壓電日日日體之—形成區域中 通道低電壓電日日日體之-形成區域中以及㈣通道高電壓電 晶體之-形成區域中的閘極絕緣薄膜上，分別地構成預定 15形狀的閘極43a、43b、43c以及43d。
•接著，在低濃度下，使用閘極43a作為一光罩將η型雜 質弓I入半導體基板40之表面，用以構成η型通道高電壓電曰 體之輕摻雜祕層44a。再者，在低濃度下，使用閘極Μ曰曰b 作為-光㈣η型雜質係引人p料仏之表面，用以構成η 2〇型通道低電壓電晶體之輕摻雜汲極層44b。 a同樣地，在低濃度下，使用閘極仏作為一光罩將p型 雜質引入η型井42b之表面，用以構成p型通道低電壓電晶體 之輕摻雜沒極層44c。再者，在低濃度下，使用問極视作 為—光罩將P型雜質引人n型井42e之表面，践構成p型通 17 900 逼高電壓電晶體之輕掺雜汲極層44d。 接著，如第5B圖中所示，構成_二氧化石夕薄膜化覆苗 !導體基板40的整個上表面，並進而將-成為石夕化物二 $ 2化秒薄膜46構成於其上。於此具體實施例中，位在該每 1極43b及43e之雙側邊上的側壁，係以二氧切薄膜μ * 及乳化石夕薄膜46所構成’但侧壁可僅以二氧化石夕薄膜與氮 化矽薄膜中之任一者所構成。 接著，將一光阻劑薄膜構成在氮化矽薄膜乜上，並執 W行曝光與顯影用以構成抗⑽47，覆蓋著未構成石夕化物薄 φ 膜的區域，如第5C圖中所示。利用抗触膜47作為光罩將氮 化矽薄膜46及二氧化矽薄膜45非等方性地蝕刻。 藉由該非等方性的蝕刻，低電壓電晶體之閘極及 43c以及其之輕摻雜汲極層44b與4如係露出，以及部分之每 15 —輕摻雜汲極層44a、部分之11型通道高電壓電晶體之閘極 15 4知、部分之每一輕摻雜汲極層44d以及部分之p型通道高電 壓電晶體之閘極43d係分別地經由抗蝕膜47之開口 47&、47b 、47c以及47d露出。在每一閘極43b&43c之側部分上，側 肇 壁（自對準側壁）48係以二氧化矽薄膜45及氮化矽薄膜牝所 構成。 -〇 如第6A及6B®中所示，將開口47a(或開口 47c)構形為 複數之沿著閘極43a(43d)配置的矩形，或可交替地，沿著閘 _ 極43a(43d)構形為狹縫狀。 如第5D圖中所示，在將抗蝕膜47去除之後，構成一光 阻劑薄膜49,覆蓋著p型通道低電壓電晶體之形成區域，以 18 200408137 、#〜為以’在㈣度下將_雜質㈣子植入η型通 道馬電厂《晶體與η商道低電壓電晶體之輕摻雜沒㈣ 4如及44b ’用以分別地構成源極/祕層伽及 抗蝕膜49去除。 考肘 ίο 接著，如第5E圖中所示，構成一光阻劑薄膜51，覆菩 著11 曰型通道低電壓電㈣之形絲域，以及η型通道高電壓 電阳體之㈣區域。卿氮切薄卿與側抛作為光罩 ，接者將Ρ型雜質以離子植人ρ型通道低電㈣晶體與ρ型通 這高電壓電晶體之輕摻雜極層44e及相，用以分別地構 成源極/沒極層池及观。接著將抗姓膜51去除。 15 構成-諸如钻或鑄的金屬薄膜，覆蓋半導體基板做 整個上表面並經熱處理。如此致使金屬薄膜中的金屬原子 與石夕薄膜中的石夕原子互相影響，其中在某種程度上金屬薄 膜與㈣膜係互相接觸’因而分別地在源㈣及極層伽、鳩 、50c及50d，閘極43a、43b、43c及43d上形成石夕化物薄膜 52a、52b、52c、52d、53a、53b ' 53c及53d，如第 5F 圖中 所示。接著藉由蝕刻將金屬薄膜之未反應部分去除。 20 接著’如第5G圖中所示，構成一二氧化石夕薄膜，覆蓋 半導體基板40之整個上表面’作為一層間絕緣薄膜54。 之後，如第5H圖中所示，藉由光微影術構成的接點孔 54h，其係自層間絕緣薄膜54之上表面抵達矽化物薄膜52& 、52b、52c及52d。於此狀況，於高電壓電晶體之形成區域 中，接點孔54h之尺寸因光罩對準所用之邊緣尺寸，而設定
19 200408137 成大於作為石夕化物塊之氮化石夕薄膜46之開口的尺寸。因此 ，接點孔之端部尖端位置係自對準地設定至氮化矽薄膜46 之個別開口的位置。位在高電壓電晶體之形成區域令的每 一接點孔54h，例如，如第7A至7D圖中所示，係為狹縫狀 5或是沿著閘極43a(或是閘極43d)配置的矩形狀。 如第51圖中所示，接點孔54h係以諸如鎢之金屬填注， 用以分別地構成接點插塞55a、55b、55c以及55d。一金屬 薄膜，例如，包括一鈦層、一氮化鈦層、一鋁層以及一氮 化鈦層按此次序層合，接著構成在層間絕緣薄膜54上。接 10著藉由光微影術將金屬薄膜圖案化，用以構成配線。配線 中具體指明的線路56a、56b、56c以及56d，係經由接點插 基55a、55b、55c以及55d與源極/沒極層5〇a、50b、50c及50d 電連接。 如上所述，用於此具體實施例之一半導體元件的製造 15方法，可應用至包括低電壓電晶體與高電壓電晶體混合安 I的一半導體元件的製造方法。同時於此狀況中，可將每 一高電壓電晶體的源極/汲極層與閘極之間的距離製成較 小，因此能夠達成改良半導體元件密度的效果。 (第二具體實施例） 20 第8A至8D圖係為按一製程順序之斷面圖，本發明之一 第二具體實施例的一種半導體元件之製造方法。 首先，如第8A圖中所示，一渠道係構成在一半導體基 板60之一元件隔離區域中，並且該渠道係以一諸如二氧化 矽的絕緣材料填注，用以構成一元件隔離薄膜61。之後， 20 5 元件區域中的半導體基板60之-表面，係接著受到 構成-閘極絕緣薄膜(未顯示）。在間極絕緣薄膜上 閘極62係以-狀圖案由多晶碎所構成。 離2著，雜質係利用閑極62作為一光罩在低的濃度下以 入切體基板60之表面，用以構成輕摻雜汲極層〇 成成為-矽化物塊的一氮化矽薄膜64，例如，厚度為 115奈米，覆蓋半導體基板6〇之整個上| 又… 汉之正個上表面。該氮化矽薄膜 。猎由光微影術以1定形狀加關案化，用以構成一 開口 64a，其中露出部分之閘極62。 10 15
接著，構成一諸如姑或鶴的金屬薄膜，覆蓋半導體基 板60之整個上表面並接著經熱處理。因此，如第犯圖中所 不，在閘極62上係構成—石夕化物薄膜从。接著將金屬薄膜 之未反應部分去除。 構成一諸如二氧化矽（Si〇2)之絕緣材料的一層間絕緣 薄膜67 ’例如，厚度為⑽奈米，覆蓋半導體基板60之整個 上表面。閘極62、氮化石夕薄膜64以及相似物接著係以層間
絕緣薄膜67覆蓋。 接者，如第8C圖中所示，一接點孔67h係藉由光微影術 所構成，其係自層間絕緣薄膜67之上表面抵達輕換雜沒極 20層63。接著，在鬲濃度下將雜質經由接點孔67h以離子植入 輕摻雜沒極層63之表面，用以構成—源極/汲極層63&。於此 狀況中，如第9圖中所示，每一接點孔67h係構形為一矩形 ，並構成複數之接點孔67h俾便沿著閘極62而配置。 接著，如第8D圖中所示，接點孔67h係以諸如鎢的金屬 21 200408137 填注，用以構成一接點插塞67a。具體地，接續地構成一鈦 (Ti)薄膜，例如，厚度為40奈米以及一氮化鈦(TiN)薄膜， 例如，厚度為15奈米，覆蓋半導體基板60之整個上表面， 以及接點孔67h中的壁表面與底部表面係覆以鈦薄膜及氮 5化鈦薄膜。之後，將鎢沉積覆蓋半導體基板60之整個上表 面，從而以鎢填注接點孔67h，並在層間絕緣薄膜67上構成 一鎢薄膜。藉由化學機械拋光(CMP)將鎢薄膜、鈦薄膜以及 氮化鈦薄膜去除，直至露出層間絕緣薄膜67為止。接點插 塞67a係由殘留在接點孔67h中的鎢、鈦薄膜以及氮化鈦薄 1〇 膜所構成。 之後，一金屬薄膜係構成在層間絕緣薄膜67上。該金 屬薄膜係為-層合薄膜，例如，包括一厚度為2〇奈米的欽 薄膜、一厚度為50奈米氮化鈦薄膜、一厚度為500奈米的鋁 薄膜以及一厚度為100奈米的氮化鈦薄膜，其係按此順序層 15合。接著藉由光微影術將金屬薄膜圖案化，用以構成配線 。配線中的一預定線路68，係經由接點插塞67a與源極/汲極 層63a電連接。因而完成半導體元件。 於此具體實施例中，在構成氮化石夕薄膜64及層間絕緣 薄膜67之後，藉由钱刻層間絕緣薄膜67與氮化石夕薄膜料而 2〇構成接點孔67h。藉在輕摻雜汲極層63中經由接點孔67h引 入雜質而構成雜/汲極層63a。因此，源極/汲極層—之尺 寸，係成為與作為石夕化物塊的氮化石夕薄膜Μ中的開口尺寸 相同。因此，能夠將源極/汲極層63a與閘極62之間的距離製 成較傳統紅距離為小，並能夠達到改良轉體之密度。、 22 200408137 第10A至1GL圖係為斷面圖，顯示—種包括— 晶體與-低電壓電晶體之半導體元件之製造方法，其= 用本發明之第二具體實施例之半導體元件的製造方法、應 首先，如第10A圖中所示，渠道係構成在1型石夕丰 體基板7G之元件隔離區域中。該等渠道係以1如二氧化 石夕的絕緣材料填注，用以構成元件隔離薄膜71。 接著，選擇性地將P型雜質或是η型雜f引入 低電壓電晶體之—形成區域中、—p型通道低電壓 形纽域巾叹—p通道高鶴電晶叙— ίο 用以分別地構成—p型井72a、l型井72b以及—戈中 15 凡件區域中半導體基板7〇之表面接著受到氧化，用c以 構成閘極絕緣薄膜(未顯示）。在η型通道高《電晶體之一 形成區域中、η型通道低電壓電日日日體之—形成區域中 通=低^壓電晶體之—形成區域中以及㈣通道高電壓電 中的閘極絕緣薄膜上’分別地構成以預 疋形狀，由多晶矽構成的閘極73a、73b、73c以及73d 20 接著，使用閘極73a作為一光罩將n型雜質係弓丨:半導 體基板70之表面，用以構成_通道高電壓電晶體之輕換雜 汲極層74a。再者，使用閘極73b作為一光罩將η型雜質引入 =:，用以構-型通道低電壓電晶體之_ 同樣地，使用閘極73c作為一光罩將ρ型雜質y'η型井 72b之表面，用以構成ρ型通道低電壓電晶體之輕 層74c。再者’使賴極73d作為—光罩將p型雜㈣丨入。型 23 200408137 井72c之表面，用 極層74d。 以構成p型通道高電壓電晶體之輕摻雜汲 5 第10B圖中所不，構成一二氧化石夕薄膜乃覆蓋半導體 基板70的整個上表面，並進而將_成為魏物塊的氮 缚膜76構成於其上。 / 10 15 20 〜接者’將—光阻劑薄膜構成在氮化石夕薄膜76上，並執 Z曝光與顯影用以構成抗⑽77，覆蓋著未構成魏物薄 解的區域’如第H)C圖中所示。利用抗賴77作為光軍 化”膜76及二氧切薄肋料方性地 藉由°亥非等方性的㈣’露出低電·電晶體之閘極73b 及73C,以及部分之_通道高電屢電晶體之間極73a與部分 之P型通道高電Μ電晶體之_73d係分職經由抗钱膜77 開口 77a、77b而露出。在每一閘極73b及73。之側部分上 ’側壁^係以二氧切薄膜75及氮化㈣膜％所構成。 ^第10D圖中所示，在將抗姓膜77去除之後構成一光 随劑薄膜79,覆蓋著p型通道低電麼電晶體之形成區域，以 及P型通這高電㈣晶體之形成區域。利用氮化碎薄臈顺 則』78作為光罩，在高濃度下將N型雜質以離子植入n型通 道低電壓電晶體中之輕摻雜汲極層爲，用以構成源極/没 極層80b。接著將抗蝕膜79去除。
接著’如第10E圖中所示，構成—光阻劑薄膜81，覆苗 著η曰型通道低電壓電晶體之形成區域，以及n型通道高電: 電晶體之形成區域。湘氮切薄膜76與㈣78作為光罩 接著將Ρ型雜質以離子植入ρ型通道低電壓電晶體之形成
24 10 15 20 ，域中之輕摻雜沒極層74c，用以構成源極/汲極層術。接 者將抗钱膜81去除。 敕構成—諸如钻或鶴的金屬薄膜，覆蓋半導體基板70之 整個j表面並經熱處理。如此致使金屬薄膜中的金屬原子 與矽薄膜中的矽原子互相影響’其中在某種程度上金屬薄 膜與石夕薄膜係互相接觸，因而分職在閘極73a、73b、73c 及73d上形成矽化物薄膜82a、82b、82c、 82d，並分別地在 源極/汲極層8〇b及账上構成魏物薄膜請及咖，如第雨 圖中所示。接著藉由_將金屬薄膜之未反應部分去除。 接著，如第H)G圖中所示，構成—二氧化㈣膜，覆蓋 半導體基板7G之整個上表面，作為m緣薄膜84。 之後，如第10H圖中所示，在層間絕緣薄膜84上構成一 光阻劑賴85，並執行曝光與_影用以提供部分地與位在n 5L通道低電壓電晶體之源極/汲極層嶋上的⑨化物薄膜 83b以及位在ρ型通道低電壓 石夕化物薄膜83 c相配合之開口 電晶體之源極/汲極層80c上的 。通過該等開口非等方性地蝕 刻層間絕緣薄膜84，用以構成接點孔85h，抵達位在n型通 迢低電壓電晶體之形成區域上的石夕化物薄膜娜，以及位在 p型通這低電壓電晶體之形成區域上的石夕化物薄膜83c。接 著將抗姓膜85去除。 接著，如第101圖中所示，在層間絕緣薄膜84上構成一 光阻劑薄膜86，並執行曝光錢以提供部分地與位在η _高電壓電晶體之輕摻雜汲極層74a以及位在ρ型通道 同電壓電晶體之輕摻雜沒極層74d相配合之開口。通過該等
25 5 掖^方性地糊層間絕緣薄膜84,用以構成接點孔雛 -達η型通相電麼電晶體之輕摻雜汲極層以及p型 、逼帽電晶體之輕細及極層7仏接著將抗娜括 於此製程巾，例如’如第u塌中所示，每―接點规 極82^Γ ^爾接點孔係沿著咖叫或是間 冲而配置。可父替地，如第UB圖中所示—接點臟 '、構形為-狹縫’沿著閘極82a(或是間極8冲延伸。 接著’如第_中所示，在層間絕緣薄膜科上構成一 光阻劑薄膜87,並執行曝光與顯·以提供部分地與位在η ^通逼同電壓電晶體之形成區域相配合之開口。接著在言 濃度下將Ν型雜質通過接職8制丨人姉雜祕層心: 以構成源極/汲極層88a。接著將抗蝕膜”去除。 15 "接著如第随圖中所示，在層間絕緣薄膜料上構成一 光阻劑薄獅，並執行曝光錢以提供部分地與p型通 迢咼電壓電晶體之形成區域相配合之開口。接著在高濃度 下將p型雜質通過接點孔86h引入輕摻雜汲極層74d，用以構 成源極/汲極層88d。接著將抗蝕膜89去除。 如第10L圖中所示，分別地以諸如鎢之金屬填注接點孔 20 除 85h及86h，用以構成接點插塞9〇a、9〇b、9〇c及9〇d。之後 ，一金屬薄膜，例如，包括一鈦層、一氮化鈦層、一鋁層 以及一氮化鈦層按此次序層合，構成在層間絕緣薄膜料上 。藉由光微影術將金屬薄膜圖案化，用以構成配線。配線 中，預定的線路91a係經由接點插塞9〇a個別地與11型高電壓 26 電«之雜/汲極層88a連接。線路91b係個別地經由接點 土及夕化物薄膜83b，與11型低電壓電晶體之源極級 :运連接、、泉路91以系個別地經由接點插塞嫩及石夕化物 i膜83c肖p型低電壓電晶體之源極級極層版連接。線路 5 9ld係個別地經由接點插宾版&一 & r- , 亩基90d與P型高電壓電晶體之源極/ 沒極層88d連接。 如上所呪明，此具體實施例之一半導體元件的製造方 法，能夠應用在一種包括低電壓電晶體與一高電壓電晶體 混合安裝的半導體元件的製造方法。同時於此狀況下，能 1〇夠將高電壓電晶體之每一源極/汲極層與閘極間的距離製 成小的，因此能夠達成改良半導體元件的密度的效果。 I：圖式簡單說明1 第1圖係為一斷面視圖，顯示在一傳統式半導體元件中 一高電壓電晶體與配線的一連接部分。 15 第2圖係為一斷面視圖，顯示傳統式半導體元件的另一 實例。 第3A至3D圖係為一斷面視圖，顯示根據本發明之一第 一具體實施例的一種半導體元件之製造方法。 第4圖係為一俯視圖，概略地顯示一氮化矽薄膜與接點 20 孔之一開口形狀的實例。 第5A至51圖係為斷面圖，顯示~種包括一低電壓電晶 體與一高電壓電晶體之半導體元件之製造方法的一實例， 其中應用第一具體實施例之半導體元件的製造方法。 第6A及6B圖，其中每一視圖顯示在第一具體實施例之 27 200408137 高電壓電晶體之一形成區域中，每一開口之形狀的一實例。 第7A至7D圖，其中每一視圖顯示在第一具體實施例之 高電壓電晶體之一形成區域中，每一接點孔之形狀的一實 例。 5 第8A至8D圖係為斷面圖，顯示根據本發明之一第二具 體實施例的一種半導體元件之製造方法。 第9圖係為一俯視圖，概略地顯示接點孔之形狀的一實 例。 第10A至10L圖係為斷面圖，顯示一種包括一低電壓電 10 晶體與一高電壓電晶體之半導體元件之製造方法的一實例 ，其中應用第二具體實施例之半導體元件的製造方法。 第11A至11B圖係為俯視圖，該每一視圖係顯示在第二 具體實施例中每一接點孔之形狀的一實例。 【圖式之主要元件代表符號表】 10…半導體基板 20…半導體基板 11…元件隔離薄膜 21…雜質區域 12…閘極 22…元件隔離薄膜 13…輕摻雜沒極層 23…問極 13a···源極/汲極層 24…輕摻雜汲極層 14…側壁 24a…源極/没極層 15…層間絕緣薄膜 25…氮化矽薄膜 15a···接點插塞 26a，26b…石夕化物薄膜 15h···接點孔 27···層間絕緣薄膜 16…配線 27a…接點插塞 28 200408137 27h···接點孔 28…配線 30…半導體基板 31…元件隔離薄膜 32…閘極 3 3…輕摻雜没極層 33a···源極/汲極層 34…氮化矽薄膜 34a···開口 34b…開口 36a、36b…碎化物薄膜 37…層間絕緣薄膜 37a···接點插塞 37h···接點孔 38…線路 40···ρ型矽半導體基板 41…元件隔離薄膜 42a…ρ型井 42b…η型井 42(：···η型井 43a-43d···閘極 44a-44d···輕摻雜没極層 45…二氧化矽薄膜 46…氮化矽薄膜 47…抗钱膜 47a-47d…開口 48…側壁 49…光阻劑薄膜 50a-50d···源極/沒極層 51…光阻劑薄膜 52a-52d···矽化物薄膜 53a-53d···矽化物薄膜 54…層間絕緣薄膜 54h···接點孔 55a-55d···接點插塞 56a-56d…線路 60…半導體基板 61…元件隔離薄膜 62…閘極 63…輕摻雜沒極層 63a···源極/汲極層 64…氮化石夕薄膜 64a" ·開口 66…矽化物薄膜 67…層間絕緣薄膜 67a···接點插塞 67h···接點孔 68…線路
29 200408137 70···ρ型矽半導體基板 81…光阻劑薄膜 71…元件隔離薄膜 82a-82cl···石夕化物薄膜 72a…ρ型井 83b，83c…矽化物薄膜 72b…η型井 84···層間絕緣薄膜 72c…η型井 85…光阻劑薄膜 73a-73d···閘極 85h…接點孔 74a-74cl···輕摻雜没極層 86…光阻劑薄膜 75…二氧化矽薄膜 86h···接點孔 76…氮化石夕薄膜 87…光阻劑薄膜 77…抗#膜 88a…源極/汲極層 77a，77b···開口 88cl···源極/汲極層 78…側壁 89…光阻劑薄膜 79…光阻劑薄膜 90a-90d…接點插塞 80b、80c…源極/汲極層 91a-91d···線路 30

Claims (1)

  1. 200408137 拾、申請專利範圍： 1. 一種半導體元件，其包括： 一半導體基板； 一閘極’係構成在該半導體基板上； 5 一低濃度雜質層，係在一低濃度下將雜質引入位在 閘極之每一側邊上的半導體基板中而構成； 一第一絕緣薄膜，係至少構成在低濃度雜質層上； 一開口，係配置在該第一絕緣薄膜中，用以露出部 分之低濃度雜質層； 10 一源極/汲極層，係藉由將雜質引入低濃度雜質層 而構成，其所在位置係與在一濃度高於低濃度雜質層的 開口對準； 一石夕化物薄膜，係藉由將源極/没極層之一表面石夕 化而構成； 15 一第二絕緣薄膜，係構成在半導體基板上用以覆蓋 閘極以及第一絕緣薄膜； 一接點孔，其所構成的寬度係大於開口之寬度，其 之位置係與在第二絕緣薄膜中的開口對準，接點孔係自 第二絕緣薄膜之一上表面經由該開口抵達源極/汲極層； 20 一接點插塞，係藉由以一電導體填注接點孔而構成 ;以及 配線，係構成在第二絕緣薄膜上並經由接點插塞與 矽化物薄膜電連接。 2. 如申請專利範圍第1項之半導體元件，其中該第一絕緣 31 200408137 薄膜係由氮化矽所構成，以及第二絕緣薄膜係由二氧化 $夕所構成。 3. —種半導體元件之製造方法，該方法包括以下步驟： 在一半導體基板上構成一閘極； 5 在一低濃度下使用閘極作為光罩將雜質引入半導 體基板中而構成一低濃度雜質層； 在半導體基板及閘極上構成一第一絕緣薄膜，以及 藉由將第一絕緣薄膜圖案化而構成一露出部分之閘極 的開口； 10 藉由在一濃度高於低濃度雜質層之濃度下將雜質 經由開口引入低濃度雜質層而構成一源極/汲極層； 藉由將開口内源極/汲極層之一表面矽化而構成一 矽化物薄膜； 構成一第二絕緣薄膜覆蓋半導體基板之整個上表 15 面； 藉由蝕刻第二絕緣薄膜構成一露出矽化物薄膜的 接點孔，其之寬度大於第一絕緣薄膜之開口的寬度； 藉由以電導體填注接點孔而構成一接點插塞；以及 在第二絕緣薄膜上構成配線，該配線係經由接點插 20 塞與矽化物薄膜電連接。 4. 如申請專利範圍第3項之半導體元件製造方法，其中該 第一絕緣薄膜係由氮化矽所構成，以及第二絕緣薄膜係 由二氧化矽所構成。 5. 如申請專利範圍第3項之半導體元件製造方法，其中在 32 200408137 形成接點孔當中，該第二絕緣薄膜係在第一絕緣薄膜與 第二絕緣薄膜之高蝕刻選擇性的一狀況下接受蝕刻。 6. 如申請專利範圍第3項之半導體元件製造方法，其中該 介於開口與閘極之間的距離係根據一電晶體所需之一 5 耐受電壓而設定。 7. —種半導體元件，其包括： 一半導體基板； 一閘極’係構成在該半導體基板上； 一低濃度雜質層，係在一低濃度下將雜質引入位在 10 閘極之每一側邊上的半導體基板中而構成； 一第一絕緣薄膜，係構成在低濃度雜質層與閘極上； 一開口，係配置在該第一絕緣薄膜中，該開口露出 部分之閘極； 一石夕化物薄膜，係藉由將開口内閘極之一表面石夕化 15 而構成； 一第二絕緣薄膜，係構成在半導體基板上用以覆蓋 閘極以及第一絕緣薄膜； 一接點孔，其係自第二絕緣薄膜之一上表面抵達低 濃度雜質層； 20 一源極/汲極層，係藉由將雜質引入低濃度雜質層 而構成，其所在位置係與在一濃度高於低濃度雜質層的 開口對準； 一接點插塞，係藉由以一電導體填注接點孔而構成 ;以及 33 200408137 配線，係構成在第二絕緣薄膜上並經由接點插塞與 源極/汲極層電連接。 8. 如申請專利範圍第7項之半導體元件，其中該第一絕緣 薄膜係由氮化矽所構成，以及第二絕緣薄膜係由二氧化 5 碎所構成。 9. 一種半導體元件之製造方法，該方法包括以下步驟： 在一半導體基板上構成一閘極； 在一低濃度下使用閘極作為光罩將雜質引入半導 體基板中而構成一低濃度雜質層； 10 構成一第一絕緣薄膜覆蓋半導體基板之一整個上 表面，並接著藉由將第一絕緣薄膜圖案化而構成一露出 部分之閘極的開口； 藉由將開口内部閘極之一表面矽化而構成一矽化 物薄膜； 15 構成一第二絕緣薄膜覆蓋半導體基板之整個上表 面； 構成一接點孔，其係自第二絕緣薄膜之一上表面抵 達低濃度雜質層； 藉由在一濃度高於低濃度雜質層之濃度下將雜質 20 經由接點孔引入低濃度雜質層而構成一源極/汲極層； 藉由以電導體填注接點孔而構成一接點插塞；以及 在第二絕緣薄膜上構成配線，該配線係經由接點插 塞與源極/汲極層電連接。 10. 如申請專利範圍第9項之半導體元件製造方法，其中該 34 第一絕緣薄膜係由氮化矽所構成，以及第二絕緣薄膜係 由二氧化矽所構成。 11. 如申請專利範圍第9項之半導體元件製造方法，其中該 介於接點孔與閘極之間的距離係根據一電晶體所需之 一耐受電壓而設定。 12. —種包括一高電壓電晶體與一低電壓電晶體之半導體 元件之製造方法，該方法包括以下步驟： 在一半導體基板之南電壓電晶體的形成區域中構 成一第一閘極，以及在一半導體基板之低電壓電晶體的 形成區域中構成一第二閘極； 在一低濃度下使用第一閘極作為光罩將雜質引入 半導體基板中而構成一第一低濃度雜質層，以及在一低 濃度下使用第二閘極作為光罩將雜質引入半導體基板 中而構成一第二低濃度雜質層； 構成一第一絕緣薄膜覆蓋半導體基板之一整個上 表面； 在第一絕緣薄膜上構成一抗蝕膜，該抗蝕膜具有一 開口露出整個低電壓電晶體的形成區域，以及位在第一 低濃度雜質層上之部分的第一絕緣薄膜； 藉由非等方性地蝕刻第一絕緣薄膜在第一絕緣薄 膜中構成一開口，以及在第二閘極之每一側邊上構成一 側壁，該開口係與第一低濃度雜質層連通； 去除抗餘層； 藉由使用第一絕緣薄膜與側壁作為光罩，在濃度高 200408137 於第一與第二低濃度雜質層之濃度下將雜質引入第一 與第二低濃度雜質層而分別地在第一低濃度雜質層以 及第二低濃度雜質層中構成一第一源極/汲極層以及一 第二源極/汲極層； 5 藉由將第一源極/汲極層之一表面矽化而構成一第 一石夕化物薄膜，藉由將第二源極/没極層之一表面石夕化 而構成一第二矽化物薄膜； 構成一第二絕緣薄膜覆蓋半導體基板之整個上表 面； 10 構成一第一接點孔，其係自第二絕緣薄膜之一上表 面通過第一絕緣薄膜之開口而抵達第一矽化物薄膜，以 及構成一第二接點孔，其係自第二絕緣薄膜之一上表面 抵達第二矽化物薄膜； 藉由以電導體填注第一與第二接點孔而構成接點 15 插塞；以及 在第二絕緣薄膜上構成配線，該配線係與接點插塞 連接。 13. —種包括一高電壓電晶體與一低電壓電晶體之半導體 元件之製造方法，該方法包括以下步驟： 20 在一半導體基板之高電壓電晶體的形成區域中構 成一第一閘極，以及在一半導體基板之低電壓電晶體的 形成區域中構成一第二閘極； 在一低濃度下使用第一閘極作為光罩將雜質引入 半導體基板中而構成一第一低濃度雜質層，以及在一低 36 200408137 濃度下使用第二閘極作為光罩將雜質引入半導體基板 中而構成一第二低濃度雜質層； 構成一第一絕緣薄膜覆蓋半導體基板之一整個上 表面； 5 在半導體基板上構成一抗蝕膜，該抗蝕膜具有開口 露出整個低電壓電晶體的形成區域，以及位在第一閘極 上之部分的第一絕緣薄膜； 藉由非等方性地蝕刻第一絕緣薄膜在第一絕緣薄 膜中構成一開口，以及在第二閘極之每一側邊上構成一 10 側壁，該開口抵達第一閘極； 去除抗钱層； 藉由使用側壁作為光罩，在濃度高於第二低濃度雜 質層之濃度下將雜質引入第二低濃度雜質層而構成一 第一源極/汲極層； 15 藉由將第一源極/汲極層之一表面矽化而構成一第 一砍化物薄膜，藉由將第一閘極之一表面砍化而構成一 第二矽化物薄膜； 構成一第二絕緣薄膜覆蓋半導體基板之整個上表 面； 20 構成一第一接點孔，其係自第二絕緣薄膜之一上表 面抵達第一矽化物薄膜； 構成一第二接點孔，其係自第二絕緣薄膜之一上表 面抵達第一低濃度雜質層； 藉在濃度高於第一低濃度雜質層之濃度下，將雜質 37 200408137 經由第二接點孔引入第一低濃度雜質層而構成一第二 源極/汲極層； 藉由以電導體填注第一與第二接點孔而構成接點 插塞；以及 5 在第二絕緣薄膜上構成配線，該配線係與接點插塞 連接。
    38
TW092122911A 2002-08-21 2003-08-20 Semiconductor device and manufacturing method for the same TWI239649B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002240540A JP4094376B2 (ja) 2002-08-21 2002-08-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200408137A true TW200408137A (en) 2004-05-16
TWI239649B TWI239649B (en) 2005-09-11

Family

ID=31185195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122911A TWI239649B (en) 2002-08-21 2003-08-20 Semiconductor device and manufacturing method for the same

Country Status (6)

Country Link
US (1) US6830978B2 (zh)
EP (2) EP1391929A3 (zh)
JP (1) JP4094376B2 (zh)
KR (2) KR100939511B1 (zh)
CN (1) CN1259730C (zh)
TW (1) TWI239649B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485384B1 (ko) * 2003-02-03 2005-04-27 삼성전자주식회사 반도체 소자의 제조방법
JP4842592B2 (ja) * 2005-09-02 2011-12-21 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2007220701A (ja) 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置の製造方法、半導体記憶装置の製造方法
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
JP5239548B2 (ja) 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2011077072A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 固体撮像素子及びその製造方法
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR20200111857A (ko) * 2019-03-19 2020-10-05 삼성전자주식회사 반도체 소자
CN112018037B (zh) * 2020-10-16 2021-05-28 晶芯成(北京)科技有限公司 半导体器件的制备方法
KR20220092087A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213201B1 (ko) * 1996-05-15 1999-08-02 윤종용 씨모스 트랜지스터 및 그 제조방법
FR2773266B1 (fr) * 1997-12-31 2001-11-09 Sgs Thomson Microelectronics Structure electronique comprenant des transistors a haute et basse tension et procede de fabrication correspondant
KR100451497B1 (ko) * 1998-12-28 2004-12-09 주식회사 하이닉스반도체 반도체장치의배선형성방법
KR20000044936A (ko) * 1998-12-30 2000-07-15 김영환 씨모스 트랜지스터의 제조 방법
JP2001044294A (ja) * 1999-08-02 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001118933A (ja) 1999-10-20 2001-04-27 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20010039150A (ko) * 1999-10-29 2001-05-15 박종섭 반도체 소자의 트랜지스터 제조방법
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
US6734071B1 (en) * 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
KR100441682B1 (ko) * 2001-06-14 2004-07-27 삼성전자주식회사 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법

Also Published As

Publication number Publication date
EP1391929A2 (en) 2004-02-25
KR100939511B1 (ko) 2010-02-03
KR20040018170A (ko) 2004-03-02
CN1487596A (zh) 2004-04-07
TWI239649B (en) 2005-09-11
KR100941042B1 (ko) 2010-02-10
EP1391929A3 (en) 2009-01-07
EP2131395A1 (en) 2009-12-09
US6830978B2 (en) 2004-12-14
KR20090117673A (ko) 2009-11-12
JP2004079888A (ja) 2004-03-11
JP4094376B2 (ja) 2008-06-04
CN1259730C (zh) 2006-06-14
US20040155297A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US20230268402A1 (en) Semiconductor device with dielectric spacer liner on source/drain contact
TW495856B (en) Merged memory and logic semiconductor device of salicided dual gate structure including embedded memory of self-aligned contact structure and manufacturing method thereof
US5700729A (en) Masked-gate MOS S/D implantation
JP4884397B2 (ja) Ｃｍｏｓｆｅｔ内の歪みを最適化するための方法
TW200901318A (en) Method for selective removal of a layer
JP2000150812A (ja) 強誘電体不揮発性トランジスタおよびその製造方法
KR100941042B1 (ko) 반도체 장치의 제조 방법
JP2002289700A (ja) 半導体素子のデュアルゲート製造方法
US10109638B1 (en) Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate
KR20080021918A (ko) 완전 실리사이드 게이트 구조를 갖는 모스 트랜지스터 및그 제조 방법
TWI240414B (en) A double-gate field effect transistor (DGFET) structure and method of forming such a structure
CN115241129A (zh) 半导体器件及制造方法
KR100657823B1 (ko) 리세스드 게이트를 구비한 반도체 소자 및 그의 제조 방법
KR20090125422A (ko) 반도체 소자의 제조 방법
KR20020037942A (ko) 반도체 소자의 게이트 제조방법
TW200910516A (en) Method of manufacturing semiconductor device and semiconductor device
TW561625B (en) Nonvolatile semiconductor memory device
US7875924B2 (en) Flash memory device and method for fabricating the same
TW538500B (en) Method of manufacturing gate of field effect transistor
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
KR100361521B1 (ko) 반도체 소자의 게이트 제조방법
KR101052865B1 (ko) 반도체 소자의 제조방법
KR20030003341A (ko) 트렌치 게이트를 이용한 트랜지스터 제조방법
KR100564432B1 (ko) 트랜지스터 제조 방법
KR20060099826A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent