TW200402858A - Flexible wiring substrate and method for producing the same - Google Patents
Flexible wiring substrate and method for producing the same Download PDFInfo
- Publication number
- TW200402858A TW200402858A TW092118183A TW92118183A TW200402858A TW 200402858 A TW200402858 A TW 200402858A TW 092118183 A TW092118183 A TW 092118183A TW 92118183 A TW92118183 A TW 92118183A TW 200402858 A TW200402858 A TW 200402858A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- tin
- plating layer
- solder
- flexible wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Description
200402858 玖、發明說明: 【發明所屬之技術領域】 本發明係關於安裝I C或LS I等電子零件之撓性配線| 板及其製造方法。另外,撓性配線基材意指於安裝電子# 件前之FPC與薄膜輸送捲帶等,以及安裝電子零件而切_ 成單一個之個別的薄膜,例如,以電子零件之安裝形式而 言,可列舉TAB(Tape Automated Bonding,捲帶式自動古妾 合)、C0F(Chip On Film ,薄膜覆晶)、CSP(Chip 丄乙6
Package,晶片尺寸封裝)、BGA(Ball Grid Array,球柵陣 列)、// —BGAC# -Ball Grid Array,从一球栅陣歹’J )、FC(Flip Chip,覆晶)、QFP(Quad Flat Package,四面平整封裝) 等。 【先前技術】 隨著電子產業之發達,安裝1C(積體電路)、LSI(大規模 積體電路)等電子零件之撓性配線板之需求急速增加,然 而,由於期望電子機器之小型化、輕量化、高機能化,此 等電子零件之安裝方法最近則採用使用 TAB捲帶、T-BGA 捲帶及ASIC捲帶等之安裝方式。尤其是隨著電子機器之輕 薄短小化,於電子零件中以高密度安裝,同時為了提高電 子零件之可靠度,使用CSP、BGA、/z - BGA之頻率日漸增高, 而該等係於其尺寸大致對應安裝之電子零件大小之基板的 幾乎全面上配置外部連接端子。 該撓性配線基材係例如以下述方式製造。亦即,首先, 於例如聚醯亞胺薄膜等之絕緣基材薄膜上貼付銅箔,於該 6 312/發明說明書(補件)/92-09/92118183 200402858 銅箔表面塗布光阻劑,將欲形成此光阻層以外之配線圖案 以外之部分曝光處理,除去已曝光之光阻層。接著,藉由 蝕刻將除去光阻層部分之銅箔去除,進一步經由除去光阻 層而形成配線圖案。於如此而形成配線圖案之電子零件安 裝用薄膜輸送捲帶中,除去内部引線或錫球端子等之連接 部分,塗布作為電路保護層之焊料-光阻。如此塗布焊料-光阻之後,於屬露出部分之連接端子部分形成錫層,再形 成鎳-金鍍層等。又,隨著電子零件之安裝方式,亦有以錫 -鉛合金代替鎳-金鍍層之情形,但因應國際性的無鉛化, 近年來乃使用錫-鉍合金等取代錫-鉛合金。 例如,於日本專利特開平 1 1 - 2 1 6 7 3號公報中,揭示有 形成錫-鉍合金等之無鉛錫合金鍍皮膜之鍍液及設有皮膜 之電子零件。 然而,施行錫-鉍合金電鍍之時,具有於焊料-光阻附近 異常析出錫-鉍合金鍍層之問題。其原因已知係因焊料-光 阻層之周邊部於電鍍前或電鍍中剝落,錫-鉍鍍層為了覆蓋 發生剝落之區域而析出。 此種異常析出成為使配線圖案之端子之間發生短路,以 及異常析出層剝落後附著於其他部分上而發生短路等品質 上重大問題之原因。又,隨著配線圖案之細間距化及無鉛 化而漸漸採用錫-鉍合金,此問題益趨嚴重。 於是,日本專利特開平 6 - 3 4 2 9 6 9號公報中,揭示了於 電鍍(特別是鍍錫)後設置焊料-光阻之方法。又,於日本專 利特開2 0 0 0 - 3 6 5 2 1號公報中,揭示有如下構造:於圖案整 7 312/發明說明書(補件)/92-09/92118183 200402858 體形成擴散有銅之鍍錫層,形成焊料-光阻層後,設置不含 銅之鍍錫層。 然而,該等公知文獻中,並未觸及錫-鉍合金層異常析 出之問題及其解決方法。 【發明内容】 本發明乃有鑑於該等情事,以提供一種撓性配線基材及 其製造方法為目的,該撓性配線基材可防止焊料-光阻層之 剝離,並防止錫-絲合金鑛層之異常析出。 為達成前述目的,本發明之第1態樣係一種撓性配線基 材,其具備有絕緣基材、形成於該絕緣基材之一面上的配 線圖案、以及覆蓋於該配線圖案之至少端子部以外之表面 上的焊料-光阻層,而於未被上述焊料-光阻層覆蓋之配線 圖案之至少一部份的最表面,設置有錫-鉍合金鍍層,其特 徵為:上述配線圖案,係於由導體所構成之基層上具備有第 1錫鍍層,涵蓋焊料-光阻層覆蓋區域及未覆蓋區域。 於第 1態樣中,由於在焊料-光阻層之周邊部具有作為 下層之第1錫鐘層,故可防止焊料-光阻層之剝離,不會產 生錫-絲合金鍵層之異常析出。 本發明之第2態樣係於第1態樣之撓性配線基材中,於 上述配線圖案未被上述焊料-光阻層所覆蓋之區域設置第 2錫鍍層於上述第1錫鍍層之上,該第2錫鍍層上之至少 一部份區域中具有上述錫-絲合金鑛層。 在第2態樣中,於未被焊料-光阻層覆蓋之第1錫鍍層 上設置第2錫鍍層之際,不會發生焊料-光阻層之剝離,亦 8 312/發明說明書(補件)/92-09/92118183 200402858 不產生錫-祕合金鍵層之異常析出。 本發明之第3態樣係於第1態樣之撓性配線基材中,上 述第1錫鍵層厚度為0.001//m〜0.6/zm。 於第3態樣中,藉由厚度為0.001//m〜0.6//m之第1錫 鍍層來防止錫-鉍合金鍍層之異常析出。 本發明之第4態樣係於第2態樣之撓性配線基板中,上 述第1錫鍍層厚度為〇.〇〇l//m〜0.6#m。 於第4態樣中,藉由厚度為0.001//m〜0.6//m之第1錫 鍍層來防止錫-鉍合金鍍層之異常析出。 本發明之第5態樣係於第1態樣之撓性配線基材中,上 述第1錫鍍層厚度為0.001//Π1〜0.2//m。 於第5態樣中,藉由厚度為0.001/zm〜0.2/zm之第1錫 鍍層來防止錫-鉍合金鍍層之異常析出。 本發明之第6態樣係於第2態樣之撓性配線基材中,上 述第1錫鍵層厚度為0.001/zm〜0.2//m。 於第6態樣中,藉由厚度為0.001#m〜0.2/zm之第1錫 鍍層來防止錫-鉍合金鍍層之異常析出。 本發明之第 7態樣係於第 5或 6態樣之撓性配線基材 中’上述第1錫鍵層於上述焊料-光阻層成形前未做加熱處 理。 於第7態樣中,由於第1錫鍍層薄至0.001//m〜0.2/zm, 即使於設置焊料-光阻層之前未進行加熱處理,亦無發生鬚 晶之虞。 本發明之第8態樣係於第1至6態樣之任一撓性配線基 9 312/發明說明書(補件)/92-09/92118183 200402858 材中,上述配線圖案具有已圖案化之銅層及形成於其上之 第1錫鍍層。 於第8態樣中,經由設置於已形成圖案之銅層上之第1 錫鍍層來防止錫-鉍合金鍍層之析出異常。 本發明之第9態樣係於第7態樣之撓形配線基材中,上 述配線圖案具有已形成圖案之銅層及形成於其上之第1錫 鑛層。 於第9態樣中,經由設置於已圖案化之銅層上之第1錫 鑛層來防止錫-絲合金鑛層之析出異常。 本發明之第 1 0實施態樣係一種撓性配線基材之製造方 法,該撓性配線基材具備有絕緣基材;形成於該絕緣基材 之一面上的配線圖案、以及覆蓋於該配線圖案之至少端子 部以外之表面上的焊料-光阻層,且於未被上述焊料-光阻 層覆蓋之配線圖案之至少一部份的最表面,設置有錫-鉍合 金鍍層,其特徵為包含有:藉由將導體層圖案化而形成上 述配線圖案之基層之步驟;於此基層上形成第1錫鍍層之 步驟;以使此第1錫鍍層之一部份露出後再予以覆蓋的方 式形成焊料-光阻層之步驟;於未被上述焊料-光阻層覆蓋 之上述第1錫鍍層上形成第2錫鍍層之步驟;以及於已形 成此第 2錫鐘層區域之至少一部份設置錫_叙合金嫉層之 步驟。 於第1 0態樣中,形成第1錫鍍層作為焊料-光阻層之基 底,並於設置焊料-光阻層後,設置第2錫鍍層及錫-鉍合 金鍍層,故防止了焊料-光阻層之剝離,並防止錫-鉍合金 10 312/發明說明書(補件)/92-09/92118183 200402858 鍍層之異常析出。 本發明之第1 1態樣係於第1 0態樣中,將上述第 層以Ο.ΟΟΙμπι〜0.6#m之厚度形成。 於第11態樣中,藉由厚度為〇.〇〇1//πι〜0.6//m 錫鐘層來防止錫-絲合金鐘層之異常析出。 本發明之第 1 2態樣之撓性配線基材之製造方法 10態樣中,於形成厚度為0.001//m〜0.2//m之上述 鍍層之步驟後,進行不經加熱處理就形成上述焊料-之步驟。 於第12態樣中,由於第1錫鍍層薄至0.001/zm〜 # m,即使於設置焊料-光阻層之前未進行加熱處理 發生鬚晶之虞。 如上述說明,根據本發明,則於具備有絕緣基材 於該絕緣基材之一面上的配線圖案、以及覆蓋於該 案之至少端子部以外之表面上的焊料-光阻層,且於 述焊料-光阻層覆蓋之配線圖案之至少一部份的最 置有錫-鉍合金鍍層之撓性配線基材中,由於上述配 於由導體所構成之基層上具備有第1錫鍍層,涵I 光阻層覆蓋區域及未覆蓋區域,故具有可提供防止矣 金鍍層異常析出之撓性配線基材及其製造方法之效 【實施方式】 以下,同時說明本發明之一實施形態相關之撓性 材之製造方法及使用例。當然,本發明並不限定於 圖1顯示實施形態1之撓性配線基材之概略平視 312/發明說明書(補件)/92-09/92118183 1錫鍍 之第1 係於第 第1錫 光阻層 0.2 ,亦無 、形成 配線圖 未被上 表面設 線圖案 L焊料-I -鉍合 果。 配線基 該者。 圖,圖 11 200402858 2顯示安裝有電子零件狀態之A-A’剖面圖。 如圖1及圖2所示,本實施形態之撓性配線基材1 0 於屬於T A B捲帶之帶狀絕緣薄膜1 1之一面上,連續地 有多個配線圖案1 2。絕緣薄膜1 1於寬度方向兩側以 間隔具備有移送用鏈輪孔1 3,一般而言,於移送過程 邊安裝1C等之電子零件30,於安裝電子零件30之後 配線圖案1 2--被切斷。此類撓性配線基材1 0有於 電子零件3 0後再——切斷各配線圖案1 2之情形,也 斷各配線圖案1 2後再安裝電子零件3 0之情形。另外 論處於帶狀狀態下之情況或——切斷各配線圖案 12 況,撓性配線基材1 0是否安裝電子零件3 0均可。 又,雖於絕緣薄膜 1 1之寬方向兩端部設有鏈輪孔 但亦可於絕緣薄膜1 1與鏈輪孔1 3 —起形成用以對準 之貫通孔、配合不良封裝體表示、封裝體外形等各種 之貫通孔。 配線圖案1 2具備有連接所安裝之電子零件3 0之元 連接端子1 4與和外部連接之輸入側外部連接端子1 5 出側外部連接端子 1 6,此等以外之區域則以焊料-光 17覆蓋。 此處,絕緣薄膜 1 1可使用除可撓性之外尚同時具 藥品性及耐熱性之材料。相關之絕緣薄膜1 1之材料可 聚酯、聚醯胺、聚醯亞胺等,特別以具有雙苯基骨架 芳香族聚醯亞胺(例如,商品名:優匹磊克司,宇部 (股))為佳。另外,絕緣薄膜1 1之厚度一般為2 5〜1 2 5 312/發明說明書(補件)/92-09/92118183 中, 形成 一定 中一 ,各 安裝 有切 ,不 之情 13, 位置 目的 件側 及輸 阻層 有耐 列舉 之全 興產 β m, 12 200402858 較佳為50〜75// m。 此類絕緣薄膜1 1係於配線圖案1 2之既定區域以鑽孔 形成元件孔1 8。配線圖案1 2之元件側連接端子1 4設置 自元件孔1 8之邊緣部向元件孔1 8内突出,此元件側連 端子1 4例如介由以金(A u )所構成之凸部3 1而連接有 子零件3 0。詳而言之,電子零件3 0具有較元件孔1 8小 外形,並介由設於電子零件30電極32之凸部31而電連 至突出於元件孔1 8内之元件側連接端子1 4。 一般而言,於形成在絕緣薄膜1 1中之元件孔1 8及鏈 孔1 3等所形成之一面,配線圖案1 2具備基層2 1,將由 或鋁構成之導電體箔等之導體層20圖案化。此類成為基 2 1之導體層2 0可於絕緣薄膜1 1上直接層合,或介由接 劑層以熱壓著等方法形成。導體層2 0之厚度例如6〜7 0 // m,較佳為8〜3 5 // m。導電體箔所構成之導體層2 0以 箔為佳。 另外,亦可不於絕緣薄膜 1 1上設置導電體箔,而是 導電體箔上塗布例如聚醯亞胺先驅體,使其燒結而做成 聚醯亞胺構成之絕緣薄膜。 又,設置於絕緣薄膜1 1上之導體層2 0係以光蝕刻法 圖案化成含有元件側連接端子1 4、輸入側外部連接端子 及輸出側外部連接端子1 6之基層21。亦即,於塗布光 之後,介由光罩將光阻層以蝕刻液化學溶解(蝕刻處理 而除去,再將光阻層於鹼液等中溶解除去,藉此將導電 箔圖案化而做成基層2 1。 312/發明說明書(補件)/92-09/92118183 器 成 接 電 之 接 輪 銅 層 著 銅 於 由 而 15 阻 ) 體 13 200402858 另外,於絕緣薄膜 1 1上之寬度方向兩側,連接著基層 2 1而圖案化有分別涵蓋輸入側外部連接端子1 5及輸出側 外部連接端子1 6之鉛鍍層2 2及將該等互相導通之導通部 2 3。此等係於後述之電鍍時所使用者,形成於之後可除去 之區域中。 其次,於此類經由蝕刻而圖案化之基層 2 1上,涵蓋全 面而形成第1錫鍍層24。此處,第1錫鍍層24只要具有 0.001/zm以上(較佳為0.001//m〜0.6//m)之厚度即可, 其形成方法等並無限制。雖較佳為厚度0. 0 01 // m〜0. 2 // m, 更佳為厚度0 . 0 1 // m〜0. 0 9 // m之所謂閃錫鍍層,但並不限 定於此。另外,閃錫鍍層以非電解電鍍或電解電鍍形成ώ 此處,藉由使第1錫鍍層24薄至0.001//m〜0.2/ζιη,即 使不經過加熱處理使銅擴散之步驟亦無發生鬚晶之虞。另 外,雖可推定於其後形成焊料-光阻層之際,經由加熱處理 使銅最終仍擴散至第1錫鍍層2 4中,但其優勢在於,於設 置焊料-光阻層前無需於例如8 0〜1 5 0 °C下進行加熱處理。 其次,於此種經圖案化之基層21及第1錫鍍層24上塗 布焊料-光阻材料塗布液,經由既定之圖案化而形成焊料-光阻層1 7。 更且,於未被焊料-光阻層17覆蓋之第1錫鍍層24上, 亦即於元件側連接端子1 4、輸入側外部連接端子1 5及輸 出側外部連接端子1 6上,形成第2錫鍍層2 5,再進一步 形成錫-鉍合金鍍層2 6。具體而言,於元件側連接端子1 4 及輸出側外部連接端子1 6上,第1錫鍍層2 4之上僅設有 14 312/發明說明書(補件)/92-09/92118183 200402858 第2錫鍍層25,於輸入側外部連接端子15上,第1錫鍍層24 上設有第2錫鍍層25,其上再進一步設置錫-鉍合金鍍層26。 本實施形態中,第2錫鍵層2 5係以非電解電鑛形成。 此鍍層例如於硫酸液、過硫酸鹼液等中進行電鍍前處理 後,使用硼氟化錫浴進行即可。另外,亦可不以非電解電 鍍,而是以後述之電解電鍍形成。 形成此種第2錫鍍層 25之後,以電解錫系合金電鍍方 法,於寬度方向一方側之輸入側外部連接端子1 5形成錫_ 鉍合金鍍層2 6。參照圖3及圖4說明用以實施形成此種錫 -鉍合金鍍層26之電鍍裝置之一例。 如圖3及圖4所示,電鍍裝置40具有保持電鍍液41之 電鍍槽42及設置於該電鍍槽42内且構成陽極之電極43。 又,電鍍槽 4 2之構成為,使本實施形態之撓性配線基 材1 0之連續絕緣薄膜1 1 (亦即於表面基層2 1上設有第1 錫鍍層2 4及第2錫鍍層2 5之連續絕緣薄膜1 1 )浸潰於電 鍍液4 1中並呈直立於其内部之狀態,以大約矩形剖面形狀 構成延伸於長度方向之導管狀,以未圖示之搬送機構進行 連續搬送。換句話說,電鍍槽 4 2長度方向兩側之壁 4 2 a 上分別設置有開縫部4 2 b,絕緣薄膜1 1自此電鍍槽4 2長 度方向一方之壁42a上所設之開縫部42b,於電鍍槽42内 寬度方向之大致中央部之長度方向進行搬送,經由設於另 一方之壁4 2 a上所設之開縫部4 2 b而搬送至電鍍槽4 2之外 側。另外,此電鍍槽4 2以未圖示之循環裝置供應新鮮電鍍 液,使液面高怪常維持於一定之位置。 15 312/發明說明書(補件)/92-09/92118183 200402858 於電鍍裝置4 0中,陰極係構成撓性配線基材1 0之配線 圖案12的基層21之導體層20,此導體層20介由鉛鍍層 2 2,例如導通於設在電鍍槽4 2外側之筒狀接觸構件4 5, 接觸構件4 5則分別連接於電源4 6。其中,電源4 6係對電 極4 3與接觸構件4 5之間施加脈衝電壓等電壓者,例如具 備有直流電源4 7與斷路器4 8。當然,電源4 6並不限定於此。 藉由使用此種電鍍裝置4 0,可簡易地僅於撓性配線基材 1 0之寬度方向一方側設置錫-鉍合金鍍層2 6,但當然並不 限定於此,例如亦可將未電鍍之區域遮蔽並施以電鍍。又, 當然亦有於全面設置錫-鉍合金鍍層2 6之情形。 另外,於本實施形態中,锡-絲合金鐘層 2 6係以錫-絲 合金(鉍濃度為5〜2 0 %左右)形成。錫-鉍合金被期待用作 無鉛焊料,藉由使鉍濃度為 5〜2 0 %之高濃度,可得到與鉛 焊料具同等融點之鍍層。 又,於此種施行錫-鉍合金電鍍之電鍍裝置40中,電鍍 液41之鉍析出成為錫-鉍合金鍍層26,故有必要於電鍍液 41中補充鉍化合物,以形成具恆常一定鉍濃度之錫-鉍合 金鍍層2 6。該鉍化合物例如可列舉烷基磺酸系或烷基醇磺 酸系之3價鉍化合物。經由將此類鉍化合物補充於電鍍液 4 1中,可簡易地形成以固定鉍濃度(約5〜2 0 % )組成之錫-絲合金鐘層2 6。 另外,於以上說明之實施形態中,係於第 1錫鍍層 24 上設置第2錫鍍層 25,並於其一部份上設置錫-鉍合金鍍 層26,但亦可於第2錫鐘層25之全面上設置錫-麵合金鍵 16 312/發明說明書(補件)/92-09/92118183 200402858 層2 6。 又,第2錫鍍層25不一定要設置,亦可於第1錫鍍層 24之焊料-光阻層17未覆蓋區域之全面或一部份區域,直 接設置錫-絲合金鍵層26。 不論何種情形,由於均涵蓋焊料-光阻層1 7覆蓋區域及 未覆蓋區域而設置第1錫鍍層2 4,故防止了設置錫-鉍合 金鍵層26之際之異常析出。 另外,本實施形態中係例示 TAB捲帶為撓性配線基材 1 0,但當然不限定於此,本發明可應用於T-BGA( Tape Bal 1 GridArray,捲帶式球柵陣列)捲帶、捲帶CSPCChipSize Package,晶片尺寸封裝)、ASIC ( Application Specific Integrated Circuit,特殊應用積體電路)捲帶等之各種 半導體封裝體。 又,如上所述,在設置焊料-光阻層1 7之前形成作為基 底之第1錫鍍層2 4,由於其係如上述設成很薄,特別於以 非電解電鍍形成時,可減低製造步驟上之負擔。另一方面, 雖可考慮例如於焊料-光阻層 1 7之邊界設置錫-鉍合金鍍 層2 6以取代第1錫鍍層2 4之設置,但其必須以電解電鍍 形成而將步驟複雜化,且錫-鉍之共晶點僅有1 3 9 °C,於黏 晶時有使焊料-光阻層1 7偏離之虞。 (實施例1 ) 如上所述,於銅所構成之基層2 1上以0 . 3 /z m之厚度 設置第1錫鍍層2 4及T A B捲帶撓性配線基材1 0之配線圖 案1 2,加熱處理後,於元件側連接端子1 4、輸入側外部連 17 312/發明說明書(補件)/92-09/92118183 200402858 接端子1 5及輸出側外部連接端子1 6以外之部分上設置焊 料-光阻層1 7,其後進行燒結,再於元件側連接端子1 4、 輸入側外部連接端子1 5及輸出側外部連接端子1 6上以非 電解電鍍設置厚度0.50//m之第2錫鍍層25。 更且,涵蓋第2錫鍍層25之全面,形成由錫-絲合金(絲 16重量%)所構成、6/zm厚之錫-絲合金鍵層26。 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-光 阻層1 7周邊部附近,結果並無觀察到錫-鉍合金之異常析 出。又,由於此處於設置焊料-光阻層1 7之前經加熱處理, 未發生鬚晶。 (實施例2 ) 除了於基層21上設置0.05#m厚之第1錫鍍層24後未 經加熱處理外,其餘均同實施例1進行。 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-光 阻層1 7周邊部附近,結果並無觀察到錫-鉍合金之異常析 出。又,此處雖於設置焊料-光阻層1 7之前未經加熱處理, 但由於使第1錫鐘層24之厚度薄至0.05//m,故未發生鬚 晶。 (實施例3 ) 除了未設置第2錫鍍層25而於第1錫鍍層24上涵蓋全 面地形成由錫-絲合金(絲16重量%)所構成、6//m厚之 錫-鉍合金鍍層2 6之外,其餘均同實施例2地進行。 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-光 阻層1 7周邊部附近,結果並無觀察到錫-鉍合金之異常析 18 312/發明說明書(補件)/92-09/92118183 200402858 出。又,與實施例2相同,未發生鬚晶。 (實施例4 ) 使用上述之電鍍裝置40,僅於寬度方向一方側之輸入 外部連接端子1 5及輸出側外部連接端子1 6形成錫-鉍合 鍍層2 6,除此之外其餘均同實施例2地進行。 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-阻層1 7周邊部附近,結果並無觀察到錫-絲合金之異常 出。又,與實施例2相同,未發生鬚晶。 (實施例5 ) 使用上述之電鍍裝置40,僅於寬度方向一方側之輸入 外部連接端子1 5及輸出側外部連接端子1 6形成錫-絲合 鍍層2 6,除此之外其餘均同實施例3地進行。 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-阻層1 7周邊部附近,結果並無觀察到錫-鉍合金之異常 出。又,與實施例3相同,未發生鬚晶。 (比較例1 ) 於實施例1中,除了在基層21上未設有第1錫鍍層 的情況下設置焊料-光阻層1 7之外,其餘均同樣進行。 以顯微鏡觀察如此形成之錫-絲合金鐘層 2 6之焊料-阻層1 7周邊部附近,結果觀察到異常析出,且觀察到端 之間之短路現象。 (比較例2 ) 於實施例2中,除了在基層21上未設有第1錫鍍層 的情況下設置焊料-光阻層1 7之外,其餘均同樣進行。 312/發明說明書(補件)/92-09/92118183 側 金 光 析 側 金 光 析 24 光 子 19 24 200402858 以顯微鏡觀察如此形成之錫-鉍合金鍍層 2 6之焊料-光 阻層1 7周邊部附近,結果觀察到異常析出,且觀察到端子 之間之短路現象。 【圖式簡單說明】 圖 1係本發明實施形態 1之撓性配線基材之概略平視 圖。 圖 2係於圖1之撓性配線基材安裝有電子零件狀態之 A - A ’剖面圖。 圖3係顯示用以實施本發明之電解錫系合金電鍍方法之 電鍍裝置之概略立體圖。 圖4係顯示實施本發明之電解錫系合金電鍍方法之狀態 之概略圖。 (元件符號說明) 10 撓性配線基材 11 絕緣薄膜(絕緣基材) 12 配線圖案 13 鏈輪孔 14 元件側連接端子 15 輸入側外部連接端子 16 輸出側外部連接端子 17 焊料-光阻層 18 元件孔 2 0 導體層 2 1 基層 20 312/發明說明書(補件)/9109/92118183 200402858 22 鉛鍍層 23 導通部 24 第1錫鍍層 25 第2錫鍍層 26 錫-絲合金鑛層 30 電子零件 3 1 凸部 3 2 電極 40 電鍍裝置 41 電鍍液 42 電鍍槽 42a 壁 42b 開縫部 4 3 電極 45 接觸構件 4 6 電源 4 7 直流電源 48 斷路器 312/發明說明書(補件)/92-09/92118183
Claims (1)
- 200402858 拾、申請專利範圍: 1 . 一種撓性配線基材,其具備有絕緣基材、形成於該絕 緣基材之一面上的配線圖案以及覆蓋於該配線圖案之至少 端子部以外之表面上的焊料-光阻層,而於未被上述焊料-光阻層覆蓋之配線圖案之至少一部份的最表面,設置有錫-鉍合金鍍層,其特徵為: 上述配線圖案,係於由導體所構成之基層上具備有第1 錫鍍層,涵蓋焊料-光阻層覆蓋區域及未覆蓋區域。 2 .如申請專利範圍第1項之撓性配線基材,其中,於上 述配線圖案未被上述焊料-光阻層所覆蓋之區域,設置第2 錫鍍層於上述第1錫鍍層之上,該第2錫鍍層上之至少一 部份區域中具有上述錫-鉍合金鍍層。 3 .如申請專利範圍第1項之撓性配線基材,其中,上述 第1錫鍍層厚度為0.001//m〜0.6/zm。 4 .如申請專利範圍第2項之撓性配線基板,其中,上述 第1錫鍍層厚度為0.001//m〜0.6//m。 5 .如申請專利範圍第1項之撓性配線基材,其中,上述 第1錫鍵層厚度為O.OOlAm〜0.2//Π1。 6 .如申請專利範圍第2項之撓性配線基材,其中,上述 第1錫鍍層厚度為0.001//m〜0.2//Π1。 7 .如申請專利範圍第5或6項之撓性配線基材,其中, 上述第1錫鐘層於上述焊料-光阻層成形前未做加熱處理。 8.如申請專利範圍第1至 6項中任一項之撓性配線基 材,其中,上述配線圖案具有已圖案化之銅層及形成於其 22 312/發明說明書(補件)/92-09/92118183 200402858 上之第1錫鍍層。 9 .如申請專利範圍第7項之撓性配線基材,其中,上 配線圖案具有已圖案化之銅層及形成於其上之第 1錫 層。 1 0 . —種撓性配線基材之製造方法,其具備有絕緣 材、形成於該絕緣基材之一面上的配線圖案、以及覆蓋 該配線圖案之至少端子部以外之表面上的焊料-光阻層, 於未被上述焊料-光阻層覆蓋之配線圖案之至少一部份 最表面,設置有錫-鉍合金鍍層,其特徵為包含有: 藉由將導體層圖案化而形成上述配線圖案之基層之 驟; 於此基層上形成第1錫鍍層之步驟; 以使此第1錫鍍層之一部份露出後再予以覆蓋的方式 成焊料-光阻層之步驟; 於未被上述焊料-光阻層覆蓋之上述第1錫鍍層上形 第2錫鍍層之步驟;以及 於已形成此第 2錫鍍層區域之至少一部份設置錫-鉍 金鑛層之步驟。 1 1 .如申請專利範圍第 1 0項之撓性配線基材之製造 法,其中,將上述第1錫鍍層以0.001//m〜0.6/zm之厚 形成。 1 2.如申請專利範圍第 1 0項之撓性配線基材之製造 法,其中,於形成厚度為0.001//m〜0.2/zm之上述第1 鍍層之步驟後,進行不經加熱處理就形成上述焊料-光阻 述 鍍 基 於 且 的 步 形 成 合 方 度 方 錫 層312/發明說明書(補件)/92-09/92118183 23 200402858 之步驟。 312/發明說明書(補件)/92-09/92118183
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002195043 | 2002-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200402858A true TW200402858A (en) | 2004-02-16 |
TWI249233B TWI249233B (en) | 2006-02-11 |
Family
ID=30112326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092118183A TWI249233B (en) | 2002-07-03 | 2003-07-03 | Flexible wiring substrate and method for producing the same |
Country Status (5)
Country | Link |
---|---|
US (2) | US7425683B2 (zh) |
KR (1) | KR100705637B1 (zh) |
CN (1) | CN100356535C (zh) |
TW (1) | TWI249233B (zh) |
WO (1) | WO2004006325A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100705637B1 (ko) * | 2002-07-03 | 2007-04-10 | 미츠이 긴조쿠 고교 가부시키가이샤 | 플렉시블 배선 기재 및 그 제조 방법 |
JP4828884B2 (ja) * | 2005-07-26 | 2011-11-30 | 株式会社東芝 | プリント回路配線基板、及び電子機器 |
WO2007086568A1 (ja) * | 2006-01-30 | 2007-08-02 | Kyocera Corporation | 樹脂フィルム、接着シート、配線基板および電子装置 |
US7462509B2 (en) * | 2006-05-16 | 2008-12-09 | International Business Machines Corporation | Dual-sided chip attached modules |
TW200822824A (en) * | 2006-09-05 | 2008-05-16 | Mitsui Mining & Amp Smelting Co Ltd | Printed wiring board |
JP2008198738A (ja) * | 2007-02-09 | 2008-08-28 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
KR20090067744A (ko) * | 2007-12-21 | 2009-06-25 | 엘지전자 주식회사 | 연성 필름 |
KR100896439B1 (ko) * | 2007-12-26 | 2009-05-14 | 엘지전자 주식회사 | 연성 필름 |
KR100939550B1 (ko) * | 2007-12-27 | 2010-01-29 | 엘지전자 주식회사 | 연성 필름 |
KR100947607B1 (ko) * | 2007-12-27 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
KR100889002B1 (ko) * | 2007-12-27 | 2009-03-19 | 엘지전자 주식회사 | 연성 필름 |
KR100947608B1 (ko) * | 2007-12-28 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
JP2009283574A (ja) * | 2008-05-20 | 2009-12-03 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
CN101853835B (zh) * | 2009-04-03 | 2012-10-03 | 南茂科技股份有限公司 | 倒装芯片封装的制造方法 |
KR102090716B1 (ko) * | 2013-08-07 | 2020-04-16 | 삼성디스플레이 주식회사 | 폴더블 표시 장치 및 폴더블 표시 장치 제조 방법 |
KR102257253B1 (ko) | 2015-10-06 | 2021-05-28 | 엘지이노텍 주식회사 | 연성기판 |
CN109427698B (zh) | 2017-09-04 | 2023-08-29 | 恩智浦美国有限公司 | 组装qfp型半导体器件的方法 |
TW201919166A (zh) * | 2017-11-09 | 2019-05-16 | 瑞鼎科技股份有限公司 | 薄膜覆晶封裝結構 |
WO2020203135A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 伸縮性実装基板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5320272A (en) * | 1993-04-02 | 1994-06-14 | Motorola, Inc. | Tin-bismuth solder connection having improved high temperature properties, and process for forming same |
JPH06342969A (ja) | 1993-06-02 | 1994-12-13 | Seiko Epson Corp | フレキシブル回路基板およびその製造方法 |
JPH1121673A (ja) * | 1997-07-07 | 1999-01-26 | Ishihara Chem Co Ltd | 鉛フリーの無電解スズ合金メッキ浴及びメッキ方法、並びに当該無電解メッキ浴で鉛を含まないスズ合金皮膜を形成した電子部品 |
JP3061613B2 (ja) * | 1998-05-11 | 2000-07-10 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 |
US6150071A (en) * | 1998-10-15 | 2000-11-21 | 3M Innovative Properties Company | Fabrication process for flex circuit applications |
US6320135B1 (en) * | 1999-02-03 | 2001-11-20 | Casio Computer Co., Ltd. | Flexible wiring substrate and its manufacturing method |
JP3076342B1 (ja) * | 1999-11-11 | 2000-08-14 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 |
KR100705637B1 (ko) * | 2002-07-03 | 2007-04-10 | 미츠이 긴조쿠 고교 가부시키가이샤 | 플렉시블 배선 기재 및 그 제조 방법 |
KR101012239B1 (ko) * | 2002-11-27 | 2011-02-08 | 스미토모 베이클리트 컴퍼니 리미티드 | 회로 기판, 다층 배선판, 회로 기판의 제조 방법 및 다층배선판의 제조 방법 |
KR100773532B1 (ko) * | 2006-11-22 | 2007-11-05 | 삼성에스디아이 주식회사 | 센서가 내장된 모노폴라형 막-전극 어셈블리 |
-
2003
- 2003-07-01 KR KR1020047021223A patent/KR100705637B1/ko not_active IP Right Cessation
- 2003-07-01 CN CNB038156911A patent/CN100356535C/zh not_active Expired - Fee Related
- 2003-07-01 WO PCT/JP2003/008354 patent/WO2004006325A1/ja active Application Filing
- 2003-07-01 US US10/519,486 patent/US7425683B2/en not_active Expired - Fee Related
- 2003-07-03 TW TW092118183A patent/TWI249233B/zh not_active IP Right Cessation
-
2008
- 2008-02-28 US US12/039,073 patent/US7830667B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1666327A (zh) | 2005-09-07 |
US7830667B2 (en) | 2010-11-09 |
WO2004006325A1 (ja) | 2004-01-15 |
KR20050010976A (ko) | 2005-01-28 |
TWI249233B (en) | 2006-02-11 |
US20080174975A1 (en) | 2008-07-24 |
US20060163718A1 (en) | 2006-07-27 |
KR100705637B1 (ko) | 2007-04-10 |
CN100356535C (zh) | 2007-12-19 |
US7425683B2 (en) | 2008-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830667B2 (en) | Flexible wiring substrate and method for producing the same | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
US5081562A (en) | Circuit board with high heat dissipations characteristic | |
US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
TWI815963B (zh) | 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置 | |
EP0373241A1 (en) | Film carrier and method of manufacturing same | |
CN1329979C (zh) | 电子部件封装用薄膜载带及其制造方法 | |
TWI409889B (zh) | 半導體裝置及其製造方法 | |
TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
KR100589071B1 (ko) | 프린트 배선 기재 및 전해 주석계 합금 도금 방법 | |
KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
JP4219266B2 (ja) | 配線基板の製造方法 | |
JP3562810B2 (ja) | フレキシブル配線基材及びその製造方法 | |
JPH05183017A (ja) | Tab用テープキャリア | |
JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
KR100531223B1 (ko) | 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
JP2005183587A (ja) | プリント配線基板の製造方法および半導体装置 | |
JPH1168271A (ja) | 高純度銅配線基板 | |
JP3507461B2 (ja) | 錫−ビスマス合金メッキ装置及びメッキ方法 | |
EP0408768A1 (en) | Chip carrier | |
Yoshioka et al. | 5 Tape carrier and development trend | |
JPH01136345A (ja) | バンプ付テープキャリヤの製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |