JPH1168271A - 高純度銅配線基板 - Google Patents

高純度銅配線基板

Info

Publication number
JPH1168271A
JPH1168271A JP22901697A JP22901697A JPH1168271A JP H1168271 A JPH1168271 A JP H1168271A JP 22901697 A JP22901697 A JP 22901697A JP 22901697 A JP22901697 A JP 22901697A JP H1168271 A JPH1168271 A JP H1168271A
Authority
JP
Japan
Prior art keywords
copper
purity
wiring board
copper wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22901697A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Hajime Murakami
村上  元
Norio Okabe
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP22901697A priority Critical patent/JPH1168271A/ja
Publication of JPH1168271A publication Critical patent/JPH1168271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 容易に銅配線ピッチの微細化が図れ、温度サ
イクルの信頼性が向上し、エレクトロマイグレーション
を低減し、めっき異常析出を防止する高純度銅配線基板
を提供する。 【解決手段】 ポリイミドフィルム6上に半導体素子9
と接続される所定の銅配線2を有し、銅配線2は、9
9.99重量%以上の純度の銅配線であり、電解銅箔、
電気銅めっき、または無電解銅めっきによって形成され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、銅配線を有する銅
配線基板に関し、特に、高純度の銅配線を有する半導体
素子搭載用の高純度銅配線基板に関する。
【0002】
【従来の技術】従来から、有機プリント配線基板、有機
フレキシブル配線基板、セラミック基板、ビルドアップ
多層配線基板、TAB(Tape Automated Bonding)テー
プ、ベアチップ搭載用インターポーザ、半導体素子を搭
載する配線基板に金属ボール端子を格子状に配列したパ
ッケージ構造のBGA(Ball Grid array)用配線基
板、および半導体素子を搭載する配線基板が半導体素子
とほぼ同じ大きさのパッケージのCSP(Chip Scale P
ackage)用配線基板などの高密度配線基板は、電解銅箔
による99.90〜99.95重量%、また無酸素圧延
銅箔による99.990〜99.995重量%の純度の
銅配線材料などが用いられている。
【0003】電解銅箔は、円形のステンレス電解ドラム
に銅めっきを形成し、一定の厚さのめっきにしてから、
これをドラムから剥離して製造され、99.95重量%
程度の純度の銅箔を連続して得ることができる。
【0004】圧延銅箔は、電解銅板を鋳造して長い板形
状とし、さらにこれを連続圧延して製造される。この場
合、溶解銅の鋳造時に、酸素などの活性ガスの成分を還
元性雰囲気で脱ガスして、銅箔を高純度化できるので、
電解銅箔より高い純度の銅箔を製造することができる。
この製造法は、通常、純度が99.990〜99.99
5重量%の銅箔を製造するときに多く使用されている。
【0005】また、ビルドアップ配線基板の銅配線で
は、銅めっき液から直接電気めっきして配線を形成す
る。
【0006】さらに、主にセラミック基板などに用いら
れる銅の蒸着では、蒸着原料の銅の純度が通常99.9
9重量%なので、析出蒸着薄膜の純度は通常99.99
重量%以下となるが、この方法では、蒸着原料の銅の純
度を高くすることによって、99.9999重量%クラ
スの蒸着膜を容易に得ることができる。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の電解銅箔の場合には、電解液に次第に不
純物が蓄積され、まためっき添加剤の共析および酸素ガ
スの共析のため、99.95重量%の純度が限界とな
り、この様な99.99重量%未満の電解銅箔では、純
度の高い無酸素銅圧延箔や蒸着による銅配線と比較し
て、最小線幅形成性、最小スペース形成性、および配線
側面の平滑性が低下するという問題があった。また、電
気銅めっき配線では、配線基板を直接めっき液に入れて
めっきするため、前工程の不純物や有機配線材料からの
不純物が混入しやすく、製造工程において特別な高純度
化管理をしない限り、製造される銅配線は、99.9重
量%程度の純度にしかならない。また、無電解銅めっき
においても、前工程からの不純物の混入などによって、
製造される銅配線の純度は、99.99重量%未満にし
かならない。
【0008】図3は、銅配線の断面を示す。図3におい
て、銅の純度が低下すると、不純物の不均一溶解作用
で、エッチング側面のエッチングファクタE
【数1】 E=(a−b/2)/t が低下し、銅配線側面が基板平面に対して斜めになり、
銅配線の配線幅と間隔を小さくできないため、銅配線基
板上での微細配線の形成を困難なものにするという問題
があった。
【0009】以下に示す表1は、この様な結果をまとめ
たものである。
【表1】
【0010】また、従来の電解銅箔を使用した銅配線、
電気銅めっき配線、および無電解銅めっき配線による
と、銅の純度が低いため、粗さが大きくなり、配線面へ
の金めっきなどの機能めっきの形成に障害が起こるとい
う問題があった。即ち、銅配線の粗れた突起部分への電
流の集中によって、めっきの異常析出が発生しやすくな
り、この異常析出は針状結晶の析出を伴うため、配線間
の短絡を生じ、これを回避するため配線間隔を広げなけ
ればならず、小型化が図れないという問題があった。
【0011】さらに、銅配線間に直流電圧が印加される
と、銅配線の側面の粗れによって、針状結晶の突起部分
を起点として電流の集中によるエレクトロマイグレーシ
ョンが発生し、配線の短絡を生じるという問題があっ
た。
【0012】また、従来の電解銅箔を使用した銅配線に
よると、銅の純度が低いため、結晶粒界の酸素の影響に
よって粒界の銅原子の結合が弱くなり、ここに屈曲の応
力が集中して破断し、銅配線の屈曲性が低下するという
問題があった。さらに、この屈曲性の低下によって、温
度サイクル試験における1000サイクルの耐久性の要
求に対して、約300サイクルで断線を起こしてしまう
という問題があった。
【0013】この様な、純度の低い銅配線の劣性は、表
1に示すように、電解銅箔、圧延銅箔蒸着薄膜などの全
ての銅配線に共通しており、銅箔の純度の向上が微細線
の形成には非常に重要であることが判明した。特に、従
来の電解銅箔の場合には、量産されている電解銅箔の純
度が低いという問題があった。
【0014】従って、本発明の目的は、銅配線の純度を
99.99重量%以上とし、微細配線の形成を容易に
し、機能めっきにおける異常析出を防止し、耐マイグレ
ーション性を向上させた高純度銅配線基板を提供するこ
とである。
【0015】また、本発明の目的は、温度サイクル試験
において、高い温度サイクル信頼性を得ることができる
高純度銅配線基板を提供することである。
【0016】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、基板上に所定の配線層を有する高
純度銅配線基板において、配線層は、99.99重量%
以上の純度の銅配線層であることを特徴とする高純度銅
配線基板を提供する。
【0017】また、本発明は、以上に述べた目的を実現
するため、絶縁フィルム上に所定の配線層を有する高純
度銅配線基板において、配線層は、絶縁フィルム上に形
成された電解銅箔を2.2以上のエッチングファクタの
エッチングによって形成された所定のパターンを有する
ことを特徴とする高純度銅配線基板を提供する。
【0018】また、本発明は、以上に述べた目的を実現
するため、絶縁フィルム上に所定の配線層を有する高純
度銅配線基板において、配線層は、絶縁フィルム上に形
成された電気銅めっきを2.5以上のエッチングファク
タのエッチングによって形成された所定のパターンを有
することを特徴とする高純度銅配線基板を提供する。
【0019】また、本発明は、以上に述べた目的を実現
するため、絶縁フィルム上に所定の配線層を有する高純
度銅配線基板において、配線層は、絶縁フィルム上に形
成された無電解銅めっきを2.5以上のエッチングファ
クタのエッチングによって形成された所定のパターンを
有することを特徴とする高純度銅配線基板を提供する。
【0020】
【発明の実施の形態】以下本発明の高純度銅配線基板を
詳細に説明する。上記表1から解るように、銅配線基板
において、銅配線の銅の純度と微細配線形成の関係を調
べた結果、銅の純度が99.99重量%未満では、銅配
線基板に微細配線を形成することが困難であることが解
った。以下に、銅配線の銅の純度と微細配線形成の関係
について詳述する。
【0021】上述したように、銅配線の銅の純度が低下
すると、銅配線側面が基板平面に対して傾斜し、銅配線
断面の形状が、底辺が上辺よりも大きな台形状(図3)
になる。これは、エッチング液の作用が、底面に近いほ
ど垂直方向(縦方向)より側面方向(横方向)に強くな
るために生じ、極端な場合には、エッチングレジスト膜
が剥離してしまい、配線が消滅する場合もある。
【0022】この原因としては、銅配線の銅の純度が低
い場合、結晶粒界の酸素の影響でエッチング速度が速く
なることが考えられる。即ち、結晶粒界の欠陥が横方向
に多く開いている場合に、横方向のエッチング速度が速
くなるのが原因と考えられる。
【0023】図1は、BGA(Ball Grid Array)におけ
る微細配線の形成を示す。この様な微細配線の形成は、
BGAの製造において特に重要である。図1において、
半導体素子搭載用の銅配線基板12は、ボールピッチe
が0.5mmで、直径dが0.3mmの円形のランドパ
ッド1と、はんだボール用のランド1と半導体素子の電
極(図示せず)を接続する銅配線2とを有する。図1
(A)や(B)に示したように、ランドパッド1の配列
Rが3または4程度であれば、銅配線2の配線ピッチは
それほど微細に要求されないが、図1(C)や(D)の
様に、ランドパッド1の配列Rが多くなるにしたがっ
て、ランドパッド1間を通過する銅配線2の数が多くな
り、微細なピッチが要求される。例えば、図1(D)に
示したように、ランドパッド1の配列Rが6の場合、
0.2mm(e−d=0.5−0.3=0.2)の間
に、3本の銅配線2を通さなければならない。この場合
には、銅配線2のピッチは、0.2/3.5≒0.05
7mmの配線ピッチが要求される。本発明の高純度銅配
線基板によれば、銅配線2の銅の純度を99.99重量
%以上とし、この様なR=6の配列の基板の製造も可能
となる。
【0024】図2は、本発明の高純度銅配線基板を使用
したマイクロBGAを示す。マイクロBGA13は、高
純度銅配線基板14と、応力緩衝用のエラストマ7と、
半導体素子9と、高純度銅配線基板14および半導体素
子9の接続部を封止する封止剤4とを有する。高純度銅
配線基板14は、マザーボード(図示せず)などの基板
に接合するためのはんだボール5と、はんだボール5を
搭載するためのはんだボール搭載穴11を有するポリイ
ミドフィルム6と、ポリイミドフィルム6のはんだボー
ル5搭載面とは反対の面に設けられたテープ配線10お
よびインナーリード8から成る銅配線2とを有する。
【0025】この高純度銅配線基板14の銅配線2の施
されている面に、熱応力緩衝用の接着機能を有するエラ
ストマ7を介して半導体素子9を接着搭載する。次に、
金めっきを施した銅配線2のインナーリード8と、半導
体素子9のアルミ電極(図示せず)とを金とアルミ拡散
によって接続し、封止剤4でこの接続部を封止する。こ
の様にして、高純度銅配線基板14を使用したマイクロ
BGA13が製造される。
【0026】図2に示したように、インナーリード8は
屈曲して接続され、温度サイクルが加わった場合には、
このインナーリード8の屈曲部分に屈曲作用が加わり、
インナーリード8の屈曲機能が劣る場合には、インナー
リード8に断線が発生する。温度サイクル試験におい
て、通常−65℃・30分〜150℃・30分の範囲で
試験が行われ、インナーリード8の耐久性が1000サ
イクル以上であることが求められる。本発明の高純度銅
配線基板14を使用したマイクロBGA13では、銅配
線2を純度99.995重量%以上の無酸素銅箔とする
ため、この温度サイクル試験の耐久性を1500サイク
ル以上とすることができる。
【0027】上述の様に、銅配線の銅の純度と微細配線
形成の関係が明確になり、本発明において、電解銅箔を
高純度化するために、電解液の高純度化を行った。即
ち、電解液の不活性ガスによる酸素の除去と、めっき添
加剤の濃度を低減し、また、空気中から電解液への不純
物の混入とその蓄積を防止するために、エアーフィルタ
によってめっき浴槽全体の周囲の空気の浄化を図った。
【0028】高純度銅配線基板14の銅配線2の高純度
化は、具体的には、以下のようにして行うことができ
る。
【0029】<1>電解銅箔 (1)硫酸銅電解液に過酸化水素を添加して不純物を酸
化沈降除去し、硫酸銅電解液の純度を上げる。 (2)めっき電流密度を下げ、不純物の共析を少なくす
る。 (3)めっき添加剤を少なくする。 (4)空気中からの不純物混入を防ぐために、周囲の空
気をエアーフィルタで連続浄化する。 (5)窒素ガスをバブルさせて、めっき液中の酸素を除
去する。
【0030】<2>電気めっき銅配線 (1)銅鍍金液を生成薬品で調製し、且つ低電流密度で
めっきを行う。常時、活性炭濾過を行って、不純物を取
り除く。 (2)中間洗浄を十分に行い、前工程からの不純物の混
入を防止する。
【0031】<3>無電解銅めっき液 (1)EDTA(エチレンジアミン4−酢酸2ナトリウ
ム)銅のめっき薬品キレート化合物の純度を上げる。 (2)中間工程の洗浄を十分に行って前工程からの不純
物の混入を少なくし、めっき液を高純度に維持する。 (3)めっき液調整後の不純物を完全に除去する。初期
ホルマリン還元操作を十分に行って、初期不純物を完全
に除去する。
【0032】以上、本発明の高純度銅配線基板の銅配線
の高純度化を、具体的に示したが、以下に、本発明の高
純度銅配線基板を使用した半導体装置(例えば、図2で
示したマイクロBGA13)の製造工程とその半導体装
置の温度サイクル試験の結果を、いくつかの実施例とし
て説明する。
【0033】
【実施例】
<実施例1>先ず、幅35mm×厚さ50mmのポリイ
ミドフィルム6を100m用意する。このポリイミドフ
ィルム6の片面(図2では下面)に、電解銅箔を貼り付
けるためのエポキシ樹脂系の銅箔用接着剤を幅26mm
×厚さ10μmで塗布する。
【0034】このポリイミドフィルム6に、インナーリ
ード8と半導体素子9を接続するためのILB(Inner
Lead Bonding)ウインドウと送り穴を、金型によるパン
チング加工によって形成する。ILBウインドウおよび
送り穴の形成されたポリイミドフィルム6の銅箔用接着
剤塗布面に、約160℃の温度で、幅26mm×厚さ1
8μmの高純度銅電解銅箔(99.995重量%銅)を
連続ロールラミネータで貼り付け、約170℃の温度
で、1時間の接着剤硬化反応をおこなう。
【0035】その後、電解銅箔の表面にホトソルダーレ
ジストをローラコータによって塗布し、ホトケミカルエ
ッチング法を施して銅配線2を形成する。この銅配線2
のインナーリード8を除く所定の部分に10μmの厚さ
の感光性ソルダーレジストを印刷し、露光、現像によっ
て、ソルダーレジストを被覆して、ランドパッド1(図
1)を形成する。即ち、銅配線2は、はんだボール5が
形成されるランドパッド1を有するテープ配線10と、
半導体素子9のアルミ電極と接続されるインナーリード
8とを有する。
【0036】この様にして製造された高純度銅配線基板
14であるTABテープは、12×12(片側6列、即
ち、図1(D)のR=6)のはんだボール5の配列を有
し、配線ピッチが0.17mmの144ピンのインナー
リード8と、直径0.3mmで配置ピッチ0.5mmの
144個のランドパッド1を有する。従って、この高純
度銅配線基板14では、ランドパッド1間の最小配線ピ
ッチは、(0.5−0.3)/3.5≒0.057mm
となり、非常に微細な銅配線2が施されている。
【0037】この本発明の高純度銅配線基板14のエッ
チング加工による銅配線2の形成歩留まりは、約99.
5%であり、銅配線2間の短絡も起こらず、従来の銅配
線基板の銅配線形成ピッチ0.08mmを大きく上回る
微細銅配線ができるようになった。
【0038】さらに、インナーリード8とランドパッド
1には、電気めっきにより厚さ10μmの金めっきを施
しておく。この金めっきは、半導体素子9のアルミ電極
と、金−アルミ共晶合金の形成によってインナーリード
8を接続するためのものであり、更に、はんだボール5
形成時のはんだの濡れ性を確保するためのものである。
【0039】この後、熱応力緩衝用の接着機能を有する
エラストマ7を介して、半導体素子9を、そのアルミ電
極を高純度銅配線基板14側に向けて加熱圧着で接着す
る。次に、インナーリード8を半導体素子9のアルミ電
極に、シングルポイントボンダーを用いてボンディング
する。このときのボンディング温度は約200℃であ
り、エラストマ7が軟化することはない。次に、エポキ
シ系の封止剤4で、半導体素子9の周辺のインナーリー
ド8とアルミ電極を封止する。このときの封止剤4は、
その硬化反応温度が約170℃であるものを用いるとよ
い。その後、ランドパッド1に、直径0.35mmの錫
−鉛共晶組成のはんだボール5を、温度230℃のエア
ーリフロー炉を用いて形成し、図2に示したような半導
体装置(マイクロBGA)13を作成する。
【0040】この様にして作成された半導体装置13の
温度サイクル試験を行った。この試験の結果、1470
サイクルでインナーリード8が破断した。
【0041】<実施例2>上記実施例1において、銅配
線2の形成を、電解銅箔のラミネーションでなく、電気
銅めっき法で行った。この方法では、先ず、ポリイミド
フィルム6の全面に厚さ30オングストロームのクロム
を蒸着して形成し、その上に厚さ500オングストロー
ムの5N(99.999重量%)の銅を蒸着で形成し、
その後、厚さ18μmの銅を電気めっきする。このポリ
イミドフィルム6に、はんだボール搭載穴11とILB
ウインドウを炭酸ガスレーザで形成し、その後実施例1
と同様にして、半導体装置13を製造した。このときの
電気めっきの銅の純度は、99.995重量%である。
【0042】この様にして作成された半導体装置13の
温度サイクル試験を行った。この試験の結果、1370
サイクルでインナーリード8が破断した。
【0043】<実施例3>上記実施例2において、電気
銅めっきの替わりに無電解銅めっき法で行った。この方
法は、実施例2で示した方法とほぼ同様であるが、めっ
き析出速度が約1μm/hであるため、厚さ18μmの
銅めっきを得るには約18時間も有し、実施例2の電気
銅めっきの析出時間約18分に較べて、大量生産には向
かない。この析出速度の違い以外は実施例2と同様にし
て、半導体装置13を製造した。このときの無電解めっ
きの銅の純度は、99.995重量%である。
【0044】この様にして作成された半導体装置13の
温度サイクル試験を行った。この試験の結果、インナー
リード8は、1000サイクル以上の耐久性があった。
【0045】以上、高純度銅配線基板を、TABテープ
やBGA用配線基板として説明したが、本発明の高純度
銅配線基板は、有機プリント配線基板、有機フレキシブ
ル配線基板、セラミック基板、ビルドアップ多層配線基
板、ベアチップ搭載用インターポーザ、およびCSP用
配線基板であってもよい。
【0046】
【発明の効果】以上述べた通り、本発明の高純度銅配線
基板によれば、電解銅箔、電気銅めっき、および無電解
銅めっきによる銅配線の銅の純度を99.995重量%
以上とすることができたので、容易に銅配線ピッチの微
細化が図れ、温度サイクルの信頼性が向上し、エレクト
ロマイグレーションを低減し、めっき異常析出を防止す
ることができるようになった。
【0047】また、銅配線ピッチの微細化などにより、
本発明の高純度銅配線基板を使用した半導体装置やそれ
を用いた電子機器の小型化が図れるようになった。
【図面の簡単な説明】
【図1】BGA(Ball Grid Array)における微細配線の
形成を示す図である。
【図2】本発明の高純度銅配線基板を用いた半導体装置
の実施の一形態を示す概略図である。
【図3】従来の銅配線基板の銅配線の断面を示す図であ
る。
【符号の説明】
1 ランドパッド 2 銅配線 4 封止剤 5 はんだボール 6 ポリイミドフィルム 7 エラストマ 8 インナーリード 9 半導体素子 10 テープ配線 11 はんだボール搭載穴 12 銅配線基板 13 マイクロBGA 14 高純度銅配線基板

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上に所定の配線層を有する高純度銅
    配線基板において、 前記配線層は、99.99重量%以上の純度の銅配線層
    であることを特徴とする高純度銅配線基板。
  2. 【請求項2】 前記99.99重量%以上の純度の銅配
    線層は、電解銅箔によって形成されることを特徴とする
    請求項1記載の高純度銅配線基板。
  3. 【請求項3】 前記99.99重量%以上の純度の銅配
    線層は、電気銅めっきによって形成されることを特徴と
    する請求項1記載の高純度銅配線基板。
  4. 【請求項4】 前記99.99重量%以上の純度の銅配
    線層は、無電解銅めっきによって形成されることを特徴
    とする請求項1記載の高純度銅配線基板。
  5. 【請求項5】 前記基板は、前記配線層に接続される半
    導体素子搭載用の基板であることを特徴とする請求項1
    記載の高純度銅配線基板。
  6. 【請求項6】 前記基板は、有機プリント配線基板、有
    機フレキシブル配線基板、セラミック基板、ビルドアッ
    プ多層配線基板、TAB(Tape Automated Bonding)テ
    ープ、ベアチップ搭載用インターポーザ、BGA(Ball
    Grid array)用配線基板、またはCSP(Chip Scale P
    ackage)用配線基板であることを特徴とする請求項1記
    載の高純度銅配線基板。
  7. 【請求項7】 絶縁フィルム上に所定の配線層を有する
    高純度銅配線基板において、 前記配線層は、前記絶縁フィルム上に形成された電解銅
    箔を2.2以上のエッチングファクタのエッチングによ
    って形成された所定のパターンを有することを特徴とす
    る高純度銅配線基板。
  8. 【請求項8】 絶縁フィルム上に所定の配線層を有する
    高純度銅配線基板において、 前記配線層は、前記絶縁フィルム上に形成された電気銅
    めっきを2.5以上のエッチングファクタのエッチング
    によって形成された所定のパターンを有することを特徴
    とする高純度銅配線基板。
  9. 【請求項9】 絶縁フィルム上に所定の配線層を有する
    高純度銅配線基板において、 前記配線層は、前記絶縁フィルム上に形成された無電解
    銅めっきを2.5以上のエッチングファクタのエッチン
    グによって形成された所定のパターンを有することを特
    徴とする高純度銅配線基板。
JP22901697A 1997-08-26 1997-08-26 高純度銅配線基板 Pending JPH1168271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22901697A JPH1168271A (ja) 1997-08-26 1997-08-26 高純度銅配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22901697A JPH1168271A (ja) 1997-08-26 1997-08-26 高純度銅配線基板

Publications (1)

Publication Number Publication Date
JPH1168271A true JPH1168271A (ja) 1999-03-09

Family

ID=16885444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22901697A Pending JPH1168271A (ja) 1997-08-26 1997-08-26 高純度銅配線基板

Country Status (1)

Country Link
JP (1) JPH1168271A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253345A (ja) * 2005-03-10 2006-09-21 Furukawa Circuit Foil Kk 高純度電解銅箔及びその製造方法
JP2014132106A (ja) * 2013-01-07 2014-07-17 Chang Chun Petrochemical Co Ltd 電解銅箔及びその製造方法
JP2017005002A (ja) * 2015-06-04 2017-01-05 住友電工プリントサーキット株式会社 プリント配線板用基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253345A (ja) * 2005-03-10 2006-09-21 Furukawa Circuit Foil Kk 高純度電解銅箔及びその製造方法
JP2014132106A (ja) * 2013-01-07 2014-07-17 Chang Chun Petrochemical Co Ltd 電解銅箔及びその製造方法
KR20160021174A (ko) * 2013-01-07 2016-02-24 창춘 페트로케미칼 컴퍼니 리미티드 전해 동박 및 그 제조방법
JP2017005002A (ja) * 2015-06-04 2017-01-05 住友電工プリントサーキット株式会社 プリント配線板用基板

Similar Documents

Publication Publication Date Title
US7180006B2 (en) Tape substrate and method for fabricating the same
US20070104929A1 (en) Method for plating printed circuit board and printed circuit board manufactured therefrom
EP0373241A1 (en) Film carrier and method of manufacturing same
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP2006165517A (ja) フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
JP2007335541A (ja) フレキシブルプリント配線基板および半導体装置
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
JP2006093575A (ja) 半導体装置およびその製造方法
JP2004023072A (ja) 電子部品実装用フィルムキャリアテープ
JP3555502B2 (ja) Cof用tabテープキャリアの製造方法
JP2003282651A (ja) フレキシブル回路基板の製造方法
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JPH1168271A (ja) 高純度銅配線基板
JP3879516B2 (ja) 配線基板の製造方法及び配線基板
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2001267376A (ja) Fpcの製造方法及び表示装置
JP7412735B2 (ja) 半導体パッケージの製造方法
JP3549180B2 (ja) 電子部品実装用フィルムキャリアテープ
JP4984502B2 (ja) Bga型キャリア基板の製造方法及びbga型キャリア基板
JP2003258161A (ja) 電子部品実装用配線基板
JPH11102937A (ja) 両面配線tab用テープ
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
KR100448265B1 (ko) 테이프 캐리어필름 및 cof의 제조방법
JPH10256302A (ja) 半導体装置およびその製造方法
JPH06181380A (ja) 表面実装用基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A02 Decision of refusal

Effective date: 20040921

Free format text: JAPANESE INTERMEDIATE CODE: A02