TW200402055A - Improved diode for use in MRAM devices and method of manufacture - Google Patents

Improved diode for use in MRAM devices and method of manufacture Download PDF

Info

Publication number
TW200402055A
TW200402055A TW092103544A TW92103544A TW200402055A TW 200402055 A TW200402055 A TW 200402055A TW 092103544 A TW092103544 A TW 092103544A TW 92103544 A TW92103544 A TW 92103544A TW 200402055 A TW200402055 A TW 200402055A
Authority
TW
Taiwan
Prior art keywords
magnetic
metal
memory cell
diode
patent application
Prior art date
Application number
TW092103544A
Other languages
English (en)
Inventor
Manish Sharma
Lung T Tran
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200402055A publication Critical patent/TW200402055A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Description

200402055 玖、發明說明 (發月次明應敘明:發明所屬之技術領域、先前技術'内容、實施方式及圖式簡單說明) 【發明所屬^技術"領域】 發明領域 本發明大體上是有關於資料儲存之隨機存取記憶體。 5更特別地,本發明是有關一種磁性隨機存取裝置,其包括 有改良的單向性元件來限制在該陣列中的洩電流。 發明背景 磁性隨機存取記憶體(Magentic rand⑽access 10 memory:MRAM)是一種非揮發性記憶體,其表現出相當可 罪的長時間資料儲存。在MRAM上執行讀取及寫入操作遠 快於在傳統記憶體像是DRAM或快閃記憶體上執行讀取及 寫入操作及數量級遠快於長時間儲存裝置像是硬碟。除此 之外,该MRAM裝置相較於其他傳統的儲存裝置是相當節 15 省空間且消耗較少的能量。 典型的MRAM裝置包括有一陣列的記憶體細胞。字 元線延伸通過記憶體細胞之各列及位元線沿著成該記憶體 細胞之行線。每一記憶體細胞是位在該字元線與該位元線 之交又點。 2〇 一記憶體細胞裝置儲存一位元的資訊作為一磁性的方 向。每一記憶體細胞之磁性假設在任一給定時間上二個穩 定方向之其一。此二穩定方向之方向是平行及非平行,其 代表邏輯值“〇”及“1”之邏輯值。 該磁性方向影響一記憶體細胞的電阻值像是一自旋穿 200402055 坎、發明說明 過裝置。例如,如果該磁性方向是平行,一記憶體細胞之 電阻值是一第一數值R,及如果該磁性方向是由平行改變 至非平行,該記憶體細胞被增加至一第二數值尺+八尺。該 等記憶體細胞因此形成電阻性交又點之一記憶體陣列。 5 絲—電壓至—被選擇的記憶體細胞及量測流經該記 憶體細胞之-感測電流,-操作者可以測出該電阻狀態。 理想地’該電阻將正比於該感測電流。 然而,感測在一陣列中的一單-記憶體細胞的電阻狀 態可能是不可靠的。在該陣列中的所有記憶體細胞被耗接 10在一起通過許多平行行通道。在-交又點上被看到的電阻 等於平行於在該陣列之其他列及行中的記憶體細胞的電阻 在該交叉點上之該記憶體細胞之電阻。 再者如果正被感測的記憶體細胞因為該被儲存的磁 性而具有不同的電阻,一小的差電壓可能會產生。此很小 15的差電壓可以導致出現一寄生或“霞入路徑,,電流,其也被 "’、去為Λ % μ 可生或洩電流在一大陣列中變得很大 ,及因此可職淆該感測電流。其結果,該寄生電流可以 使該電組沒有被感測到。 對於感測該電阻狀態的不H i 1 〜7个可罪被加成至製造變數,操 作變數,及MRAM裝置的佬用生κ日丄 1扪便用年限中。此等因子可以使在 記憶體中電阻的平均值改變。 習知技術已經嘗試經由不同的設計來降低但不是真正 的去除、攻電流。-種方法牽涉到加人像是—二極體之一單 向元件來限制電流路徑於-方向上。第1圖說明此種實施 20 200402055 玖、發明說明 。該記憶體細胞4包括以有—個二極體6來限制電流在該二 極體6所規定的方向上流動。當一感測電流被施加如第旧 所示時,被該感測放大器所真正測量到的電流是流經該預 期細胞4之該感測電流Ls及該洩電流iieak,該洩電流 5 I_leak肌經許多其他的記憶體細胞/二極體對。此額外的泡 電流降低了該感測放大器之操作範圍。再者,當該記憶體 陣列的尺寸增加時,該茂電流控制了該感測信號,更加降 低了該感測放大器的操作範圍。除此之外,因為茂電流路 徑使在該感測放大器中的雜訊增加了。 10 據此,在當二極體被使用時而有洩電流存在時,如果 不能去除洩電流時,也有可以降低洩電流的需要。更進一 步的需求是一種製造具有此種二極體之M R A M的製造方法 ,其可以降低成本及藉由降低或去除在該裝£中流經二極 體之)¾電流來改善效能。 15 【韻^明内溶L】 發明概要 根據本發明,一種儲存裝置被揭露具有多數條字元線 ’多數條位Tt線,及-電阻性交點陣列之記憶體細胞。每 一記憶體細胞被連接至一字元線及被連接至一隔離二極體 20 ,該隔離二極體更被連接至一對應的字元線。該隔離二極 體提供由該位元細線至該字元線之間的_單向傳導路徑。 母一字元線提供一共用金屬半導體接觸給每一個二極體來 共享該字元線,此每一記憶體具有位於該共用金屬半導體 接觸之半導體部份及對應記憶體細胞之間的一分離金屬接 200402055 玖、發明說明 觸。 圖式簡單說明 第1圖繪示在一被選擇記憶體細胞上的一感測操作及 洩電流如何影響該感測電流之一種習知技術概要圖。 5 帛2圖是-固態記憶體之頂視圖,其包括有一陣列的 磁性儲存細胞及一陣列的導體,其可以讀取及寫入存取該 等磁性儲存細胞。 第3a-3b圖說明在一磁性儲存細胞中的一資料位元之 儲存。 1〇 第乜圖是一截面圖AA,其顯示連續的材料開始被沉 墊在一基體上及隨後形成導體及磁性儲存細胞。 第4b圖是一截面圖AA,其說明在第3a圖中所示的該 等材料的圖型分佈。 第4c圖是一截面圖AA,其顯示一薄層保護介點質, 15其覆蓋該被佈圖的堆疊結構的側邊及該基體的曝路區域。 第4d圖是一截面圖BB,其顯示沉墊在該被堆疊結構 構及該保護介電質之上得一導體材料及頂面導體光阻。 第4e圖是一截面圖BB,其顯示該銑洗步驟之結果,其 在該長條的定向磁性薄膜之前被停止。 20 第5圖顯示讀取一磁性記憶體細胞之一配置。 【實施方式3 較佳實施例之詳細說明 標號現將被用在說明該等圖式的範例實施例中,及特 疋的用語在此將被使用來描述相同的元件。然而要瞭解本 200402055 玖、發明說明 發之範圍並不因此而被限制。在此描述的本發明結構的變 化實施及進一步的修改,及如在此描述的本發明原理之額 外運用,在熟習相關技藝及擁有本揭露之相關技術者所能 理解,其將被視為在本發明之範圍之内。 5 為了說明目的如圖所示,本發明是被整合在一磁性隨 機存取記憶體中。該MRAM裝置包括有一陣列的記憶體細 胞及用來對該記憶體細胞讀取寫入資料之一讀取寫入電路 。該讀取電路包括有均等可能應用裝置及不同的感測放大 器,其可以可靠地感測在該陣列中被選擇記憶體細胞之不 10同的電阻狀態。該寫入電路可以選擇地切換在一陣列中的 個別位元由一記憶體狀態至另一記憶體狀態。 第2圖是一固態記憶體13〇之頂視圖,其包括有一陣列 的磁性記憶體細胞40-50。該固態記憶體丨3〇也包括有一陣 列的導體20-28,該等導體可以存取該等磁性記憶體細胞 15 40-50來進行讀取及寫入。該等磁性儲存細胞4〇-5〇使用磁 場來儲存資訊。每一磁性儲存細胞4〇-5〇產生資訊之一向 應位元的儲存,其可以被稱為一資料位元。 該等磁性儲存細胞40-50及該等導體20-28被行成在一 基體10上。該等導體20-28被配置成一組頂導體26-28及一 2〇垂直組的底導體20-24。每一磁性儲存細胞40-50具有相互 垂直的方向dx及dy,其等分別被該等底導體20-24之寬度 及該等頂導體26-28之寬度所定義。 第3a-3b圖說明在該磁性儲存細胞42中的一資料位元 的儲存。該磁性細胞42包括有一磁性薄膜62及一磁性薄膜 10 200402055 玖、發明說明 64,該等磁性薄膜62及64是被一介電區域62所隔離。其餘 的儲存細胞40-50之結構及功能大體上於該磁性儲存細胞 42之結構及功能類似。在該磁性薄膜6〇中的磁性方向如圖 所示為Ml及在該磁性薄膜64中的磁性方向如圖所示為M2。 5 該等磁性薄膜60及64之其一具有固定的磁向及作為一 參考層。而另一薄膜具有一非固定的磁向。具有一非固定 磁向之該磁性薄膜60或64是為該磁性儲存細胞42之一主動 磁性薄膜,其也被稱為該資料層。該資料層在對該磁性儲 存細胞42進行寫入操作期間相應著被施加至該等導體22及 10 26之電性信號來改變它的磁向。在一實施例中,儲存在該 磁性儲存細胞42中的資料位元之一第一邏輯狀態是在當
Ml及M2平行時,及一第二狀態是在當“丨及^^是抗平行 時。 在不同的實施例中,磁向的其他配置方式可以被用來 15作為在該磁性儲存細胞42中儲存資訊用。兩種不同的 MRAM細胞結構是可能的。一種結構具有放置在該堆疊之 頂面上的該參考層及形成一等面自旋電子管結構。另一結 構具有置放在該堆疊底面之該參考層及形成一底面自旋電 子管結構。該參考層可以是由一軟參考層結構或一固定鐵 2〇磁(ferr〇magnetic,FM)層結構所達成。當該參考層是由一 軟磁性材質所形成時,該軟參考層需要在操作期間藉由施 加-電流來被設定。當該參考物質是因為相鄰抗鐵磁 (anti-ferromagnetic,AFM)的出現而由一磁場被固定在一 斗寸疋方向上的一鐵磁(FM)所形成時,該定向FV[層一旦在 200402055 玖、發明說明 衣迨功間被设定後及爾後會在該細胞的生命週期内永久的 保持那樣的方式。該軟參考層之功能是相同於該固定pm 層之功。特別是針對於MJT二極體結構的形成。 在一實施例中,該磁性薄膜64被固定在一固定磁向 而。亥磁性溥膜6 〇具有一非固定磁向μ 1。在該磁性薄 膜6〇中的磁向Ml在對該磁性儲存細胞42之寫入操作期間 相應於施加在該等導體22及26之電性信號來加以改變。 第3 a圖s兒明儲存在該磁性儲存細胞4 2中之_資料位元 之一“0”邏輯狀態。在該‘‘〇,,邏輯狀態中,在該磁性薄膜60 10之磁向(Ml)是抗平行於在該該磁性薄膜64之磁向(M2)。第 3b圖顯示該磁性儲存細胞42之一“丨,,邏輯狀態。在該“丨”邏 輯狀態中,Ml是平行於M2。該細胞的狀態可以被反轉, 使付该抗平行方向是為一 “ 1 ”邏極狀態,及該平行狀態是 為一 “0”邏輯狀態。其他的變化是可能的及不需要被限制 15 在所定的狀態定義之内。 該磁性細胞42藉由施加一電位能通過該等導體26及22 而被讀取’其可以被稱為一讀取電壓。根據為熟知的自旋 流通(spin tunneling)之現象,在當電荷移動經過該介電區 域62時,該讀取電壓產生一電流來流經該等磁性薄膜6〇_ 20 62之間,其為熟知的感測電流。該儲存細胞42可以被稱之 為一自旋流通儲存細胞。 該磁性儲存細胞42之阻抗根據Ml及M2之方向而有所 不同。當Ml及M2是抗平行時,其相應為該“0”邏輯狀態, 該磁性儲存細胞4 2之阻抗疋在它的最南點。另一方面,當 12 200402055 玖、發明說明
Ml及M2是平行而相應於該“丨,,邏輯狀態時,該磁性儲存細 胞42之阻抗是在它的最低點。其結果,儲存在該磁性儲存 細胞42之資料位元的邏輯狀態可以藉由測量它的阻抗來決 定。該該磁性儲存細胞42之阻抗是藉由相應於被施加在該 5等導體22及26之讀取電壓流動之改感測電流的數量來反應。 第4 a至4 e圖說明在該基體丨〇上之該陣列的磁性儲存細 胞40-50及該等導體20_28之形成。再者,每一磁性儲存細 胞40-50更包括有一單向導體或二極體,其提供在習知技 術中所未見的優點。該二極體是被製造成一史考基 10 (Schcmky)金屬半導體二極體,其中該金屬部份最好是以 白金(Pt)所形成,及該金屬部份視該陣列設計而定也作為 該等導體20-24或26-28。在習知技術中,p_n接面已經被實 現在MRAM裝置中了。再者,據信該史考基金屬半導體二 極體在本發明之前並未被實施於MRAM中。 15 在一貫施例中,該基體1 〇是一矽基體,其適於該固態 記憶體130像是感測放大器及多工器電路之支援電子的形 成。該等磁性儲存細胞40-50及該等導體20_28形成的程序 步驟不需要該基體10是為一半導體材質。再者,該等程序 步驟也可以被反轉,其視該電路設計而定。 2〇 第4a圖是一截面圖AA,其顯示一連串的材料70-78剛 開始沉墊在該基體10上。一層導體材料7〇被沉墊在該基體 10上及提供該等導體20-24形成所要的一層導電材料,該 等‘肢疋该固體記憶體130之底層導體。該導體材料7〇是 一薄片的導電材質,像是銅,鋁,或金,或此等材質之合 13 200402055 玫、發明說明 金。 半S體材料72被沉墊在該導體材料上。該半導體 材料72¼供隔層以形成該等磁性儲存細胞40-50之介電 區域,像是該磁性儲存細胞42之介電區域62。在一實施例 中孩半‘體材料72是為非結晶矽。最後,層極72形成該 、、、田胞之一極體部份而不是該磁性通道接面部份。所需要的 結果是在該陣列中的每一記憶冑具有與一史考基-金屬(Pt-Sl)二極體串聯之一MTJ。 一第二層的導體材料74被沉墊在該隔離材料之上及充 1〇作為與每一細胞40·50相關的每一個二極體的史考基金屬 。該導體材料74是為一薄片的導電材料像是pt。其他的材 質也可被用來替代使用及它們包括銅,鋁,或金,或此等 材料的合金。白金在使用上通常優於其他的導體材料,其 較其他的材料提供較佳的整流性。該二極體是由二層極所 15形成,其一是為白金,而另一為η掺雜矽。在熱處理之後 ,在介面上的該白金及矽作用形成白金矽化合物。其他金 屬矽化合物也可以被加以考慮,像是先前所述的金屬的矽 化合物。 在該等二極體形成之後,該等細胞40-50被形成。在 貝施例中’ 一反鐵磁材料被沉塾在該導體材料之頂 面。该抗鐵磁材料76提供一磁性定量材質用以固定要被形 成在该基體10上的該等磁性儲存細胞4〇-5〇之方向m2。該 抗鐵磁材料76可以是錳化鐵(FeMn)*錳化鎳(NiMn)。用來 作為抗鐵磁材料76之其他材料包括有Ni〇及hMn。 14 200402055 玫、發明說明 一磁性薄膜78被沉墊在該抗鐵磁材料76之頂面上。在 該磁性薄膜78及該抗鐵磁材料76之間的磁性交換耦合的效 應固定該磁性薄膜78之磁向。該磁性薄膜78設有一層的定 向磁性材料,用以形成該磁性儲存細胞40-50之定向磁性 5薄膜區。例如,該磁性薄膜%緊接著形成在該磁性儲存細 胞42之定向磁性薄膜64之中。該磁性薄膜78可以是鐵化鎳 (NiFe)或始或由此等材料所組合形成的合金或層級。使用 在該磁性薄該膜78之其他材料包括有Fe3〇4&Cr〇2或其他 鐵磁或亞鐵磁材料。 1〇 一層隔離層80被沉墊在該磁性薄膜78上。該隔離材料 80提供形成該磁性儲存細胞4〇_5〇之介電區域的一層級, 像是該磁性儲存細胞42之該介電區域62。在一實施例中, 该隔離材料8G可以是氧化紹(Al2〇3)。使用在該隔離層⑼之 其他材料包括有二氧化矽(Si〇2),氧化鈕(Ta2〇5),氮化矽 15 (SisN#) 〇 一磁性薄膜82被沉墊在該隔離材料8〇之頂面上。該磁 性薄膜82設有—層材料用以形成該等磁性儲存細胞40-50 之活動區域’像是該儲存細胞42之磁性薄膜6〇。該磁性薄 之組合的合金或層 20 膜82可以是鐵化鎳或姑或包括此等材料 級0 弟仆圖是-戴面圖AA,其說明在第^圖中所示的該 寻材料的圖樣。該圖樣是藉由形成光阻線來執行,包括有 先阻84 ’其是使用光#刻形成在該磁性薄膜82上。該光阻 84的線定義該底面導體22之長度及該底面導體22之㈣度 15 200402055 玖、發明說明 及该等磁性儲存細胞42及48。一離子銑床操作被執行來移 除在基體10上不被該光阻所保護的材質。該離子銑床操作 可以使用如亞離子撞擊來執行。由該光阻84所提供的保護 例如可以產生如第乜圖所示之該等材料之一堆疊結構的形 5成。在此要注意,佈圖的多數個步驟典型地被完成來達到 所需要的電路安排。在此例子中,圖型是被執行使得該導 體材料70及半導體材料72是互相對齊及該半導體材料”沿 著該導體材料70之長度行進,該導體材料7〇形成底面導體 22及與該半導體部份72充作為該史考基金屬二極體之一部 1 〇伤""亥表面更使用以為熟知的技術來佈圖隔離一堆疊的第 二導體材料74,抗鐵磁材料76,磁性薄膜78,隔離障礙體 80及第二磁性薄膜82。 該堆疊結構86包括有該底面導體22,其是為該導體材 料70之玟餘。该半導體材料72充作為該二極體88之濾波部 15份如在該堆疊結構86中所示。該第二傳導材料74充作為該 史考基金屬二極體88之金屬接觸。該堆疊結構也包括有一 長條的抗鐵磁材料9〇,其由該抗鐵磁材料76所保留。該長 條狀抗鐵磁材料90固定該磁性儲存細胞42及48之磁向M2 與該導體22之長度平行的方向上。 。亥堆41結構包括有一長條的磁性薄膜92,一長條的介 電材料94,及-長條的磁性薄膜96,其等分別是由該磁性 薄膜78,该介電材料94,及該磁性薄膜82所剩下的。該等 長條的磁性薄膜92,介電質材料94,及該磁性薄膜96要在 接著的佈圖步驟中被形成在該磁性儲存細胞仰_48之中。 16 200402055 玫、發明說明 第4c圖是一截面圖AA,其顯示一薄層的保護介電質 100,其覆蓋該堆疊結構86之側邊及該基底1〇的曝露區域 。该保護介電質100—剛開始被沉墊在該堆疊結構86之上 ,及該光阻84及該基底1〇之曝露區域作為該介電材質之一 5薄層,例如500埃(A)。該光阻84及被用來佈圖該導體2〇_ 24之光阻的其他線條而後使用如具有溶劑的超音波振動器 來加以移除。該所產生的保護介電質丨〇〇避免在該等導體 26及28形成之後在該磁性膜92及96之邊緣間的短路。 第4d圖是一截面圖BB,其顯示沉墊在該堆疊結構% 及該保護介電質100之間的一導體材料102。該導體材料 102提供一層導體體材料以作為在該等頂面導體之形 成。該導體材料102是一薄片導電材料像是鋼,鋁,或金 ,或此等材料之合金。 該等頂面導體26-28而後由該導體材料1〇2來被佈圖。 15該等頂面導體26_28之佈圖形成該等磁性儲存細胞40-50及 該等頂面導體26一28之办維度,及自動對齊該等頂面導體 26-28及該等層級之磁性儲存細胞.5〇。該等頂面導體% 28藉由使用光學蝕刻技術在該導體材料1〇2之頂面形成包 括有光阻線UG_114之綠線。每—該等光阻線u(Mi4具 2〇 有一寬度dy。 種離子銑洗步驟被使用來移除沒有被該等光阻Horn所保護的材料 。在一實施例中’ 該銳洗步驟被使用來 移除該等材料直到抗鐵磁材料90之長條區。在另一實施例 中,該銑洗步驟在該磁性薄膜92之長條區被移除之前即被 17 200402055 玖、發明說明 停止。該等光阻110-114而後被去除掉。 第4e圖是為顯示該銑洗步驟之後之一截面圖,而其是 在該磁性薄膜移除之前。每一磁性儲存細胞42_48被顯示 分別具有史考基金屬二極體88及伴隨著磁性薄膜6〇及由該 5長條狀的磁性薄膜96所形成的介電質區域62及該長條狀的 介電質94。該長條狀磁性材料92提供一連續的定向磁性薄 膜96給每一磁性儲存細胞42-48。本實施例避免了可能由 該磁性材料92之佈圖邊緣所發射出來的磁場影響到該磁性 儲存細胞42-48之活動磁性薄膜。 1〇 该等頂面導體42_48之佈圖開始進行佈圖及自動地對 齊在該等磁性儲存細胞42-48之活動磁性薄膜以提供該對 齊的dx及dy維度。其結果,不再需要使用不同的佈圖光光 罩於省等V體26-28及該等磁性儲存細胞42及48之活動動 層或介電質層,也不需要精確地對齊任何此等光罩。 15 在第4e圖中所顯示的結構可以使用如一隔離介電質層 來緊接著被平面化,及另一陣列之磁性儲存細胞被形成在 該等磁性儲存細胞40_50之頂面。此因為不需要結晶半導 體基體而變為可能。可以具有許多層級的磁性儲存細胞的 能力加強了整體的密度而可以被使用在該固態記憶體13〇 20 中。 在此要注意’前述的程序產生的記憶體細胞的大小是 被該頂面/底面導體寬度如及办之維度所限制的,及其只 是被用來說明-種可能的製造程序。在另_實施例中,其 需要形成具有規格小於該導體寬度之記憶體細胞。為了達 18 200402055 玖、發明說明 成此目的’不同的罩遮/佈圖步驟被使用及為熟習相關技 術者所熟知。 第5圖顯示讀取該磁性細胞42之一安排。該磁性儲存 細胞42是藉由施加一讀取電壓Vrd至該導體26及搞接該導 體22至一電流感測放大器160之一輸入端ι5〇被加以讀取的 。通過該磁性儲存細胞42之電位能Vrd產生一感測電流流 入該電流感測放大器160之輸入端150。該感測電流的量指 示該磁性儲存細胞4 2之電阻值及而後得到它的邏輯狀態。 ίο 15 20 在該讀取操作期間,該等導體20及24使用一對電晶體 200-202被接至接地電位。除此之外,該電流感測放大器 160之輸入端具有一虛擬接地電位,其意為該導體“具有 一虛擬接地位能。該等導體2〇-24之接地及虛擬接地位能 降低了在该等導體20-24之間的電流流通的總量。在該等 導體20-24中洩電流被減少的量在對該磁性儲存細胞“之 讀取期間增加了信號對雜訊比。 在該等導體20-24之間的等化電位能可以使用不同的 電路來被完成。例如,該等電晶體2〇…2〇2可以施加一電 能Vx至該等導體2〇及24及該輸人端15()可以具有—電位能 Vx。除此之外,每—導體可以被純至—相應電流感測放 大器之-輸入端。該等電流感測放大器之輸入端可以虛擬 接地,W要所有的導體123之電位能是㈣時其可具 有-些其他位能。再者,任何組合的電晶體及電流感測放 大為可以在項取操作期間被使㈣化該料體之電位能。 該等記憶體細胞你50可以包括有薄膜記憶體細胞元 19 200402055 玖、發明說明 ίο 15 20 件,像是聚合物記憶體元件,磁性通道接面(該贿接面是 一種磁性通道接面)’或相改變裝置。一般而言’該等記 憶體細胞40-5。可以包括有任何藉由影響該等元件:名義 上的電阻的量來儲存或產生資訊之元件。像這樣的其他型 式的元件包括有多石夕電阻作為唯讀記憶體之一部份,及可 以被程式化改變狀態由結晶至非結晶或由非結晶至結晶之 相改變裝置。該狀置在結晶狀態下有低電阻及在非結晶狀 態下有高電阻。記憶體細胞元件4〇在第3圖中被更進一步 顯示。記憶II細胞4CM0更包括有—電阻性磁性元件^及 -早向導電閘或二極體88 ’其被使用來在該讀取操作期間 限制茂電流及提供由該等位元線2〇_24至該等字元線Μ】 之單向電流路徑。該二極體88被耗接至該電阻性磁性元件
Rm以提供由該等位元線2〇_24至該等字元線Μ】之單向傳 導路徑。 使用-大型共同金屬_石夕接觸區域改善了在共同陰極 的接觸電阻。因為每—個二極體88具有一分離的h接觸於 與其相關的MRAM細胞,每一個二極體岐互相分離的。 再者,因為一列或一行的二極體共用該共同金屬-石夕接觸 而使佈圖被簡化。再者’該共同金屬_石夕接觸如果沒有去 除也減少了電流流竄路徑或與使用習知技術製造之二極體 相關的洩電流。 根據本發明之資訊储存裳置可以被使用在許多種不同 的應用中。例如,該資訊儲存裝置可以被使用在電腦令作 為長時間的使用。此-裝置提供優於像是硬碟之傳統長期 20 200402055 玫、發明說明 資料除存裝置之優點。由MRAM細胞存取資料是快於由硬 謀存取貝料的好幾倍。除此之外,根據本發明之資訊儲存 裝置是比硬碟體積更小的。 根據本發明之該資訊儲存裝置可以被使用在數位相機 5中作為數位相機的長期儲存。如果校正是精碟及該前置放 大器可以被等化,該資訊儲存裝置甚至可以取代在電腦中 的DRAM及其他快速,短期記憶體。本發明並不受限於以 上所描述及說明的實施例。反而,本發明是根據後面的申 請專利範圍來加以界定。 10 要瞭解的是以上所參考的安排只是作為本發明原理之 應用說明而已。許多的修改及變化安排可以在不偏離本發 明之精神及範圍下被設計,而本發明已經以圖式來加以顯 示及以與本發明之被視為最實際及較佳實施例相關來作特 定及詳細的完整說明,此對於熟習相關技術者是顯而易知 15的及本許多變化實施可以在不偏離根據該等申請專利範圍 之本發明之原理及觀念之下被加以完成。 【圖式簡單明3 第1圖繪示在一被選擇記憶體細胞上的一感測操作及 茂電流如何影響該感測電流之一種習知技術概要圖。 20 第2圖是一固態記憶體之頂視圖,其包括有—陣列的 磁性儲存細胞及-陣列的導體,其可以讀取及寫入存取节 等磁性儲存細胞。 第3a-3b圖說明在一磁性儲存細胞中的一資料位一 儲存。 21 200402055 玫、發明說明 第4a圖是一截面圖AA,其顯示連續的材料開始被沉 塾在基體上及卩过後形成導體及磁性儲存細胞。 第4b圖是一截面圖AA,其說明在第3a圖中所示的該 寺材料的圖型分佈。 5 第4c圖是一戴面圖AA,其顯示一薄層保護介點質, 其覆蓋該被佈圖的堆疊結構的側邊及該基體的曝路區域。 第4d圖是一戴面圖BB,其顯示沉墊在該被堆疊結構 構及該保護介電質之上得一導體材料及頂面導體光阻。 第4e圖是一截面圖BB,其顯示該銑洗步驟之結果,其 10 在該長條的定向磁性薄膜之前被停止。 第5圖顯示讀取一磁性記憶體細胞之一配置。 【圖式之主要元件代表符號表】 8 0…隔離層 84,110〜114···光阻 86…堆疊結構 88…史考基金屬二極體 94…介電質材料 100···保護介電質 130···固態記憶體 150…輸入 160···電流感測放大器 200,202···電晶體 4…記憶體細胞 6…二極體 1〇…基體 20〜28…導體 40〜50…磁性儲存細胞 6〇,64,78,82,92〜磁性膜 62···介電質區域 7〇,745 1〇2…導體材料 72···半導體材料 76,90…抗鐵磁材料 22

Claims (1)

  1. 200402055 拾、申請專利範圍 1· 一種資料儲存裝,包括有: 多數條字元線; 多數條位元線;及 兒阻交點陣列的記憶體細胞,每一記憶體細胞 5 被連接至一位元線及被連接至一隔離二極體,其更被 連接至一個別的字元線,該隔離二極體提供由該位元 線至該字元線之一單向傳導路徑及其中每一字元線提 供與每一個二極體接觸的一共用金屬半導體接觸來共 用該字元線,使得每一個二極體具有被設置在該共用 10 孟屬帛導體接觸之半導體部份及其分別記憶體細胞之 間的一分離金屬接觸。 2.如申請專利範圍第丨項所述之資料儲存裝置,其中該浪 =*轉向|置包括有等電位能產生器,其㈣接至該 等予兀線,及可操作設定在該電阻交點記憶體細胞陣 15 歹J中的電壓位準來實質上避免寄生電流流入被選擇的 έ己憶體細胞。 3·:申請專·㈣2項所述之資料儲存裝置,其中在被 ^群組的字元線巾的未被選擇字線被連接在一起來 疋平均電壓’其是幾乎等於一被施加的陣列電壓 4·如申請專利範圍第3項所述之資料館存裝置,其中該等 電位能產生器基於由一或多個未被選擇字元線之回饋 而可麵作建立-被選擇位元線之等電位能隔離。 5·如申請專利範圍第3項所述之資料儲存裂置,其中每一 23 200402055 拾、申請專利範圍 隔離二極體之輸入節點被耦接至一相應電壓隨從電晶 體及该荨電位能產生器被搞接至該電壓隨從點晶體之 閘極。 6·如申請專利範圍第1項所述之資料儲存裝置,其中每一 記憶體細胞包括有一磁性隨機存取記憶體元件。 7· —種製造資料儲存裝置之方法,包括有: 形成多數條字元線,每一字元線包括有一金屬佈 局線; 形成一非結晶半導體層於每一字元線之上·, 10 15 20
    形成多數個金屬接觸於每一非結晶半導體層上, 每一個接觸相互被隔離及產生對每一字元一共同金屬_ 半導體接觸; 形成一磁性-電阻記憶體細胞於每一金屬接觸之上 ,藉此形成由該記憶體細胞至其相應字元線之一單向 傳導路徑;及
    形成多數條位元線,包括有一金屬佈局線,使每 一位元線被連接至該等記憶體細胞的-物份,藉此形 成由該位元線至該字元線之一傳導路徑而經過每一共 用記憶體細胞。 8·如申請專利範圍第7項所述之方法,其中該金屬接觸形 成步驟更包括有選擇白金作為該金屬接觸。 9·如申請專利範圍第7項所述 苴 方法中邊金屬接觸形 成步驟更包括有由包括有全, 孟銀鋁或鋼所組成的 群組中選擇一金屬作為該 24 200402055 拾、申請專利範圍 10·如申請專利範圍第7項所述之方法,其中該非接晶半導 體包括有矽及一金屬-矽化合物層形成有金屬有矽及金 屬接觸。
    25
TW092103544A 2002-03-15 2003-02-20 Improved diode for use in MRAM devices and method of manufacture TW200402055A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/098,206 US6885573B2 (en) 2002-03-15 2002-03-15 Diode for use in MRAM devices and method of manufacture

Publications (1)

Publication Number Publication Date
TW200402055A true TW200402055A (en) 2004-02-01

Family

ID=27765427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103544A TW200402055A (en) 2002-03-15 2003-02-20 Improved diode for use in MRAM devices and method of manufacture

Country Status (6)

Country Link
US (2) US6885573B2 (zh)
EP (1) EP1345230A3 (zh)
JP (1) JP2003273335A (zh)
KR (1) KR20030074459A (zh)
CN (1) CN1487523A (zh)
TW (1) TW200402055A (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005500682A (ja) * 2001-08-13 2005-01-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリセル
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
US20040039871A1 (en) * 2002-08-26 2004-02-26 Colin Stobbs Replacement memory device
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6937509B2 (en) * 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7076320B1 (en) 2004-05-04 2006-07-11 Advanced Micro Devices, Inc. Scatterometry monitor in cluster process tool environment for advanced process control (APC)
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
US7221599B1 (en) 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation
KR101124504B1 (ko) * 2005-09-22 2012-03-15 삼성전자주식회사 ALD 공정에 의한 비정질 NiO 박막의 제조방법 및상기 비정질 NiO 박막을 이용한 비휘발성 메모리 소자
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
TWI396268B (zh) * 2006-05-25 2013-05-11 Taiwan Semiconductor Mfg 複合連結線與其製造方法
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
KR101048199B1 (ko) 2006-11-20 2011-07-08 파나소닉 주식회사 비휘발성 반도체 기억 장치 및 그 제조 방법
KR100837412B1 (ko) * 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US7929335B2 (en) * 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7649237B2 (en) * 2008-05-15 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diode for high speed and radio frequency application
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
KR101012435B1 (ko) * 2008-11-10 2011-02-08 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
US8570799B2 (en) * 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
US10497441B2 (en) 2015-07-14 2019-12-03 Hewlett Packard Enterprise Development Lp Determining first write strength
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
US10141503B1 (en) * 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
JP2020047663A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467083A (en) * 1993-08-26 1995-11-14 Electric Power Research Institute Wireless downhole electromagnetic data transmission system and method
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5831920A (en) * 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6130835A (en) 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
JP3839958B2 (ja) * 1998-06-01 2006-11-01 株式会社東芝 磁気記憶装置
US6081446A (en) 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
DE50000924D1 (de) * 1999-03-19 2003-01-23 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
US6297987B1 (en) 1999-09-30 2001-10-02 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive spin-injection diode
JP2001196661A (ja) 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
JP3985432B2 (ja) * 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
JP2002100181A (ja) * 2000-09-27 2002-04-05 Nec Corp 磁気ランダムアクセスメモリ
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6522594B1 (en) * 2001-03-21 2003-02-18 Matrix Semiconductor, Inc. Memory array incorporating noise detection line
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
KR100465598B1 (ko) 2001-12-26 2005-01-13 주식회사 하이닉스반도체 쇼트키 다이오드를 이용한 마그네틱 램
US7042367B2 (en) * 2002-02-04 2006-05-09 Halliburton Energy Services Very high data rate telemetry system for use in a wellbore

Also Published As

Publication number Publication date
CN1487523A (zh) 2004-04-07
KR20030074459A (ko) 2003-09-19
US6885573B2 (en) 2005-04-26
EP1345230A3 (en) 2004-07-07
US20030185038A1 (en) 2003-10-02
EP1345230A2 (en) 2003-09-17
JP2003273335A (ja) 2003-09-26
US20050201173A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
TW200402055A (en) Improved diode for use in MRAM devices and method of manufacture
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
US7092283B2 (en) Magnetic random access memory devices including heat generating layers and related methods
JP5648940B2 (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
KR100954507B1 (ko) 자기저항 효과 소자 및 자기 메모리 장치
KR100695163B1 (ko) 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
US6657270B2 (en) Magnetic random access memory using bipolar junction transistor, and method for fabricating the same
JP2017112358A (ja) 下部固定sot−mramビット構造及び製造の方法
KR20110103463A (ko) Stt-mram 셀 구조들
KR20090113327A (ko) 등급화된 층을 갖는 비휘발성 자기 메모리 소자
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JPH11224483A (ja) 固体メモリおよびメモリ形成方法
US6542398B2 (en) Magnetic random access memory
KR20020089017A (ko) 마그네틱 램 및 그 형성방법
US20210020827A1 (en) Magnetic memory structure
JP4572102B2 (ja) 状態の切り換えを容易化するための加熱式mramセル
US20060228853A1 (en) Memory devices including spacers on sidewalls of memory storage elements and related methods
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
JP2005011502A (ja) 磁気トンネル接合での復元可能な抵抗変化を利用した磁気メモリの情報読み出し方法
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
KR100422945B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법
JPH1186528A (ja) 磁気記憶装置
KR100653708B1 (ko) 발열체를 갖는 자기 램 소자의 구동 방법들
US20240206347A1 (en) Magnetic memory structure