CN1487523A - 用在mram器件中的改进的二极管及其制造方法 - Google Patents

用在mram器件中的改进的二极管及其制造方法 Download PDF

Info

Publication number
CN1487523A
CN1487523A CNA031199763A CN03119976A CN1487523A CN 1487523 A CN1487523 A CN 1487523A CN A031199763 A CNA031199763 A CN A031199763A CN 03119976 A CN03119976 A CN 03119976A CN 1487523 A CN1487523 A CN 1487523A
Authority
CN
China
Prior art keywords
word line
storage unit
metal
memory cell
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031199763A
Other languages
English (en)
Inventor
M������ɳ
M·沙马
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1487523A publication Critical patent/CN1487523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Abstract

公开了一种数据存储器件,其具有多个字线(26,28)、多个位线(20、22、24)和存储单元(40-50)的电阻交叉点阵列。每个存储单元连接到位线并连接到隔离二极管(88),而隔离二极管进一步连接到相应字线。隔离二极管(88)提供从位线到字线的单向导电路径。每个字线提供与共享字线的每个二极管的公共金属-半导体接触件,因此每个二极管具有位于公共金属-半导体接触件的半导体部分和其相应的存储单元之间的分开的金属接触件。

Description

用在MRAM器件中的改进的二极管及其制造方法
技术领域
本发明一般涉及用于数据储存的随机存取存储器。特别是,本发明涉及包括改进的单向元件以限制阵列内的漏电流的磁性随机存取存储器件。
背景技术
磁性随机存取存储器(“MRAM”)是表示用于长期数据储存的相当有前途的非易失存储器。在MRAM器件上进行读和写操作比在常规存储器件如DRAM和闪烁存储器上进行读和写操作快得多,并且比长期存储器件如硬磁盘驱动器快一个数量级。此外,MRAM器件比其它常规存储器件更紧凑和消耗更少的功率。
典型的MRAM器件包括存储单元阵列。字线穿过存储单元的行延伸,位线沿着存储单元的列延伸。每个存储单元位于字线和位线的交叉点处。
存储单元储存作为磁化取向的一位信息。每个存储单元的磁化假设在任何给定时间上的两个稳定的取向之一。这两个稳定取向即平行和反平行表示逻辑值“0”和“1”。
磁化取向影响存储单元如自旋-隧道器件的电阻。例如,如果磁化取向是平行的,则存储单元的电阻是第一值R,如果磁化取向从平行变为反平行,则存储单元的电阻是第二值R+ΔR。可以通过读出存储单元的电阻状态来读取被选存储单元的磁化取向以及存储单元的逻辑状态。因此存储单元形成电阻交叉点的存储阵列。
向被选存储单元施加电压和测量流过每个存储单元的读出电流可以读出电阻状态。理想上,电阻应该与读出电流成比例。
然而,读出阵列中的单个存储单元的电阻状态是不可靠的。阵列中的所有存储单元通过很多平行路径耦合在一起。在一个交叉点检测到的电阻等于在与阵列的其它行和列的存储单元的电阻平行的交叉点的存储单元的电阻。
而且,如果被读出的存储单元由于储存的磁化而具有不同的电阻,则将产生小的差分电压。这个小差分电压将导致寄生或“潜行路径”电流,这还公知为漏电流。寄生或漏电流在大阵列中变得很大,因此可能遮蔽读出电流。因而,寄生电流可能妨碍电阻被读出。
读出电阻状态的不可靠性由制造变化、操作温度的变化以及MRAM器件的老化构成。这些因素将使存储单元的电阻平均值改变。
现有技术已经尝试通过各种设计来减少漏电流,但实际上没有消除漏电流。一个方案涉及添加单向元件如二极管以限制在一个方向的电流路径。图1示出了这种实施例。存储单元4包括二极管6以限制在由二极管6确定的方向上流动的电流。当如图1中所示那样施加读出电流时,通过读出放大器实际测量的电流是流过预定单元4的读出电流I_s,以及流过几个其它存储单元/二极管对的漏电流I_1eak。这个附加漏电流减少了读出放大器的工作范围。此外,随着存储阵列的尺寸的增加,漏电流优于读出信号,更大大减少了读出放大器的工作范围。此外,由于漏电流路径而使读出放大器中的噪声增加。
相应地,如果不消除的话,也需要能减少在使用二极管时存在的漏电流。还进一步需要一种具有这种二极管的MRAM器件的制造方法,通过减少或消除流过器件内的二极管的漏电流,减少成本和提高性能。
发明内容
根据本发明,公开了一种数据存储器件,其具有多个字线、多个位线、和存储单元的电阻交叉点阵列。每个存储单元连接到位线并连接到隔离二极管,隔离二极管连接到相应字线。隔离二极管提供从位线到字线的单向导电路径。每个字线提供与共享字线的每个二极管的公共金属-半导体接触件,因此每个二极管具有位于公共金属-半导体接触件的半导体部分和它的相应存储单元之间的分离金属接触件。
附图说明
图1表示被选存储单元上的读出操作和漏电流怎样影响读出电流的现有技术示意图。
图2是包括磁性存储单元阵列以及能对磁性存储单元进行读和写存取的导体阵列的固态存储器的顶视图。
图3a-3b表示磁性存储单元中的数据位的储存。
图4a是表示最初地淀积在衬底上和然后形成为导体和磁性存储单元的系列材料的剖视图AA。
图4b是表示图3a中所示材料的构图的剖视图AA。
图4c是表示覆盖被构图的叠置结构的侧边和衬底的露出区域的薄层保护介质材料的剖视图AA。
图4d是表示淀积在叠置结构和保护绝缘材料上的导体材料和顶部导体光刻胶的剖视图BB。
图4e是表示在剥离钉扎磁性膜之前停止的碾磨步骤的结果的剖视图BB。
图5表示读取磁性存储单元的布置。
具体实施方式
下面将参照附图中所示的示意实施例介绍本发明,这里使用特定的语言介绍实施例。无须说明就应该理解不限制本发明的范围。这里所述的本发明特征的替换和进一步修改、以及由具有本公开的本领域技术人员所能想到的这里所述的本发明的原理的附加应用都被认为落入本发明的保护范围内。
如图所示,用于表示目的,本发明体现为磁性随机存取存储器件。MRAM器件包括存储单元阵列和用于从存储单元读或写数据的读-写电路。包括等电位施加器件和差分读出放大器的读电路可靠地读出阵列内的被选存储单元的不同电阻状态。写电路选择地从一个存储状态向另一个存储状态转换阵列内的单独位。
图2是固态存储器130的顶视图,它包括磁性存储单元40-50的阵列。固态存储器130还包括能对磁性存储单元40-50进行读和写存取的导体20-28的阵列。磁性存储单元40-50使用磁场储存信息。每个磁性存储单元40-50能储存可称为数据位的信息的相应位。
磁性存储单元40-50和导体20-28形成在衬底10上。导体20-28排列为一组顶部导体26-28和垂直组的底部导体20-24。每个磁性存储单元40-50具有矩形尺度dx和dy,它们分别由底部导体20-24的宽度和顶部导体26-28的宽度确定。
图3a-3b表示磁性存储单元42中的数据位的储存。磁性存储单元42包括由介质区62分开的磁性膜60和磁性膜64。其余存储单元40-50的结构和功能基本上与磁性存储单元42的相同。磁性膜60中的磁化取向表示为M1,磁性膜64中的磁化取向表示为M2。
磁性膜60和64之一具有固定磁化取向并用做参考层,而另一个具有非固定磁化取向。具有非固定磁化取向的磁性膜60或64磁性存储单元42的有源磁性膜,还称为数据层。在磁性存储单元42的写操作期间,响应施加于导体22和26的电信号,数据层旋转它的磁化取向。在一个实施例中,当M1M2和平行时表示存储在磁性存储单元42中的数据位的第一逻辑状态,当M1和M2反平行时表示第二逻辑状态。
在不同实施例中,也可以采用磁性取向的其它设置,用于在磁性存储单元42中存储信息。两个不同MRAM单元结构也是可以的。一个结构具有设置在叠置体的顶部的参考层并形成顶部自旋-阀结构。另一结构具有设置在叠置体的底部的参考层并形成底部自旋-阀结构。参考层可由软参考层结构或钉扎FM层结构构成。当参考层由软磁材料形成时,软参考层需要在操作期间通过施加电流来设置。当参考材料由具有其由于存在相邻抗铁磁(ATM)材料层而钉扎在某一方向的磁场的铁磁(FM)材料层构成时,钉扎FM层在制造期间一次设置并对单元使用期保持永久方式。软参考层的功能与钉扎FM层的功能相同。特别是关于MTJ-二极管结构的形成。
在一个实施例中,磁性膜64用固定磁化取向M2钉扎,而磁性膜60具有非固定磁化取向M1。磁性膜60中的磁化取向M1在对磁性存储单元42的写操作期间响应施加于导体22-26的电信号而改变。
图3a表示储存在磁性存储单元42中的数据位的“0”逻辑状态。在“0”逻辑状态中,磁性膜60中的磁化取向(M1)反平行于磁性膜64中的磁化取向M2。图3b表示用于磁性存储单元42的“1”逻辑状态。在“1”逻辑状态中,M1平行于M2。单元的状态可倒置,即反平行取向是“1”逻辑状态,平行状态是“0”逻辑状态。其它改变也是可以的,不必限制到给定的状态定义。
通过跨过导体26和22施加可以称为读电压的电压电位,读取磁性存储单元42。根据公知为自旋隧道的现象,随着电荷通过介质区62的迁移,读电压使公知为读出电流的电流在磁性膜60-64之间流动。存储单元42可被称为自旋隧道存储单元。
磁性存储单元42的电阻根据M1和M2的取向而不同。当M1和M2反平行时,即“0”逻辑状态,磁性存储单元42的电阻处于它的最高值。另一方面,当M1和M2平行即对应“1”逻辑状态时,磁性存储单元42的电阻处于它的最低值。因而,储存在磁性存储单元42中的数据位的逻辑状态可通过测量它的电阻来确定。磁性存储单元42的电阻被响应施加于导体22和26的读电压而流过的读出电流的大小反映出来。
图4a-4e表示在衬底10上形成磁性存储单元40-50和导体20-28。此外,每个磁性存储单元40-50还包括提供在现有技术中预先没有感觉到的优点的单向导体或二极管。该二极管被制造成肖特基(Schotty)金属半导体二极管,其中金属部分优选由铂(Pt)形成,并且金属部分还用做导体20-24或26-28,这取决于阵列设计。在现有技术中,已经在MRAM器件中实现了p-n结。此外,相信在本发明之前肖特基金属半导体二极管还没有在MRAM器件中实施。
在一个实施例中,衬底10是能适应用于固态存储器130如读出放大器和多路复用电路的支持电子设备的形成的硅衬底。用于形成磁性存储单元40-50和导体20-28的工艺步骤不要求衬底10是半导体材料。此外,工艺步骤的顺序可以倒置,这取决于电路设计。
图4a是剖视图AA,表示向衬底10上初始淀积的系列材料70-78。一层导体材料70淀积在衬底10上并提供用于形成导体20-24的一层导电材料,它们是用于固态存储器130的底部导体。导体材料70是一片导电材料,如铜、铝或金,或这些材料的合金。
将半导体材料72淀积在导体材料70上。半导体材料72提供用于形成磁性存储单元40-50的介质区的层,如磁性存储单元42的介质区62。在一个实施例中,半导体材料72是非晶硅。最后,层72形成单元的一部分二极管部分而不是磁性隧道结部分。所希望的结果是阵列中的每个存储单元具有与Schotty金属(Pt-Si)二极管串联的MTJ。
向绝缘材料上淀积第二层半导体材料74并用做与每个单元40-50相关的每个二极管的肖特基金属。导体材料74是一片导电材料,如Pt。也可以用其它材料代替,它们包括铜、铝或金,或这些材料的合金。Pt通常被用在其它导体金属上,因为它提供比大多数其它金属更好的整流特性。二极管由两层形成,一层是Pt,另一层是n掺杂硅。热处理之后,Pt和Si在界面处反应以形成Pt硅化物。其它金属硅化物也可以使用,如上述可替代金属的任何一种的硅化物。
形成二极管之后,形成单元40-50。在一个实施例中,在导体材料74的顶部淀积抗铁磁性材料76。抗铁磁性材料76提供磁性钉扎材料,用于固定要形成在衬底10上的磁性存储单元40-50中的取向M2。抗铁磁性材料76可以是铁-锰(Fe-Mn)或镍-锰(NiMn)。用于抗铁磁性材料76的其它材料包括NiO和IrMn。
在抗铁磁性材料76的顶部淀积磁性膜78。磁性膜78和抗铁磁性材料76之间的磁性交换耦合的效果钉扎磁性膜78中的磁化取向。磁性膜78提供一层钉扎磁性材料,用于形成磁性存储单元40-50的钉扎磁性膜区。例如,磁性膜78后来形成为磁性存储单元42的钉扎磁性膜64。磁性膜78可以是镍-铁(NiFe)或钴,或由这些材料的组合构成的合金或层。用于磁性膜78的替换材料包括Fe3O4和CrO2,或其它铁磁性或铁氧体磁性材料。
在磁性膜78上淀积一层绝缘材料80。绝缘材料80提供用于形成磁性存储单元40-50的介质区的层,如磁性存储单元42的介质区62。在一个实施例中,绝缘材料80是氧化铝(Al2O3)。绝缘材料80的替换材料包括二氧化硅(SiO2)、氧化钽(Ta2O5)和氮化硅(Si3N4)。
在绝缘材料80的顶部淀积磁性膜82。磁性膜82提供用于形成磁性存储单元40-50的有源区的材料层,如存储单元42的磁性膜60。磁性膜82可以是镍-铁(NiFe)或钴,或由这些材料的组合构成的合金或层。
图4b是剖视图AA,表示图4a中所示的材料的构图。构图是通过采用光刻在磁性膜82的顶部形成光刻胶包括光刻胶84的线进行的。光刻胶84的线限定底部导体22的长度以及底部导体22和磁性存储单元42和48的dx尺寸。进行离子碾磨操作以从衬底10除去不被光刻胶保护的材料。离子碾磨操作例如可以通过氩离子的轰击进行。由光刻胶84提供的保护例如导致由图4a中所示的材料形成叠置结构86。应该注意到,为了实现所希望的电路布置通常进行多个步骤的构图。在这种情况下,进行构图,以便导体材料70和半导体材料72互相对准,并且半导体材料72沿着导体材料70的长度运行,而导体材料70形成底部导体22,半导体部分72用做肖特基金属二极管的部件。采用公知技术进一步构图该表面,以便隔离第二导体材料74、抗铁磁性材料76、磁性膜78、绝缘阻挡层80和第二磁性膜82的叠置体。
叠置结构86包括作为残余导体材料70的底部导体22。半导体材料72用做二极管88的整流部分,如在叠置结构86所示。第二导体材料74用做肖特基金属二极管88的金属接触件。叠置结构86还包括从抗铁磁性材料76留下来的条形抗铁磁性材料90。条形抗铁磁性材料90在平行于导体22的长度方向钉扎磁性存储单元42和48的磁性取向M2。
叠置结构86包括分别从磁性膜78、介质材料80和磁性膜82剩余下来的条形磁性膜92、条形介质材料94、以及条形磁性膜96。条形磁性膜92、介质材料94以及磁性膜96用后来的构图步骤都将形成为磁性存储单元40-50。
图4c是剖视图AA,表示覆盖叠置结构86的侧面和衬底10的露出区域的薄层保护介质100。保护介质100首先淀积在叠置结构86以及衬底10的光刻胶84和露出区域上,并作为薄层介质,例如500埃或以下。然后例如采用具有溶剂的超声波搅拌器除去光刻胶84和用于构图导体20-24的其它光刻胶线。得到的保护介质100防止了在形成导体26和28之后磁性膜92和96的边缘之间的短路。
图4d是剖视图BB,表示淀积在叠置结构86和保护介质100上的导体材料102。导体材料102提供用于形成顶部导体26-28的一层导体材料。导体材料102是一片导电材料,如铜、铝或金,或这些材料的合金。
然后从导体材料102构图顶部导体26-28。顶部导体26-28的构图形成磁性存储单元40-50和顶部导体26-28的dy尺寸,并自动对准顶部导体层26-28和磁性存储单元40-50的层。通过采用光刻在导体材料102的顶部上形成包括光刻胶110-114的线的光刻胶线,构图顶部导体26-28。光刻胶110-114的线的宽度各为dy
采用离子碾磨步骤除去不被光刻胶110-114保护的材料。在一个实施例中,采用碾磨步骤除去条形抗铁磁性材料90下面的材料。在另一个实施例中,除去在条形磁性膜92之前停止碾磨步骤。然后剥离光刻胶110-114。
图4e是剖视图BB,表示在除去磁性膜92之前停止的碾磨步骤的结果。每个磁性存储单元42-48由与具有分别由条形磁性膜96和条形介质材料94形成的磁性膜60和介质区62一道的肖特基金属二极管88表示。
条形磁性材料92提供用于每个磁性存储单元42-48的连续钉扎磁性膜。这个实施例防止了从磁性材料92的构图边缘发射的磁场影响磁性存储单元42-48的有源磁性膜中的磁场。
顶部导体26和28的构图以图案装饰和自动对准磁性存储单元42和48中的有源磁性膜,以便提供对准的dx和dy尺寸。结果是,对于磁性存储单元42和48的导体26-28和有源层或介质层,不需要采用分开图形掩模,也不用精确地对准任何这种图形掩模。
然后采用例如绝缘介质层和形成在磁性存储单元40-50顶部的磁性存储单元的其它阵列平面化图4e中所示的结构。这样做是因为不需要结晶半导体衬底。具有很多层磁性存储单元的的能力增强了能在固态存储器130中实现的整体密度。
注意,所述工艺制造了其尺寸限于顶部/底部导体宽度dx和dy的存储单元,只示出说明一种可能的制造工艺。在替换实施例中,希望形成具有小于导体宽度的尺寸的存储单元。为此,包括分开掩蔽/构图步骤,并且这些步骤对于本领域技术人员是公知的。
图5表示用于读取磁性存储单元42的布置。通过向导体26施加读电压Vrd和将导体22耦合到电流读出放大器160的输入端150,读取磁性存储单元42。穿过磁性存储单元42的电位Vrd使读出电流流进电流读出放大器160的输入端150。读出电流的大小表示磁性存储单元42的电阻以及逻辑状态。
在读操作期间,采用一对晶体管200-202给导体20和24施加地电位。此外,电流读出放大器160的输入端150具有虚拟地电位,表示导体22具有虚拟地电位。导体22-24的地和虚拟地电位减少了在导体22-24之间流动的电流量。这个电流公知为漏电流。导体20-24中的被减少的漏电流量增加了在对磁性存储单元42的读操作期间的信噪比。
导体20-24当中的等效电位可采用各种电路实现。例如,晶体管200-202可向导体20-24施加电位Vx,输入端150可具有电位Vx。此外,每个导体可耦合到相应电流读出放大器的输入端。电流读出放大器的输入端可以是虚拟地电位或可以具有一些其它电位,只要所有导体20-24的电位相等即可。而且,可采用晶体管和电流读出放大器的任何组合以便在读操作期间使导体20-24的电位相等。
存储单元40-50可包括薄膜存储元件如聚合物存储元件、磁性隧道结(SDT结是磁性隧道结的类型)或相变器件。通常,存储单元40-50可包括通过影响元件的正常电阻的大小而储存或产生信息的任何元件。这种其它类型的元件包括作为只读存储器的部件的多晶硅电阻器,以及可编程以从结晶向非晶反之亦然而改变状态的相变器件。还器件在结晶状态时具有低电阻,在非晶状态时具有高电阻。存储单元元件40进一步详细地示于图3中。存储单元40-50还包括电阻磁性元件Rm和单向导电门或二极管88,该二极管88可用于在读操作期间限制漏电流并提供从位线20-24到字线26-30的单向电流路径。二极管88耦合到电阻磁性元件Rm以提供从位线20-24到字线26-30的单向导电路径。
采用大公共金属-Si接触区域提高了在公共阴极的接触电阻。这提高了每个二极管88的电流密度容量。由于每个二极管88具有与其相关的MRAM单元的分开的Pt接触,因此每个二极管99互相分开。此外,由于二极管的行或列共享公共金属-Si接触,因此简化了构图。此外,如果不消除的话,公共金属-Si接触减少了与采用现有技术的技术制造的二极管相关的电流潜行路径或漏电流。
根据本发明的信息存储器件可广泛地用在各种应用中。例如,该信息存储器件可用于在计算机中的长期数据储存。这种器件提供很多优于常规长期数据储存器件如硬磁盘驱动器的优点。从MRAM单元存取数据比从硬磁盘驱动器存取数据快一个数量级。此外,根据本发明的信息存储器件比硬磁盘驱动器更紧凑。
根据本发明的信息存储器件可用在用于长期储存数字图像的数字摄像机中。如果校准精确和前置放大器偏移可以等效化,则该信息存储器件甚至可以代替DRAM和计算机中的其它快速、短期存储器。本发明不限于上面所述和所示的特殊实施例。本发明由下列权利要求书来解释。
应当理解,以上引用的配置仅说明本发明的原理的应用。可设计多种多样修改和可选择的配置而不脱离本发明的精神和范围,同时本发明已表示在附图中,并结合什么是本发明目前认为为最具体和优选实施例具体和详细地在上面进行了充分的描述,显而易见的是,对普通技术人员而言,在不脱离在权利要求中所陈述的本发明的原理和概念的条件下可以进行多种修改。

Claims (10)

1、一种数据存储器件,包括:
多个字线;
多个位线;和
存储单元的电阻交叉点阵列,每个存储单元连接到位线并连接到隔离二极管,而隔离二极管进一步连接到相应字线,隔离二极管提供从位线到字线的单向导电路径,并且其中每个字线提供与共享字线的每个二极管的公共金属-半导体接触件,因此每个二极管具有位于公共金属-半导体接触件的半导体部分和其相应的存储单元之间的分开的金属接触件。
2、根据权利要求1的数据存储器件,其中漏电流转移装置包括耦合到字线的等电位发生器,其可操作以设置电阻交叉点存储单元阵列中的电压电平,由此基本上防止了寄生电流流到被选存储单元中。
3、根据权利要求2的数据存储器件,其中被选组的字线中的未选字线连接在一起以设置约等于施加阵列电压的平均电压。
4、根据权利要求3的数据存储器件,其中等电位发生器可操作以便在来自一个或多个未选字线的反馈基础上建立等电位隔离。
5、根据权利要求3的数据存储器件,其中每个隔离二极管的输入节点耦合到相应的电压跟随器晶体管,等电位发生器耦合到电压跟随器晶体管的栅极。
6、根据权利要求1的数据存储器件,其中每个存储单元包括磁性随机存取存储元件。
7、一种制造数据存储器件的方法,包括:
形成多个字线,每个字线包括金属迹线;
在每个字线上形成非晶半导体层;
在每个非晶半导体层上形成多个金属接触件,多个接触的每个互相绝缘,并产生用于每个字线的公共金属-半导体接触件;
在多个金属接触件的每个上形成磁阻存储单元,由此形成从存储单元到其相应字线的单向导电路径;和
形成包括金属迹线的多个位线,以便每个位线连接到一部分存储单元,由此形成从位线到字线并通过每个共享存储单元的导电路径。
8、根据权利要求7的方法,其中金属接触件形成步骤还包括选择铂作为金属接触件。
9、根据权利要求7的方法,其中金属接触件形成步骤还包括从由金、银、铝或铜组成的组选择金属作为金属接触件。
10、根据权利要求7的方法,其中非晶半导体包括硅,并且用硅和金属接触件形成金属硅化物层。
CNA031199763A 2002-03-15 2003-03-14 用在mram器件中的改进的二极管及其制造方法 Pending CN1487523A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/098206 2002-03-15
US10/098,206 US6885573B2 (en) 2002-03-15 2002-03-15 Diode for use in MRAM devices and method of manufacture

Publications (1)

Publication Number Publication Date
CN1487523A true CN1487523A (zh) 2004-04-07

Family

ID=27765427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031199763A Pending CN1487523A (zh) 2002-03-15 2003-03-14 用在mram器件中的改进的二极管及其制造方法

Country Status (6)

Country Link
US (2) US6885573B2 (zh)
EP (1) EP1345230A3 (zh)
JP (1) JP2003273335A (zh)
KR (1) KR20030074459A (zh)
CN (1) CN1487523A (zh)
TW (1) TW200402055A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017282A1 (fr) * 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
US20040039871A1 (en) * 2002-08-26 2004-02-26 Colin Stobbs Replacement memory device
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6937509B2 (en) * 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7076320B1 (en) 2004-05-04 2006-07-11 Advanced Micro Devices, Inc. Scatterometry monitor in cluster process tool environment for advanced process control (APC)
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
US7221599B1 (en) 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation
KR101124504B1 (ko) * 2005-09-22 2012-03-15 삼성전자주식회사 ALD 공정에 의한 비정질 NiO 박막의 제조방법 및상기 비정질 NiO 박막을 이용한 비휘발성 메모리 소자
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
TWI396268B (zh) * 2006-05-25 2013-05-11 Taiwan Semiconductor Mfg 複合連結線與其製造方法
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
JP4167298B2 (ja) 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法
KR100837412B1 (ko) * 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US7929335B2 (en) * 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7649237B2 (en) * 2008-05-15 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diode for high speed and radio frequency application
US8120951B2 (en) 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
KR101012435B1 (ko) * 2008-11-10 2011-02-08 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
US8570799B2 (en) * 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
WO2017010991A1 (en) * 2015-07-14 2017-01-19 Hewlett Packard Enterprise Development Lp Determining first write strength
US10141503B1 (en) * 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
JP2020047663A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467083A (en) * 1993-08-26 1995-11-14 Electric Power Research Institute Wireless downhole electromagnetic data transmission system and method
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5831920A (en) * 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6130835A (en) 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
JP3839958B2 (ja) * 1998-06-01 2006-11-01 株式会社東芝 磁気記憶装置
US6081446A (en) 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
KR100408576B1 (ko) * 1999-03-19 2003-12-03 인피니언 테크놀로지스 아게 기억 셀 어레이 및 그의 제조 방법
US6297987B1 (en) 1999-09-30 2001-10-02 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive spin-injection diode
JP2001196661A (ja) 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
JP3985432B2 (ja) * 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
JP2002100181A (ja) * 2000-09-27 2002-04-05 Nec Corp 磁気ランダムアクセスメモリ
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6522594B1 (en) * 2001-03-21 2003-02-18 Matrix Semiconductor, Inc. Memory array incorporating noise detection line
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
KR100465598B1 (ko) 2001-12-26 2005-01-13 주식회사 하이닉스반도체 쇼트키 다이오드를 이용한 마그네틱 램
US7042367B2 (en) * 2002-02-04 2006-05-09 Halliburton Energy Services Very high data rate telemetry system for use in a wellbore

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺

Also Published As

Publication number Publication date
JP2003273335A (ja) 2003-09-26
TW200402055A (en) 2004-02-01
EP1345230A2 (en) 2003-09-17
KR20030074459A (ko) 2003-09-19
EP1345230A3 (en) 2004-07-07
US20030185038A1 (en) 2003-10-02
US6885573B2 (en) 2005-04-26
US20050201173A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
CN1487523A (zh) 用在mram器件中的改进的二极管及其制造方法
CN100474438C (zh) 容短接存储单元的电阻交叉点阵列
US6421271B1 (en) MRAM configuration
US11903326B2 (en) SOT-MRAM cell in high density applications
KR100403313B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
US8796793B2 (en) Magnetoresistive element, magnetic random access memory and method of manufacturing the same
US9754651B2 (en) Modular magnetoresistive memory
EP3695405A1 (en) Perpendicular magnetic memory using spin-orbit torque
JP2002230965A (ja) 不揮発性メモリ装置
US20030043614A1 (en) Magnetic memory array architecture
CN1345067A (zh) 可容忍短路的电阻交叉点阵列
JPH11224483A (ja) 固体メモリおよびメモリ形成方法
JP2010534941A (ja) 多状態の不揮発性メモリ素子
US8729648B2 (en) Magnetic body device and manufacturing method thereof
KR20030055390A (ko) 마그네틱 램
US12020736B2 (en) Spin-orbit-torque magnetoresistive random-access memory array
EP1556863A1 (en) Magnetic tunnel junction memory cell architecture
CN117500281B (zh) 磁存储器及其制备方法、电子设备
CN1856836A (zh) 具有分段磁性写入线的mram阵列
US20230154515A1 (en) Semiconductor structure and manufacturing method thereof
US7142447B2 (en) Nonvolatile memory device with variable resistance element
US6567300B1 (en) Narrow contact design for magnetic random access memory (MRAM) arrays
US7272028B2 (en) MRAM cell with split conductive lines
US6930370B2 (en) Memory with conductors between or in communication with storage units
KR101407643B1 (ko) 멀티 비트 메모리 소자와 그 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: American Texas

Applicant before: Hewlett-Packard Development Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication