CN1177326C - 磁随机存取存储器装置 - Google Patents
磁随机存取存储器装置Info
- Publication number
- CN1177326C CN1177326C CNB011407867A CN01140786A CN1177326C CN 1177326 C CN1177326 C CN 1177326C CN B011407867 A CNB011407867 A CN B011407867A CN 01140786 A CN01140786 A CN 01140786A CN 1177326 C CN1177326 C CN 1177326C
- Authority
- CN
- China
- Prior art keywords
- storage unit
- tmr
- memory cell
- random access
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 63
- 230000005415 magnetization Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种具有多个沟道磁电阻存储单元(1至8)的磁随机存取存储器装置，所述沟道磁电阻存储单元(1至8)在存储区中在其一端与位线(BL)相连接并在其另一端与字线(WL1，WL2)相连接，沟道磁电阻存储单元(1至8)结合成组，其特征在于：在与该同一位线(BL)相连接的、至少包括两个沟道磁电阻存储单元(1至4或5至8)的组中的沟道磁电阻存储单元(1至8)的另一端与一个开关晶体管(Tr1，Tr2)相连接，其栅极(G1，G2)连接在相应的字线(WL1或WL2)上。
Description
技术领域
本发明涉及具有多个TMR存储单元(TMR＝沟道磁电阻)的磁随机存取存储器(MRAM)装置，它在存储区中在其一端与位线相连接及在其另一端上与字线相连接。
背景技术
一种磁随机存取存储器装置公知地基于借助TMR效应的铁磁存储装置：在彼此垂直交叉的一个字线及一个位线之间设有由具有软磁层、一个沟道电阻层及一个硬磁层的层堆组成的存储单元。硬磁层的磁化方向是预给定的，而软磁层的磁化方向是可调节的，其方式是在确定方向上向字线及位线上传送相应的电流。因此软磁层可相对硬磁层平行或反向平行地被磁化。在平行磁化时，层堆的电阻值低于在反向平行磁化时的值，它们作为状态“0”及“1”赋值或相反地赋值。
迄今对于磁随机存取存储器实际上提出了两种彼此不同的基本结构：
一种是所谓“交叉点”结构，其中各个TMR存储单元直接位于交叉的并构成位线及字线的导体之间。在该结构中，对于各个存储单元不需要任何半导体元件、尤其是晶体管，以致可以直接地将多个这样的存储单元设置成相互叠放的存储单元区。因此，对于一个磁随机存取存储器可实现很高的集成密度，其量度为“4F2/n”，其中n是彼此叠放的存储单元区的各个层的数目及“F”表示所使用的工艺可实现的最小结构的面积。
在这种“交叉点”结构中，在未选择的存储单元上强制地流过寄生电流。因此在大的存储单元区中必需以很高的电阻来构成各个TMR存储单元，以使寄生电流可保持很小。由于各个TMR存储单元的电阻大，因此读过程相对地慢。
另一种结构设有晶体管，在该结构中对每个具有上述层堆的TMR单元附加地配置了一个开关晶体管(对此可参考M.Durlam等人著的“基于磁沟道结单元的非易失性的RAM”)。在具有由这种带开关晶体管的TMR单元组成的存储单元的磁随机存取存储器中，实际上可排除寄生电流。由此在大存储单元区中的各存储单元也可具有小电阻的TMR单元。并且读的方式也简单，由此它可比“交叉点”结构更快地存取。
但具有晶体管存储单元的结构的缺点是尺寸很大，至少为“8F2”或更大，及此外不能设有层堆，因为对于存储单元区的每个存储单元需要一个晶体管及由此需要一个硅表面。
发明内容
因此本发明的任务在于，提供一种磁随机存取存储器装置，它在很大程度上共同具有“交叉点”结构的优点及晶体管存储单元的优点。
该任务将根据本发明在开始部分所述类型的磁随机存取存储器装置上这样地解决，在与该同一位线相连接的、至少包括两个TMR存储单元的每个组的TMR存储单元的另一端与一个开关晶体管相连接，其栅极连接在相应的字线上。
在根据本发明的磁随机存取存储器装置上将全面地削减迄今的设有晶体管存储单元的结构，不再是每个TMR单元配置一个开关晶体管。而在根据本发明的磁随机存取存储器装置上沿一个位线的多个TMR存储单元被组合成一个组，其中对该组配置了一个开关晶体管。
通过对多个TMR存储单元、如三个TMR存储单元仅配置一个开关晶体管，可大大地减小晶体管所需的位置，以致在根据本发明的磁随机存取存储器装置所使用的结构上允许存储单元区的排列密度有实质性的提高。
根据本发明的磁随机存取存储器装置也可实现TMR存储单元与对其配置的晶体管的节省位置的布局，其方式例如为在三个TMR存储单元的下面布置一个开关晶体管。
当然，也可对一个开关晶体管设置多于三个的TMR存储单元。此外也可以，对一个开关晶体管仅配置两个TMR存储单元。最后也可将一个存储单元区的存储单元这样地分配给开关晶体管，即可能例外地出现对一个开关晶体管仅配置一个存储单元。但本发明的实质是，在具有多个存储单元的存储单元区中这样地配置开关晶体管，即对于该存储单元区的多个存储单元仅将一个开关晶体管配置给一个相应位线上的多个存储单元。
当在读两个状态时获得的电流的绝对值之差尽可能大时，可保证用晶体管快速地读出磁随机存取存储器存储单元。这就是说，两个磁化层的平行状态及反向平行状态之间的电流差值应尽可能地大。为了实现它，首先TMR存储单元或TMR元件的电阻大约选择为等于与该电阻串联的由开关晶体管及导线电阻组成的总电阻。由TMR存储单元的电阻及上述总电阻组成的串联电阻愈小，在读出时得到的读信号绝对值愈大。
在根据本发明的磁随机存取存储器装置中，如上所述，沿一个位线并联着n个TMR存储单元及在另一端与开关晶体管相连接。这具有其缺点，即通过n个彼此并联的TMR存储单元流过的信号电流被减小或“削弱”了n倍。但该缺点至少部分地被这样补偿，即仅在三个TMR存储单元的布局面下面直接地设置一个开关晶体管，以使得在三个TMR存储单元配置给一个开关晶体管的情况下可得到相对低的串联电阻。
如果三个TMR存储单元与一个开关晶体管这样地连接，则这样得到的由三个存储单元组成的组具有的面积约为“15…16F2”，即对于每个存储单元相应于“5…5.3F2”的面积需要量。该值比值“7…8F2”显著地降低，后者是在由一个TMR单元及一个晶体管组成的存储单元结构中需要的面积。对三个TMR存储单元设有一个开关晶体管的这种布局相对于对每个存储单元设有一个开关晶体管的结构可使用三倍的晶体管宽度，以致在TMR单元的电阻相应调整的情况下可实现两个状态之间相同的信号差绝对值。
附图说明
以下将借助附图来详细描述本发明。附图为：
图1：用于解释根据本发明的磁随机存取存储器装置的概要电路图；
图2a至2d：各设有一个开关晶体管的三存储单元组布局，及
图3a至3c：用于解释根据本发明的磁随机存取存储器装置的制造的各个步骤。
在附图中彼此相对应的部分具有相同的标记。
具体实施方式
图1表示一个磁随机存取存储器装置，它具有位线BL及实质上垂直于该位线相隔一距离交叉的字线WL1及WL2。在位线BL及字线WL1之间具有TMR存储单元1，2，3及4，及在位线BL及字线WL2之间具有TMR存储单元5，6，7及8。这些存储单元均以通常的、本文开始部分所述的方式由一个软磁材料层，一个沟道电阻层及一个硬磁层构成。
与位线BL相对立的TMR存储单元1至4的端部与一个开关晶体管Tr1的漏极或源极相连接，而与位线BL相对立的TMR存储单元5至8的端部与一个开关晶体管Tr2的漏极或源极相连接。开关晶体管Tr1的栅极与字线WL1相连接，及开关晶体管Tr2的栅极与字线WL2相连接。开关晶体管Tr1及Tr2的漏极或源极被接地或位于地电位上。在图1的实施例中每四个TMR存储单元1至4或5至8配置一个开关晶体管Tr1或Tr2。也可不是四个TMR存储单元而是两个或三个存储单元或大于四个存储单元配置一个开关晶体管。
在一个读过程中，在位线BL上施加1至2V的一定电压。在此情况下，除了一定字线的晶体管外的所有字线的晶体管被截止。可以假定，在本例中字线WL1的晶体管导通、即在本例中开关晶体管Tr1被接通。
如果仅是TMR存储单元2处于低欧姆状态(两个磁层平行地磁化)，而其余TMR存储单元1，3及4处于高欧姆状态(两个磁层反向平行磁化)，则在字线WL1上得到一个相应的信号，它不同于当所有TMR存储单元1-4均处于高欧姆状态时在字线WL1上得到的信号。
为了确定存储单元1至4中哪个处于低欧姆状态，-类似于DRAM的情况-将信息重写到相应的存储单元中及与在先得到的信号相比较。以此方式可以确定出：TMR存储单元2处于低欧姆状态，而存储单元1，3及4保持高欧姆状态。换言之，存储单元2譬如被赋于值“1”，而存储单元1，3，及4得到信息值“0”。
图2a至2d表示图1中磁随机存取存储器装置的布局。
如图2中所示，在一个硅半导体的有源区域AA中设有两个晶体管Tr1及Tr2的源极S及漏极D，及通过相应的扩散与接触点K1或K2相连接。晶体管Tr1具有栅极G1，及晶体管Tr2具有栅极G2。栅极G1与字线WL1相连接，而栅极G2与字线WL2相连接。此外，在图2a中还表示出两个晶体管Tr1及Tr2的接地电极Gr。
图2b表示图2a中装置的第一金属化面(Metal 1)，它具有相应的金属化区：9(用于接触点K1)，10(用于晶体管Tr1的漏极D)，11(用于两个晶体管Tr1及Tr2的地Gr)，12(用于晶体管Tr2的漏极)及13(用于晶体管Tr2的接触点K2)。金属化区14及15被配置给晶体管或TMR存储单元的相邻的组。
如图2c中所示，在图2b的第一金属化面(“Metal 1”)上具有条状结构(“Straps”)16及17，它们各包括TMR存储单元1，2及3或1’，2’及3’。如图2d中所示，这些TMR存储单元1至3或1’至3’被分配给位线BL，它们延伸在第二金属化面(“Metal 2”)上面的一个面中。这在图2d中这样地表示，即第二金属化面的两个条上设有标记BL。
可以注意到，在图2a至2d的实施例中每个晶体管Tr1或Tr2仅配置有三个TMR存储单元，而在图1的实施例中每个晶体管Tr1或Tr2各具有四个TMR存储单元1至4或5至8。
图3a至3c表示TMR存储单元或元件制造方法的概要步骤。
在设有一个作为开关晶体管的CMOS晶体管的半导体衬底上(未示出)具有二氧化硅层18，19，在这些层中设有导条L1，L2及L3。导条L1及L2用作两个TMR存储单元、如存储单元1及2的写导条。导条L3在一个设有相应金属化层的接触孔KL中，及例如与在其下方并埋设在硅半导体衬底中的晶体管Tr1的接触点Tr1相连接。
此外，如图3b中所示，导体L3通过金属化层20与TMR元件1及2相连接。金属化层20及TMR元件或存储单元1及2用通常的照相制版方法并通过蚀刻来产生。
在施加另一个二氧化硅层21及通过一个金属化层22形成第二金属化面后最后得到图3c中所示的装置。
存储单元1及2将被写，其方式是对金属化条L1或L2及金属化层22施加相应的信号，它们将引起存储单元1及2的两个磁层的反向平行或平行的磁化。
Claims (6)
1.具有多个沟道磁电阻存储单元(1至8)的磁随机存取存储器装置，所述沟道磁电阻存储单元(1至8)在存储区中在其一端与位线(BL)相连接并在其另一端与字线(WL1，WL2)相连接，所述沟道磁电阻存储单元(1至8)组合成组，其特征在于：在与该同一位线(BL)相连接的、至少包括两个沟道磁电阻存储单元(1至4或5至8)的组中的沟道磁电阻存储单元(1至8)的另一端与一个开关晶体管(Tr1，Tr2)相连接，所述一个开关晶体管(Tr1，Tr2)的栅极(G1，G2)连接在相应的字线(WL1或WL2)上。
2.根据权利要求1的磁随机存取存储器装置，其特征在于：一个沟道磁电阻存储单元(1至8)的电阻相当于由开关晶体管(Tr1，Tr2)及所分配字线和位线电阻组成的总电阻。
3.根据权利要求1或2的磁随机存取存储器装置，其特征在于：所述的组各包括三个沟道磁电阻存储单元(1至3；5至7)。
4.根据权利要求1或2的磁随机存取存储器装置，其特征在于：开关晶体管(Tr1；Tr2)被设置在沟道磁电阻存储单元(1至8)的下面。
5.根据权利要求1或2的磁随机存取存储器装置，其特征在于：沟道磁电阻存储单元(1至8)被放置在两个相互重叠设置在半导体上的金属化面(“Metal 1”，“Metal 2”)之间。
6.根据权利要求1或2的磁随机存取存储器装置，其特征在于：每两个相邻的晶体管(Tr1，Tr2)的地电极(Gr)被组合成一个电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10041378A DE10041378C1 (de) | 2000-08-23 | 2000-08-23 | MRAM-Anordnung |
| DE10041378.1 | 2000-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1347119A CN1347119A (zh) | 2002-05-01 |
| CN1177326C true CN1177326C (zh) | 2004-11-24 |
Family
ID=7653512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011407867A Expired - Fee Related CN1177326C (zh) | 2000-08-23 | 2001-08-23 | 磁随机存取存储器装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6421271B1 (zh) |
| EP (1) | EP1184871B1 (zh) |
| JP (1) | JP2002157874A (zh) |
| KR (1) | KR100443545B1 (zh) |
| CN (1) | CN1177326C (zh) |
| DE (2) | DE10041378C1 (zh) |
| TW (1) | TW518597B (zh) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4149647B2 (ja) * | 2000-09-28 | 2008-09-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| DE10059181C2 (de) * | 2000-11-29 | 2002-10-24 | Infineon Technologies Ag | Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür |
| JP2002298572A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
| US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6829158B2 (en) * | 2001-08-22 | 2004-12-07 | Motorola, Inc. | Magnetoresistive level generator and method |
| US6869855B1 (en) | 2001-09-02 | 2005-03-22 | Borealis Technical Limited | Method for making electrode pairs |
| JP4771631B2 (ja) * | 2001-09-21 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| JP4084084B2 (ja) * | 2002-05-23 | 2008-04-30 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| TW578149B (en) * | 2002-09-09 | 2004-03-01 | Ind Tech Res Inst | High density magnetic random access memory |
| JP3935049B2 (ja) * | 2002-11-05 | 2007-06-20 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| US7173846B2 (en) * | 2003-02-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic RAM and array architecture using a two transistor, one MTJ cell |
| US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
| TW589753B (en) * | 2003-06-03 | 2004-06-01 | Winbond Electronics Corp | Resistance random access memory and method for fabricating the same |
| US20050027564A1 (en) * | 2003-06-18 | 2005-02-03 | Yantis David Brook | Term management system suitable for healthcare and other use |
| US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US6985383B2 (en) | 2003-10-20 | 2006-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference generator for multilevel nonlinear resistivity memory storage elements |
| US6947333B2 (en) * | 2003-10-30 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Memory device |
| US7286378B2 (en) * | 2003-11-04 | 2007-10-23 | Micron Technology, Inc. | Serial transistor-cell array architecture |
| US7064970B2 (en) * | 2003-11-04 | 2006-06-20 | Micron Technology, Inc. | Serial transistor-cell array architecture |
| JP4747507B2 (ja) * | 2004-04-16 | 2011-08-17 | ソニー株式会社 | 磁気メモリ及びその記録方法 |
| US7154798B2 (en) * | 2004-04-27 | 2006-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM arrays and methods for writing and reading magnetic memory devices |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| JP2006156608A (ja) * | 2004-11-29 | 2006-06-15 | Hitachi Ltd | 磁気メモリおよびその製造方法 |
| CN100476994C (zh) * | 2005-04-27 | 2009-04-08 | 台湾积体电路制造股份有限公司 | 磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法 |
| US7411815B2 (en) * | 2005-11-14 | 2008-08-12 | Infineon Technologies Ag | Memory write circuit |
| US7362644B2 (en) * | 2005-12-20 | 2008-04-22 | Magic Technologies, Inc. | Configurable MRAM and method of configuration |
| WO2008061515A1 (de) * | 2006-11-20 | 2008-05-29 | Atlantic Zeiser Gmbh | Sicherheitsdokument/karte zur identifizierung und verfahren zur herstellung eines sicherheitsdokuments/einer karte |
| TW200907963A (en) * | 2007-08-02 | 2009-02-16 | Ind Tech Res Inst | Magnetic random access memory and operation method |
| US20120134200A1 (en) * | 2010-11-29 | 2012-05-31 | Seagate Technology Llc | Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability |
| KR102116792B1 (ko) | 2013-12-04 | 2020-05-29 | 삼성전자 주식회사 | 자기 메모리 장치, 이의 동작 방법 및 이를 포함하는 반도체 시스템 |
| KR102116719B1 (ko) | 2013-12-24 | 2020-05-29 | 삼성전자 주식회사 | 자기 메모리 장치 |
| US10937828B2 (en) | 2018-10-11 | 2021-03-02 | International Business Machines Corporation | Fabricating embedded magnetoresistive random access memory device with v-shaped magnetic tunnel junction profile |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
| US5734605A (en) * | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
| US5699293A (en) * | 1996-10-09 | 1997-12-16 | Motorola | Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device |
| US6097625A (en) * | 1998-07-16 | 2000-08-01 | International Business Machines Corporation | Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes |
| US5946227A (en) * | 1998-07-20 | 1999-08-31 | Motorola, Inc. | Magnetoresistive random access memory with shared word and digit lines |
| KR100450466B1 (ko) * | 1999-01-13 | 2004-09-30 | 인피니언 테크놀로지스 아게 | Ｍｒａｍ용 판독-/기록 아키텍처 |
-
2000
- 2000-08-23 DE DE10041378A patent/DE10041378C1/de not_active Expired - Fee Related
-
2001
- 2001-08-07 DE DE50112149T patent/DE50112149D1/de not_active Expired - Lifetime
- 2001-08-07 EP EP01119039A patent/EP1184871B1/de not_active Expired - Lifetime
- 2001-08-22 TW TW090120606A patent/TW518597B/zh not_active IP Right Cessation
- 2001-08-23 KR KR10-2001-0050919A patent/KR100443545B1/ko not_active IP Right Cessation
- 2001-08-23 JP JP2001253609A patent/JP2002157874A/ja active Pending
- 2001-08-23 CN CNB011407867A patent/CN1177326C/zh not_active Expired - Fee Related
- 2001-08-23 US US09/935,622 patent/US6421271B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW518597B (en) | 2003-01-21 |
| KR20020015971A (ko) | 2002-03-02 |
| US6421271B1 (en) | 2002-07-16 |
| CN1347119A (zh) | 2002-05-01 |
| DE10041378C1 (de) | 2002-05-16 |
| JP2002157874A (ja) | 2002-05-31 |
| US20020039308A1 (en) | 2002-04-04 |
| KR100443545B1 (ko) | 2004-08-09 |
| EP1184871A1 (de) | 2002-03-06 |
| EP1184871B1 (de) | 2007-03-07 |
| DE50112149D1 (de) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1177326C (zh) | 磁随机存取存储器装置 | |
| US6490194B2 (en) | Serial MRAM device | |
| DE102005046426B4 (de) | MRAM und Verfahren zu dessen Herstellung | |
| US20030214838A1 (en) | Small area magnetic memory devices | |
| US20150132917A1 (en) | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays | |
| EP1329895A2 (en) | High-density magnetic random access memory device and method of operating the same | |
| KR20030010459A (ko) | 정보 저장 장치 | |
| GB2368983A (en) | Nonvolatile memory device | |
| US6944049B2 (en) | Magnetic tunnel junction memory cell architecture | |
| US6798689B2 (en) | Integrated memory with a configuration of non-volatile memory cells and method for fabricating and for operating the integrated memory | |
| US6424563B2 (en) | MRAM memory cell | |
| CN1459859A (zh) | 存储单元隔离 | |
| CN1174427C (zh) | 磁致电阻随机存储装置 | |
| US20070069296A1 (en) | High-density high current device cell | |
| KR100527536B1 (ko) | 마그네틱 램 | |
| US6483768B2 (en) | Current driver configuration for MRAM | |
| CN1130726C (zh) | 制造存储单元装置的注入掩膜 | |
| KR20030059245A (ko) | 집적 자기저항 반도체 메모리 시스템 | |
| KR100539127B1 (ko) | Ｍｒａｍ 장치 | |
| KR20090054236A (ko) | 메모리 소자 및 그 동작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130603 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160114 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041124 Termination date: 20160823 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |