TW518597B - MRAM-arrangement - Google Patents

Description

518597 五、發明説明（1 ) 本發明爲磁性隨機存取記憶體配置，由許多TMR (Tunnel-Magnetwiderstand，穿隧電阻）記憶胞所構成。 TMR記憶胞陣列中在TMR的一端上是與位元線相連且在 另一端上連接至字元線。

眾所皆知MRAM配置是由具TMR效應的鐵磁記憶體所 構成：軟磁層、硬磁層和穿隧電阻層所組成的記憶胞位於 字元線和位元線之間，字元線及位元線互相垂直。硬磁層 的磁化方向爲固定的，而軟磁層的磁化方向則可調整，其 方式是在一種指定之方向中注入適當之電流使流經位元線 和字元線，軟磁層即可被磁化成平行或反平行於硬磁層。 在平行磁化時層堆疊的電阻値小於反平行磁化時之値，這 些値稱爲狀態或’’Γ’。 目前MRAM配置設計有兩種完全不同的架構。

在一種所謂Crosspoint(點交叉）架構中各別TMR記憶胞 直接位於形成相交的位元線和字元線所用的各導電軌之間 。此架構中各別之記憶胞不需此種半導體組件（特別是電 晶體），因此在堆疊記憶胞陣列中不需其它位置即可容納 此種TMR記憶胞，MRAM可達到相當高的積體密度（其數 量級是4F2/n)，η爲記憶胞陣列之各別相堆疊之位置之數 目，F代表所使用之技術的最小可能之結構的面積。 在C r 〇 s s ρ 〇 i n t架構中，寄生電流必會通過未選取的記憶 胞，因此在大記憶胞陣列中各TMR記憶胞需設置高電阻 ，使寄生電流保持很低。由於各TMR記憶胞的高電阻， 讀取過程的速度就相對地慢。 518597 五、發明説明（2 ) 在設有電晶體晶胞之其它架構中，每一 TMR元件上另 設置一個開關電晶體（參考M. Durlam et aU<Nonvolatile RAM based on Magnetic Tunnel Junction Elments”），其中 含有該開關電晶體的TMR元件所構成之記憶胞不會有寄 生電流，大記憶胞陣列中之記憶胞之TMR元件因此可設 置低電阻。讀取的方式也較簡單，存取速度比Crosspoint 架構中者還快。 但具有電晶體記憶胞之此種結構之缺點是尺寸大很多， 至少有8F2或更大，其中可不必進行堆疊，此乃因每一記 憶胞都須有電晶體和矽表面。 所以本發明的目的爲提供一磁性隨機存取記憶體配置， 同時具有Crosspoint架構之優點和電晶體記憶胞的優點。 本發明的目的以下述方式來達成：在包含至少兩個 TMR記憶胞之組（group)中分別與相同位元線相連之TMR 記憶胞之其它末端是與開關電晶體相連，此開關電晶體之 閘極連接至相對應之字元線。 在本發明之MRAM配置中已完全不用目前以電晶體記 憶胞所構成之結構，每一 T M R元件不再設有一種開關電 晶體。反之，本發明之MRAM配置中，多個TMR記憶胞 沿著一條位元線而組合一組，其中一開關電晶體分配給該 組。 由於只有一個開關電晶體分配給多個（例如，三個）TMR 記億胞，則可大大地減少電晶體所需的空間，因此本發明 之MRAM配置中所用之架構可使記憶胞陣列中的封裝密 -4- 518597 五、發明説明（3 ) 度大大地提高。 本發明之MRAM配置可使TMR記憶胞及其所屬之電晶 體之佈局（Layout)所需之空間較小，其方式例如使一個開 關電晶體配屬於三個TMR記憶胞。 當然也可使一個開關電晶體配屬於三個以的TMR記憶 胞，也可以一個開關電晶體只配屬兩個TMR記憶胞。最 後，亦可使記憶胞配屬於開關電晶體，使例外地只有一記 憶胞配屬於一開關電晶體。本發明中重要的是：在具有多 個記憶胞之記憶胞陣列中一些開關電晶體須配屬於各記憶 胞，使一開關電晶體配屬於各別位元線之多個記憶胞。 在讀出該二個狀態時所獲得之電流若存在一種儘可能大 之絕對差（difference)，則可確保儘可能快速地讀出各具有 電晶體之MRAM記憶胞。即，此二個磁層之平行狀態及 反平行狀態之間之電流差應儘可能大。爲了此一目的，則 TMR記憶胞或TMR元件的電阻應約等於由開關電晶體所 構成之與此電阻相串聯的總電阻和導線的電阻。TMR記憶 胞之電阻和上述總電阻所構成的串聯電阻愈小，則在讀取 時所獲得的絕對讀取訊號就會愈大。 如上所說明，在本發明之MRAM配置中η個TMR記憶 元件沿著一條位元線而並聯且其另一端是與一開關電晶體 相連。其缺點爲，通過η個並聯的TMR記憶元件的訊號 電流會減小η倍。但這項缺點至少一部分可藉由下述方式 來補償：在佈局面積只用於三個TMR記憶元件之情況下 ，一開關電晶體可輕易地尋求其空間，因此在配置三個 518597 五、發明説明（4 ) TMR記憶胞至一開關電晶體時可確保較低之串聯電阻。 若三個TMR記憶胞結合一個開關電晶體，這樣一個組 的面積約爲15〜16F2，每個記憶胞之面積約爲5〜5· 3F2。 這個數値遠小於7〜8F2(其記憶胞由一種TMR元件及一電 晶體所構成）。相對於每一記憶胞有一電晶體時之結構而 言，TMR記憶胞具有一開關電晶體時之佈局所需之電晶體 之寬度是三倍大，因此在調整TMR元件的電阻時，二個 狀態之間亦可達成相同絕對値之信號差。 以下運用圖式來說明本發明。 圖式簡單說明 第1圖 本發明MRAM配置之電路圖。 第2a至2d圖三個記憶胞結合一個開關電晶體爲一組 時之佈局（layout)。 — 第3a至3c圖 製造本發明之MRAM配置時各種不同 之步驟。 圖式中每個相對應之組件以相同之參考符號來表示。 第1圖是MRAM配置，其具有位元線BL和與之在一定 距離垂直相交的字元線WL 1和WL2。介於位元線BL和 字元線WL1之間爲TMR記憶胞1，2，3和4，位元線BL 和字元線WL2之間爲TMR記憶胞5，6，7和8。這些記 憶胞都是如前述由一軟磁層，一穿隧電阻層和一硬磁層所 構成。 TMR記憶胞1〜4之與位元線BL相對之一端是與開關 電晶體Trl的汲極或源極相連，開關電晶體5至8之與位 518597 五、發明説明（5 ) 元線BL相對之一端是與電晶體Tr2的汲極（Drain)或源極 (Source)相連。開關電晶體Trl的閘極連接至字元線WL1 ，開關電晶體Tr2的閘極連接至字元線WL2。開關電晶體 Tr 1和Tr2的汲極和源極接地。在第1圖之實施例中，每 四個TMR記憶胞1〜4或5〜8各配置一個開關電晶體Trl 或Tr2。除了四個記憶胞之外，也可兩個或三個或四個以 上各配置一開關電晶體。 在讀取過程中，位元線BL上會施加一特定之電壓1至 2V，所有之字元線（除了該特定之字元線以外）的電晶體此 時會關閉。假設，本實施例中此字元線WL1的電晶體導 通，即，開關電晶體Trl導通。 如果TMR記憶胞2處於低電阻狀態（兩個磁層平行地磁 化），而其他記憶胞1，3和4處於高電阻狀態（磁層反平行 磁化）時，字元線WL1收到相對應的訊號，這訊號異於當 記憶胞1〜4都處於高電阻時字元線WL1上之信號。 爲了確定記憶胞1到4中哪個應處於低電阻狀態，則類 似於DRAM中的情況須使資訊寫回至各別之記憶胞中且與 先前所得的訊號相比較。藉由此法可確定：TMR記憶胞2 處於低電阻，而記憶胞1，3和4處於高電阻。也就是說 ，記憶胞2對應至” 1”，記憶胞1，3和4含有”0”。 第2a到2d圖是第1圖MRAM配置的佈局（layout)。 如第2a圖所示，在矽半導體本體之活性區AA中設置 電晶體Trl和Tr2的源極S和汲極D且藉由相對應之擴散 區而與接觸區K1或K2相連接。Trl有一閘極電極G1， 五、發明説明（6 ) TR2有一閘極電極G2。閘極電極G1是與字元線WL1相 連接，閘極電極G2連接至字元線WL2。此外，第2a圖 也顯示Trl和Tr2的接地電極Gr。 第2b圖爲第2a圖之配置的第一金屬面（金屬1)，其具 有相對應的金屬層9(用於接觸區K1)，10(用於電晶體Trl 的汲極D)，11(用於電晶體Trl和Tr2的接地Gr)，12(用 於電晶體Tr2的汲極），13(用於電晶體Tr2的接觸區K2) 。金屬層14和15配置給相鄰之組的電晶體或TMR記憶 胞。 如第2c圖所示，分別帶有TMR記憶胞1，2，3或Γ， 2’，3’的條形配置16，17位於第2b圖的第一金屬面（金屬 1)上。如第2d圖所示，這些TMR記憶胞1，2，3或1’， 2’，3’配屬於位元線BL，位元線在第二金屬面（金屬2)上 方之平面中延伸。這在第2d圖中以下述方式表示：第二 金屬面的兩條金屬條以BL來表示。 在第2a圖到第2d圖之實施例中每個電晶體Trl和Tr2 都各只配置三個TMR記憶胞，而在第1圖的實施例中Trl 和Tr2分別配置四個TMR .記憶胞1至4或5到8。 第3a至3c圖是製造TMR記憶胞（或元件）所用方法之切 面圖。 在具有CMOS電晶體（作爲開關電晶體）及第一金屬面（ 金屬1，第2b圖）之半導體本體（未顯示）上存在二氧化矽 層18，19，其中設有導電軌LI，L2及L3。導電軌L1和 L2爲二個TMR記憶胞（例如記憶胞1和2)寫入用的導線。 518597 五、發明説明（ ) L3在接觸孔 KL(其中設有相對應之金屬層）中例如與其下 方之電晶體Trl (其埋入矽半導體本體中）之接觸區K1相連。 此外如第 3b圖所示，L3經由金屬層20而與TMR元件 1和2相連。 金屬層20和TMR元件或記憶胞1和2以一 般之微影術及鈾刻而製成。 最後，在塗上另一層二氧化矽層21和第二層金屬22之 後即產生如第3c圖所示的配置。 資料會被寫入記憶胞1和2中，其方式是使訊號施加至 金屬層L1或L2上及金屬層22上，這些訊號使記憶胞1 和2的兩層磁層產生反平行或平行之磁化。 符號之說明 1-8 TMR記憶胞 9-15 金屬層 16,17 金屬條 18,19 二氧化矽層 20 金屬層 21 二氧化矽層 22 金屬層 Trl 第一電晶體 Tr2 第二電晶體 ΚΙ 第一接觸區 Κ2 第二接觸區 BL 位元線 Gr 接地電極 -9- 518597 五、發明説明（ WL1 WL2 G1 G2

S

D

Metal 1

Metal2

LI L2 L3

KL 第一字元線 第二字元線 第一閘極 第二閘極 源極 汲極 第一金屬面 第二金屬面 第一導電軌 第二導電軌 第三導電軌 接觸孔 -10-

Claims (1)

1. 518597 六、申請專利範圍 煩 請 委 員 明 示 本 案 修 正 後 是 否 變 更 原 實 « 第90120606號「磁性隨機存取記憶體配置」專利案 (91年3月修正） 六申請專利範圍 1· 一種MRAM配置，其包含許多TMR記憶胞（1〜8)，在記 憶胞陣列中各記憶胞的一端是與位元線（BL)相連且另一 端是與字元線（WL1，WL2)相連，其特徵爲：在含有二個TMR 記憶胞（1至4或5至8)之各組（group)中這些與相同位元 線（BL)相連之TMR記憶胞（1至8)之另一端是與開關電晶 體（Trl，Tr2)相連，Trl及Τι:2之閘極（G1，G2)連接至相對應 之字元線（WL1或WL2)。 2. 如申請專利範圍第1項之MRAM配置，其中TMR記憶胞 (1〜8)的電阻大約等於開關電晶體（Trl，Tr2)與屬的導線電 阻所形成之總電阻。 3. 如申請專利範圍第1或2項之MRAM配置，其中三個TMR 記憶胞（1至3 ; 5至8)配置一個開關電晶體（Trl，T2) ° 4. 如申請專利範圍第1或2項之MRAM配置，其中開關電 晶體（Trl ; Tr2)配置於TMR記憶胞（1〜8)之下方。 5. 如申請專利範圍第3項之MRAM配置，其中開關電晶體 (Trl ; 配置於TMR記憶胞（1〜8)之下方。 6. 如申請專利範圍第1或2項之MRAM配置，其中TMR記 憶胞（1〜8)置於二金屬面（金屬1，金屬2)之間。 7. 如申請專利範圍第4項之MRAM配置，其中TMR記憶胞 (1〜8)置於二金屬面（金屬1，金屬2)之間。 8·如申請專利範圍第1或2項之MRAM配置，其中相鄰的

   兩個電晶體（Trl，Tr2)的接地電極（Gr)組合成一個電極。 9.如申請專利範圍第6項之MRAM配置，其中相鄰的兩個 電晶體（Trl,Tr2)的接地電極（Gr)組合成一個電極。 -2-